JP2879016B2

JP2879016B2 - 可変周波数発振器

Info

Publication number: JP2879016B2
Application number: JP8222637A
Authority: JP
Inventors: 昭夫山本; 恵造西村
Original assignee: JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Current assignee: JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Priority date: 1996-08-23
Filing date: 1996-08-23
Publication date: 1999-04-05
Anticipated expiration: 2016-08-23
Also published as: JPH11196064A; JPH1065563A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広帯域受信装置に
用いられる可変周波数発振器と、ＯＦＤＭ（直交分割多
重：Orthogonal Frequency Division Multiplex ）信号
を受信復調するＯＦＤＭ受信装置に関する。

【０００２】

【従来の技術】近時、地上デジタル放送方式として、Ｏ
ＦＤＭ方式が欧州、国内で検討されている。このＯＦＤ
Ｍ方式では、帯域内に多数の互いに直交した搬送波を多
重するため、帯域の位相特性及び振幅特性の平坦度が重
要である。さらに、受信装置で位相雑音が重畳される
と、搬送波間の直交性がくずれ、誤り率が劣化するた
め、受信装置の低位相雑音化が重要な課題である。

【０００３】また同様に、受信信号の中心が受信装置の
整合フィルタ（ナイキストフィルタ）の中心周波数から
ずれると、帯域の端に位置する搬送波がフィルタの減衰
域にかかって特性が劣化する。したがって、受信信号の
中心周波数を受信装置の整合フィルタ（ナイキストフィ
ルタ）の中心周波数に一致させるＡＦＣ回路も重要な課
題である。

【０００４】図１１にＯＦＤＭ受信装置の基本構成を示
す。このＯＦＤＭ受信装置は、入力端子１から高周波受
信信号を入力し、チューナ部２で広帯域の受信ＯＦＤＭ
信号から希望信号を選局して中間周波数あるいはベース
バンドに周波数変換する。このチューナ部２からのアナ
ログ信号をＡ／Ｄ（アナログ／デジタル）変換器７でデ
ジタル信号に変換し、整合用のデジタルフィルタ８でＯ
ＦＤＭ信号のマルチキャリア帯域成分を抽出し、同期再
生回路９で同期信号を再生し、ＦＦＴ( 高速フーリエ変
換) 回路１０でＦＦＴ処理することによりＯＦＤＭ信号
を復調する。

【０００５】ここで、ＯＦＤＭ受信装置の受信周波数帯
域は、現状の地上放送のＶＨＦ，ＵＨＦ帯域と同一であ
り、約５０〜９００ＭＨｚと広帯域である。この広帯域
信号を安定に受信するために、チューナ部２には帯域特
性の平坦度に優れたダブルコンバージョン方式が用いら
れる。

【０００６】すなわち、チューナ部２に入力された受信
信号は、ミクサ３と第１局部発振器５で１ＧＨｚ帯にア
ップコンバートされ、ＢＰＦ（バンドパスフィルタ）４
で不要波が除去された後、ダウンコンバータ（down con
v.）２で周波数変換され、Ａ／Ｄ変換器７に入力され
る。

【０００７】本方式では、選局用の第１局部発振器５は
周波数可変幅で約１．２〜２．２ＧＨｚの広帯域可変が
必要であり、第１局部発振器５の広帯域化と低雑音化が
重要である。

【０００８】一般に、発振回路の位相雑音は、Leesonの
フィードバックモデルから次式で表わされる。

【０００９】

【数１】

【００１０】ここで、ｆ0 は発振周波数、Δｆは発振信
号からの離調周波数、ｆc は低周波でトランジスタの１
／ｆ雑音のスペクトルが白色雑音と同じ大きさになる周
波数、ＱL は共振回路の負荷Ｑ、ＰS は発振出力、Ｐn
は白色雑音密度を示す。上式より、１／ｆ雑音が小さ
く、共振回路の負荷Ｑが大きければ発振の位相雑音を低
下させることができる。

【００１１】この第１局部発振器５としては、図１２
（ａ）に示すようなクラップ（変形コルピッツ）発振回
路が用いられる。このクラップ発振回路は、トランジス
タ１４のベースにインダクタンス素子１６、容量素子
（可変容量ダイオード）１７によるＬＣ直列共振回路を
カップリング接続し、エミッタを抵抗１５を介して接地
し、コレクタを容量素子１３を介して接地する。そし
て、インダクタンス素子１６を介して端子１９から入力
される制御電圧を当該トランジスタ１４のベースに印加
することで、コレクタが接続された端子１２から発振出
力を得る。

【００１２】すなわち、この発振回路は、容易に広帯域
の発振が得られるＬＣ直列共振のコレクタ接地あるいは
ベース接地型である。但し、広帯域化のためには、容量
素子１７として、最小容量値の小さな可変容量ダイオー
ドを用いる必要がある。しかしながら、最小容量値の小
さな可変容量ダイオードは、直列抵抗が大きいため、全
体として共振回路の無負荷Ｑが低下する傾向にある。

【００１３】一方、広帯域な可変周波数発振器として
は、図１２（ｂ）に示すようなトランジスタのエミッタ
に並列共振回路を接続する発振回路が「“1.5 to 4.5GH
z varactor tuned transistor oscillators ”: Proc.
9th European Conf., Brighton, 1979 」で報告されて
いる。

【００１４】この発振回路は、インダクタンス素子５３
を介してベース接地されたトランジスタ２２のエミッタ
に、インダクタンス素子５２を介して、インダクタンス
素子３１及び容量素子（可変容量ダイオード）３０及び
インダクタンス素子３１からなる並列共振回路２９を接
続し、そのコレクタを出力端子２８Ｉに接続する。そし
て、端子３２から入力される制御電圧をインダクタンス
素子５２を介してトランジスタ２２のエミッタに印加す
ることで、端子２８から発振出力を得る。

【００１５】すなわち、この発振回路は、エミッタと共
振回路間をインダクタンス５２で結合することで広い帯
域の発振を得るものであるが、本構成の発振回路は、位
相雑音特性について議論されていない。

【００１６】また、受信信号の中心周波数と、受信器の
整合フィルタ（ナイキストフィルタ）の中心周波数のず
れについては、受信チューナ部で発生する周波数ずれに
ついて十分に考慮されておらず、チューナ部へのＡＦＣ
については検討されていない。

【００１７】図１３にＯＦＤＭ信号の搬送波の状態図を
示す。受信チューナ部で周波数ずれが発生しない場合
は、（ａ）に示すようにＯＦＤＭ受信信号の中心搬送波
ｆc で同期再生が行われるが、受信チューナ部で周波数
ずれｄf が発生すると、（ｂ）に示すように同期引き込
み点がずれると共に、ＯＦＤＭ信号の端の搬送波が整合
フィルタの肩にかかってしまい、情報が失われて復調特
性が劣化する。

【００１８】

【発明が解決しようとする課題】以上のように従来のＯ
ＦＤＭ方式では、帯域内に多数の互いに直交した搬送波
を多重するため、帯域の位相特性及び振幅特性の平坦度
が重要であると共に、受信器で位相雑音が重畳されると
搬送波間の直交性がくずれ、誤り率が劣化するため、受
信器の低位相雑音化が重要な課題である。特に、広帯域
な可変周波数発振器の低位相雑音化が必要である。

【００１９】また同様に、受信信号の中心周波数が、Ｏ
ＦＤＭ受信装置の整合フィルタ（ナイキストフィルタ）
の中心周波数からずれると、帯域の端に位置する搬送波
がフィルタの減衰域にかかって、特性が劣化する。した
がって、受信信号の中心周波数を、受信装置の整合フィ
ルタ（ナイキストフィルタ）の中心周波数に一致させる
ＡＦＣ回路の実現も重要な課題である。

【００２０】本発明は、上記の課題を解決し、低位相雑
音化を実現した広帯域な可変周波数発振器を提供すると
共に、受信信号の中心周波数を整合フィルタの中心周波
数に一致させ、特性劣化を低減可能なＯＦＤＭ受信装置
を提供することを目的とする。

【００２１】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る可変周波数発振器は、以下のように
構成される。

【００２２】（１）制御電極が接地ラインに接続される
トランジスタ素子と、このトランジスタ素子の一方の被
制御電極と接地ラインとの間に接続され、容量素子及び
誘導素子を並列接続してなる並列共振回路と、前記トラ
ンジスタ素子の一方の被制御電極と前記並列共振回路と
の間に接続される第１の容量素子と、前記トランジスタ
素子の制御電極と接地ラインとの間に接続される第２の
容量素子とを具備し、前記トランジスタ素子の一方の被
制御電極と前記並列共振回路との間に制御電圧を供給す
ることで、前記トランジスタ素子の他方の被制御電極か
ら発振信号を得るようにした。

【００２３】（２）（１）の構成において、さらに、前
記トランジスタ素子の一方の被制御電極と制御電極との
間に接続される第３の容量素子を備えるようにした。

【００２４】（３）それぞれ制御電極が基準電位に接続
され、一方の被制御電極が共に共通の電源ラインに接続
され、他方の被制御電極が接地ラインに接続される第１
及び第２のトランジスタ素子と、前記第１及び第２のト
ランジスタ素子の他方の被制御電極間に接続され、容量
素子及び誘導素子を並列接続してなる並列共振回路と、
前記第１及び第２のトランジスタ素子の制御電極と接地
ラインとの間にそれぞれ接続される第１及び第２の時定
数素子とを具備し、前記並列共振回路を通じて前記第１
及び第２のトランジスタ素子の他方の被制御電極に制御
電圧を供給することで、前記第１及び第２のトランジス
タ素子の一方の被制御電極の少なくともいずれか一方か
ら発振信号を得るようにした。

【００２５】（４）（３）の構成において、さらに、前
記第１及び第２のトランジスタ素子のそれぞれの一方の
制御電極と制御電圧との間に接続される第３及び第４の
容量素子を備えるようにした。

【００２６】すなわち、本発明による可変周波数発振器
については、広帯域化に有利なエミッタ共振形発振回路
を用い、共振器の無負荷Ｑを高めるため、トランジスタ
のエミッタと共振器の接続を容量結合とする。また、電
源電圧変動に対する安定化を図るため、トランジスタの
コレクタとベースとの間に補償用の容量素子を挿入す
る。さらに、１／ｆ雑音に対する影響を小さく抑えるた
め、トランジスタのベースは接地インピーダンスとす
る。また、偶数次高調波による雑音の増加を低減するた
め、２つのトランジスタのエミッタ間に並列共振回路を
挿入する差動型発振回路を用いる。

【００２７】一方、本発明に係るＯＦＤＭ受信装置は、
以下のように構成される。

【００２８】（５）局部発振器の発振出力を混合するこ
とで受信した高周波信号からＯＦＤＭ(Orthogonal Freq
uency Division Multiplex) 信号を抽出し、中間周波数
あるいはベースバンドのＯＦＤＭ信号に変換する周波数
変換手段と、この周波数変換手段から出力されるＯＦＤ
Ｍ信号をデジタル信号に変換するアナログ／デジタル変
換回路と、このアナログ／デジタル変換回路の出力信号
からＯＦＤＭ信号のマルチキャリア帯域成分を抽出する
可変デジタルフィルタと、この可変デジタルフィルタの
出力から同期信号を再生する同期再生回路と、この同期
再生回路から出力されるＯＦＤＭ信号を高速フーリエ変
換して復調するＦＦＴ回路と、このＦＦＴ回路の入力さ
れるＯＦＤＭ信号の中心のキャリア周波数と前記可変デ
ジタルフィルタの中心周波数とのずれを周波数誤差とし
て検出する周波数誤差検出手段と、この周波数誤差検出
手段で得られる周波数誤差信号に基づいて前記局部発振
器の発振周波数を制御することで、前記デジタル／アナ
ログ変換回路から出力される中間周波数あるいはベース
バンドのＯＦＤＭ信号の中心周波数とデジタルフィルタ
の中心周波数とを一致させる周波数制御手段と、前記周
波数誤差検出手段で周波数誤差が検出されるときは前記
可変デジタルフィルタの通過帯域を広く設定し、周波数
誤差が検出されなくなったときに前記可変デジタルフィ
ルタの帯域を狭く設定する帯域制御手段とを具備するよ
うにした。

【００２９】（６）（５）の構成において、前記周波数
誤差検出手段は、前記同期再生回路の基準発振信号とＯ
ＦＤＭ信号の中心のキャリア周波数とのずれを検出する
ことで前記周波数誤差を検出するようにした。

【００３０】（７）（５）の構成において、さらに、前
記周波数誤差検出手段で得られる周波数誤差信号に基づ
いて前記同期再生回路の基準発振信号を当該同期再生回
路に入力されるＯＦＤＭ信号の中心のキャリアに位相同
期させる位相制御手段を備えるようにした。

【００３１】（８）（５）の構成において、前記局部発
振器に、（１）または（２）のいずれかに記載の可変周
波数発振器を用いるようにした。

【００３２】すなわち、上記構成によるＯＦＤＭ受信装
置では、受信信号の中心周波数と、受信器の整合フィル
タ（ナイキストフィルタ）の中心周波数のずれは、誤差
検出器で周波数ずれを検出してチューナに帰還する構成
を用いる。

【００３３】周波数ずれが大きいと、ＯＦＤＭ搬送波が
整合フィルタの肩にかかって情報が失われ、復調特性が
劣化する可能性があるため、周波数ずれがある状態では
フィルタの帯域幅を広く設定して、周波数ずれを補正し
た後にフィルタの帯域幅を整合フィルタとすることで、
周波数ずれがある初期状態においても情報が失われるこ
となく比較的良好な受信特性が得られる。

【００３４】

【発明の実施の形態】以下、図１乃至図１０を参照して
本発明の実施の形態を詳細に説明する。

【００３５】図１は本発明に係る可変周波数発振器の第
１の実施形態として、トランジスタ単体を用いた回路構
成を示すものである。

【００３６】図１において、トランジスタ２２のベース
は容量素子２３により高周波的に接地され、トランジス
タ２２のエミッタはインダクタンス素子３１及び容量素
子３０からなる並列共振回路２９に容量素子２４を介し
て接続され、さらにこの容量素子２４を介して制御電圧
入力端子３２に接続される。

【００３７】そして、トランジスタ２２のコレクタとベ
ース間には容量素子２５が接続され、さらにコレクタに
はインダクタンス素子２６及び容量素子２７からなる整
合回路が接続される。トランジスタ２２のコレクタは出
力端子２８に接続され、この出力端子２８より発振出力
が取り出せる構成となっている。

【００３８】本実施形態における発振器の構成では、ト
ランジスタ２２のベースを容量素子２３を介して接地
し、高周波成分を逃がすようにしているので、トランジ
スタ雑音の低下が図れる。

【００３９】また、トランジスタ２２のエミッタと並列
共振回路２９との接続に容量素子２４を介在させるよう
にしているので、並列共振回路２９の無負荷Ｑを向上さ
せることができる。このため、発振の低位相雑音化に効
果がある。

【００４０】さらにまた、トランジスタ２２のコレクタ
とベース間に容量素子２５を接続するようにしているの
で、コレクタとベース間の寄生容量の電源電圧に対する
変動を小さく抑えることができる。このため、発振周波
数の安定化及び低位相雑音化を図ることができる。

【００４１】ここで、容量素子３０として可変容量ダイ
オードを用いれば、制御電圧Ｖt を端子３２より印加す
ることで容量を制御することができるので、発振周波数
を自由に選択可能となり、可変周波数発振器を実現する
ことができる。

【００４２】図２に並列共振回路２９の無負荷Ｑについ
て、従来の発振器との比較を行った結果を示す。実線５
５は本発明の発振器で用いる並列共振回路２９の無負荷
Ｑであり、破線５６は図８（ａ）に示したコレクタ接地
発振回路で用いる共振回路の無負荷Ｑであり、破線５７
は図８（ｂ）に示したエミッタ共振型発振回路で発振用
トランジスタと共振器をインダクタンス素子で結合した
従来方式の発振器の共振回路の無負荷Ｑを示す。同図か
ら明らかなように、本発明の発振器では、共振回路の無
負荷Ｑが全周波数帯域にわたって高いＱを示している。

【００４３】図３に位相雑音の実測値を各種発振回路に
ついて測定した結果を示す。実線６０は本発明による発
振回路の場合であり、破線５９はコレクタ接地発振回路
の場合、破線５８はエミッタ共振型発振回路の場合で、
発振用トランジスタと共振回路をインダクタンス素子で
結合した従来方式の発振回路の位相雑音特性を示す。本
発明発振回路の位相雑音特性が５〜１０ｄＢ優れている
ことがわかる。

【００４４】図４は本発明に係る可変周波数発振器の第
２の実施形態の構成を示すものである。この発振器は、
２つのトランジスタ３３、３４を用いた差動型の発振回
路で構成される。

【００４５】図４において、差動対をなすトランジスタ
３３、３４のベースはそれぞれ容量素子４３、４２によ
って高周波的に接地される。また、トランジスタ３３、
３４のエミッタ間には並列共振回路４４が接続される。

【００４６】さらに、トランジスタ３３、３４の各エミ
ッタはそれぞれ抵抗４９、５０を介して接地される。ま
た、トランジスタ３３、３４のコレクタとベース間には
それぞれ容量素子３８、３９が接続される。さらに、ト
ランジスタ３３、３４のコレクタはそれぞれ負荷３５、
３６を介して電源端子３７に接続される。そして、トラ
ンジスタ３３、３４のコレクタは出力端子４０、４１に
接続され、これらの出力端子４０、４１から差動の発振
出力が取り出せるようになっている。

【００４７】ここで、上記並列共振回路４４は、トラン
ジスタ３３、３４のエミッタ間にインダクタンス素子４
５を接続し、このインダクタンス素子４５の両端をそれ
ぞれ容量素子（可変容量ダイオード）４６、４７を介し
て制御電圧入力端子５１に接続して構成される。

【００４８】尚、この並列共振回路４４では、インダク
タンス素子４５の両端と各容量素子４６、４７との間に
それぞれコンデンサＣ１、Ｃ２を介在させ、各容量素子
４６、４７とコンデンサＣ１、Ｃ２との間をそれぞれ抵
抗Ｒ１、Ｒ２を介して接地しておく。このようにすれ
ば、制御電圧Ｖt がトランジスタ３３、３４のエミッタ
電圧より低くなったときでも、エミッタバイアス電圧に
影響しなくなるという効果がある。

【００４９】本実施形態では、差動型の発振回路構成と
しているので、偶数次の高調波をキャンセルすることが
できる。このため、偶数次高調波による雑音の発生を抑
えることができ、低位相雑音化に効果がある。

【００５０】また、トランジスタ３３、３４のベースを
容量素子４２、４３で接地しているので、トランジスタ
雑音の低下が図れる。このため、発振の低位相雑音化に
効果がある。

【００５１】また、トランジスタ３３、３４のコレクタ
とベース間に容量素子３８、３９を接続しているので、
コレクタとベース間の寄生容量の電源電圧に対する変動
を小さく抑えることができる。このため、発振周波数の
安定化及び低位相雑音化を図ることができる。

【００５２】並列共振回路４４の容量素子４６、４７と
しては、それぞれ可変容量ダイオードを用いる。これに
よれば、端子５１から入力される制御電圧Ｖｔ各可変
容量ダイオード４６、４７に印加することで、可変周波
数発振回路を構成することができる。

【００５３】図５は本発明に係るＯＦＤＭ受信装置の第
１の実施形態の構成を示すものである。尚、ここでは図
７と同一部分に同一符号を付して示す。

【００５４】この装置では、チューナ部２にダブルコン
バージョン方式を用いている。すなわち、端子１から入
力された多チャンネルの広帯域ＯＦＤＭ信号は、ミクサ
３と広帯域可変発振回路５で第１中間周波信号に変換さ
れ、バンドパスフィルタ４を介してミクサ６１と可変発
振回路６で第２中間周波信号に変換される。この第２中
間周波信号は、さらにチューナ部２において他のミクサ
と発振回路を用いて第３中間周波信号あるいはベースバ
ンド信号に変換してもよい。

【００５５】チューナ部２からの出力信号は、Ａ／Ｄ変
換器７でアナログ信号からデジタル信号に変換され、デ
ジタルフィルタ８（整合フィルタ）を介して同期再生回
路９に入力される。但し、このデジタルフィルタ８には
制御信号により帯域幅を制御できる帯域幅可変の適応フ
ィルタを用いる。

【００５６】同期再生回路９では、内部で発生される基
準発振信号を入力された多数のＯＦＤＭ搬送波（ｆ1 〜
ｆn ）の中心搬送波（ｆc ）に同期するように引き込み
処理する。この同期再生回路９の出力はＦＦＴ回路１０
に入力されてＯＦＤＭ復調される。

【００５７】尚、同期再生回路９内の基準発振信号は中
心周波数がデジタルフィルタ８の中心周波数と一致して
おり、微小に周波数、位相制御することができるものと
する。

【００５８】同期再生回路９の出力とＦＦＴ回路１０の
出力は共に周波数誤差検出器５４に供給される。この周
波数誤差検出器５４はＦＦＴ回路１０の入出力関係を監
視し、その劣化の度合いから周波数誤差を検出するもの
で、ここで検出された周波数誤差信号はマイクロコンピ
ュータ（以下、マイコンと称する）６３に送られる。

【００５９】このマイコン６３は、バス６４，６６，６
７，６８を通じてチューナ部２の局部発振器５、６に対
する周波数制御、デジタルフィルタ８に対する帯域制
御、同期再生回路９に対する同期引き込み制御、周波数
誤差検出器５４に対する周波数誤差取り込み制御を行
う。

【００６０】上記のように、同期再生回路９では、ＯＦ
ＤＭ搬送波の中心搬送波に内部の基準発振信号を同期引
き込みすることが理想である。しかしながら、チューナ
部２での周波数誤差等により、図６（ａ）に示すよう
に、ＯＦＤＭ搬送波がデジタルフィルタ８の中心搬送波
よりｄf だけずれるため、周波数（ｆc −１）に同期引
き込みを行ってしまう。これは、上記したように、同期
再生回路９内の基準発振信号がデジタルフィルタ８の中
心周波数と一致していることから、ＯＦＤＭ搬送波の中
心搬送波とデジタルフィルタ８の中心周波数がｄf ずれ
ていることに等しい。

【００６１】このとき、従来例の図１３（ｂ）に示した
ように、一方の端のｆn 近辺の搬送波は、デジタルフィ
ルタ８の通過帯域の肩にかかり、復調特性が劣化する可
能性がある。

【００６２】このため、本実施形態では、デジタルフィ
ルタ８をマイコン（マイクロコンピュータ）６３からの
制御信号６６により帯域幅を制御できる帯域幅可変の適
応フィルタとし、チャンネル選局の初期状態では図６
（ａ）に破線７３で示すように帯域幅を広げた状態に設
定しておく。このように帯域幅を広く設定しておけば、
Ｓ／Ｎ特性は劣化するものの、一方の端のｆn 近辺の搬
送波がデジタルフィルタ８の通過帯域の肩にかかって復
調特性が劣化することはない。

【００６３】次に、同期再生回路９及びＦＦＴ回路１０
の出力を共に周波数誤差検出器５４に入力して上記した
周波数誤差ｄf を検出し、この誤差信号をマイコン６３
を介してチューナ部２の発振回路に帰還することで、図
６（ｂ）に示すようにＯＦＤＭ搬送波をデジタルフィル
タ８の帯域の中心に移動させることができる。

【００６４】以上の動作を図７のフローチャートを参照
して再度説明する。

【００６５】まず、チャンネル選局を開始する。つま
り、マイコン６３からの制御信号をバス６４を介してチ
ューナ部２に送信し、局部発振器５、６等の発振周波数
を制御する。この時点でチューナ部２において周波数誤
差ｄf が発生し、ＯＦＤＭ信号の中心搬送波とデジタル
フィルタ８の中心周波数がｄf だけずれた状態となる。

【００６６】次に、フィルタ８の帯域幅をマイコン６３
からの制御信号６６により広い帯域幅７３に設定し、周
波数誤差ｄf のままで同期再生回路９で同期引き込みを
完了する。同期再生回路９で同期引き込みを完了したと
きに、マイコン６３に同期引き込み完了信号をバス６７
を介して送信する。

【００６７】このとき、同期再生回路９内の基準搬送波
は、図６（ａ）に示すようにＯＦＤＭ信号の中心搬送波
からｄf だけずれた搬送波に同期している。ここで、周
波数誤差検出器54で周波数誤差ｄf を検出し、検出した
ｄf をバス６８によりマイコン６３に送信する。

【００６８】マイコン６３では、同期引き込み完了信号
をバス６７を介して受け取った時点でＡＦＣ信号をバス
６４を通じてチューナ部２に送信する。チューナ部２で
は、このＡＦＣ信号により周波数誤差を補正する。

【００６９】この周波数誤差の補正により、周波数誤差
検出器５４で周波数誤差ｄf ＝０となったとき、マイコ
ン６３では制御信号６６をフィルタ８に送信し、フィル
タ８の帯域幅を図６（ｂ）に示すように狭い帯域幅２１
に設定する。ここで、狭い帯域幅２１とは、たとえば整
合フィルタの帯域幅（ナイキスト帯域幅）を持つものと
する。

【００７０】以上でチャンネル選局が完了したが、同期
再生回路９での同期が完了していない状態では、ＡＦＣ
制御はかけないものとする。

【００７１】本実施形態によれば、同期再生回路９及び
ＦＦＴ回路１０の出力を周波数誤差検出器５４に入力し
て上記した周波数誤差ｄf を検出し、この誤差信号をチ
ューナ部２の発振回路に帰還するようにしているので、
図６（ｂ）に示すようにＯＦＤＭ搬送波をデジタルフィ
ルタ８の帯域の中心に移動させることができ、これによ
って良好な復調特性が得られる。

【００７２】また、周波数誤差がある状態ではフィルタ
８の帯域幅を広げておき、周波数誤差がなくなった状態
でフィルタ８の帯域幅を狭くするようにしているので、
周波数誤差があっても良好な復調特性が得られる効果が
ある。

【００７３】図８は本発明に係るＯＦＤＭ受信装置の第
２の実施形態の構成を示すものである。尚、ここでは図
５に示した第１の実施形態と同一部分に関しては同一の
符号をつけて説明を省略する。

【００７４】図５の実施形態においては、同期再生回路
９及びＦＦＴ回路１０の出力を周波数誤差検出器５４に
入力して上記した周波数誤差ｄf を検出し、この誤差信
号をチューナ部２の発振回路に帰還して図６（ｂ）に示
すようにＯＦＤＭ搬送波をデジタルフィルタ８の帯域の
中心に移動させる構成となっている。

【００７５】ところが、これだけでは、図９（ａ）に示
すように同期引き込み点が搬送波ｆc −１となったまま
である（つまり、同期再生回路９の基準発振信号の同期
引き込み点がＯＦＤＭの中心搬送波よりｄf だけずれて
いる）。このため、本実施形態では、周波数誤差検出器
５４からの誤差信号ｄf を同期再生回路９にも帰還し、
図９(b) に示すように同期引き込み点を搬送波ｄc に変
える構成とした。

【００７６】以上の動作を図１０のフローチャートを参
照して再度説明する。

【００７７】デジタルフィルタ８の帯域幅を狭く再設定
するところまでは、図５の実施形態と同一である。本実
施形態では、このあとに、マイコン６３に記憶しておい
た初期の周波数誤差ｄf をもとに、バス７２を用いて同
期誤差信号を同期再生回路９に送信し、同期誤差を補正
してチャンネル選局が完了するようにしている。

【００７８】本実施形態によれば、同期再生回路９及び
ＦＦＴ回路１０の出力を周波数誤差検出器５４に入力し
て上記した周波数誤差ｄf を検出し、この誤差信号をチ
ューナ部２の発振回路に帰還して周波数誤差を補正し、
この後さらに同期再生回路９に帰還して図９（ｂ）に示
すようにＯＦＤＭ搬送波をデジタルフィルタ８の帯域の
中心に移動させるとともに、同期引き込み点も搬送波の
中心とすることにより、良好な復調特性が得られる。

【００７９】尚、上記第１及び第２の実施形態のＯＦＤ
Ｍ受信装置において、チューナ部５、６に図１または図
４に示した可変周波数発振器を利用すれば、低位相雑音
化、発振周波数の安定化が得られ、いっそう効果的であ
ることはいうまでもない。

【００８０】

【発明の効果】以上のように、本発明に係る可変周波数
発振器によれば、トランジスタ素子の制御電極を容量素
子で接地することでトランジスタ雑音の低下が図れ、共
振回路との接続を容量素子を介して行うことによって、
共振回路の無負荷Ｑを向上させることができるため、発
振の低位相雑音化に効果がある。

【００８１】また、トランジスタのコレクタとベース間
に容量を接続することで、コレクタとベース間の寄生容
量の電源電圧に対する変動を小さく抑えることができる
ため、発振周波数の安定化及び低位相雑音化を図ること
ができる。

【００８２】また、差動型の発振回路構成とすること
で、偶数次高調波をキャンセルすることができるため、
偶数次高調波による雑音の発生をおさえることができ、
低位相雑音化に効果がある。

【００８３】一方、本発明に係るＯＦＤＭ受信装置によ
れば、ＡＦＣに関しては、同期再生回路及びＦＦＴ回路
の出力を周波数誤差検出器に入力して上記した周波数誤
差を検出し、この誤差信号をチューナ部の発振回路に帰
還してＯＦＤＭ搬送波をデジタルフィルタの帯域の中心
に移動させることにより、良好な復調特性が得られる。

【００８４】また、周波数誤差がある状態ではフィルタ
の帯域幅を広げておき、周波数誤差がなくなった状態で
フィルタの帯域幅を狭くする構成により、周波数誤差が
あっても良好な復調特性が得られる効果がある。

【００８５】さらに、周波数誤差を補正した後、同期
誤差信号を同期再生回路に帰還してＯＦＤＭ搬送波をデ
ジタルフィルタの帯域の中心に移動させるとともに、同
期引き込み点も搬送波の中心とすることにより、良好な
復調特性が得られる。

【図面の簡単な説明】

【図１】本発明に係る可変周波数発振器の第１の実施形
態の構成を示す回路図。

【図２】第１の実施形態の発振器の効果を説明するため
の無負荷Ｑの周波数特性図。

【図３】第１の実施形態の発振器の効果を説明するため
の１．７ＧＨｚ時のオフセット周波数と位相雑音との関
係を示す特性図。

【図４】本発明に係る可変周波数発振器の第２の実施形
態の構成を示す回路図。

【図５】本発明に係るＯＦＤＭ受信装置の第１の実施形
態の構成を示すブロック回路図。

【図６】第１の実施形態のＯＦＤＭ受信装置のＡＦＣ動
作を説明するための周波数特性図。

【図７】第１の実施形態のＯＦＤＭ受信装置のＡＦＣ動
作を説明するためのフローチャート。

【図８】本発明に係るＯＦＤＭ受信装置の第２の実施形
態の構成を示すブロック回路図。

【図９】第２の実施形態のＯＦＤＭ受信装置のＡＦＣ動
作を説明するための周波数特性図。

【図１０】第２の実施形態のＯＦＤＭ受信装置のＡＦＣ
動作を説明するためのフローチャート。

【図１１】従来の一般的なＯＦＤＭ受信装置の構成を示
すブロック回路図。

【図１２】従来の可変周波数発振器に採用される発振回
路の構成を示す回路図。

【図１３】従来のＯＦＤＭ受信装置の周波数誤差、同期
再生に関する問題を説明するための周波数特性図。

【符号の説明】

１…信号入力端子２…チューナ部３，６１…ミクサ５，６…局部発振器７…Ａ／Ｄ変換器８…デジタルフィルタ９…同期再生回路１０…ＦＦＴ回路１４，２２，３３，３４…トランジスタ１７，３１，４６，４７…容量素子（可変容量ダイオー
ド）１６，３１，５３，２６，４５…インダクタンス素子１２，２８，４０，４１…発振出力端子１９，３２，５１…制御電圧入力端子１３，２３，２４，２５，２７，４２，４３，３８，３
９…容量素子４９，５０…抵抗５４…周波数誤差検出器１１…ＯＦＤＭ復調信号出力端子２０…搬送波２１…デジタルフィルタ通過帯域６３…マイコン６４，６６，６７，６８，６９，７０…バス

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04B 1/26 H03J 7/02

Claims

(57)【特許請求の範囲】

【請求項１】ベース電極が接地ラインに接続されるトラ
ンジスタ素子と、このトランジスタ素子のエミッタ電極と接地ラインとの
間に接続され、可変容量素子及び誘導素子を並列接続し
てなる並列共振回路と、前記トランジスタ素子のエミッタ電極と前記並列共振回
路との間に接続される第１の容量素子と、前記トランジスタ素子のベース電極と接地ラインとの間
に接続される第２の容量素子と、前記トランジスタ素子のベース電極とコレクタ電極との
間に接続される第３の容量素子とを具備し、前記並列共振回路に印加する制御電圧のレベル調整によ
り前記トランジスタ素子のコレクタから出力される信号
の周波数を変化させるようにしたことを特徴とする可変
周波数発振器。
【請求項２】それぞれ制御電極が接地ラインに接続さ
れ、一方の被制御電極が共に共通の電源ラインに接続さ
れ、他方の被制御電極が基準電位に接続される第１及び
第２のトランジスタ素子と、前記第１及び第２のトランジスタ素子の他方の被制御電
極間に接続され、可変容量素子及び誘導素子を並列接続
してなる並列共振回路と、前記第１及び第２のトランジスタ素子の制御電極と接地
ラインとの間にそれぞれ接続される第１及び第２の時定
数素子とを具備し、前記並列共振回路を通じて前記第１及び第２のトランジ
スタ素子の他方の被制御電極に制御電圧を供給すること
で、前記第１及び第２のトランジスタ素子の一方の被制
御電極の少なくともいずれか一方から発振信号を得るよ
うにしたことを特徴とする可変周波数発振器。
【請求項３】さらに、前記第１及び第２のトランジスタ
素子のそれぞれの一方の制御電極と制御電圧との間に接
続される第３及び第４の容量素子を備えることを特徴と
する請求項２に記載の可変周波数発振器。