JP2876984B2 - 音源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の発音チャンネ
ルを備えた音源装置に関し、特に、複数の発音チャンネ
ルを同時に動作させて１つの楽音を形成する場合に、各
発音チャンネルの動作スタートの同時性を向上した音源
装置に関する。

【０００２】

【従来の技術】複数の発音チャンネルを備えたいわゆる
マルチチャンネルの音源装置において、ある発音チャン
ネルに楽音データや変調データ（ＦＭ音源におけるオペ
レータなど）の信号データの発生を指示する場合、ＣＰ
Ｕなどの制御部が該発音チャンネルに対応するレジスタ
に対して発音開始を指示する旨の発音指示データをセッ
トすると、音源装置の回路がこのデータを読み出して信
号データの形成を開始するようになっていた。

【０００３】複数の発音チャンネルに同時に信号データ
を形成させる場合には、該複数の発音チャンネルに対応
するレジスタに対して、発音指示データをセットするこ
とにより、複数の発音チャンネルが信号データの合成を
開始する。

【０００４】

【発明が解決しようとする課題】しかし、ＣＰＵなどの
制御部は順次動作であるため、同時発音する複数の発音
チャンネルのレジスタに対して全く同時に発音指示デー
タをセットすることができない。また、発音チャンネル
に信号データの形成を開始させるためには、発音指示デ
ータ以外にも多くのデータをその発音チャンネルのレジ
スタにセットしなければならないため、各発音チャンネ
ル毎にこのデータセットを行いながら複数チャンネルの
発音開始を指示していたのでは、最初に発音を指示され
たチャンネルと最後に発音を指示されたチャンネルとの
間には発音開始タイミングに大きなずれが生じてしまう
欠点があった。

【０００５】このずれは、各発音チャンネルがそれぞれ
別個の楽音データを形成する場合にはそれほど問題とな
らないが、ある発音チャンネルが形成した信号データで
他の発音チャンネルの形成する信号データを周波数変調
するなど、複数の発音チャンネルを所定のアルゴリズム
で結合して楽音データを形成するＦＭ音源方式の場合に
は、形成される楽音データの波形に違いが生じ音色に影
響を与えるおそれがあった。

【０００６】また、従来の音源装置には、複数の発音チ
ャンネルを１つのレジスタにハード的に接続しておき、
このレジスタにデータがセットされるとこれら複数の発
音チャンネルが同時に発音を開始するようにしたものが
あるが、このような音源装置では、アルゴリズムがハー
ド的に固定されており、音源装置に自由度がなく、また
発音チャンネルを有効利用できない場合があった。

【０００７】この発明は、複数の発音チャンネルにおい
て同時に信号データを発生／消去することができ、且
つ、アルゴリズムの構成に制約がない音源装置を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】この発明は、複数の発音
チャンネルに対応する発音制御データを記憶する発音制
御データ記憶手段と、前記発音制御データに基づき信号
データを発生または消去する複数の発音チャンネルとを
備え、前記複数の発音制御データ記憶手段のそれぞれ
に、信号データの発生または消去を指示する動作指示デ
ータを記憶する動作指示データ記憶エリア、および、信
号データの発生または消去の実行を指示する実行指示デ
ータを記憶する実行指示データ記憶エリアを備え、前記
複数の発音チャンネルに、自己の発音制御データ記憶手
段に動作指示データが記憶されており、且つ、前記複数
の発音制御データ記憶手段のいずれかに実行指示データ
が記憶されていたとき、信号データの発生または消去の
動作を実行する手段を設けたことを特徴とする。

【０００９】また、この発明は、複数の発音チャンネル
に対応する発音制御データを記憶する発音制御データ記
憶手段と、前記発音制御データに基づき信号データを発
生または消去する複数の発音チャンネルと、前記複数の
発音制御データ記憶手段のそれぞれに、信号データの発
生または消去を指示する動作指示データを記憶する動作
指示データ記憶エリアを備え、さらに、各発音チャンネ
ルに共通に信号データの発生または消去の実行を指示す
る実行指示データを記憶する実行指示データ記憶エリア
を設け、前記複数の発音チャンネルに、自己の発音制御
データ記憶手段に動作指示データが記憶されており、且
つ、前記実行指示データ記憶エリアに実行指示データが
記憶されていたとき、信号データの発生または消去の動
作を実行する手段を設けたことを特徴とする。

【００１０】さらに、この発明は、１つの発音チャンネ
ルを他の発音チャンネルに接続し、該１つの発生した信
号データを該他の発音チャンネルに入力することによ
り、該他の発音チャンネルが発生する信号データを変調
して楽音データを形成するようにしたことを特徴とす
る。

【００１１】

【作用】発音チャンネルは、発音制御データ記憶手段に
記憶されている発音制御データに基づいて信号データを
発生する。発音制御データには、たとえば、信号周波数
や波形を指定するデータなどが含まれている。信号デー
タは、たとえば、楽音データやＦＭ音源のオペレータな
どである。さらに、この発音制御データ記憶手段に動作
指示データ記憶エリアおよび実行指示データ記憶エリア
を設けた。動作指示データは、発音制御データ記憶エリ
アの記憶内容で設定される信号データの発生または消去
を指示するデータである。ただし、このデータはその動
作を開始する旨を指示しない。実行指示データは、動作
指示データが記憶されている全ての発音チャンネルに対
して信号データの発生／停止動作の実行を指示するデー
タであり、このデータがいずれかの制御データ記憶手段
に記憶されたとき、動作指示データが記憶されている発
音チャンネルはその動作をスタートする。

【００１２】これにより、同時に発音させたい発音チャ
ンネルの発音制御データ記憶手段に必要な発音制御デー
タおよび動作指示データを書き込んでおき、最後にいず
れかの発音制御データ記憶エリアに実行指示データを書
き込んだとき、全ての発音チャンネルで同時に動作がス
タートし、動作開始の同時性を実現することができる。

【００１３】また、実行指示データを発音制御データ記
憶手段に記憶せず、独立して１つの実行指示データ記憶
エリアを設けることも可能である。この場合には、発音
制御データ記憶手段の記憶エリアを有効に利用すること
ができる。さらに、この音源装置の発音チャンネルでい
わゆるＦＭ音源を構成して楽音データを形成すると、各
オペレータが同時に形成され、これらのオペレータから
形成される楽音データの波形が発音タイミングのずれに
よって影響を受けることがなくなる。

【００１４】

【実施例】図１はこの発明の実施例である音源ＬＳＩが
適用されるテレビゲーム機の構成図である。ゲーム機本
体１には、ディスプレイ４およびスピーカ５が接続され
ている。これらディスプレイ４およびスピーカ５として
はテレビ受像機に内蔵のものを用いることができる。ま
た、ゲーム機本体１には前記ディスプレイ４，スピーカ
５のほかに、ゲームプログラムを記憶したＲＯＭ１９を
内蔵するゲームカートリッジ３、および、ゲームを行う
ためにプレーヤが操作するコントローラ２が接続されて
いる。コントローラ２はケーブルを介してゲーム機本体
１と接続され、ゲームカートリッジ３はゲーム機本体１
に設けられたスロットに挿入される。ゲーム機本体１に
はＣＰＵ１０が内蔵されており、このＣＰＵ１０がゲー
ムの進行など装置全体の動作を制御する。ＣＰＵ１０に
は、前記コントローラ２、ゲームカートリッジ３内のＲ
ＯＭ１９、表示制御用のディスプレイコントローラ１
４、および、効果音やＢＧＭ発生用の音源ＬＳＩ１１が
接続されている。音源ＬＳＩ１１には波形データなどが
記憶されるＤＲＡＭ１３および発生した楽音データをア
ナログの楽音信号に変換するＤ／Ａ変換回路１６が接続
されている。Ｄ／Ａ変換回路１６には前記スピーカ５が
接続されている。また、ディスプレイコントローラ１４
には画面表示データを記憶するＶＲＡＭ１５および前記
ディスプレイ４が接続されている。

【００１５】このゲーム機本体１にゲームカートリッジ
３がセットされ電源がオンされると、まずＣＰＵ１０は
所定の画面データを読み込んでディスプレイコントロー
ラ１４に送るとともに、効果音やＢＧＭを発生するため
の波形データをＤＲＡＭ１３に書き込む。こののち、コ
ントローラ２の操作によってゲームがスタートし、ゲー
ムの進行に従って、ＣＰＵ１０が画面データの書き換え
や効果音，ＢＧＭの発音を行う。

【００１６】図２は前記音源ＬＳＩ１１の内部構成を示
す図である。この音源ＬＳＩ１１は図示のように、位相
発生器３０、加算器３１、アドレスポインタ３２、補間
器３３、乗算器３４、振幅変調用低周波発振器（ＡＬＦ
Ｏ）３５、エンベロープジェネレータ（ＥＧ）３６、出
力ミキシング回路（ＭＩＸ）３７、リード／ライトコン
トローラ３８、内部ＲＡＭ３９、平均回路４０および係
数乗算器４１を有している。この音源ＬＳＩ１１は、波
形メモリ方式およびＦＭ音源方式の２種類の方式で楽音
データを形成することができ、上記回路が以下に説明す
るように動作して楽音データや変調データなどの低周波
の信号データを発生する。なお、この音源ＬＳＩ１１は
３２の時分割チャンネルを有しており、３２の信号デー
タを同時に発生することができる。

【００１７】音源ＬＳＩ１１は、内部レジスタ１９を有
している。内部レジスタ１９には図３に示すように各々
の発音チャンネルに対応する複数の記憶エリアが設定さ
れている。これらの記憶エリアには、ＣＰＵ１０が所定
のタイミングに対応する発音チャンネルに発音または消
音を指示するときにデータがセットされる。位相発生器
３０は内部レジスタ１９にセットされている音名に対応
するＦＮＳデータおよびオクターブデータＯＣＴに基づ
いて、所定のサンプリング周期（たとえば４４．１ｋＨ
ｚ）毎に位相データを発生する。この位相データは、加
算器３１に入力される。加算器３１には、設定により係
数乗算器４１から変調データを入力することができる。
係数乗算器４１から変調データが入力されたとき、加算
器３１は位相データにこの変調データを加算してアドレ
スポインタ３２に出力する。変調データは例えば正弦波
の低周波信号データであり、この変調データにより位相
データが変調され、アドレスポインタ３２が出力するア
ドレス値が前後にシフトされることにより、読み出され
る信号データの波形が周波数変調されることになる。

【００１８】アドレスポインタ３２は、ＤＲＡＭ１３に
記憶されている波形データを指定するデータとしてスタ
ートアドレスＳＡ，ループスタートアドレスＬＳＡ，ル
ープエンドアドレスＬＥＡを内部レジスタ１９から読み
込む。ループスタートアドレスＬＳＡ，ループエンドア
ドレスＬＥＡはこの波形データを長時間読み出すとき、
繰り返し読み出される区間を示すアドレスである。アド
レスポインタ３２は加算器３１から入力された位相デー
タに基づいてアドレスの歩進量を決定し、小数部を含む
アドレスデータを出力する。アドレスデータの小数部デ
ータＦＲＡは補間器３３に出力され、この小数部を挟む
２つの整数アドレスＭＥＡはＤＲＡＭ１３に出力され
る。

【００１９】入力された２つの整数アドレスＭＥＡによ
って、ＤＲＡＭ１３からは隣接する２つの波形データが
読み出される。ＤＲＡＭ１３から読みだされた波形デー
タは補間器３３に入力される。補間器３３は、入力され
た２個の波形データをアドレスポインタ３２から入力さ
れた小数部データＦＲＡの値に応じて補間することによ
り該サンプリングタイミングの信号データを形成する。
補間器３３はこのデータを乗算器３４に入力する。

【００２０】乗算器３４には、振幅変調用低周波発振器
（ＡＬＦＯ）３５およびエンベロープジェネレータ（Ｅ
Ｇ）３６が接続されている。ＡＬＦＯ３５は、内部レジ
スタ１９から読み込む周波数データＬＦＯＦ，波形指定
データＬＦＯＷＳ，影響度データ（振幅データ）ＬＦＯ
Ｓに基づいて図５に示すような低周波波形からなる変調
信号データを発生する。ＥＧ３６は内部レジスタ１９か
らアタックレートＡＲ，第１ディケイレートＤ１Ｒ，第
２ディケイレートＤ２Ｒ，リリースレートＲＲを読み込
み、図６に示すようなエンベロープ波形データを発生す
る。

【００２１】乗算器３４は補間器３３が形成した信号デ
ータに上記の変調信号データおよび／またはエンベロー
プ波形データを乗算したのち、出力ミキシング回路３７
およびリード／ライトコントローラ３８に出力する。出
力ミキシング回路３７では、入力された信号データを楽
音データとして左右２チャンネルにミキシングしてＤ／
Ａ変換回路１６に出力する。

【００２２】ここで、波形メモリ方式で楽音データを形
成する場合には、サンプリングデータのようにそのまま
で楽音データとして使用可能な波形データをＤＲＡＭ１
３から読み出して信号データを形成し、乗算器３４にお
いてエンベロープを付加して出力ミキシング回路３７に
出力する。したがって、リード／ライトコントローラ３
８に入力された（内部ＲＡＭ３９に記憶された）信号デ
ータは使用されない。

【００２３】一方、リード／ライトコントローラ３８に
は内部ＲＡＭ３９が接続されており、乗算器３４から入
力された信号データ（オペレータ）はこの内部ＲＡＭ３
９の所定エリアに書き込まれる。内部ＲＡＭ３９は３２
チャンネルの信号データを２サンプリングタイミング
（２世代）分記憶できる６４ワードの記憶エリアを有し
ており、リード／ライトコントローラ３８は、乗算器３
４から入力された信号データをこの内部ＲＡＭ３９の所
定エリアに書き込むとともに、所定の発音チャンネルの
時分割タイミングに所定の（アルゴリズムで指定され
た）１つまたは２つの信号データを読み出して平均化回
路４０に入力する。各時分割タイミングにどのデータを
読み出すかは、各発音チャンネルのレジスタ（図３参
照）に記憶された１つまたは２つの変調データ指定デー
タＭＤＸＳＬ，ＭＤＹＳＬで指定され、このＭＤＸＳ
Ｌ，ＭＤＹＳＬの指定がＦＭ音源方式で楽音データを形
成する際のアルゴリズム指定となる。すなわち、このＭ
ＤＸＳＬ，ＭＤＹＳＬで複数の発音チャンネルの発音デ
ータを関連づけることによって、図４のようなアルゴリ
ズムが構成される。平均化回路３０は、リード／ライト
コントローラ３８から２つのデータが読みだされた場
合、これらのデータの平均値を算出する回路である。こ
の平均演算は、相加平均，相乗平均やこれらの加重平均
など、どのような演算を行ってもよい。平均化回路３０
によって平均されたデータは、係数乗算器３１において
変調度データＭＤＬ（図３参照）を乗算されたのち加算
器３１に入力される。

【００２４】ここで、図４（Ａ）のように発音チャンネ
ル０から発音チャンネル３まで位相データ（読出周波
数）を順次変調する方式の場合には、発音チャンネル０
の信号データを一旦内部ＲＡＭ３９に記憶し、リード／
ライトコントローラ３８を介して発音チャンネル１のタ
イミングに加算器３１に戻す。この動作を同様に発音チ
ャンネル３まで行い、発音チャンネル３の信号データを
楽音データとして出力ミキシング回路３７に入力するよ
うにすればよい。また、同図（Ｂ）のように発音チャン
ネル０，発音チャンネル１の信号データを加算合成（ま
たは乗算合成）し、そのデータで発音チャンネル２の読
み出し周波数を変調する場合には、発音チャンネル０，
発音チャンネル１のデータをともに内部ＲＡＭ３９に記
憶しておき、発音チャンネル２の時分割タイミングにこ
れらを読みだして平均化回路４０に入力するようなすれ
ばよい。さらに、同図（Ｃ）のように発音チャンネル０
が形成した信号データをフィードバックして自己の読出
周波数を変調する場合には、発音チャンネル０の信号デ
ータを一旦内部ＲＡＭ３９に記憶し、次またはそれ以後
の発音チャンネル０の時分割タイミングに加算器３１に
入力してやればよい。

【００２５】このように、ある発音チャンネルにおける
波形読出周波数を変調する場合には、変調データとなる
信号データを内部ＲＡＭ３９に記憶しておき、被変調デ
ータとなる信号データを読み出す発音チャンネル（時分
割タイミング）にこれを読み出してアドレスポインタ３
２の手前の加算器３１に入力してやればよい。

【００２６】図３は、前記内部レジスタ１９の構成図で
ある。同図には、発音チャンネル０のレジスタの構成の
みを示しているが、他の３１の発音チャンネル（発音チ
ャンネル１〜発音チャンネル３１）も全く同様の構成で
ある。１つの発音チャンネルに対して１６ビット×９列
のレジスタエリアが割り当てられており、図２の説明に
おいて示した各種のデータの記憶エリアが割り当てられ
ている。さらに、第１列の第１１ビットおよび第１２ビ
ットに発音／消音ビットＫＢおよび実行ビットＫＸが割
り当てられている。

【００２７】発音チャンネル０に発音を指示する場合に
は、発音チャンネル０レジスタに各種のデータを書き込
むとともに、ＫＢに“１”をセットする。このチャンネ
ルのみの発音の場合にはＫＸにも“１”をセットする。
一方、発音チャンネル０以外にも同時に発音させるチャ
ンネルがある場合には、ＫＢのみに“１”をセットしＫ
Ｘのセットは行わず、他のチャンネルのレジスタに対し
てデータの書き込みを行う。最後にデータを書き込んだ
レジスタのＫＸをセットする。各発音チャンネルは、い
ずれかのＫＸがセットされているのを確認したとき発音
動作を開始するため、このＫＸのセットにより、データ
をセットした発音チャンネルが同時に（１サンプリング
タイミング内に）発音を開始することになる。

【００２８】すなわち、音源ＬＳＩ１１は、各発音チャ
ンネルの動作タイミングに当該発音チャンネルのレジス
タからＫＢがセットされているか否かを判断するととも
に、他の全発音チャンネルのレジスタのＫＸが判断され
ているか否かを判断するように構成されている。これに
より、各発音チャンネルにおいては、自己のＫＢがセッ
トされており、且つ、自己を含むいずれかの発音チャン
ネルのＫＸがセットされていたとき、発音タイミングで
あるとして発音動作を開始する。同時に、自己の発音チ
ャンネルのＫＢを“０”にリセットする。また、自己の
ＫＸがセットされている場合には、ＫＸは次の自己の時
分割タイミングにリセットする。これにより１つのＫＸ
のセットによりそのときＫＢがセットされていた全発音
チャンネルの動作を１サンプリングサイクルの時分割タ
イミング内に開始させることができ、且つ、以後の発音
チャンネルの動作に影響を及ぼさない。

【００２９】なお、上記説明は、発音開始時の動作のみ
説明したが、消音時も同様である。すなわち、発音中の
発音チャンネルに対してＫＢをセットすると、その直後
のＫＸをトリガとしてその発音チャンネルは消音する。

【００３０】なお、上記実施例ではＫＸを各発音チャン
ネルのレジスタに設けたが、これらレジスタとは別のエ
リアにＫＸのビットレジスタを設けることもできる。こ
の場合には、各レジスタに１ビットずつの余裕ができる
が、ＣＰＵ１０はここのＫＸをセットする動作を各発音
チャンネルへのデータセット動作と別に行う必要があ
る。

【００３１】

【発明の効果】以上のようにこの発明によれば、実行指
示データが記憶されたことを確認して全ての発音チャン
ネルが同時に信号データの発生／消去を行うため、順次
処理の制御部が複数の発音チャンネルに信号データの発
生／消去を指示する場合でも、これらの発音チャンネル
に同時に信号データの発生／消去を行わせることができ
る。特に、ＦＭ音源方式で楽音データを形成する場合、
各信号データの形成タイミングのずれによる波形の変動
が無くなる利点がある。

【００３２】また、実行指示データの書き込みにより、
動作指示データが書き込まれていた全ての発音チャンネ
ルが同時に動作を開始するため、事前に発音チャンネル
をグループ分けしておく必要がなく、そのとき同時に動
作させたい発音チャンネルに動作指示データを書き込む
ことによって任意の組み合わせで複数の発音チャンネル
を同時動作させることができる。

【図面の簡単な説明】

【図１】この発明の実施例である音源ＬＳＩが用いられ
るゲーム装置のブロック図

【図２】同音源ＬＳＩのブロック図

【図３】同音源ＬＳＩの内部レジスタの構成を示す図

【図４】同音源ＬＳＩで用いられる楽音信号形成アルゴ
リズムの例を示す図

【図５】音源ＬＳＩが形成する、および、内蔵のＡＬＦ
ＦＯが形成する低周波波形の例を示す図

【図６】同音源ＬＳＩが内蔵しているエンベロープジェ
ネレータが形成するエンベロープ波形の例を示す図

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の発音チャンネルに対応する発音制
   御データを記憶する発音制御データ記憶手段と、 前記発音制御データに基づき、信号データを発生または
   消去する複数の発音チャンネルと、 前記複数の発音制御データ記憶手段のそれぞれに、信号
   データの発生または消去を指示する動作指示データを記
   憶する動作指示データ記憶エリア、および、信号データ
   の発生または消去の実行を指示する実行指示データを記
   憶する実行指示データ記憶エリアを備え、 前記複数の発音チャンネルに、自己の発音制御データ記
   憶手段に動作指示データが記憶されており、且つ、前記
   複数の発音制御データ記憶手段のいずれかに実行指示デ
   ータが記憶されていたとき、信号データの発生または消
   去の動作を実行する手段を設けたことを特徴とする音源
   装置。
2. 【請求項２】 複数の発音チャンネルに対応する発音制
   御データを記憶する発音制御データ記憶手段と、 前記発音制御データに基づき、信号データを発生または
   消去する複数の発音チャンネルと、 前記複数の発音制御データ記憶手段のそれぞれに、信号
   データの発生または消去を指示する動作指示データを記
   憶する動作指示データ記憶エリアを備え、さらに、各発
   音チャンネルに共通に信号データの発生または消去の実
   行を指示する実行指示データを記憶する実行指示データ
   記憶エリアを設け、 前記複数の発音チャンネルに、自己の発音制御データ記
   憶手段に動作指示データが記憶されており、且つ、前記
   実行指示データ記憶エリアに実行指示データが記憶され
   ていたとき、信号データの発生または消去の動作を実行
   する手段を設けたことを特徴とする音源装置。
3. 【請求項３】 前記複数の発音チャンネルは、１つの発
   音チャンネルが他の発音チャンネルに接続されており、
   該１つの発生した信号データを該他の発音チャンネルに
   入力することにより、該他の発音チャンネルが発生する
   信号データを変調して楽音データを形成する請求項１ま
   たは請求項２に記載の音源装置。