JP2867649B2 - Electronic equipment connection device - Google Patents
Electronic equipment connection deviceInfo
- Publication number
- JP2867649B2 JP2867649B2 JP19115190A JP19115190A JP2867649B2 JP 2867649 B2 JP2867649 B2 JP 2867649B2 JP 19115190 A JP19115190 A JP 19115190A JP 19115190 A JP19115190 A JP 19115190A JP 2867649 B2 JP2867649 B2 JP 2867649B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- terminal
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、AV機器等の電子機器を複数台総括的に制御
する際に好適な電子機器の接続装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device connection device suitable for controlling a plurality of electronic devices, such as AV devices, collectively.
本発明は、AV機器等の電子機器を複数台総括的に制御
する際に好適な電子機器の接続装置に関し、各々の電子
機器に対して一体、または別体に設けられた接続装置が
各々シリアルに接続（ディジーチェーン接続）され、コ
ンピュータ等の制御装置から出力される各種信号が、そ
れら接続装置を介して順次シリアルに伝送される構成に
より、RS−232C規格の端子が１つしかない制御装置であ
っても、複数の電子機器が総括的に制御されるととも
に、電子機器の数が増減した場合にもシステム化（総括
的制御）の即時対応を可能にしたものである。The present invention relates to a connection device for electronic devices suitable for controlling a plurality of electronic devices such as AV devices collectively, and a connection device provided integrally or separately for each electronic device is a serial device. (Daisy chain connection), and various signals output from a control device such as a computer are sequentially transmitted serially via the connection device, so that the control device has only one terminal of the RS-232C standard. However, a plurality of electronic devices are comprehensively controlled, and even if the number of electronic devices increases or decreases, immediate systemization (general control) is enabled.
RS−232C規格によるデータ伝送方式で、パソコン等の
コンピュータからAV機器が動作制御される技術が知られ
ている。There is known a technology in which the operation of AV equipment is controlled from a computer such as a personal computer by a data transmission method based on the RS-232C standard.
この場合、RS−232C規格では、コンピュータとAV機器
とが１対１に対応された状態で各種データ伝送の送受信
が行なわれる。In this case, according to the RS-232C standard, transmission and reception of various data transmissions are performed in a state where the computer and the AV device are in one-to-one correspondence.
そのため、複数のAV機器を一台のコンピュータ（制御
装置）で制御するシステムの場合、コンピュータ側にAV
機器各々に対応するRS−232C規格の端子を備えるか、各
々のAV機器とのデータ伝送を切り換る切換スイッチを別
途用意する必要がある。Therefore, in the case of a system in which a plurality of AV devices are controlled by one computer (control device),
It is necessary to provide an RS-232C standard terminal corresponding to each device, or to separately prepare a changeover switch for switching data transmission with each AV device.
従って、AV機器の数が増減する度に端子数や切換スイ
ッチの切換能力（個数）を変更しなければならない等、
システムとしての汎用性が悪いという問題が有る。Therefore, every time the number of AV devices increases or decreases, the number of terminals and the switching capability (number) of the changeover switches must be changed.
There is a problem that the versatility as a system is poor.
一方、いわゆるローカルネットワークで用いられるバ
スラインを利用することも考えられるが、例えば、異な
る２以上のデータが同時に伝送された場合の検出（障
害）、およびそれらデータの伝送処理等が複雑となり、
AV機器に内蔵されるインターフェースが大規模化、高価
格化するという問題がある。On the other hand, it is conceivable to use a bus line used in a so-called local network. However, for example, detection (failure) when two or more different data are transmitted at the same time and transmission processing of those data become complicated.
There is a problem that the interface built in the AV device becomes large-scale and expensive.
本発明の目的は、RS−232C規格の端子が１つであって
も、複数の電子機器がシステム化（統括）されて１台の
制御装置で制御することができる電子機器の接続装置を
提供することにある。An object of the present invention is to provide a connection device for electronic devices in which a plurality of electronic devices are systematized (integrated) and can be controlled by a single control device even if there is one terminal of the RS-232C standard. Is to do.
上記目的を達成するために、本発明に係る電子機器の
接続装置は、 パケット信号および所定の制御信号が互いに送受信可
能とされて複数個シリアル接続され、所望の制御装置
（40）により、該パケット信号の送受信が総括的に制御
される電子機器の接続装置（１）であって、 それぞれ少なくとも前記パケット信号の出力端子と、
前記パケット信号の入力端子と、第１の前記制御信号の
出力端子と、前記第１の制御信号の入力端子と、第２の
前記制御信号の入力端子と、前記第２の制御信号の出力
端子とを有し、前段の装置に接続される第１の入出力手
段（３）と、後段の装置に接続される第２の入出力手段
（５）と、処理手段（９）とが設けられ、前記第１の入
出力手段の前記パケット信号の出力端子（3a）には、前
記処理手段の出力端子（9a）と前記第２の入出力手段の
前記パケット信号の入力端子（5b）とが第１の選択手段
（11）を介して接続され、前記第１の入出力手段の前記
パケット信号の入力端子（3b）は前記処理手段の入力端
子（9b）に接続され、前記第１の入出力手段の前記第１
の制御信号（3c）の出力端子には、前記第１の入出力手
段の前記第１の制御信号の入力端子（3d）と前記第２の
入出力手段の前記第１の制御信号の入力端子（5d）とが
第２の選択手段（13）を介して接続され、前記第１の入
出力手段の前記第１の制御信号の入力端子（3d）は前記
第２の入出力手段の前記第１の制御信号の出力端子（5
c）にも接続され、前記第１の入出力手段の前記第２の
制御信号の入力端子（3e）は前記処理手段の制御端子
（9e）に接続されると共に、前記第２の入出力手段の前
記第２の制御信号の出力端子（5f）にも接続され、前記
第１の入出力手段の前記第２の制御信号の出力端子（3
f）が所定の電位に接続され、前記第２の入出力手段の
前記パケット信号の出力端子（5a）は前記処理手段の出
力端子（9a）に接続され、前記第２の入出力手段の前記
第２の制御信号の入力端子（5e）に供給される前記所定
電位の信号により前記第１及び第２の選択手段が切り換
えられることを特徴とする。In order to achieve the above object, a connection device for an electronic device according to the present invention is configured such that a packet signal and a predetermined control signal can be transmitted / received to each other and are serially connected to each other. A connection device (1) for an electronic device in which transmission and reception of a signal are generally controlled, each including at least an output terminal of the packet signal;
An input terminal for the packet signal, an output terminal for the first control signal, an input terminal for the first control signal, an input terminal for the second control signal, and an output terminal for the second control signal A first input / output means (3) connected to the preceding device, a second input / output means (5) connected to the subsequent device, and a processing means (9). The output terminal (3a) of the packet signal of the first input / output means includes an output terminal (9a) of the processing means and an input terminal (5b) of the packet signal of the second input / output means. The packet signal input terminal (3b) of the first input / output means is connected to the input terminal (9b) of the processing means, and is connected to the first input / output means via the first input means (11). The first of the output means
The output terminal of the control signal (3c) has an input terminal (3d) of the first control signal of the first input / output means and an input terminal of the first control signal of the second input / output means. (5d) is connected via a second selection means (13), and the input terminal (3d) of the first control signal of the first input / output means is connected to the second input / output means of the second input / output means. 1 control signal output terminal (5
c), the input terminal (3e) of the second control signal of the first input / output means is connected to the control terminal (9e) of the processing means, and the second input / output means The second control signal output terminal (3f) of the first input / output means is also connected to the output terminal (5f) of the second control signal.
f) is connected to a predetermined potential, and the output terminal (5a) of the packet signal of the second input / output means is connected to the output terminal (9a) of the processing means. The first and second selection means are switched by the signal of the predetermined potential supplied to the input terminal (5e) of the second control signal.
本発明に係る電子機器の接続装置では、パケット信号
および所定の制御信号が互いに送受信可能とされ、複数
個シリアル接続された状態で、パケット信号の送受信が
所望の制御装置により総括的に制御される。In the connection device for an electronic device according to the present invention, the packet signal and the predetermined control signal can be transmitted and received to and from each other, and transmission and reception of the packet signal are generally controlled by a desired control device in a state where a plurality of serial connections are made. .
また、制御信号生成手段により生成された所定の制御
信号の有無により、後段の他の接続装置が接続されてい
るか否かが判定され、接続されていない場合には、最終
段の接続装置まで伝送されたパケット信号を、スイッチ
部の切換動作により、そのパケット信号を初めに出力し
た制御装置、または接続装置に帰環させることが可能と
なる。Also, it is determined whether or not another connection device at the subsequent stage is connected based on the presence or absence of the predetermined control signal generated by the control signal generation unit. If not, the connection device is transmitted to the last connection device. The switching operation of the switch unit allows the returned packet signal to be returned to the control device or the connection device that first output the packet signal.
以下、本発明に係る電子機器の接続装置の好適な実施
例を、図面に基いて説明する。Hereinafter, a preferred embodiment of a connection device for an electronic device according to the present invention will be described with reference to the drawings.
第１図において、本発明が適用された装置（１）は、
パソコン等のコンピュータ（所望の制御装置）（40）と
の間でケーブル（10）を介して、または他の装置（１）
との間でケーブル（30）を介して信号の送受信が行なわ
れる第１の端子（３）と、後段に接続される他の装置
（１）との間でケーブル（30）と第１の端子（３）を介
して信号の送受信が行なわれる第２の端子（５）とを有
している。In FIG. 1, an apparatus (1) to which the present invention is applied is:
Via a cable (10) with a computer (desired control device) (40) such as a personal computer or other device (1)
A first terminal (3) for transmitting and receiving signals via a cable (30) between the first terminal (3) and another device (1) connected at a later stage, the cable (30) and the first terminal. And a second terminal (5) through which signals are transmitted and received via (3).
この場合、装置（１）は、例えばVTR（50）、カメラ
一体型ビデオ（60）、他の電子機器（70）とケーブル
（20）で接続される構成（制御信号は端子（７）から出
力される）、またはVTR（80）に内蔵される構成等が挙
げられる。In this case, the device (1) is connected to, for example, a VTR (50), a camera-integrated video (60), and another electronic device (70) by a cable (20) (a control signal is output from a terminal (7)). Or a configuration built in the VTR (80).
装置（１）は、このようにシリアルに順次接続され、
VTR（50）等は各々に設けられた装置（１）を介して、
パソコン（40）により総括的に制御される。The devices (1) are serially connected in this manner,
The VTR (50) etc. are connected via the devices (1)
It is generally controlled by a personal computer (40).
そこで、電子機器（70）とVTR（80）とがパソコン（4
0）で制御される場合について説明する。Therefore, the electronic device (70) and the VTR (80)
The case where control is performed by (0) will be described.
第２図から理解されるように、第１の端子（３）と第
２の端子（５）とには、各々データ信号入出力用のポー
ト（3a），（3b），（5a），（5b）と、制御信号入出力
用のポート（3c）〜（3f），（5c）〜（5f）とが並設さ
れている。As can be understood from FIG. 2, the first terminal (3) and the second terminal (5) have ports (3a), (3b), (5a), (5a) for data signal input / output, respectively. 5b) and control signal input / output ports (3c) to (3f) and (5c) to (5f) are arranged in parallel.
そして、パソコン（40）から出力されたデータ信号は
ポート（3b）に入力され、CPU（9A）等を主体とするマ
イクロコンピュータ（９）のポート（SIN）（9b）に入
力され、バッファ（9B）に格納される。The data signal output from the personal computer (40) is input to the port (3b), input to the port (SIN) (9b) of the microcomputer (9) mainly composed of the CPU (9A), etc. ).
この場合、データ信号は、パケット信号とされてお
り、そのパケット信号は第３図から理解されるように、
先頭から順に発信先アドレス、受信先アドレス（各装置
（１）に固有）、コマンド（制御内容）、各種データ、
およびターミネータを一組として構成されている。In this case, the data signal is a packet signal, and the packet signal can be understood from FIG.
From the beginning, a destination address, a destination address (specific to each device (1)), a command (control contents), various data,
And a terminator as one set.
バッファ（9B）に格納されたパケット信号に対して
は、後述する処理がCPU（9A）で行なわれ、ポート（SOU
T）（9a）から出力される。For the packet signal stored in the buffer (9B), the processing described later is performed by the CPU (9A) and the port (SOU
T) (9a).
ここで、ポート（9a）とポート（3a）との間には、ポ
ート（3a）の出力信号がポート（9a）またはポート（5
b）から入力される切換動作を行なうスイッチ部（11）
が設けられている。Here, between the port (9a) and the port (3a), the output signal of the port (3a) is applied to the port (9a) or the port (5).
Switch section (11) that performs switching operation input from b)
Is provided.
そして、スイッチ部（11）は、装置（１）の後段に他
の装置（１）が接続されている場合はポート（3a），
（5b）間を短絡させ、接続されていない場合にはポート
（3a），（9a）間を短絡させる。When another device (1) is connected to the subsequent stage of the device (1), the switch unit (11) connects to the port (3a).
Short-circuit between (5b) and short-circuit between ports (3a) and (9a) if they are not connected.
すなわち、後段の装置（１）のポート（3f）にはハイ
レベル（例えば5V）の電圧が印加されており（制御信号
生成手段）、その電圧がポート（3f），（5d）を介して
マイクロコンピュータ（９）のポート（9g）に入力さ
れ、CPU（9A）ではポート（9g）での入力がハイレベル
であることを条件として、ポート（9f）からスイッチ切
換用の制御信号を出力させるので、その制御信号によっ
てポート（3a），（5b）間が短絡されるように（状態
１）スイッチ部（11）がスイッチング動作される（制御
手段）。That is, a high-level (for example, 5 V) voltage is applied to the port (3f) of the subsequent device (1) (control signal generating means), and the voltage is applied to the microcontroller via the ports (3f) and (5d). It is input to the port (9g) of the computer (9), and the CPU (9A) outputs a control signal for switch switching from the port (9f) on condition that the input at the port (9g) is at a high level. The switch section (11) is switched (control means) so that the ports (3a) and (5b) are short-circuited by the control signal (state 1).
一方、後段に装置（１）が接続されていない場合、ポ
ート（5d），（9g）での電圧はロウレベルとなっている
ので、スイッチ部（11）はポート（3a）と（9a）を短絡
させる（状態２）。On the other hand, when the device (1) is not connected to the subsequent stage, the voltage at the ports (5d) and (9g) is at a low level, so the switch unit (11) short-circuits the ports (3a) and (9a). (State 2).
この場合、ポート（9a）から出力されるパケット信号
は、信号ライン（Ｌ）を介してポート（5a）から出力さ
れるとともに、信号ライン（Ｌ）から分岐されたライン
（ｌ）を介して、ポート（3a）からも出力される。In this case, the packet signal output from the port (9a) is output from the port (5a) via the signal line (L), and is output via the line (l) branched from the signal line (L). It is also output from port (3a).
なおポート（9g）の電圧がハイレベルであるときは、
スイッチ部（13）により、ポート（5d）、ポート（9d）
間が短絡される一方、ロウレベルであるときは、ポート
（3d），（9d）間が短絡される。When the port (9g) voltage is high level,
Port (5d), port (9d) by switch part (13)
When the level is low while the ports are short-circuited, the ports (3d) and (9d) are short-circuited.
従って、最終段に配設された装置（１）のポート（3
d）から入力された制御信号は、ポート（9d）、ポート
（9c）、ポート（3c）を介して前段の装置（１）のポー
ト（5d）に入力される。Therefore, the port (3) of the device (1) arranged at the last stage
The control signal input from d) is input to the port (5d) of the preceding device (1) via the port (9d), the port (9c), and the port (3c).
さらに、その制御信号は、前段の装置（１）におい
て、ポート（5d）、ポート（9d）、ポート（9c）および
ポート（3c）を介して、パソコン（40）に帰環される。Further, the control signal is returned to the personal computer (40) via the port (5d), the port (9d), the port (9c), and the port (3c) in the preceding device (1).
このようにしてパソコン（40）に帰環される制御信号
は、各々の装置（１）がパソコン（40）からのデータを
受信できる状態にあるか等の判定に使用される。The control signal returned to the personal computer (40) in this manner is used to determine whether each device (1) is in a state of receiving data from the personal computer (40) or the like.
なお、ポート（3e）からは割込処理のための制御信号
が入力され、マイクロコンピュータ（９）のポート（IN
T）（9e）に取り込まれる。A control signal for interrupt processing is input from the port (3e), and the port (IN) of the microcomputer (9) is input.
T) (9e).
また、後段の装置（１）に対しては、ポート（3e）か
ら分岐された制御信号がポート（5f）、ポート（3e）を
介してポート（9e）に取り込まれる。For the device (1) at the subsequent stage, the control signal branched from the port (3e) is taken into the port (9e) via the port (5f) and the port (3e).
以上のように構成された装置（１）では、パソコン
（40）からのパケット信号はポート（3b）から入力され
てバッファ（9B）に格納され、所定の処理が行なわれた
後、ポート（9a）、ポート（5a）、ケーブル（30）を介
して後段の装置（１）のポート（3b）に入力される。In the device (1) configured as described above, the packet signal from the personal computer (40) is input from the port (3b) and stored in the buffer (9B). ), The port (5a), and the cable (30) to be input to the port (3b) of the subsequent device (1).
後段の装置（１）では、ポート（9a）から出力された
パケット信号はポート（3a）、ケーブル（30）を介して
前段の装置（１）のポート（5b）に入力され、ポート
（3a）を介してパソコン（40）に帰環される。In the downstream device (1), the packet signal output from the port (9a) is input to the port (5b) of the upstream device (1) via the port (3a) and the cable (30), and the port (3a) Is returned to the personal computer (40) via.
すなわち、パケット信号がパソコン（40）から出力さ
れると、各々のマイクロコンピュータ（９）のバッファ
（9B）に一旦格納され、必要が有れば所定の処理がCPU
（9A）で行なわれて後段の装置（１）に伝送され、最終
段まで伝送されたパケット信号は再びパソコン（40）に
帰環される。That is, when the packet signal is output from the personal computer (40), it is temporarily stored in the buffer (9B) of each microcomputer (9), and if necessary, predetermined processing is performed by the CPU.
The packet signal transmitted in the subsequent stage (1) in (9A) and transmitted to the final stage is returned to the personal computer (40) again.
従って、パソコン（40）で所定操作するだけで、全て
の装置（１）にパケット信号が伝送され、装置（１）は
必要に応じてそのパケット信号に即して電子機器（7
0）、VTR（80）を動作制御する。Therefore, a packet signal is transmitted to all the devices (1) only by performing a predetermined operation on the personal computer (40), and the device (1) transmits the electronic device (7) according to the packet signal as necessary.
0), operation control of VTR (80).
そこで、バッファ（9B）に格納されたパケット信号に
従ってCPU（9A）で行なわれる処理手順等を、第４図の
フローチャートに従って説明する。The processing procedure and the like performed by the CPU (9A) according to the packet signal stored in the buffer (9B) will be described with reference to the flowchart of FIG.
まず、ポート（5d）の電圧がハイレベルであれば（ス
テップ（100）YES）、スイッチ部（11）が状態１（ポー
ト（3a），（5b）短絡）とされ（ステップ（120））、
ロウレベルであれば（ステップ（100）NO）、状態２
（ポート（3a），（9a）短絡）とされ（ステップ（14
0））。First, if the voltage of the port (5d) is high (step (100) YES), the switch unit (11) is set to state 1 (port (3a), (5b) short-circuited) (step (120)).
If it is low level (step (100) NO), state 2
(Port (3a), (9a) short circuit) (step (14)
0)).
そして、パケット信号がポート（9b）から入力される
と（ステップ（160）YES）、そのパケット信号はバッフ
ァ（9B）に格納される（ステップ（180））。When a packet signal is input from the port (9b) (step (160) YES), the packet signal is stored in the buffer (9B) (step (180)).
そこで、受信先アドレスが自分のもの（その装置
（１）の固有のもの）であれば（ステップ（200）YE
S）、そのパケット信号のコマンドが実行され（ステッ
プ（220））、例えば電子機器（70）がVTRであれば録画
を開始させる等の動作制御が行なわれる。Then, if the destination address is its own (the one unique to the device (1)) (step (200) YE
S), the command of the packet signal is executed (step (220)), and operation control such as starting recording when the electronic device (70) is a VTR is performed.
一方、受信先アドレスが自分のものではない場合（ス
テップ（200）NO）、パソコン（40）からの指令よりも
優先させて、自分から他の装置（１）に対して何らかの
指令を与える必要があるか否かが判定され、必要がある
ときは（ステップ（240）YES）、まず、その指令（発信
コマンド）がポート（9a）から出力されてからパソコン
（40）からのパケット信号が出力される（ステップ（28
0）、ステップ（260））。On the other hand, when the destination address is not the address of the user (step (200) NO), it is necessary to give some command to the other device (1) by giving priority to the command from the personal computer (40). It is determined whether or not there is, and if necessary (step (240) YES), first, the command (transmission command) is output from the port (9a), and then the packet signal from the personal computer (40) is output. (Step (28
0), step (260)).
以上説明したように本実施例では、パソコン（40）か
ら入力されたパケット信号が、各々の装置（１）に順次
取り込まれ、各々の装置（１）には電子機器（70）、VT
R（80）を動作制御させるためのマイクロコンピュータ
（９）が設けられている。As described above, in this embodiment, the packet signal input from the personal computer (40) is sequentially taken into each device (1), and each device (1) receives the electronic device (70) and the VT.
A microcomputer (9) for controlling the operation of the R (80) is provided.
従って、パソコン（40）にRS−232C規格の端子が１つ
しかない場合であっても、シリアルに接続された装置
（１）を介して、複数の電子機器が総括的にシステムと
して制御される。Therefore, even when the personal computer (40) has only one terminal of the RS-232C standard, a plurality of electronic devices are controlled as a system through the serially connected device (1). .
また、電子機器が増設された場合においても、単に装
置（１）が接続されるだけで、その増設された電子機器
をも含めて全てシステム化されるため、システムとして
の汎用性が優れている。Further, even when an electronic device is added, the system (1) is simply connected and all the system including the added electronic device is systemized, so that the versatility as a system is excellent. .
さらに、パケット信号は一旦バッファ（9B）に格納さ
れ、後段の装置（１）に伝送すべきパケット信号の優先
順位が判定される構成なので、データ伝送時に生ずる障
害の検出・回避が簡単な構成で行なえるとともに、装置
（１）の製造コストも廉価にすることが可能である。Further, since the packet signal is temporarily stored in the buffer (9B) and the priority of the packet signal to be transmitted to the subsequent device (1) is determined, the detection and avoidance of a failure occurring at the time of data transmission is simple. In addition to this, the manufacturing cost of the device (1) can be reduced.
なお、パケット信号の発信元（所望の制御装置）とし
ては、装置（１）自体とすることも可能であり、パケッ
ト信号の構成によっては、全ての装置（１）（あるいは
その装置（１）により制御される電子機器）が発信元と
なれ、いわゆるマルチマスター方式バスをハードウェア
により構成することが可能となる。The source of the packet signal (desired control device) can be the device (1) itself. Depending on the configuration of the packet signal, all devices (1) (or the device (1)) The controlled electronic device) can be a transmission source, and a so-called multi-master bus can be configured by hardware.
以上の説明で理解されるように、本発明に係る電子機
器の接続装置では、パケット信号および所定の制御信号
が互いに送受信可能とされ、複数個シリアル接続された
状態で、パケット信号の送受信が所望の制御装置により
総括的に制御される。As understood from the above description, in the connection device for an electronic device according to the present invention, the packet signal and the predetermined control signal can be transmitted and received to and from each other. Is generally controlled by the control device.
また、制御信号生成手段により生成された所定の制御
信号の有無により、後段に他の接続装置が接続されてい
るか否かが判定され、接続されていない場合には、最終
段の接続装置まで伝送されたパケット信号を、スイッチ
部の切換動作により、そのパケット信号を初めに出力し
た制御装置、または接続装置に帰環させることが可能と
なる。Also, whether or not another connection device is connected to the subsequent stage is determined based on the presence or absence of the predetermined control signal generated by the control signal generation unit. If not, the connection is transmitted to the last connection device. The switching operation of the switch unit allows the returned packet signal to be returned to the control device or the connection device that first output the packet signal.
従って、制御装置にRS−232C規格の端子が１つしかな
い場合であっても、制御装置から出力された信号は順次
接続装置に取り込まれるので、これにより各々の電子機
器は接続装置を介して制御装置により総括的に制御され
る。Therefore, even if the control device has only one terminal of the RS-232C standard, the signals output from the control device are sequentially taken into the connection device, whereby each electronic device is connected via the connection device. It is generally controlled by the control device.
また、電子機器が増設された場合には、接続装置をさ
らに増設するだけで良く、システム化の即時対応が可能
である。In addition, when an electronic device is added, it is only necessary to further add a connection device, and immediate response to systemization is possible.
第１図は、本発明に係る電子機器の接続装置の好適な実
施例の全体概略図、第２図は、上記装置の主要な電気的
構成図、第３図は、パケット信号の構成図、第４図は上
記装置のCPUで行なわれる処理手順を示すフローチャー
ト図である。 （１）は装置、（３）は第１の端子、（５）は第２の端
子、（９）はマイクロコンピュータ、（9A）はCPU、（9
B）はバッファ、（40）はパソコンである。FIG. 1 is an overall schematic diagram of a preferred embodiment of a connection device for electronic equipment according to the present invention, FIG. 2 is a main electrical configuration diagram of the device, FIG. 3 is a configuration diagram of a packet signal, FIG. 4 is a flowchart showing a processing procedure performed by the CPU of the above-mentioned apparatus. (1) is an apparatus, (3) is a first terminal, (5) is a second terminal, (9) is a microcomputer, (9A) is a CPU, (9A)
B) is a buffer and (40) is a personal computer.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−15441（ＪＰ，Ａ) 特開 昭62−6549（ＪＰ，Ａ) 特開 平２−68643（ＪＰ，Ａ) Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｍａｙ28，1987，ｐａｇｅｓ，65− 68，Ｂｕｒｓｋｙ Ｄ，ｅｔ ａｌ“Ｎ ｅｔｗｏｒｋｉｎｇ ｓｃｈｅｍｅ ｅ ｘｐｌｏｉｔｓ ｅｘｉｓｔｉｎｇ Ｒ Ｓ−232Ｃ ｉｕｔｅｒｆａｃｅｓ" (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 G06F 13/37 ＰＣＩ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ) ＪＩＣＳＴファイル（ＪＯＩＳ)──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-61-15441 (JP, A) JP-A-62-6549 (JP, A) JP-A-2-68643 (JP, A) Electronic Design May 28, 1987 , Pages, 65-68, Bursky D, et al., "Networking schemes exploiting RS-232C iuterfaces" (58) Fields investigated (Int. Cl. 6 , DB name) H04L 12/28 G06F 13/37 PCI (DIALOG) WPI (DIALOG) JICST file (JOIS)
Claims (1)
に送受信可能とされて複数個シリアル接続され、所望の
制御装置により、該パケット信号の送受信が総括的に制
御される電子機器の接続装置であって、 それぞれ少なくとも前記パケット信号の出力端子と、前
記パケット信号の入力端子と、第１の前記制御信号の出
力端子と、前記第１の制御信号の入力端子と、第２の前
記制御信号の入力端子と、前記第２の制御信号の出力端
子とを有し、前段の装置に接続される第１の入出力手段
と、後段の装置に接続される第２の入出力手段と、処理
手段とが設けられ、 前記第１の入出力手段の前記パケット信号の出力端子に
は、前記処理手段の出力端子と前記第２の入出力手段の
前記パケット信号の入力端子とが第１の選択手段を介し
て接続され、 前記第１の入出力手段の前記パケット信号の入力端子は
前記処理手段の入力端子に接続され、 前記第１の入出力手段の前記第１の制御信号の出力端子
には、前記第１の入出力手段の前記第１の制御信号の入
力端子と前記第２の入出力手段の前記第１の制御信号の
入力端子とが第２の選択手段を介して接続され、 前記第１の入出力手段の前記第１の制御信号の入力端子
は前記第２の入出力手段の前記第１の制御信号の出力端
子にも接続され、 前記第１の入出力手段の前記第２の制御信号の入力端子
は前記処理手段の制御端子に接続されると共に、前記第
２の入出力手段の前記第２の制御信号の出力端子にも接
続され、 前記第１の入出力手段の前記第２の制御信号の出力端子
が所定の電位に接続され、 前記第２の入出力手段の前記パケット信号の出力端子は
前記処理手段の出力端子に接続され、 前記第２の入出力手段の前記第２の制御信号の入力端子
に供給される前記所定電位の信号により前記第１及び第
２の選択手段が切り換えられる ことを特徴とする電子機器の接続装置。1. A connection device for electronic equipment in which a plurality of packet signals and a predetermined control signal are receivable from each other and serially connected to each other, and the transmission and reception of the packet signals are totally controlled by a desired control device. Respectively, at least an output terminal of the packet signal, an input terminal of the packet signal, an output terminal of the first control signal, an input terminal of the first control signal, and an input of the second control signal. A first input / output means having a terminal and an output terminal for the second control signal, the first input / output means being connected to a preceding device, the second input / output means being connected to a subsequent device, and a processing means. An output terminal of the packet signal of the first input / output unit is provided with an output terminal of the processing unit and an input terminal of the packet signal of the second input / output unit, the first selection unit. Connected via An input terminal of the packet signal of the first input / output unit is connected to an input terminal of the processing unit, and an output terminal of the first control signal of the first input / output unit is connected to the first input terminal. An input terminal of the first control signal of the output unit and an input terminal of the first control signal of the second input / output unit are connected via a second selection unit, and the first input / output unit An input terminal of the first control signal is also connected to an output terminal of the first control signal of the second input / output means, and an input terminal of the second control signal of the first input / output means Is connected to a control terminal of the processing means, and is also connected to an output terminal of the second control signal of the second input / output means, and is connected to a second control signal of the first input / output means. An output terminal connected to a predetermined potential; The output terminal of the signal is connected to the output terminal of the processing means, and the first and second selections are made by the signal of the predetermined potential supplied to the input terminal of the second control signal of the second input / output means. A connection device for electronic equipment, wherein the means is switched.
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19115190A JP2867649B2 (en) | 1990-07-19 | 1990-07-19 | Electronic equipment connection device |
| DE69126685T DE69126685T2 (en) | 1990-07-19 | 1991-07-16 | Device for connecting electronic devices |
| EP96104527A EP0725490B1 (en) | 1990-07-19 | 1991-07-16 | Control apparatus for recording and reproducing apparatus |
| DE69130875T DE69130875T2 (en) | 1990-07-19 | 1991-07-16 | Methods of listing addresses for electronic devices |
| EP91111867A EP0467305B1 (en) | 1990-07-19 | 1991-07-16 | Apparatus for connecting electronic appliances |
| DE69130878T DE69130878T2 (en) | 1990-07-19 | 1991-07-16 | Control arrangement for a recording and reproducing device |
| EP96104528A EP0722224B1 (en) | 1990-07-19 | 1991-07-16 | Method for setting addresses for electronic appliances |
| CA002047312A CA2047312C (en) | 1990-07-19 | 1991-07-17 | Method and system for setting addresses and controlling series-connected appliances |
| KR1019910012201A KR100233486B1 (en) | 1990-07-19 | 1991-07-18 | Electronic device connection device |
| US08/023,171 US5805073A (en) | 1990-07-19 | 1993-02-25 | Apparatus for connecting electric appliances |
| US08/379,358 US5539390A (en) | 1990-07-19 | 1995-01-27 | Method for setting addresses for series-connectd apparatuses |
| US08/598,130 US5712834A (en) | 1990-07-19 | 1996-02-07 | Control apparatus for data reproduction and recording devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19115190A JP2867649B2 (en) | 1990-07-19 | 1990-07-19 | Electronic equipment connection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479439A JPH0479439A (en) | 1992-03-12 |
| JP2867649B2 true JP2867649B2 (en) | 1999-03-08 |
Family
ID=16269750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19115190A Expired - Lifetime JP2867649B2 (en) | 1990-07-19 | 1990-07-19 | Electronic equipment connection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867649B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010051026A (en) * | 2009-11-30 | 2010-03-04 | Canon Inc | Electronic apparatus and connection method of the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3594047B2 (en) * | 1995-10-27 | 2004-11-24 | ソニー株式会社 | AV system modularized by function |
| US6714172B2 (en) | 1997-07-14 | 2004-03-30 | Canon Kabushiki Kaisha | Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory |
| KR100372171B1 (en) * | 2000-06-28 | 2003-02-11 | 최정호 | Exterior input switching apparatus of A/V devices |
-
1990
- 1990-07-19 JP JP19115190A patent/JP2867649B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｍａｙ２８，１９８７，ｐａｇｅｓ，６５−６８，Ｂｕｒｓｋｙ Ｄ，ｅｔ ａｌ"Ｎｅｔｗｏｒｋｉｎｇ ｓｃｈｅｍｅ ｅｘｐｌｏｉｔｓ ｅｘｉｓｔｉｎｇ ＲＳ−２３２Ｃ ｉｕｔｅｒｆａｃｅｓ" |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010051026A (en) * | 2009-11-30 | 2010-03-04 | Canon Inc | Electronic apparatus and connection method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479439A (en) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4212080A (en) | Data transmission control system | |
| JP3557625B2 (en) | Information processing equipment | |
| JP2867649B2 (en) | Electronic equipment connection device | |
| JP2510221B2 (en) | Network node address setting method | |
| CN113383326A (en) | Integrated circuit with interface multiplexing function and pin switching method | |
| US7114017B2 (en) | Programmable peripheral switch | |
| JP2955895B2 (en) | Video signal switch | |
| JP2665070B2 (en) | Bus circuit | |
| JPS61200734A (en) | Data transmission system | |
| JP2590721B2 (en) | Bus enable control circuit with bus status monitoring function | |
| JPH0546551A (en) | Data transfer device, data transfer system and data transfer method | |
| JPS62141591A (en) | Network system for electronic musical apparatus | |
| JPH03151741A (en) | Master terminal determining method | |
| JPS61115159A (en) | Signal string selector | |
| JPS6199438A (en) | GPIB transmission circuit system | |
| JPS63311463A (en) | Data input/output device | |
| JPH0414339A (en) | terminal device | |
| JP2000138732A (en) | Circuit interface controller and method therefor | |
| JPS6142466B2 (en) | ||
| JPH07147588A (en) | Simple management information transmission system between hubs | |
| JPS62293453A (en) | Multiple bus system data processor | |
| JPH05304510A (en) | Circuit device | |
| JPH01289337A (en) | Test equipment for token passing system bus | |
| JPS62141590A (en) | Network system for electronic musical apparatus | |
| JPH04336726A (en) | Data transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071225 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091225 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091225 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101225 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |