JP2864860B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2864860B2 JP2864860B2 JP4091172A JP9117292A JP2864860B2 JP 2864860 B2 JP2864860 B2 JP 2864860B2 JP 4091172 A JP4091172 A JP 4091172A JP 9117292 A JP9117292 A JP 9117292A JP 2864860 B2 JP2864860 B2 JP 2864860B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- loop filter
- loop
- voltage
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Radio Relay Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＴＤＭＡ方式に用いる
省電力型局部発振周波数シンセサイザに関する。
省電力型局部発振周波数シンセサイザに関する。
【０００２】
【従来の技術】従来のＴＤＭＡ方式に用いる省電力型周
波数シンセサイザの構成を図５に示す。ＴＤＭＡ方式で
は、通話チャンネルから周波数を切換えて隣接セルをモ
ニタし、通話チャンネルに戻る動作が要求されるので、
高速周波数切換が必要とされる。図５に示すように、ダ
イレクトデジタルシンセサイザ１７でチャンネルのキャ
リア周波数に応じた基準周波数がクロック発振部１８か
らの固定クロック周波数を基準にしてデジタル的に生成
され、ＰＬＬループの位相比較器９に入力される。ま
た、電圧制御発振器５の出力は固定型の分周器８で分周
されて位相比較器９に入力され、ダイレクトデジタルシ
ンセサイザ１７からの基準周波数信号との位相比較が行
われ、チャージポンプ７を駆動し、ループフィルタ６を
通して電圧制御発振器５の電圧値を制御し、キャリア周
波数を発生させる。基準周波数をキャリア周波数に応じ
て変化させることによりステップ幅の小さいチャネル切
換えでも分周器８の分周比を低く抑えることができるの
で、高速周波数切換えが可能になる。また、ダイレクト
デジタルシンセサイザ１７、分周器８および位相比較器
９を間欠動作させて省電力化を図るが、ループフィルタ
６の前に設けられたＰＬＬループを開閉するスイッチ回
路１０により電源オフ時に開ループとしてループフィル
タ６のコンデンサの電荷電圧により電圧制御発振器５の
発振周波数を保持する。
波数シンセサイザの構成を図５に示す。ＴＤＭＡ方式で
は、通話チャンネルから周波数を切換えて隣接セルをモ
ニタし、通話チャンネルに戻る動作が要求されるので、
高速周波数切換が必要とされる。図５に示すように、ダ
イレクトデジタルシンセサイザ１７でチャンネルのキャ
リア周波数に応じた基準周波数がクロック発振部１８か
らの固定クロック周波数を基準にしてデジタル的に生成
され、ＰＬＬループの位相比較器９に入力される。ま
た、電圧制御発振器５の出力は固定型の分周器８で分周
されて位相比較器９に入力され、ダイレクトデジタルシ
ンセサイザ１７からの基準周波数信号との位相比較が行
われ、チャージポンプ７を駆動し、ループフィルタ６を
通して電圧制御発振器５の電圧値を制御し、キャリア周
波数を発生させる。基準周波数をキャリア周波数に応じ
て変化させることによりステップ幅の小さいチャネル切
換えでも分周器８の分周比を低く抑えることができるの
で、高速周波数切換えが可能になる。また、ダイレクト
デジタルシンセサイザ１７、分周器８および位相比較器
９を間欠動作させて省電力化を図るが、ループフィルタ
６の前に設けられたＰＬＬループを開閉するスイッチ回
路１０により電源オフ時に開ループとしてループフィル
タ６のコンデンサの電荷電圧により電圧制御発振器５の
発振周波数を保持する。
【０００３】
【発明が解決しようとする課題】このような従来例で
は、チャンネル切換えにより離れた周波数に同期を確立
する場合が頻繁に生ずる通話時に、ループフィルタのコ
ンデンサは充電または放電がチャージポンプにより行わ
れる。しかし、コンデンサは電圧が変化した直後では誘
電吸収電流が存在するので、電荷電圧を保持し得ない状
態にある。ＴＤＭＡ方式のように早い周期でチャンネル
切換えが指示される場合には、コンデンサの電圧が安定
するのを待って開ループ、間欠動作を行うことが不可能
であり、したがって、間欠動作はチャンネル切換のない
待ち受け中に限られ、省電力効果を充分に発揮できない
欠点があった。
は、チャンネル切換えにより離れた周波数に同期を確立
する場合が頻繁に生ずる通話時に、ループフィルタのコ
ンデンサは充電または放電がチャージポンプにより行わ
れる。しかし、コンデンサは電圧が変化した直後では誘
電吸収電流が存在するので、電荷電圧を保持し得ない状
態にある。ＴＤＭＡ方式のように早い周期でチャンネル
切換えが指示される場合には、コンデンサの電圧が安定
するのを待って開ループ、間欠動作を行うことが不可能
であり、したがって、間欠動作はチャンネル切換のない
待ち受け中に限られ、省電力効果を充分に発揮できない
欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、ＴＤＭＡ通信フレーム内で隣接セルのモニタを行う
際にも間欠動作を可能とする手段をもつ周波数シンセサ
イザを提供することを目的とする。
で、ＴＤＭＡ通信フレーム内で隣接セルのモニタを行う
際にも間欠動作を可能とする手段をもつ周波数シンセサ
イザを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、基本周波数信
号発生部と、コンデンサをもつ第一ループフィルタ、与
えられた制御電圧に応じた発振周波数を発振する電圧制
御発振器、この電圧制御発振器からの発振周波数を分周
する分周回路、上記基本周波数信号発生部からの信号の
位相とこの分周回路で生成された分周信号の位相とを比
較して位相差信号を生成する位相比較器、この位相比較
器で生成された位相差信号に相当の電圧を上記第一ルー
プフィルタのコンデンサに与えるチャージポンプと、電
源投入時に上記位相比較器に与える二つの信号の位相同
期をとる初期位相同期化回路、上記チャージポンプの出
力側に接続されループ開閉を司る第一スイッチを含むＰ
ＬＬループ部と、上記第一スイッチを所定のタイミング
で開閉制御する開ループ制御部および上記基本周波数信
号発生部と上記ＰＬＬループ部の電圧制御発振器を除く
各部への電源供給を上記第一スイッチの開閉タイミング
に連動させて間欠制御する電源制御部を含む制御部とを
備えた周波数シンセサイザにおいて、コンデンサをもち
上記ループフィルタのカットオフ周波数と異なるカット
オフ周波数の第二のループフィルタと、上記第一ループ
フィルタまたは上記第二ループフィルタの一方を選択
し、選択したループフィルタがもつコンデンサの端子電
圧を上記電圧制御発振器の制御電圧とする第二スイッチ
とを備え、上記制御部は、与えられた指令に応じて上記
第二スイッチの切換えタイミングの制御を行う切換え制
御部を含むことを特徴とする。
号発生部と、コンデンサをもつ第一ループフィルタ、与
えられた制御電圧に応じた発振周波数を発振する電圧制
御発振器、この電圧制御発振器からの発振周波数を分周
する分周回路、上記基本周波数信号発生部からの信号の
位相とこの分周回路で生成された分周信号の位相とを比
較して位相差信号を生成する位相比較器、この位相比較
器で生成された位相差信号に相当の電圧を上記第一ルー
プフィルタのコンデンサに与えるチャージポンプと、電
源投入時に上記位相比較器に与える二つの信号の位相同
期をとる初期位相同期化回路、上記チャージポンプの出
力側に接続されループ開閉を司る第一スイッチを含むＰ
ＬＬループ部と、上記第一スイッチを所定のタイミング
で開閉制御する開ループ制御部および上記基本周波数信
号発生部と上記ＰＬＬループ部の電圧制御発振器を除く
各部への電源供給を上記第一スイッチの開閉タイミング
に連動させて間欠制御する電源制御部を含む制御部とを
備えた周波数シンセサイザにおいて、コンデンサをもち
上記ループフィルタのカットオフ周波数と異なるカット
オフ周波数の第二のループフィルタと、上記第一ループ
フィルタまたは上記第二ループフィルタの一方を選択
し、選択したループフィルタがもつコンデンサの端子電
圧を上記電圧制御発振器の制御電圧とする第二スイッチ
とを備え、上記制御部は、与えられた指令に応じて上記
第二スイッチの切換えタイミングの制御を行う切換え制
御部を含むことを特徴とする。
【０００６】ここで、上記切換え制御部に与えられる指
令は、時分割多元接続方式による通話中の通話フレーム
内隣接セルの周波数観測時に際しての隣接セルへのチャ
ンネル切換え指令であっても良い。
令は、時分割多元接続方式による通話中の通話フレーム
内隣接セルの周波数観測時に際しての隣接セルへのチャ
ンネル切換え指令であっても良い。
【０００７】
【作用】ＴＤＭＡ方式では、通話時に通信フレーム内で
通話チャンネルから周波数を切換えて隣接セルをモニタ
し、モニタ後に通話チャンネルに戻るが、一時的に周波
数を切換えて隣接セルに同期をとるときに専用のループ
フィルタに切換え、この間は通話チャンネルの発振周波
数に見合う電圧制御発振器の制御電圧は本来のループフ
ィルタのコンデンサに記憶したままとし、モニタ後に再
び通話チャンネルに戻るときに本来のループフィルタに
戻す。この一連の動作中も本来のループフィルタのコン
デンサはチャンネル切換え時の充電放電の作用を受けな
いので、電荷電圧を安定な状態に保っており、通話チャ
ンネルに戻った直後に間欠動作に入っても開ループによ
る周波数保持が可能になる。
通話チャンネルから周波数を切換えて隣接セルをモニタ
し、モニタ後に通話チャンネルに戻るが、一時的に周波
数を切換えて隣接セルに同期をとるときに専用のループ
フィルタに切換え、この間は通話チャンネルの発振周波
数に見合う電圧制御発振器の制御電圧は本来のループフ
ィルタのコンデンサに記憶したままとし、モニタ後に再
び通話チャンネルに戻るときに本来のループフィルタに
戻す。この一連の動作中も本来のループフィルタのコン
デンサはチャンネル切換え時の充電放電の作用を受けな
いので、電荷電圧を安定な状態に保っており、通話チャ
ンネルに戻った直後に間欠動作に入っても開ループによ
る周波数保持が可能になる。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は、この実施例のブロック図であ
る。図２はスイッチ手段と電圧記憶手段とに対応する回
路部分を具体的に例示した図であり、図３はスイッチ制
御手段に対応する回路部分を具体的に例示した図であ
り、図４は図３の各部の部分の信号波形を示す図であ
る。
して説明する。図１は、この実施例のブロック図であ
る。図２はスイッチ手段と電圧記憶手段とに対応する回
路部分を具体的に例示した図であり、図３はスイッチ制
御手段に対応する回路部分を具体的に例示した図であ
り、図４は図３の各部の部分の信号波形を示す図であ
る。
【０００９】この実施例は、図１に示すように、基準周
波数発生部１と、ＰＬＬループ部２と、制御部３とを備
え、ここで、ＰＬＬループ部２は、初期位相同期化回路
４と、電圧制御発振器５と、ループフィルタ６と、隣接
セルモニタ専用のループフィルタ１６と、チャージポン
プ７と、分周器８と、位相非同期時にアンロック信号
を、同期が確立された状態ではロック信号を出力して系
が安定したことを示す位相比較器９と、スイッチ回路１
０と、ループフィルタ切換えスイッチ２０とを有し、ま
た、制御部３は、間欠動作を行う上で制御信号を発生
し、各部電源のオンオフを制御する電源制御部１１と、
ＰＬＬループ部２のスイッチ回路１０を制御する開ルー
プ制御部１２と、隣接セルモニタ切換え指令時にループ
フィルタ６および１６の切換えスイッチ２０を制御する
切換え制御部１３とを有する。すなわち、この実施例
は、図１に示すように、基準周波数発生部１と、コンデ
ンサをもつループフィルタ６、与えられた制御電圧に応
じた発振周波数を発振する電圧制御発振器５、この電圧
制御発振器５からの発振周波数を分周する分周器８、基
準周波数発生部１からの信号の位相とこの分周器８で生
成された分周信号の位相とを比較して位相差信号を生成
する位相比較器９、この位相比較器９で生成された位相
差信号に相当の電圧をループフィルタ６のコンデンサに
与えるチャージポンプ７と、電源投入時に位相比較器９
に与える二つの信号の位相同期をとる初期位相同期化回
路４、チャージポンプ７の出力側に接続されループ開閉
を司るスイッチ回路１０を含むＰＬＬループ部２と、ス
イッチ回路１０を所定のタイミングで開閉制御する開ル
ープ制御部１２および基準周波数発生部１とＰＬＬルー
プ部２の電圧制御発振器５を除く各部とへの電源供給を
スイッチ回路１０の開閉タイミングに連動させて間欠制
御する電源制御部１１を含む制御部３とを備え、さら
に、本発明の特徴とする手段として、コンデンサをもち
ループフィルタ６のカットオフ周波数と異なるカットオ
フ周波数のループフィルタ１６と、ループフィルタ６ま
たは第二ループフィルタ６の一方を選択し、選択したル
ープフィルタがもつコンデンサの端子電圧を電圧制御発
振器５の制御電圧とするループフィルタ切換えスイッチ
２０とを備え、制御部３は、時分割多元接続方式による
通話中の通話フレーム内隣接セルの周波数観測時に際し
ての隣接セルへのチャンネル切替え指令に応じてループ
フィルタ切換えスイッチ２０の切換えタイミングの制御
を行う切換え制御部１３を含む。
波数発生部１と、ＰＬＬループ部２と、制御部３とを備
え、ここで、ＰＬＬループ部２は、初期位相同期化回路
４と、電圧制御発振器５と、ループフィルタ６と、隣接
セルモニタ専用のループフィルタ１６と、チャージポン
プ７と、分周器８と、位相非同期時にアンロック信号
を、同期が確立された状態ではロック信号を出力して系
が安定したことを示す位相比較器９と、スイッチ回路１
０と、ループフィルタ切換えスイッチ２０とを有し、ま
た、制御部３は、間欠動作を行う上で制御信号を発生
し、各部電源のオンオフを制御する電源制御部１１と、
ＰＬＬループ部２のスイッチ回路１０を制御する開ルー
プ制御部１２と、隣接セルモニタ切換え指令時にループ
フィルタ６および１６の切換えスイッチ２０を制御する
切換え制御部１３とを有する。すなわち、この実施例
は、図１に示すように、基準周波数発生部１と、コンデ
ンサをもつループフィルタ６、与えられた制御電圧に応
じた発振周波数を発振する電圧制御発振器５、この電圧
制御発振器５からの発振周波数を分周する分周器８、基
準周波数発生部１からの信号の位相とこの分周器８で生
成された分周信号の位相とを比較して位相差信号を生成
する位相比較器９、この位相比較器９で生成された位相
差信号に相当の電圧をループフィルタ６のコンデンサに
与えるチャージポンプ７と、電源投入時に位相比較器９
に与える二つの信号の位相同期をとる初期位相同期化回
路４、チャージポンプ７の出力側に接続されループ開閉
を司るスイッチ回路１０を含むＰＬＬループ部２と、ス
イッチ回路１０を所定のタイミングで開閉制御する開ル
ープ制御部１２および基準周波数発生部１とＰＬＬルー
プ部２の電圧制御発振器５を除く各部とへの電源供給を
スイッチ回路１０の開閉タイミングに連動させて間欠制
御する電源制御部１１を含む制御部３とを備え、さら
に、本発明の特徴とする手段として、コンデンサをもち
ループフィルタ６のカットオフ周波数と異なるカットオ
フ周波数のループフィルタ１６と、ループフィルタ６ま
たは第二ループフィルタ６の一方を選択し、選択したル
ープフィルタがもつコンデンサの端子電圧を電圧制御発
振器５の制御電圧とするループフィルタ切換えスイッチ
２０とを備え、制御部３は、時分割多元接続方式による
通話中の通話フレーム内隣接セルの周波数観測時に際し
ての隣接セルへのチャンネル切替え指令に応じてループ
フィルタ切換えスイッチ２０の切換えタイミングの制御
を行う切換え制御部１３を含む。
【００１０】次に、この実施例の動作を図１ないし図４
に基づき説明する。通話チャンネルに同期がとれ通話チ
ャンネルのキャリアを発している状態で電源制御信号お
よび開ループ信号を「Ｈ」レベルから「Ｌ」レベルにす
ると、図２に示すように、スイッチ回路１０がオフ状態
になり、ループフィルタ６のコンデンサ１４は直前の電
圧を保持した状態になる。開ループとすると同時に、基
準周波数発生部１およびＰＬＬループ部２内の電圧制御
発振器５を除く各部への電源はオフ状態になるが、ルー
プフィルタ６のコンデンサ１４の電荷電圧により電圧制
御発振器５からの出力は電源オフ後も一定周波数を保持
している。この状態を一定時間継続した後に電源制御信
号を「Ｈ」に戻し、主要各部の電源を立ち上げる。この
ときの電圧制御発振器５の出力を分周器８で分周した信
号は、先の閉ループの状態とほぼ等しい周波数であり、
立ち上げた基準周波数発生部１の周波数とほぼ一致する
が初期位相が一致しないので、位相比較器９に入力する
前に位相を揃えないと同期が外れた状態になる。基準周
波数信号を分周器８の出力信号によりゲート処理して初
期位相を同期化し、初期位相の揃った信号を位相比較器
９に送る。この時点でスイッチ回路１０が閉じられるの
で、位相比較過程によって周波数が大きく外れることな
くＰＬＬループの安定が保たれる。
に基づき説明する。通話チャンネルに同期がとれ通話チ
ャンネルのキャリアを発している状態で電源制御信号お
よび開ループ信号を「Ｈ」レベルから「Ｌ」レベルにす
ると、図２に示すように、スイッチ回路１０がオフ状態
になり、ループフィルタ６のコンデンサ１４は直前の電
圧を保持した状態になる。開ループとすると同時に、基
準周波数発生部１およびＰＬＬループ部２内の電圧制御
発振器５を除く各部への電源はオフ状態になるが、ルー
プフィルタ６のコンデンサ１４の電荷電圧により電圧制
御発振器５からの出力は電源オフ後も一定周波数を保持
している。この状態を一定時間継続した後に電源制御信
号を「Ｈ」に戻し、主要各部の電源を立ち上げる。この
ときの電圧制御発振器５の出力を分周器８で分周した信
号は、先の閉ループの状態とほぼ等しい周波数であり、
立ち上げた基準周波数発生部１の周波数とほぼ一致する
が初期位相が一致しないので、位相比較器９に入力する
前に位相を揃えないと同期が外れた状態になる。基準周
波数信号を分周器８の出力信号によりゲート処理して初
期位相を同期化し、初期位相の揃った信号を位相比較器
９に送る。この時点でスイッチ回路１０が閉じられるの
で、位相比較過程によって周波数が大きく外れることな
くＰＬＬループの安定が保たれる。
【００１１】ＴＤＭＡ方式では通話中に隣接セルの情報
を得るために通話フレーム内で周波数を切換えて隣接セ
ルの周波数を観測する。この際に、極めて短時間で隣接
セルの周波数に切換え、そして元の通話チャンネルのキ
ャリア周波数に戻ることが要求される。隣接セルへのチ
ャンネル切換えの指示を受けるときには、スイッチ回路
１０が閉じられたループクローズの状態で切換えに備え
る。このときにループフィルタ切換えスイッチ２０を隣
接セルモニタ時用のループフィルタ１６側に切換え、こ
のフィルタのＰＬＬループで同期をとる。隣接セルモニ
タ後に再び通話チャンネルに切換えるときに、ループフ
ィルタ切換えスイッチ２０をループフィルタ６側に戻し
て同期を確立する。このときにループフィルタ６のコン
デンサ１４には、電圧制御発振器５が通話チャンネルの
周波数を発振していた隣接セル切換え前のコントロール
電圧が電荷電圧として保持されているので、ループフィ
ルタ６を電圧制御発振器５に接続すると位相比較器９に
送られる分周信号は基準周波数とほぼ一致し、さらに初
期位相同期化回路４により初期位相を揃えると瞬時に同
期が得られ、ループフィルタ６のコンデンサ１４の電圧
はチャンネル切換えの影響を受けず一定の値を継続して
保つ。したがって、誘電吸収の問題が生ぜず再び直ぐに
間欠動作・開ループ状態にしても電荷電圧が保持されて
発振周波数を保持することができる。このように、チャ
ンネル切換えが頻繁に行われるＴＤＭＡ方式でも、安定
したキャリア出力を保持しながらの間欠動作が可能にな
る。
を得るために通話フレーム内で周波数を切換えて隣接セ
ルの周波数を観測する。この際に、極めて短時間で隣接
セルの周波数に切換え、そして元の通話チャンネルのキ
ャリア周波数に戻ることが要求される。隣接セルへのチ
ャンネル切換えの指示を受けるときには、スイッチ回路
１０が閉じられたループクローズの状態で切換えに備え
る。このときにループフィルタ切換えスイッチ２０を隣
接セルモニタ時用のループフィルタ１６側に切換え、こ
のフィルタのＰＬＬループで同期をとる。隣接セルモニ
タ後に再び通話チャンネルに切換えるときに、ループフ
ィルタ切換えスイッチ２０をループフィルタ６側に戻し
て同期を確立する。このときにループフィルタ６のコン
デンサ１４には、電圧制御発振器５が通話チャンネルの
周波数を発振していた隣接セル切換え前のコントロール
電圧が電荷電圧として保持されているので、ループフィ
ルタ６を電圧制御発振器５に接続すると位相比較器９に
送られる分周信号は基準周波数とほぼ一致し、さらに初
期位相同期化回路４により初期位相を揃えると瞬時に同
期が得られ、ループフィルタ６のコンデンサ１４の電圧
はチャンネル切換えの影響を受けず一定の値を継続して
保つ。したがって、誘電吸収の問題が生ぜず再び直ぐに
間欠動作・開ループ状態にしても電荷電圧が保持されて
発振周波数を保持することができる。このように、チャ
ンネル切換えが頻繁に行われるＴＤＭＡ方式でも、安定
したキャリア出力を保持しながらの間欠動作が可能にな
る。
【００１２】
【発明の効果】本発明は、以上説明したように、隣接セ
ルモニタ時に専用されるループフィルタを本来のループ
フィルタの他に設け、隣接セルチャンネル切換時にこの
二つのループフィルタの切換えを行うので、隣接セルに
周波数切換えを行う通話時でも安定した通話チャンネル
のキャリア出力を保持しながらの間欠動作が可能にな
り、消費電力の低減が図れる効果がある。
ルモニタ時に専用されるループフィルタを本来のループ
フィルタの他に設け、隣接セルチャンネル切換時にこの
二つのループフィルタの切換えを行うので、隣接セルに
周波数切換えを行う通話時でも安定した通話チャンネル
のキャリア出力を保持しながらの間欠動作が可能にな
り、消費電力の低減が図れる効果がある。
【図１】本発明実施例の構成を示すブロック構成図。
【図２】図１に含まれるループフィルタの構成を示す回
路接続図。
路接続図。
【図３】本発明実施例の各部の信号を位置を示す説明
図。
図。
【図４】図３に含まれる各部信号間のタイミングを示す
波形図。
波形図。
【図５】従来例の構成を示すブロック構成図。
１ 基準周波数発生部 ２ ＰＬＬループ部 ３ 制御部 ４ 初期位相同期化回路 ５ 電圧制御発振器 ６ ループフィルタ ７ チャージポンプ ８ 分周器 ９ 位相比較器 １０ スイッチ回路 １１ 電源制御部 １２ 開ループ制御部 １３ 切換え制御部 １４ コンデンサ １５ コンデンサ １６ ループフィルタ １７ ダイレクトデジタルシンセサイザ（Ｄ．Ｄ．Ｓ） １８ クロック発振部 ２０ ループフィルタ切換えスイッチ
Claims (2)
- 【請求項１】 基本周波数信号発生部と、 コンデンサをもつ第一ループフィルタ、与えられた制御
電圧に応じた発振周波数を発振する電圧制御発振器、こ
の電圧制御発振器からの発振周波数を分周する分周回
路、上記基本周波数信号発生部からの信号の位相とこの
分周回路で生成された分周信号の位相とを比較して位相
差信号を生成する位相比較器、この位相比較器で生成さ
れた位相差信号に相当の電圧を上記第一ループフィルタ
のコンデンサに与えるチャージポンプと、電源投入時に
上記位相比較器に与える二つの信号の位相同期をとる初
期位相同期化回路、上記チャージポンプの出力側に接続
されループ開閉を司る第一スイッチを含むＰＬＬループ
部と、 上記第一スイッチを所定のタイミングで開閉制御する開
ループ制御部および上記基本周波数信号発生部と上記Ｐ
ＬＬループ部の電圧制御発振器を除く各部への電源供給
を上記第一スイッチの開閉タイミングに連動させて間欠
制御する電源制御部を含む制御部とを備えた周波数シン
セサイザにおいて、 コンデンサをもち上記ループフィルタのカットオフ周波
数と異なるカットオフ周波数の第二のループフィルタ
と、 上記第一ループフィルタまたは上記第二ループフィルタ
の一方を選択し、選択したループフィルタがもつコンデ
ンサの端子電圧を上記電圧制御発振器の制御電圧とする
第二スイッチとを備え、 上記制御部は、与えられた指令に応じて上記第二スイッ
チの切換えタイミングの制御を行う切換え制御部を含む
ことを特徴とする周波数シンセサイザ。 - 【請求項２】 上記切換え制御部に与えられる指令は、
時分割多元接続方式による通話中の通話フレーム内隣接
セルの周波数観測時に際しての隣接セルへのチャンネル
切換え指令である請求項１記載の周波数シンセサイザ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091172A JP2864860B2 (ja) | 1992-04-10 | 1992-04-10 | 周波数シンセサイザ |
| CA002093834A CA2093834C (en) | 1992-04-10 | 1993-04-13 | Tdma mobile unit frequency synthesizer having power saving mode during transmit and receive slots |
| EP93105941A EP0565127B1 (en) | 1992-04-10 | 1993-04-13 | Method for a TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots |
| DE69332617T DE69332617T2 (de) | 1992-04-10 | 1993-04-13 | Verfahren für einen Frequenzsynthesizer einer TDMA-Mobileinheit mit Leistungssparbetriebsart während Sende- und Empfangsschlitzen |
| US08/353,974 US5594735A (en) | 1992-04-10 | 1994-12-06 | TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots |
| US08/378,868 US5541929A (en) | 1992-04-10 | 1995-01-24 | TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091172A JP2864860B2 (ja) | 1992-04-10 | 1992-04-10 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291949A JPH05291949A (ja) | 1993-11-05 |
| JP2864860B2 true JP2864860B2 (ja) | 1999-03-08 |
Family
ID=14019054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4091172A Expired - Fee Related JP2864860B2 (ja) | 1992-04-10 | 1992-04-10 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864860B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3088338B2 (ja) * | 1997-05-28 | 2000-09-18 | 埼玉日本電気株式会社 | 無線電話装置 |
| JP4127208B2 (ja) | 2003-07-14 | 2008-07-30 | 日本電気株式会社 | 周波数シンセサイザ |
| TWI614995B (zh) * | 2011-05-20 | 2018-02-11 | 半導體能源研究所股份有限公司 | 鎖相迴路及使用此鎖相迴路之半導體裝置 |
-
1992
- 1992-04-10 JP JP4091172A patent/JP2864860B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291949A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202072B1 (en) | Frequency synthesizer | |
| JPH0613898A (ja) | 周波数シンセサイザ | |
| US5594735A (en) | TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots | |
| EP0565127A2 (en) | TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots | |
| US5270669A (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| JP2864860B2 (ja) | 周波数シンセサイザ | |
| CA2192881C (en) | Pll circuit and noise reduction means for pll circuit | |
| CA2090523C (en) | Frequency synthesizer and frequency synthesizing method | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH0472413B2 (ja) | ||
| JPH0435088B2 (ja) | ||
| US5867545A (en) | Phase-locked loop circuit | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH0774671A (ja) | 送受信機の発振回路及びｐｌｌｉｃ | |
| JPH05308284A (ja) | 自己同期周波数シンセサイザ | |
| JPH05308285A (ja) | 周波数シンセサイザ | |
| JP2750580B2 (ja) | データ受信機の局部発振方式 | |
| JP2921260B2 (ja) | 周波数シンセサイザ | |
| JP2829180B2 (ja) | 周波数シンセサイザ | |
| JPH02193416A (ja) | 受信機の局部発振回路制御方式 | |
| JP2657311B2 (ja) | Ｐｌｌ周波数シンセサイザ装置 | |
| JP3336924B2 (ja) | 周波数シンセサイザ | |
| JPH0361371B2 (ja) | ||
| JPS6055729A (ja) | Ｐｌｌ装置 | |
| JP2003051745A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |