JP2848653B2 - Ａｔｍ交換通話路システム - Google Patents
Ａｔｍ交換通話路システムInfo
- Publication number
- JP2848653B2 JP2848653B2 JP34132289A JP34132289A JP2848653B2 JP 2848653 B2 JP2848653 B2 JP 2848653B2 JP 34132289 A JP34132289 A JP 34132289A JP 34132289 A JP34132289 A JP 34132289A JP 2848653 B2 JP2848653 B2 JP 2848653B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- buffer
- output
- atm
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 87
- 238000001514 detection method Methods 0.000 claims description 40
- 238000004891 communication Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔目 次〕 〔概 要〕 〔産業上の利用分野〕 〔従来の技術〕 従来のATM交換通話路システムを示す図（第４図、
第５図） 〔発明が解決しようとする課題〕 〔課題を解決するための手段〕 本発明の原理ブロック図（第１図） 〔実施例〕 本発明の一実施例を示す図（第２図） 〔発明の効果〕 〔概 要〕 空間スイッチ後段で検出されたセル廃棄情報で空間ス
イッチ前段の待ち合わせバッファから空間スイッチへ入
力されるATMセルを制御するATM交換通話路システムに関
し、 ATMセルの廃棄の削減を、ハイウェイの高能率使用の
下で、しかも少ないハードウェア量及び低い動作速度で
の達成に寄与し得ることを目的とし、 入力ハイウェイからの入力ATMセルに付加されたスイ
ッチング制御情報でスイッチング制御される空間スイッ
チを介して所望の出力ハイウェイへ前記入力ATMセルを
スイッチさせるATM交換通路方式において、前記空間ス
イッチの前段に前記入力ハイウェイ毎に第２の待ち合わ
せバッファを設ける一方、前記空間スイッチの後段に前
記出力ハイウェイ毎に第１の待ち合わせバッファを設け
ると共に、該第１の待ち合わせバッファから廃棄される
ATMセルを検出するセル廃棄検出部と空間スイッチ前段
にスイッチ内でのセル衝突を検出するセル衝突検出部と
を設け、該セル廃棄検出部によるセル廃棄検出及び該セ
ル衝突検出部によるセル衝突検出とに応答して、前記第
１の待ち合わせバッファから前記空間スイッチへのATM
セルの入力を禁止するようにして構成した。
第５図） 〔発明が解決しようとする課題〕 〔課題を解決するための手段〕 本発明の原理ブロック図（第１図） 〔実施例〕 本発明の一実施例を示す図（第２図） 〔発明の効果〕 〔概 要〕 空間スイッチ後段で検出されたセル廃棄情報で空間ス
イッチ前段の待ち合わせバッファから空間スイッチへ入
力されるATMセルを制御するATM交換通話路システムに関
し、 ATMセルの廃棄の削減を、ハイウェイの高能率使用の
下で、しかも少ないハードウェア量及び低い動作速度で
の達成に寄与し得ることを目的とし、 入力ハイウェイからの入力ATMセルに付加されたスイ
ッチング制御情報でスイッチング制御される空間スイッ
チを介して所望の出力ハイウェイへ前記入力ATMセルを
スイッチさせるATM交換通路方式において、前記空間ス
イッチの前段に前記入力ハイウェイ毎に第２の待ち合わ
せバッファを設ける一方、前記空間スイッチの後段に前
記出力ハイウェイ毎に第１の待ち合わせバッファを設け
ると共に、該第１の待ち合わせバッファから廃棄される
ATMセルを検出するセル廃棄検出部と空間スイッチ前段
にスイッチ内でのセル衝突を検出するセル衝突検出部と
を設け、該セル廃棄検出部によるセル廃棄検出及び該セ
ル衝突検出部によるセル衝突検出とに応答して、前記第
１の待ち合わせバッファから前記空間スイッチへのATM
セルの入力を禁止するようにして構成した。
本発明は、空間スイッチ後段で検出されたセル廃棄情
報及び空間スイッチ前段で検出されたセル衝突信号に基
づいて、空間スイッチ前段の待ち合わせバッファから空
間スイッチへ入力されるATMセルを制御するATM交換通話
路システムに関する。
報及び空間スイッチ前段で検出されたセル衝突信号に基
づいて、空間スイッチ前段の待ち合わせバッファから空
間スイッチへ入力されるATMセルを制御するATM交換通話
路システムに関する。
従来の電気通信網は、ISDNへの移行が検討され、その
ための技術的開発努力もなされつつある。そのISDNにお
ける交換通話路方式として、ATM交換通話路システムが
有望視されており、このATM交換通話路システムの開発
も又為されているが、このATM交換通話路システムにお
いても、従来のパケット交換方式と同様に、その同一出
力ハイウェイへのATMセルが集中したとき、そこへのス
イッチを為し得なくなるATMセルが出てしまうのを、現
在のところ避けることが出来ない。従って、そのような
セル廃棄に対する技術的対策も各種開発されている。
ための技術的開発努力もなされつつある。そのISDNにお
ける交換通話路方式として、ATM交換通話路システムが
有望視されており、このATM交換通話路システムの開発
も又為されているが、このATM交換通話路システムにお
いても、従来のパケット交換方式と同様に、その同一出
力ハイウェイへのATMセルが集中したとき、そこへのス
イッチを為し得なくなるATMセルが出てしまうのを、現
在のところ避けることが出来ない。従って、そのような
セル廃棄に対する技術的対策も各種開発されている。
従来のATM交換通話路システムには、第４図及び第５
図に示すようなシステムがある。第４図及び第５図の
（ａ）において、VCI変換部４、ルーティングヘッダ付
加部６、待ち合わせバッファ9,11及び空間スイッチ（自
己ルーティングスイッチ）101,102は、その機能におい
ては同一のものである。VCI変換部４、ルーティングヘ
ッダ付加部６は、待ち合わせバッファ９は、各入力ハイ
ウェイ毎に、又待ち合わせバッファ11は、出力ハイウェ
イ毎にあるが、その区別を示す添字は付してないが、図
面には示してある（以下同じ）。VCI変換部４、ルーテ
ィングヘッダ付加部６、待ち合わせバッファ９は入力ハ
イウェイ２毎に設けられ、各入力ハイウェイ２からのAT
Mセルは空間スイッチ101,102を介してそのルーティング
ヘッダで指定される出力ハイウェイ14へスイッチング出
力される。但し、第５図の（ａ）に示す待ち合わせバッ
ファ11及び空間スイッチ102の動作速度は、第４図に示
す対応する構成要素の動作速度のＮ倍のものである。第
４図及び第５図に示すシステムの差異は、前述のような
同一時刻に同一出力ハイウェイへスイッチング出力され
るATMセルの衝突回避を行なう待ち合わせ処理を空間ス
イッチ101の入力側で行なうか、又は空間スイッチ102の
出力側で行なうかの違いにあるが、この違いは、第４図
のシステムでは衝突するATMセルに対する待ち合わせ処
理（前記衝突回避）を空間スイッチ101の前段にある第
１の待ち合わせバッファ９において、すべて行なうのに
対して、第５図の（ａ）に示すシステムは、動作速度を
第４図に示すシステムのＮ倍にして空間スイッチ102内
での衝突の発生を防止しつつ、待ち合わせバッファ11に
おいて出力ハイウェイスイッチングされるATMセル衝突
の待ち合わせ処理を為してそのATMセル衝突回避を行な
おうとするものである。
図に示すようなシステムがある。第４図及び第５図の
（ａ）において、VCI変換部４、ルーティングヘッダ付
加部６、待ち合わせバッファ9,11及び空間スイッチ（自
己ルーティングスイッチ）101,102は、その機能におい
ては同一のものである。VCI変換部４、ルーティングヘ
ッダ付加部６は、待ち合わせバッファ９は、各入力ハイ
ウェイ毎に、又待ち合わせバッファ11は、出力ハイウェ
イ毎にあるが、その区別を示す添字は付してないが、図
面には示してある（以下同じ）。VCI変換部４、ルーテ
ィングヘッダ付加部６、待ち合わせバッファ９は入力ハ
イウェイ２毎に設けられ、各入力ハイウェイ２からのAT
Mセルは空間スイッチ101,102を介してそのルーティング
ヘッダで指定される出力ハイウェイ14へスイッチング出
力される。但し、第５図の（ａ）に示す待ち合わせバッ
ファ11及び空間スイッチ102の動作速度は、第４図に示
す対応する構成要素の動作速度のＮ倍のものである。第
４図及び第５図に示すシステムの差異は、前述のような
同一時刻に同一出力ハイウェイへスイッチング出力され
るATMセルの衝突回避を行なう待ち合わせ処理を空間ス
イッチ101の入力側で行なうか、又は空間スイッチ102の
出力側で行なうかの違いにあるが、この違いは、第４図
のシステムでは衝突するATMセルに対する待ち合わせ処
理（前記衝突回避）を空間スイッチ101の前段にある第
１の待ち合わせバッファ９において、すべて行なうのに
対して、第５図の（ａ）に示すシステムは、動作速度を
第４図に示すシステムのＮ倍にして空間スイッチ102内
での衝突の発生を防止しつつ、待ち合わせバッファ11に
おいて出力ハイウェイスイッチングされるATMセル衝突
の待ち合わせ処理を為してそのATMセル衝突回避を行な
おうとするものである。
又、第５図の（ｂ）に示す方式では、第５図の（ａ）
に示すと同様に、空間スイッチ（自己ルーティングスイ
ッチ）103内では出力ハイウェイへスイッチングされるA
TMセル衝突の発生は防止しつつ、待ち合わせバッファ15
において出力ハイウェイへスイッチングされるセル衝突
の待ち合わせ処理を為してそのセル衝突の発生を回避し
ようとするものであるが、そのハードウェア構成におい
て、次のような差異を有する。空間スイッチ103は、第
４図の空間スイッチ101と同一の動作速度を有するが、
第４図の空間スイッチ101よりもＮ倍のハードウェア量
で構成され、これに伴って第５図の（ｂ）で用いる待ち
合わせバッファ15は第４図の方式に比べハードウェア量
をＮ倍必要とする。但し、待ち合わせバッファ15の動作
速度は、第４図の第１の待ち合わせバッファ９の動作速
度と同じである。
に示すと同様に、空間スイッチ（自己ルーティングスイ
ッチ）103内では出力ハイウェイへスイッチングされるA
TMセル衝突の発生は防止しつつ、待ち合わせバッファ15
において出力ハイウェイへスイッチングされるセル衝突
の待ち合わせ処理を為してそのセル衝突の発生を回避し
ようとするものであるが、そのハードウェア構成におい
て、次のような差異を有する。空間スイッチ103は、第
４図の空間スイッチ101と同一の動作速度を有するが、
第４図の空間スイッチ101よりもＮ倍のハードウェア量
で構成され、これに伴って第５図の（ｂ）で用いる待ち
合わせバッファ15は第４図の方式に比べハードウェア量
をＮ倍必要とする。但し、待ち合わせバッファ15の動作
速度は、第４図の第１の待ち合わせバッファ９の動作速
度と同じである。
前述の如く、第４図並びに第５図の（ａ）及び（ｂ）
に示す方式は、同一時刻に同一出力ハイウェイへスイッ
チング出力されるATMセルの衝突回避を行なうという点
においては、いずれも同じであるが、第４図に示すシス
テムと、第５図の（ａ）及び（ｂ）に示すシステムとの
差異は、待ち合わせバッファ９を空間スイッチ101の入
力側で行なうか、又は空間スイッチ102,103の出力側で
行なうかの違いにあるが、この違いは、第４図のシステ
ムでは衝突するATMセルに対する待ち合わせ処理（前記
衝突回避）を空間スイッチ101の前段にある待ち合わせ
バッファ９において、すべて行なうため、スイッチング
遅延、廃棄ATMセルの数が大きくなり、ハイウェイの高
能率での使用が妨げられる。これに対して第５図の
（ａ）及び（ｂ）に示すシステムは、空間スイッチ102,
103内での衝突の発生を防止しつつ、待ち合わせバッフ
ァ11、待ち合わせバッファ15において衝突回避を行なう
ようにしているため、その空間スイッチ103を前述の如
くＮ倍の速度とするか、又はＮ倍の入出力のものとし、
且つ待ち合わせバッファ11も又Ｎ倍の速度とするか、又
は待ち合わせバッファ15を第４図の待ち合わせバッファ
９と同一動作速度でＮ倍のハードウェア量としなければ
ならない。そのため、この後者のシステムは、空間スイ
ッチ102の高速化，又は空間スイッチ103の大規模化、待
ち合わせバッファ11の高速化，又は待ち合わせバッファ
15の大規模化を要することとなってしまう。
に示す方式は、同一時刻に同一出力ハイウェイへスイッ
チング出力されるATMセルの衝突回避を行なうという点
においては、いずれも同じであるが、第４図に示すシス
テムと、第５図の（ａ）及び（ｂ）に示すシステムとの
差異は、待ち合わせバッファ９を空間スイッチ101の入
力側で行なうか、又は空間スイッチ102,103の出力側で
行なうかの違いにあるが、この違いは、第４図のシステ
ムでは衝突するATMセルに対する待ち合わせ処理（前記
衝突回避）を空間スイッチ101の前段にある待ち合わせ
バッファ９において、すべて行なうため、スイッチング
遅延、廃棄ATMセルの数が大きくなり、ハイウェイの高
能率での使用が妨げられる。これに対して第５図の
（ａ）及び（ｂ）に示すシステムは、空間スイッチ102,
103内での衝突の発生を防止しつつ、待ち合わせバッフ
ァ11、待ち合わせバッファ15において衝突回避を行なう
ようにしているため、その空間スイッチ103を前述の如
くＮ倍の速度とするか、又はＮ倍の入出力のものとし、
且つ待ち合わせバッファ11も又Ｎ倍の速度とするか、又
は待ち合わせバッファ15を第４図の待ち合わせバッファ
９と同一動作速度でＮ倍のハードウェア量としなければ
ならない。そのため、この後者のシステムは、空間スイ
ッチ102の高速化，又は空間スイッチ103の大規模化、待
ち合わせバッファ11の高速化，又は待ち合わせバッファ
15の大規模化を要することとなってしまう。
本発明は、斯かる問題点に鑑みて創作されたもので、
ATMセルの廃棄の削減を、ハイウェイの高能率使用の下
で、しかも少ないハードウェア量及び低い動作速度での
達成に寄与し得るATM交換通話路システムを提供するこ
とをその目的とする。
ATMセルの廃棄の削減を、ハイウェイの高能率使用の下
で、しかも少ないハードウェア量及び低い動作速度での
達成に寄与し得るATM交換通話路システムを提供するこ
とをその目的とする。
第１図は本発明の原理ブロック図を示す。この図に示
すように、本発明のATM交換通話路システムは、入力ハ
イウェイ2i（ｉ＝1,2,・・・,M,以下同じ。）から入力
されるATMセルに付加されたスイッチング制御情報に基
づいてスイッチング制御されるスイッチ（自己ルーティ
ングスイッチ）10を介して、所望の出力ハイウェイ14j
（ｊ＝1,2,・・・,N,以下同じ。）にATMセルをスイッチ
させるATM交換通話路システムにおいて、スイッチ10
を、各入力ハイウェイ2iから所望の出力ハイウェイ14j
へ向かうATMセルが一部の入力ハイウェイからのATMセル
と衝突するように構成すると共に、スイッチ10の後段に
出力ハイウェイ14j毎に設けられている第１の待ち合わ
せバッファ14jと、第１の待ち合わせバッファ14jから廃
棄されるATMセルを検出するセル廃棄検出部16と、入力
ハイウェイ毎に設けられ、入力ハイウェイから入力され
るATMセルを格納するバッファと、スイッチ10内での衝
突を検出して、セル衝突信号を出力するセル衝突検出部
と、バッファからATMセルの読み出しを制御すると共
に、セル衝突検出部から出力されるセル衝突信号を受け
た場合及びセル廃棄検出部16が廃棄されるATMセルを検
出した場合、バッファからATMセルの読み出しを停止す
る読み出し制御部とから成る第２の待ち合わせバッファ
8iとから構成されることを特徴としている。なお、第１
図において、4iはVCI変換部、6iはルーティングヘッダ
付加部である。
すように、本発明のATM交換通話路システムは、入力ハ
イウェイ2i（ｉ＝1,2,・・・,M,以下同じ。）から入力
されるATMセルに付加されたスイッチング制御情報に基
づいてスイッチング制御されるスイッチ（自己ルーティ
ングスイッチ）10を介して、所望の出力ハイウェイ14j
（ｊ＝1,2,・・・,N,以下同じ。）にATMセルをスイッチ
させるATM交換通話路システムにおいて、スイッチ10
を、各入力ハイウェイ2iから所望の出力ハイウェイ14j
へ向かうATMセルが一部の入力ハイウェイからのATMセル
と衝突するように構成すると共に、スイッチ10の後段に
出力ハイウェイ14j毎に設けられている第１の待ち合わ
せバッファ14jと、第１の待ち合わせバッファ14jから廃
棄されるATMセルを検出するセル廃棄検出部16と、入力
ハイウェイ毎に設けられ、入力ハイウェイから入力され
るATMセルを格納するバッファと、スイッチ10内での衝
突を検出して、セル衝突信号を出力するセル衝突検出部
と、バッファからATMセルの読み出しを制御すると共
に、セル衝突検出部から出力されるセル衝突信号を受け
た場合及びセル廃棄検出部16が廃棄されるATMセルを検
出した場合、バッファからATMセルの読み出しを停止す
る読み出し制御部とから成る第２の待ち合わせバッファ
8iとから構成されることを特徴としている。なお、第１
図において、4iはVCI変換部、6iはルーティングヘッダ
付加部である。
〔作 用〕 入力ハイウェイ2iから入力され、スイッチング制御情
報を付加された入力ATMセルは、第２の待ち合わせバッ
ファ8i内のバッファに一旦格納された後に、そこから読
み出されて空間スイッチ10へ与えられる。その読み出し
が行なわれ、空間スイッチ10でスイッチされ、第１の待
ち合わせバッファ12jを介して所望の出力ハイウェイ14k
（ｋはｊの内の１つ）へ出力されるATMセルに廃棄が生
じ、セル廃棄がセル廃棄検出部16で検出されると、前記
第２の待ち合わせバッファ8i内のバッファからの読み出
しは禁止される。
報を付加された入力ATMセルは、第２の待ち合わせバッ
ファ8i内のバッファに一旦格納された後に、そこから読
み出されて空間スイッチ10へ与えられる。その読み出し
が行なわれ、空間スイッチ10でスイッチされ、第１の待
ち合わせバッファ12jを介して所望の出力ハイウェイ14k
（ｋはｊの内の１つ）へ出力されるATMセルに廃棄が生
じ、セル廃棄がセル廃棄検出部16で検出されると、前記
第２の待ち合わせバッファ8i内のバッファからの読み出
しは禁止される。
また、前記第２の待ち合わせバッファ8i内のセル衝突
検出部は、バッファに格納されているATMセルに付加さ
れているスイッチング制御情報と他の入力ハイウェイの
第２の待ち合わせバッファ8i内のバッファ格納されてい
るATMセルに付加されているスイッチング制御情報とを
比較する。比較の結果、前記第２の待ち合わせバッファ
8i内のセル衝突検出部が、これらのATMセルが前記スイ
ッチ10内で衝突することを検出してセル衝突信号を出力
した場合、読み出し制御部はATMセルの前記バッファか
らの読み出しを禁止する。
検出部は、バッファに格納されているATMセルに付加さ
れているスイッチング制御情報と他の入力ハイウェイの
第２の待ち合わせバッファ8i内のバッファ格納されてい
るATMセルに付加されているスイッチング制御情報とを
比較する。比較の結果、前記第２の待ち合わせバッファ
8i内のセル衝突検出部が、これらのATMセルが前記スイ
ッチ10内で衝突することを検出してセル衝突信号を出力
した場合、読み出し制御部はATMセルの前記バッファか
らの読み出しを禁止する。
このように、スイッチ後段で検出されたセル廃棄情報
及びスイッチ前段で検出されたセル衝突信号により、ス
イッチ前段の第２の待ち合わせバッファからスイッチ10
へ入力されるATMセルを制御することにより、ハイウェ
イを高能率で使用しつつ、セル廃棄を削減し得る。しか
もこの作用効果を少ないハードウェア量でその動作速度
の低減の下で享受し得る。
及びスイッチ前段で検出されたセル衝突信号により、ス
イッチ前段の第２の待ち合わせバッファからスイッチ10
へ入力されるATMセルを制御することにより、ハイウェ
イを高能率で使用しつつ、セル廃棄を削減し得る。しか
もこの作用効果を少ないハードウェア量でその動作速度
の低減の下で享受し得る。
第２図は本発明の一実施例を示す。この実施例のATM
交換通話路システムは、入力ハイウェイ及び出力ハイウ
ェイ共に、４つである場合の例である。以下において、
その区別を示す添字は付せずに説明を行なう。但し、第
２図の中ではその区別を示す添字は付してある。第２図
のATM交換通話路システムは、各入力ハイウェイ（入力H
W）２に接続されるVCI変換部４と、各VCI変換部４に接
続されるルーティングヘッダ付加部６と、各ルーティン
グヘッダ付加部６に接続される待ち合わせバッファ８
と、その待ち合わせバッファ８の出力を対応スイッチン
グ入力に接続する空間スイッチ10と、空間スイッチ10の
各スイッチング出力に接続される待ち合わせバッファ12
とからなり、待ち合わせバッファ12の出力は出力ハイウ
ェイ（出力HW）14へ接続される。VCI変換部４及びルー
ティングヘッダ付加部６は、前述した従来のものと同じ
である。
交換通話路システムは、入力ハイウェイ及び出力ハイウ
ェイ共に、４つである場合の例である。以下において、
その区別を示す添字は付せずに説明を行なう。但し、第
２図の中ではその区別を示す添字は付してある。第２図
のATM交換通話路システムは、各入力ハイウェイ（入力H
W）２に接続されるVCI変換部４と、各VCI変換部４に接
続されるルーティングヘッダ付加部６と、各ルーティン
グヘッダ付加部６に接続される待ち合わせバッファ８
と、その待ち合わせバッファ８の出力を対応スイッチン
グ入力に接続する空間スイッチ10と、空間スイッチ10の
各スイッチング出力に接続される待ち合わせバッファ12
とからなり、待ち合わせバッファ12の出力は出力ハイウ
ェイ（出力HW）14へ接続される。VCI変換部４及びルー
ティングヘッダ付加部６は、前述した従来のものと同じ
である。
待ち合わせバッファ８は、FIFOバッファ22及び読み出
し制御装置24から成る。空間スイッチ10は、各読み出し
制御装置24毎に分配スイッチ26が設けられる構成となっ
ている。読み出し制御装置24は、後述のセル廃棄検出部
16の検出出力を受けると共に、空間スイッチ衝突検出用
バス25を介して相互に接続されている。分配スイッチ26
は、前記設例の下では４スイッチング出力を有する。
し制御装置24から成る。空間スイッチ10は、各読み出し
制御装置24毎に分配スイッチ26が設けられる構成となっ
ている。読み出し制御装置24は、後述のセル廃棄検出部
16の検出出力を受けると共に、空間スイッチ衝突検出用
バス25を介して相互に接続されている。分配スイッチ26
は、前記設例の下では４スイッチング出力を有する。
読み出し制御装置24は、出力セルルーティングヘッダ
出力部32、出力セルルーティングヘッダ入力部34、セル
衝突検出部36及びFIFO読み出し制御部38から成る。出力
セルルーティングヘッダ出力部32及び出力セルルーティ
ングヘッダ入力部34は空間スイッチ衝突検出用バス25及
びセル衝突検出部36に接続される。出力セルルーティン
グヘッダ出力部32は、所属するFIFOバッファ22から読み
出されて対応分配スイッチ26へ送り込まれた出力セルの
ルーティングヘッダを空間スイッチ衝突検出用バス25へ
送出するものである。出力セルルーティングヘッダ入力
部34は、他入力ハイウェイに所属するFIFOバッファ22か
ら読み出されて対応分配スイッチ26へ送り込まれた出力
セルのルーティングヘッダを空間スイッチ衝突検出用バ
ス25から取り込むものである。セル衝突検出部36は、出
力セルルーティングヘッダ出力部32及び出力セルルーテ
ィングヘッダ入力部34からのルーティングヘッダの比較
で空間スイッチ10内のセル衝突の検出を行なうものであ
る。ここでの空間スイッチ10内のセル衝突は、空間スイ
ッチ10内の同一ルートを介してセルを転送しようとする
とき、又は空間スイッチ10の同一出力端子にセルを出力
しようとするときに生ずる。セル衝突検出部36からの検
出出力はFIFO読み出し制御部38へ与えられる。FIFO読み
出し制御部38は、セル衝突検出部36及びセル廃棄検出部
16からの検出出力を受けてFIFOバッファ22からのセル読
み出し制御を為し、読み出されたセルを分配スイッチ26
へ出力し、又前記セル衝突の検出結果に基づく出力セル
ルーティングヘッダ出力部32及び出力セルルーティング
ヘッダ入力部34に対する後述するような入出力制御を通
知線40を介して行なう。
出力部32、出力セルルーティングヘッダ入力部34、セル
衝突検出部36及びFIFO読み出し制御部38から成る。出力
セルルーティングヘッダ出力部32及び出力セルルーティ
ングヘッダ入力部34は空間スイッチ衝突検出用バス25及
びセル衝突検出部36に接続される。出力セルルーティン
グヘッダ出力部32は、所属するFIFOバッファ22から読み
出されて対応分配スイッチ26へ送り込まれた出力セルの
ルーティングヘッダを空間スイッチ衝突検出用バス25へ
送出するものである。出力セルルーティングヘッダ入力
部34は、他入力ハイウェイに所属するFIFOバッファ22か
ら読み出されて対応分配スイッチ26へ送り込まれた出力
セルのルーティングヘッダを空間スイッチ衝突検出用バ
ス25から取り込むものである。セル衝突検出部36は、出
力セルルーティングヘッダ出力部32及び出力セルルーテ
ィングヘッダ入力部34からのルーティングヘッダの比較
で空間スイッチ10内のセル衝突の検出を行なうものであ
る。ここでの空間スイッチ10内のセル衝突は、空間スイ
ッチ10内の同一ルートを介してセルを転送しようとする
とき、又は空間スイッチ10の同一出力端子にセルを出力
しようとするときに生ずる。セル衝突検出部36からの検
出出力はFIFO読み出し制御部38へ与えられる。FIFO読み
出し制御部38は、セル衝突検出部36及びセル廃棄検出部
16からの検出出力を受けてFIFOバッファ22からのセル読
み出し制御を為し、読み出されたセルを分配スイッチ26
へ出力し、又前記セル衝突の検出結果に基づく出力セル
ルーティングヘッダ出力部32及び出力セルルーティング
ヘッダ入力部34に対する後述するような入出力制御を通
知線40を介して行なう。
各待ち合わせバッファ12は、２個のFIFOバッファ28
（その区別は、添字の次にある副添字1,2で区別してあ
る。）及び読み出し制御装置30から成り、各FIFOバッフ
ァ28には、２つの書き込み入力がある。各待ち合わせバ
ッファ12毎に設けられている２個のFIFOバッファ28にあ
る４つの書き込み入力の各々は、第２図に示すように、
各分配スイッチ26の４つのスイッチング出力のうちの１
つに接続されている。これによって、各分配スイッチ26
から出力されるスイッチング出力は、各待ち合わせバッ
ファ12の２個のFIFOバッファ28の１つに入力される。２
個のFIFOバッファ28の読み出し出力は、読み出し制御装
置30へ接続されている。各待ち合わせバッファ12毎にあ
る２個のFIFOバッファ28の読み出し出力は、セル廃棄検
出部16へ接続されている。
（その区別は、添字の次にある副添字1,2で区別してあ
る。）及び読み出し制御装置30から成り、各FIFOバッフ
ァ28には、２つの書き込み入力がある。各待ち合わせバ
ッファ12毎に設けられている２個のFIFOバッファ28にあ
る４つの書き込み入力の各々は、第２図に示すように、
各分配スイッチ26の４つのスイッチング出力のうちの１
つに接続されている。これによって、各分配スイッチ26
から出力されるスイッチング出力は、各待ち合わせバッ
ファ12の２個のFIFOバッファ28の１つに入力される。２
個のFIFOバッファ28の読み出し出力は、読み出し制御装
置30へ接続されている。各待ち合わせバッファ12毎にあ
る２個のFIFOバッファ28の読み出し出力は、セル廃棄検
出部16へ接続されている。
前記構成を有する本実施例のシステムにおけるATM交
換通話路形成動作について、以下に説明する。
換通話路形成動作について、以下に説明する。
各入力ハイウェイ２から入力されて来るATMセル（以
下、単にセルと略称する。）は、従来と同様に対応する
VCI変換部４、ルーティングヘッダ付加部６を経て対応
するFIFOバッファ22へ書き込まれる。FIFOバッファ22に
書き込まれたセルの読み出しは、次のようにして行なわ
れる。
下、単にセルと略称する。）は、従来と同様に対応する
VCI変換部４、ルーティングヘッダ付加部６を経て対応
するFIFOバッファ22へ書き込まれる。FIFOバッファ22に
書き込まれたセルの読み出しは、次のようにして行なわ
れる。
FIFOバッファ22からのセルの読み出し制御は、読み出
し制御装置24によって行なわれる。その読み出し制御装
置24は、空間スイッチ10内におけるセル衝突検出、及び
セル廃棄検出部16からのセル廃棄に基づいてFIFOバッフ
ァ22からの読み出しを行なう。セル衝突検出は、FIFO読
み出し制御部38から通知線40を介して出力セルルーティ
ングヘッダ出力部32へ入力された後に、セル衝突検出部
36へ与えられる自入力ハイウェイ上の、空間スイッチ10
の対応分配スイッチ26へ出力された出力セルのルーティ
ングヘッダと、空間スイッチ衝突検出用バス25から出力
セルルーティングヘッダ入力部34を介してセル衝突検出
部36へ与えられる他入力ハイウェイ上の、同様にして空
間スイッチ10の対応分配スイッチ26へ出力された出力セ
ルのルーティングヘッダとの比較で行なう。検出された
セル衝突は、FIFO読み出し制御部38へ与えられてその読
み出し制御に用いられる。このようなセル衝突が検出さ
れるか、又はセル廃棄検出部16からセル廃棄の発生通知
があれば、FIFOバッファ22からのセル読み出しは停止さ
れる。セル廃棄検出部16で検出されるセル廃棄の発生
は、空間スイッチ10の後段に設けられるFIFOバッファ28
に生ずるアンバランスな負荷に起因して生ずる。前記セ
ル読み出しの停止がセル衝突で生ずる場合には、セル読
み出しの停止のほかに、セル衝突が無くなるまで前述の
ような自入力ハイウェイ上の、空間スイッチ10の対応分
配スイッチ26へ出力された出力セルのルーティングヘッ
ダと、他入力ハイウェイ上の、空間スイッチ10の対応分
配スイッチ26へ出力された出力セルのルーティングヘッ
ダとを読み込んでセル衝突の発生が継続しているか否か
の検出を行なう。
し制御装置24によって行なわれる。その読み出し制御装
置24は、空間スイッチ10内におけるセル衝突検出、及び
セル廃棄検出部16からのセル廃棄に基づいてFIFOバッフ
ァ22からの読み出しを行なう。セル衝突検出は、FIFO読
み出し制御部38から通知線40を介して出力セルルーティ
ングヘッダ出力部32へ入力された後に、セル衝突検出部
36へ与えられる自入力ハイウェイ上の、空間スイッチ10
の対応分配スイッチ26へ出力された出力セルのルーティ
ングヘッダと、空間スイッチ衝突検出用バス25から出力
セルルーティングヘッダ入力部34を介してセル衝突検出
部36へ与えられる他入力ハイウェイ上の、同様にして空
間スイッチ10の対応分配スイッチ26へ出力された出力セ
ルのルーティングヘッダとの比較で行なう。検出された
セル衝突は、FIFO読み出し制御部38へ与えられてその読
み出し制御に用いられる。このようなセル衝突が検出さ
れるか、又はセル廃棄検出部16からセル廃棄の発生通知
があれば、FIFOバッファ22からのセル読み出しは停止さ
れる。セル廃棄検出部16で検出されるセル廃棄の発生
は、空間スイッチ10の後段に設けられるFIFOバッファ28
に生ずるアンバランスな負荷に起因して生ずる。前記セ
ル読み出しの停止がセル衝突で生ずる場合には、セル読
み出しの停止のほかに、セル衝突が無くなるまで前述の
ような自入力ハイウェイ上の、空間スイッチ10の対応分
配スイッチ26へ出力された出力セルのルーティングヘッ
ダと、他入力ハイウェイ上の、空間スイッチ10の対応分
配スイッチ26へ出力された出力セルのルーティングヘッ
ダとを読み込んでセル衝突の発生が継続しているか否か
の検出を行なう。
前述のようなセル衝突の発生が無くなり、セル廃棄の
発生通知も無くなったとき、それまで停止されていた当
該FIFOバッファ22からのセル読み出しが再開される。
発生通知も無くなったとき、それまで停止されていた当
該FIFOバッファ22からのセル読み出しが再開される。
前述したようなセル衝突の発生防止制御を行なうよう
にしたので、廃棄されるセル数の削減を、ハイウェイの
高い能率使用で、しかも少ない使用ハードウェア量及び
低い動作速度の構成素子で享受し得る。第５図に示すシ
ステムと空間スイッチ10の構成条件を同一にすると、空
間スイッチ10及び待ち合わせバッファ12の構成規模、及
びその動作速度共に、1/2で済ませることが出来る。こ
れは、空間スイッチ10の構成規模について言えば、第５
図に示すシステムでは４×４×４×４となるのに対し
て、本発明では４×４×４×２となるからである。これ
を具体的に言えば、本発明では４×４×４×２の内、前
の４×４は、第２図の実施例の構成における空間スイッ
チ10の入出力端子数を示し、後の４×２は、待ち合わせ
バッファ12のFIFOバッファ28の入出力数を示す。又、第
５図に示すシステムでは４×４×４×４の内、前の４×
４は、空間スイッチ10の入出力端子数を示し、後の４×
４は、待ち合わせバッファ15のFIFOバッファ28の入出力
数を示す。
にしたので、廃棄されるセル数の削減を、ハイウェイの
高い能率使用で、しかも少ない使用ハードウェア量及び
低い動作速度の構成素子で享受し得る。第５図に示すシ
ステムと空間スイッチ10の構成条件を同一にすると、空
間スイッチ10及び待ち合わせバッファ12の構成規模、及
びその動作速度共に、1/2で済ませることが出来る。こ
れは、空間スイッチ10の構成規模について言えば、第５
図に示すシステムでは４×４×４×４となるのに対し
て、本発明では４×４×４×２となるからである。これ
を具体的に言えば、本発明では４×４×４×２の内、前
の４×４は、第２図の実施例の構成における空間スイッ
チ10の入出力端子数を示し、後の４×２は、待ち合わせ
バッファ12のFIFOバッファ28の入出力数を示す。又、第
５図に示すシステムでは４×４×４×４の内、前の４×
４は、空間スイッチ10の入出力端子数を示し、後の４×
４は、待ち合わせバッファ15のFIFOバッファ28の入出力
数を示す。
前述のようにして、FIFOバッファ22から読み出された
セルは、空間スイッチ10を介して当該セルに付加された
変換済VCI及びルーティングヘッダで指定される出力ハ
イウェイへスイッチされることになるが、そのスイッチ
ング態様は、従来と同様である。空間スイッチ10におい
て同一出力ハイウェイへスイッチされるセルは、当該セ
ルが空間スイッチ10内のいずれの分配スイッチ26へ書き
込まれたかに従って前記同一出力ハイウェイに所属する
どちらのFIFOバッファ28へ書き込まれるかということは
決まるようにしてスイッチされる。各同一出力ハイウェ
イに所属する２つのFIFOバッファ28からのセル読み出し
は読み出し制御装置30によって為されるが、その読み出
し制御は順次スキャンしてセルがあれば、読み出しを行
なうような制御である。セル廃棄検出部16は、従来と同
様の技法でセル廃棄の検出を行なう。そのセル廃棄検出
信号は、前述のように読み出し制御装置24のFIFO読み出
し制御部38へ転送される。
セルは、空間スイッチ10を介して当該セルに付加された
変換済VCI及びルーティングヘッダで指定される出力ハ
イウェイへスイッチされることになるが、そのスイッチ
ング態様は、従来と同様である。空間スイッチ10におい
て同一出力ハイウェイへスイッチされるセルは、当該セ
ルが空間スイッチ10内のいずれの分配スイッチ26へ書き
込まれたかに従って前記同一出力ハイウェイに所属する
どちらのFIFOバッファ28へ書き込まれるかということは
決まるようにしてスイッチされる。各同一出力ハイウェ
イに所属する２つのFIFOバッファ28からのセル読み出し
は読み出し制御装置30によって為されるが、その読み出
し制御は順次スキャンしてセルがあれば、読み出しを行
なうような制御である。セル廃棄検出部16は、従来と同
様の技法でセル廃棄の検出を行なう。そのセル廃棄検出
信号は、前述のように読み出し制御装置24のFIFO読み出
し制御部38へ転送される。
以上述べたところから明らかなように本発明によれ
ば、スイッチ後段に設けられたセル廃棄検出部から出力
されるセル廃棄情報、及びスイッチ前段に設けられたセ
ル衝突検出部から出力されるセル衝突信号とに基づい
て、第２の待ち合わせバッファ内の読み出し制御部がス
イッチへのATMセルの入力制御を行なうことにより、ハ
イウェイを高能率での使用の下で廃棄されるセル数を削
減し得るし、しかもその作用効果を少ないハードウェア
量の使用及び低い動作速度の構成素子使用の下での達成
に寄与し得る。
ば、スイッチ後段に設けられたセル廃棄検出部から出力
されるセル廃棄情報、及びスイッチ前段に設けられたセ
ル衝突検出部から出力されるセル衝突信号とに基づい
て、第２の待ち合わせバッファ内の読み出し制御部がス
イッチへのATMセルの入力制御を行なうことにより、ハ
イウェイを高能率での使用の下で廃棄されるセル数を削
減し得るし、しかもその作用効果を少ないハードウェア
量の使用及び低い動作速度の構成素子使用の下での達成
に寄与し得る。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図は読み出し制御装置を示す図、 第４図は従来の１つのATM交換通話路システムを示す
図、 第５図は従来の他のATM交換通話路システムを示す図で
ある。 第１図乃至第３図において、 2iは入力ハイウェイ、 4iはVCI変換部、 6iはルーティングヘッダ付加部、 8iは待ち合わせバッファ、 10はスイッチ、 12iは待ち合わせバッファ、 14iは出力ハイウェイである。
図、 第５図は従来の他のATM交換通話路システムを示す図で
ある。 第１図乃至第３図において、 2iは入力ハイウェイ、 4iはVCI変換部、 6iはルーティングヘッダ付加部、 8iは待ち合わせバッファ、 10はスイッチ、 12iは待ち合わせバッファ、 14iは出力ハイウェイである。
フロントページの続き (56)参考文献 特開 昭63−102527（ＪＰ，Ａ) 特開 昭63−209247（ＪＰ，Ａ) 電子情報通信学会技術研究報告，ＳＳ Ｅ88−53（1988−７−20），ｐ．19−24 電子情報通信学会春季全国大会講演論 文集，Ｂ−435（1989−３−15），ｐ. ３−141 電子情報通信学会春季全国大会講演論 文集，Ｂ−437（1989−３−15），ｐ. ３−143 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (1)
- 【請求項１】入力ハイウェイから入力されるATMセルに
付加されたスイッチング制御情報に基づいてスイッチン
グ制御されるスイッチを介して、所望の出力ハイウェイ
に前記ATMセルをスイッチさせるATM交換通話路システム
において、 前記スイッチを、各入力ハイウェイから所望の出力ハイ
ウェイへ向かうATMセルが一部の入力ハイウェイからのA
TMセルと衝突するように構成すると共に、 前記スイッチの後段に前記出力ハイウェイ毎に設けられ
ている第１の待ち合わせバッファと、 前記第１の待ち合わせバッファから廃棄されるATMセル
を検出するセル廃棄検出部と、 前記入力ハイウェイ毎に設けられ、 前記入力ハイウェイから入力されるATMセルを格納する
バッファと、前記スイッチ内での前記衝突を検出して、
セル衝突信号を出力するセル衝突検出部と、前記バッフ
ァからATMセルの読み出しを制御すると共に、前記セル
衝突検出部から出力されるセル衝突信号を受けた場合及
び前記セル廃棄検出部が廃棄されるATMセルを検出した
場合、前記バッファからATMセルの読み出しを停止する
読み出し制御部とから成る第２の待ち合わせバッファと から構成されることを特徴とするATM交換通話路システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34132289A JP2848653B2 (ja) | 1989-12-27 | 1989-12-27 | Ａｔｍ交換通話路システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34132289A JP2848653B2 (ja) | 1989-12-27 | 1989-12-27 | Ａｔｍ交換通話路システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198552A JPH03198552A (ja) | 1991-08-29 |
| JP2848653B2 true JP2848653B2 (ja) | 1999-01-20 |
Family
ID=18345167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34132289A Expired - Fee Related JP2848653B2 (ja) | 1989-12-27 | 1989-12-27 | Ａｔｍ交換通話路システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848653B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960027803A (ko) * | 1994-12-13 | 1996-07-22 | 양승택 | 출력버퍼형 비동기 전송방식(atm) 스위치 |
-
1989
- 1989-12-27 JP JP34132289A patent/JP2848653B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| 電子情報通信学会技術研究報告，ＳＳＥ８８−５３（１９８８−７−２０），ｐ．１９−２４ |
| 電子情報通信学会春季全国大会講演論文集，Ｂ−４３５（１９８９−３−１５），ｐ．３−１４１ |
| 電子情報通信学会春季全国大会講演論文集，Ｂ−４３７（１９８９−３−１５），ｐ．３−１４３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03198552A (ja) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072440A (en) | Self-routing switching system having dual self-routing switch module network structure | |
| US6144636A (en) | Packet switch and congestion notification method | |
| KR19990000978A (ko) | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 | |
| JP2001292164A (ja) | パケット・スイッチおよびその切替方法 | |
| US7269139B1 (en) | Method and apparatus for an adaptive rate control mechanism reactive to flow control messages in a packet switching system | |
| JP3075163B2 (ja) | マルチポートフレーム交換方式 | |
| JP2848653B2 (ja) | Ａｔｍ交換通話路システム | |
| US20010007563A1 (en) | Input buffer type packet switching equipment | |
| JP2994832B2 (ja) | Ｕｐｃ回路の故障診断方式 | |
| JP3154854B2 (ja) | Ａｔｍ網のバッファ閾値制御システム | |
| JP2725475B2 (ja) | セル交換装置のバッファ回路 | |
| JP2778520B2 (ja) | マルチキャスト方法及び交換スイッチ | |
| JP2790112B2 (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
| JPH0629970A (ja) | データ転送方式 | |
| JP4760560B2 (ja) | パケット中継装置 | |
| JP2655630B2 (ja) | アラーム表示信号発生回路 | |
| JP3222151B2 (ja) | スイッチ素子を備えた非同期時分割多重伝送装置、非同期時分割多重伝送装置用のスイッチ素子および複数のスイッチ素子を備えた非同期時分割多重伝送装置用のスイッチ段 | |
| JP3067085B2 (ja) | Ａｔｍスイッチ | |
| JP2768762B2 (ja) | 交換機 | |
| JPH04369139A (ja) | Ａｔｍトラヒック制御方式 | |
| JP2585864B2 (ja) | 分配接続方式 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2002261815A (ja) | 交換装置及びセル交換方法 | |
| Venkatesan et al. | Pipelined balanced gamma network for broadband communications switch fabrics | |
| JPH05260073A (ja) | パケット集線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |