JP2842112B2

JP2842112B2 - 薄膜トランジスタの製造方法

Info

Publication number: JP2842112B2
Application number: JP33686792A
Authority: JP
Inventors: 紀行児玉
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1992-12-17
Filing date: 1992-12-17
Publication date: 1998-12-24
Anticipated expiration: 2013-12-24
Also published as: JPH06188264A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関する。

【０００２】

【従来の技術】多結晶シリコン薄膜トランジスタ（Ｐｏ
ｌｙ−ＳｉＴＦＴ）は、絶縁膜上に容易に形成できるた
めに、ＳＲＡＭの負荷素子，液晶ディスプレイ，プロジ
ェクタの駆動素子，周辺回路部等に広く用いられてい
る。

【０００３】図８（ａ），（ｂ）は従来の薄膜トランジ
スタの製造方法を説明するための工程順に示した断面図
である。

【０００４】まず、図８（ａ）に示すように、半導体基
板上に設けた酸化シリコン膜１（あるいはガラス基板）
上に、活性層となる多結晶シリコン膜を堆積した後、こ
の多結晶シリコン膜を島状にパターニングして素子形成
用の多結晶シリコン活性層２を形成する。次に、多結晶
シリコン活性層２を含む表面にＣＶＤ法あるいは熱酸化
によりゲート酸化膜３を形成し、その上に多結晶シリコ
ン膜を全面に堆積して拡散法によりリンを高濃度にドー
プした後、パターニングし、ゲート電極４を形成する。
次に、ゲート電極４をマスクとしてゲート酸化膜３をエ
ッチング除去する。

【０００５】次に、図８（ｂ）に示すように、ゲート電
極４を含む表面に酸化シリコン膜を２０ｎｍの厚さに堆
積した後、ゲート電極４をマスクとする自己整合あるい
はレジスト膜をマスクとして、多結晶シリコン活性層２
に不純物をイオン注入してソース領域５及びドレンイ領
域６を形成する。リーク電流を低減する必要がある場合
またはソース・ドレイン間耐圧を高くする必要のある場
合には、ゲート電極４の端部とドレイン領域６との間に
不純物を注入していないオフセット領域７を設けたオフ
セットゲート構造や、オフセット領域７にソース，ドレ
イン領域と同じ導電型の不純物イオンを低濃度注入す
る、ＬＤＯ（ＬｉｇｈｔｌｙＤｏｐｅｄＯｆｆｓｅ
ｔ）構造を形成する場合もある。次に、全面に層間絶縁
膜９を堆積後、９００℃程度で３０分間程度熱処理して
注入した不純物を活性化し、層間絶縁膜９にコンタクト
ホールを形成し、コンタクトホールを含む表面にアルミ
ニウム膜を堆積してパターニングし、コンタクトホール
のソース領域５及びドレイン領域６のそれぞれと接続す
るアルミニウム電極１０を形成し、水素雰囲気中で、４
００℃程度の熱処理を行い多結晶シリコン薄膜トランジ
スタの基本構造を形成する。

【０００６】多結晶シリコン薄膜トランジスタの特性
は、多結晶シリコン活性層の膜質に大きく依存する。特
に、結晶粒界は、トランジスタ特性を大きく低下させて
いる原因と考えられており、反応ガスとしてジシランを
用い、非晶質シリコン膜を５００℃程度で堆積したあと
に６００℃程度の熱処理を加えて結晶化させる固相結晶
化法あるいは多結晶シリコン膜にシリコンイオンを注入
して非晶質化した後に結晶化する再結晶法により結晶粒
を大粒径化し、結晶粒界の影響を低減させる方法が用い
られている。また、非晶質シリコン膜を堆積し、エキシ
マーレーザ、アルゴンレーザを非晶質シリコン膜に垂直
に照射して結晶化し、結晶性を向上させるレーザ結晶化
法も広く検討されている。

【０００７】一方、固相結晶化法で大粒径の多結晶シリ
コン膜を形成した後に、１０００℃以上の温度の炉でア
ニールする法（以下炉アニール法と記す）あるいはレー
ザ照射によりアニールするレーザアニール法により、多
結晶シリコン膜の結晶性を向上させることも検討されて
いる。

【０００８】

【発明が解決しようとする課題】多結晶シリコン活性層
の結晶性を向上させるために、多結晶シリコン膜を１０
００℃以上の温度で熱処理する方法では、熱処理温度に
相関してトラップが低減され、トランジスタ特性が向上
する。しかし、ＳＲＡＭの負荷素子等の薄膜トランジス
タでは、他のデバイスへの影響のために、また、液晶デ
ィスプレイへ適用されている薄膜トランジスタでは、ガ
ラス基板の耐熱性のために、アニール温度に上限があ
り、必ずしも魅力的な方法ではない。

【０００９】レーザアニール法は、光源としてシリコン
膜での吸収係数が大きいＸｅＣｌエキシマーレーザを用
いてシリコン膜に垂直に照射してアニールし、下地基板
の損傷をさける手法が検討されている。

【００１０】図９はＸｅＣｌエキシマーレーザを用いた
レーザアニール法で製造した場合の従来の薄膜トランジ
スタの、レーザ照射強度とトランジスタ特性の関係をし
めす図である。多結晶シリコン活性層２の厚さは８０ｎ
ｍ、ゲート酸化膜３の厚さは１５０ｎｍ、ソース領域５
及びドレンイン領域６は、砒素イオンを加速エネルギー
７０ｋｅＶ、ドーズ量１×１０¹⁵ｃｍ^-2でイオン注入
し、ゲート電極４のドレイン領域６側にオフセット領域
７を設けた。測定したトラジスタはＮチャネルトランジ
スタでデバイスのゲート長は８μｍ、ゲート幅は２μｍ
である。また、オン電流測定時のドレイン電圧及びゲー
ト電圧を１０Ｖ、オフ電流測定時のゲート電圧を−２Ｖ
とした。

【００１１】図９より、３２５ｍＪ／ｃｍ²まで、オン
電流はレーザ照射強度の増加に伴い単調に増加している
が、この値を越えるレーザ照射強度では、オン電流は低
下傾向にあり、ばらつきが急激に増加することがわか
る。リーク電流は、レーザ照射強度を高くするに従い低
くなり、レーザ照射強度４００ｍＪ／ｃｍ²でのリーク
電流は０．０８ｐＡであり、１２００℃の炉アニールと
同等以上の効果がある。オン電流の向上はチャネル形成
領域の結晶性の向上のため、リーク電流の低減はドレイ
ン側ＰＮ接合部空乏層内の結晶性の向上のためである。

【００１２】電子顕微鏡によりレーザアニールしたサン
プルの断面観察をした結果、照射強度が３５０ｍＪ／ｃ
ｍ²より高くなると、多結晶シリコン膜表面の溶融，再
結晶化に依ると考えられる多結晶シリコン活性層表面の
起伏が顕著になってくる。この表面の起伏がキャリアの
表面散乱をもたらして移動度を低下させる為に、オン電
流が低下する。溶融，再結晶化する場合は、レーザ光の
照射強度，照射方法は、得られる多結晶シリコン膜の結
晶性に大きく影響するので、照射強度，照射方法は正確
に制御しなければならないが、実際には、レーザ光の照
射強度の面内分布，時間的なゆらぎが存在するために、
移動度等の特性のばらつきが大きく、プロセス上不安定
であるという問題がある。

【００１３】図１０は従来の薄膜トランジスタのドレイ
ン電圧−ドレイン電流特性（Ａ）と、レーザを照射して
いない薄膜トランジスタの特性（Ｂ）を示す図である。

【００１４】図１０に示すように、特性（Ａ）は、特性
（Ｂ）と比べて、オン電流は向上するものの、ソース・
ドレイン間耐圧を低下させるという問題点があることが
分かる。これは、Ｎチャネル薄膜トランジスタでは、ピ
ンチオフ領域でインパクトイオン化により発生したホー
ルが、多結晶シリコン活性層の結晶性が良好であると消
滅せずにソース側に流れ込み、ソース側ＰＮ接合を順バ
イアスしてソース領域より電子を放出させ、それがイン
パクトイオン化を更に進めるという正帰還が起こり、寄
生バイポーラが導通することに起因する。この現象はレ
ーザアニール法に限ったものではなく、炉アニール法、
プラズマ水素化法のような、多結晶シリコン活性層全体
の結晶性を向上させる手法では共通している現象であ
る。

【００１５】以上まとめると、リーク電流低減には、固
相結晶化法で形成した多結晶シリコン膜にレーザ照射す
る事によりアニールする方法が有効である。しかし、リ
ーク電流が極小となる照射強度より低い照射強度でオン
電流は極大値を持ち、リーク電流を低減させることを目
的として照射強度をオン電流が極大値となる値より大き
くすると、オン電流は小さくなり、ばらつきが大きくな
るという問題点があるということができる。又、レーザ
アニール法、炉アニール法などでシリコン活性層全体の
結晶性を向上させると、寄生バイポーラ効果による、ソ
ース・ドレイン間の耐圧の低下を招くという問題点もあ
る。

【００１６】また、表面に起伏を有するシリコン薄膜あ
るいはレーザ光を遮る構造物を有するシリコン薄膜にレ
ーザ光を照射する場合、レーザ光の影となる領域ではア
ニールの効果がほとんどなく、プロセスの再現性，安定
性の観点から問題となっている。

【００１７】

【課題を解決するための手段】本発明の第１の薄膜トラ
ンジスタの製造方法は、絶縁膜又は絶縁基板上にノンド
ープの多結晶シリコン膜を堆積してパターニングし素子
形成用のシリコン活性層を形成した後前記シリコン活性
層を含む表面にゲート酸化膜を形成する工程と、前記ゲ
ート酸化膜の上に選択的にゲート電極を形成する工程
と、前記シリコン活性層の表面に対して垂直方向から前
記ゲート電極のドレイン領域形成側に傾斜させて入射す
るレーザ光により前記シリコン活性層を照射してアニー
ルする工程と、前記ゲート電極のドレイン領域形成側端
部に接する領域をマスクして前記シリコン活性層に不純
物をイオン注入しソース領域およびドレイン領域並びに
前記ゲート電極端とドレイ領域との間のオフセット領域
とを形成する工程とを含んで構成される。

【００１８】本発明の第２の薄膜トランジスタの製造方
法は、絶縁膜又は絶縁基板上にゲート電極を選択的に形
成し前記ゲート電極を含む表面にゲート酸化膜を形成す
る工程と、前記ゲート酸化膜を含む表面にノンドープの
多結晶シリコン膜を堆積する工程と、前記多結晶シリコ
ン膜の平面に対して垂直方向からドレイン領域形成側に
傾斜させて入射するレーザ光により前記多結晶シリコ膜
を照射してアニールする工程と、前記多結晶シリコン膜
をパターニングしてシリコン活性層を形成し前記シリコ
ン活性層の上に選択的に設けたフォトレジスト膜をマス
クとして前記シリコン活性層に不純物をイオン注入して
ソース領域およびドレイン領域並びに前記ゲート電極端
とドレイン領域との間のオフセット領域とを形成する工
程とを含んで構成される。

【００１９】

【実施例】次に、本発明について図面を参照して説明す
る。

【００２０】図１（ａ），（ｂ）は本発明の第１の実施
例を説明するための工程順に示した断面図である。

【００２１】まず、図１（ａ）に示すように、下地の酸
化シリコン膜（又は絶縁基板）１上に薄膜トランジスタ
の活性層となる多結晶シリコン膜を８０ｎｍの厚さに堆
積する。この多結晶シリコン膜は、反応ガスとしてジシ
ランを用い、非晶質シリコン膜を、基板温度５００℃で
堆積した後、窒素雰囲気中で６００℃、２０時間の熱処
理を加えて結晶化し形成する。この多結晶シリコン膜
に、移動度が極大となる、照射強度３５０ｍＪ／ｃｍ²
のエキシマーレーザを照射する。次に、この多結晶シリ
コン膜をエッチングして素子分離し多結晶シリコン活性
層２を形成する。次に、多結晶シリコン活性層２を含む
表面にゲート酸化膜３を１５０ｎｍの厚さに堆積し、次
に、多結晶シリコン膜を４００ｎｍの厚さに堆積し、拡
散法によりリンをドープして低抵抗化し、パターンニン
グしてゲート電極４を形成する。次に、ゲート電極４を
マスクとしてバッファドフッ化水素酸によりゲート酸化
膜３をエッチングし除去する。次に、ゲート電極４をマ
スクとして、エキシマーレーザを照射強度０〜５００ｍ
Ｊ／ｃｍ²でオフセット領域が形成される領域全体をア
ニールできるように照射方向をゲート長方向に対して約
１０度程度ドレイン側に傾けて照射する。次に、全面に
酸化シリコン膜を２０ｎｍの厚さに堆積後、フォトレジ
スト膜によりゲート電極４の端部からドレイン側へ０〜
数μｍの領域をマスクして砒素イオンを加速エネルギー
７０ｋｅＶ、ドーズ量２×１０¹⁵ｃｍ^-2でイオン注入
し、ソース領域５及びドレイン領域６とオフセット領域
７とを形成する。

【００２２】以後、従来例と同様な工程により層間絶縁
膜９及びコンタクトホールを介してソース領域５，ドレ
イン領域６のそれぞれと接続するアルミニウム電極１０
を形成して薄膜トランジスタを構成する。

【００２３】図２は本発明の第１の実施例による薄膜ト
ランジスタのオン電流、リーク電流とレーザ照射強度の
関係を示す図である。

【００２４】ゲート幅は２μｍ、ゲート長は１０μｍ、
オフセット長０．８μｍ、ＬＤＤ形成のための不純物注
入は行っていないものである。ドレイン電圧は２０Ｖ、
オン電流は、ゲート電圧２０Ｖとし、オフ電流は−２Ｖ
とする。

【００２５】従来の薄膜トランジスタでは、図９に示す
ように、従来例では、照射強度４００ｍＪ／ｃｍ²のと
き、リーク電流は０．０８ｐＡに低減できるものの、オ
ン電流のばらつきが大きく、平均値では９０μＡにとど
まり、照射強度３５０ｍＪ／ｃｍ²のとき、オン電流は
１２０μＡと照射強度に対して最大の値となり、ばらつ
きも比較的小さくできるが、リーク電流に関しては０．
２ｐＡであり、十分低減されてはいない。しかし、図２
（ａ）に示すように、本発明の第１の実施例ではオン電
流は従来例の照射強度３５０ｍＪ／ｃｍ²のときの値と
同程度に向上でき、且つリーク電流も０．０８ｐＡと、
従来例の照射強度４００ｍＪ／ｃｍ²のときの値とほぼ
同程度にまで低減できる。

【００２６】リーク電流の低減に関しては、レーザの入
射角度の傾斜によりオフセット領域へのレーザ照射によ
り、オフセット領域の結晶性が向上して、ドレイン側Ｐ
Ｎ接合の空乏層からの多結晶シリコンのトラップ準位に
起因する発生電流が低減できたためである。

【００２７】オン電流に関しては、チャネル領域への照
射強度を表面の荒れが生じて移動度が低下し始める照射
強度以下にすることにより、オン電流の低下，ばらつき
の増加を防ぐことができたと考えられる。

【００２８】本実施例において、多結晶シリコン活性層
にレーザ光照射を行わない場合には、図２（ｂ）に示す
ように、オン電流は向上しないものの、リーク電流に関
しては従来例とほぼ同様の傾向を示している。また、図
３に示すように、寄生バイポーラが導通するドレイン電
圧が従来例では２２Ｖ程度であるのに対して２８Ｖ程度
であり、チャネル形成領域の結晶性は向上しないよう
に、オフセット領域へのみレーザを照射する事により、
インパクトイオン化で発生したホールがチャネル形成領
域８中で多結晶シリコン中のトラップで再結合し、消滅
するようにして、寄生バイポーラ効果を抑えることが出
来るという利点がある。

【００２９】なお、オフセット領域７へのレーザ照射
は、ソース，ドレインへの不純物注入後に行い、不純物
の活性化を同時に行っても良い。

【００３０】また、ソース，ドレイン電極が反転する回
路構成の場合には、ソース，ドレイン領域両側にオフセ
ットを設けて、リークを低減させなければならないが、
この場合には、レーザ照射方向はゲート電極直上である
ことが肝要である。

【００３１】図４（ａ），（ｂ）は本発明の第２の実施
例を説明するための工程順に示した断面図である。

【００３２】まず、図４（ａ）に示すように、第１の実
施例と同様の工程により、下地の酸化シリコン膜１上に
多結晶シリコン膜を堆積してエッチングにより島状に素
子分離し、多結晶シリコン活性層２を形成した後、ゲー
ト酸化膜３を１００ｎｍの厚さに堆積し、その上に多結
晶シリコン膜を４００ｎｍの厚さに堆積してパターニン
グしゲート電極４を形成する。次に、ゲート電極４をマ
スクとしてゲート酸化膜３を除去する。次に、レーザ光
を基板に対して垂直方向からドレイン側に向かって４５
度傾斜させてドレイン領域形成側にレーザ光を照射す
る。

【００３３】次に、図４（ｂ）に示すように、ゲート電
極４を含む表面に酸化シリコン膜を４００ｎｍの厚さに
堆積してエッチバックし、ゲート電極４の側面にのみ酸
化シリコン膜を残してサイドウォール１１を形成し、ゲ
ート電極４及びサイドウォール１１をマスクとして砒素
イオンを加速エネルギー７０ｋｅＶ、ドーズ量２×１０
¹⁵ｃｍ^-2でイオン注入し、ソース領域５およびドレイン
領域６を形成する。

【００３４】以後、第１の実施例と同様の工程で層間絶
縁膜９およびソース領域５およびドレイン領域６と電気
的に接続するアルミニウム電極１０を設け、ＬＤＤ構造
の薄膜トランジスタを構成する。

【００３５】本実施例ではオン電流、リーク電流に関し
ては、第１の実施例の場合とほぼ同等の効果が得られ
る。

【００３６】また、ソース・ドレイン間耐圧に関して
は、図５に示すように、従来のレーザ光をシリコン活性
層に対して垂直に照射した場合には耐圧が２３Ｖに低下
しているが、本実施例の方法では耐圧が２６Ｖ程度とな
り、耐圧の低下が防げることがわかった。

【００３７】これは、従来例では、ソース側オフセット
領域の結晶性も向上し、インパクトイオン化により発生
したホールがソース側オフセット部に蓄積し易くなるた
めに、寄生バイポーラ現象が顕著になり、耐圧が低下す
るのにたいし、本実施例の方法では、ソース側オフセッ
ト領域の結晶性はドレイン側オフセット領域に比べて良
好でないために、流入したホールがソース側オフセット
部で消滅し易くなり、寄生バイポーラによる耐圧低下は
防げる事になる。

【００３８】なお、オフセット領域にリンを加速エネル
ギー４０ｋｅＶ、ドーズ量１×１０¹³ｃｍ^-2でイオン注
入し、ＬＤＯ（ＬｉｇｈｔｌｙＤｏｐｅｄＯｆｆｓ
ｅｔ）構造にし、水平方向電界の緩和をするとさらにソ
ース・ドレイン間耐圧がさらに向上する。

【００３９】以上のように本実施例の方法では、ドレイ
ン側のオフセット領域のみに、レーザ光を照射すること
により、リーク電流を低減させると同時に、ソース・ド
レイン間耐圧を向上させることができるという利点があ
る。

【００４０】図６（ａ），（ｂ）は本発明の第３の実施
例を説明するための工程順に示した断面図である。

【００４１】まず、図６（ａ）に示すように、下地の酸
化シリコン膜１の上に多結晶シリコン膜を１００ｎｍの
厚さに堆積し、拡散法によりリンをドープして低抵抗化
した後、パターンニングして導電型がＮ型の多結晶シリ
コンゲート電極４を形成する。

【００４２】次に、ゲート電極４を含む表面にゲート酸
化膜３を３０ｎｍの厚さに堆積し、ゲート酸化膜３の上
に、活性層となる多結晶シリコン膜２ａを形成する。そ
の後、アルゴン雰囲気中でレーザ光を照射した。この照
射に際して、照射強度は０〜５００ｍＪ／ｃｍ²まで変
えて行い、照射角度はビームの照射角度を多結晶シリコ
ン膜２ａの表面に対し、ドレイン領域形成側に４５度傾
斜させて照射する。

【００４３】次に、図６（ｂ）に示すように、多結晶シ
リコン膜２ａをプラズマエッチング法により、選択的に
エッチングして素子分離し、多結晶シリコン膜２ａの表
面に酸化シリコン膜を２０ｎｍの厚さに堆積した後、フ
ォトレジスト膜をマスクとしてホウ素を加速エネルギー
３０ｋｅＶ、ドーズ量１×１０¹⁵ｃｍ^-2でイオン注入
し、ソース領域５およびドレイン領域６を形成した。

【００４４】この際に、ゲート電極４の端部とドレイン
領域との間に不純物が注入されないオフセット領域７を
設ける。その後、従来例と同様な工程を経て図６（ｂ）
のような下部ゲート型薄膜トランジスタを完成する。

【００４５】図７（ａ）は本実施例の薄膜トランジスタ
のオン電流、リーク電流特性とレーザ照射強度の関係を
示す図であり、図７（ｂ）はレーザビームをソース領域
側に傾斜させてアニールした場合を示す図である。測定
したゲート長は、２．０μｍ、ゲート幅は、０．６μ
ｍ、ドレイン側オフセット長は０．６μｍである。

【００４６】図７（ａ），（ｂ）に示すように、レーザ
照射強度２７５ｍＪ／ｃｍ²まではオン電流が向上する
傾向にあるが、さらにレーザ照射強度を強くすると急激
に低下し、トランジスタ動作しなくなる。これは、レー
ザ照射強度が強いために多結晶シリコが溶融，蒸発が始
まり、多結晶シリコンの結晶性が低下したこと、あるい
は、レーザ照射がゲート酸化膜を破壊したためだと考え
られる。

【００４７】一方、リーク電流は、レーザ照射強度３５
０ｍＪ／ｃｍ²で図７（ａ）では、０．０２〜０．０３
ｐＡに低減できているのに対し、図７（ｂ）では０．２
〜０．３ｐＡの低減にとどまっている。これは、図７
（ａ）では、チャンネル形成部の多結晶シリコン膜と同
時にオフセット領域７の多結晶シリコン膜にレーザが照
射され、結晶性が向上したために、オフセット領域の発
生電流に起因するリーク電流が低減できるのに対して、
図７（ｂ）ではドレイン側ゲート端の段差部が影となっ
て、ドレイン側段差部を含むオフセット領域の一部はレ
ーザが照射されないためだと考えられる。

【００４８】以上述べたように、多結晶シリコン活性層
表面が平坦ではない構造では、レーザ照射角度を正確に
制御する必要があり、本実施例の方法のように、下部ゲ
ート型薄膜トランジスタの多結晶シリコン活性層にレー
ザを照射する場合に、ドレイン側オフセット部にレーザ
が確実に照射されるように照射角度を設定することによ
り、オン電流を向上させ、リーク電流を確実に低減させ
ることができ、プロセス上の安定性を確保できる。

【００４９】また、図６（ｃ）に示すように、本実施例
において、多結晶シリコン活性層２の上に酸化膜を堆積
し、その上に塗布したフォトレジスト膜１３をパターニ
ングしてドレイン側段差部を含むオフセット領域を開口
し、レーザ光を照射することにより、第１の実施例と同
様に、寄生バイポーラ効果を抑制しつつ、リーク電流を
低減できる。また、レーザ光照射によるゲート酸化膜の
劣化が、チャネル形成領域全面にレーザ光照射する場合
に比べて低減できる。

【００５０】

【発明の効果】以上説明したように本発明は、ドレイン
側ゲート端とドレイン領域との間に不純物の注入されな
いオフセット領域を設け、シリコン活性層の少なくとも
ドレイン側オフセット領域を含む部分にレーザ光を照射
すること、また、特に下部ゲート型薄膜トランジスタで
は、ドレイン側ゲート電極側壁の段差部に接する部分を
含むドレイン側オフセット領域にレーザ光を照射する事
により、ドレイン側のオフセット領域の多結晶シリコン
の結晶性を向上させ、リーク電流を低減させる効果があ
る。

【００５１】また、ドレイン側ゲート電極端とドレイン
領域との間に不純物の注入されないオフセット領域を設
け、シリコン活性層のチャネル形成領域以外の少なくと
もドレイン側のオフセット領域を含む領域にレーザ光を
照射して、ドレイン側のオフセット領域の多結晶シリコ
ンの結晶性のみ向上させることにより、寄生バイポーラ
効果によるソース・ドレイン間耐圧の低下を防ぎ、且
つ、リーク電流を低減させる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するための工程順
に示した断面図。

【図２】本発明の第１の実施例による薄膜トランジスタ
のオン電流およびリーク電流とレーザ照射強度との関係
を示す図。

【図３】本発明の第１の実施例による薄膜トランジスタ
のドレイン電圧ドレイン電流特性を示す図。

【図４】本発明の第２の実施例を説明するための工程順
に示した断面図。

【図５】本発明の第２の実施例による薄膜トランジスタ
のドレイン電圧−ドレイン電流特性を示す図。

【図６】本発明の第３の実施例を説明するための工程順
に示した断面図。

【図７】本発明の第３の実施例による薄膜トランジスタ
のオン電流およびリーク電流とレーザ照射強度との関係
を示す図。

【図８】従来の薄膜トランジスタの製造方法を説明する
ための工程順に示した断面図。

【図９】従来の薄膜トランジスタのオン電流およびリー
ク電流とレーザ照射強度との関係を示す図。

【図１０】従来の薄膜トランジスタのドレイン電圧−ド
レイン電流特性を示す図。

【符号の説明】

１酸化シリコン膜２多結晶シリコン活性層３ゲート酸化膜４ゲート電極５ソース領域６ドレイン領域７オフセット領域８チャネル形成領域９層間絶縁膜１０アルミニウム電極１１サイドウォール１２酸化シリコン膜１３フォトレジスト膜

Claims

(57)【特許請求の範囲】

【請求項１】絶縁膜又は絶縁基板上にノンドープの多
結晶シリコン膜を堆積してパターニングし素子形成用の
シリコン活性層を形成した後前記シリコン活性層を含む
表面にゲート酸化膜を形成する工程と、前記ゲート酸化
膜の上に選択的にゲート電極を形成する工程と、前記シ
リコン活性層の表面に対して垂直方向から前期ゲート電
極のドレイン領域形成側に傾斜させて入射するレーザ光
により前記シリコン活性層を照射してアニールする工程
と、前記ゲート電極のドレイン領域形成側端部に接する
領域をマスクして前記シリコン活性層に不純物をイオン
注入しソース領域およびドレイン領域並びに前記ゲート
電極端とドレイン領域との間のオフセット領域とを形成
する工程とを含むことを特徴とする薄膜トランジスタの
製造方法。
【請求項２】絶縁膜又は絶縁基板上にゲート電極を選
択的に形成し前記ゲート電極を含む表面にゲート酸化膜
を形成する工程と、前記ゲート酸化膜を含む表面にノン
ドープの多結晶シリコン膜を堆積する工程と、前記多結
晶シリコン膜の平面に対して垂直方向からドレイン領域
形成側に傾斜させて入射するレーザ光により前記多結晶
シリコン膜を照射してアニールする工程と、前記多結晶
シリコン膜をパターニングしてシリコン活性層を形成し
前記シリコン活性層の上に選択的に設けたフォトレジス
ト膜をマスクとして前記シリコン活性層に不純物をイオ
ン注入してソース領域およびドレイン領域並びに前記ゲ
ート電極端とドレイン領域との間のオフセット領域とを
形成する工程とを含むことを特徴とする薄膜トランジス
タの製造方法。