[go: up one dir, main page]

JP2841386B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2841386B2
JP2841386B2 JP63249192A JP24919288A JP2841386B2 JP 2841386 B2 JP2841386 B2 JP 2841386B2 JP 63249192 A JP63249192 A JP 63249192A JP 24919288 A JP24919288 A JP 24919288A JP 2841386 B2 JP2841386 B2 JP 2841386B2
Authority
JP
Japan
Prior art keywords
silicide
titanium
film
layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63249192A
Other languages
English (en)
Other versions
JPH0296374A (ja
Inventor
真一 小川
岳人 ▲吉▼田
誠司 奥田
隆 神前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63249192A priority Critical patent/JP2841386B2/ja
Publication of JPH0296374A publication Critical patent/JPH0296374A/ja
Application granted granted Critical
Publication of JP2841386B2 publication Critical patent/JP2841386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特にシリサイド化接合、
シリサイド層を有した電極、配線部に用いる金属硅化物
の構造、及びその製造方法に関するものである。
従来の技術 半導体集積回路の高密度化にともなって、構成要素で
あるMOSトランジスタも縮小化されるが、かかる装置に
おいては横方向、つまり、面積縮小のみならず、深さ方
向の縮小化も実施しなくては正常なトランジスタ動作を
維持することはできない。また、横方向の縮小化にとも
ない平坦化を容易にする為に、配線の厚さも薄くする必
要がある。
以上の問題を解決する為、最近注目されているのがシ
リコン基板、多結晶シリコン層における高濃度不純物拡
散層により、低抵抗な高融点金属シリサイド層を用いて
接合、電極を形成する方法である。例えば、MOSトラン
ジスタのソース、ドレイン領域に自己整合的にシリサイ
ド化接合層を形成する従来の技術(シリサイド化接合
法)としては、アイ.イー.イー.イー.トランザクシ
ョン オブ エレクトロン デバイスイズ ED−31(19
84年)1329頁から1334頁(IE3,Trans.Electron(Device
s,ED−31(1984)pp1329〜1334)に示されている。
第4図の概略断面図により、従来のシリサイド化接合
部の構造の概要を説明する。第4図に示すように、シリ
コン基板51に自己整合的に形成されたチタンシリサイド
層52が、絶縁膜53の選択的開口部54を介して、導体配線
55と高濃度不純物拡散層(n+又はp+層)56との間に位置
して形成され、いわゆるシリサイド化接合構造となって
いる。
上記の従来のシリサイド化接合構造においては、チタ
ンシリサイド層52の存在により、高濃度不純物拡散層56
の面抵抗の低抵抗化が実現されている。
発明が解決しようとする課題 しかしながら、現在のところチタンシリサイド膜の自
己整合的形成時に、イオン注入による界面ミキシングを
行うことにより、膜厚の均一な良好な膜質が得られてい
ても、そのチタンシリサイドが後の比較的高温・長時間
の熱処理(900℃以上、30分間以上)の際に凝集するこ
とによって、表面荒れや亀裂が生じ、シリサイドの亀裂
部ではシリコン基板が露出するという問題があった。こ
の様子を第5図の概念的な断面図を用いて説明する。第
5図(a)に示すように、シリコン基板61上に形成され
たチタンシリサイド層は、900℃、30分間の熱処理を施
すことにより、凝集し、第5図(b)に示すように、島
状シリサイド層63に変形し、島状シリサイド層63の間に
高抵抗層のシリコン基板61が露出した状態となる。この
高温熱処理は、集積回路プロセスではチタンシリサイド
膜形成後に、例えば、注入不純物の活性化や層間絶縁膜
の平坦化リフローの為の熱処理で必要である。このよう
な問題点については、実験結果としてジャーナル オブ
アプライド フィジクス(1986年)243頁から245頁
(JAP(1986)pp243〜245)にも示されている。この問
題点は、形状の劣化のみならず、電気的にはシート抵抗
の増大、接合リークの増大を引き起こし、シリサイド化
接合の有効性を失うこととなる。
本発明はかかる点に鑑み、シリサイド接合形成後の熱
処理によっても、シリサイド層の表面荒れ、亀裂の生じ
ない、電気特性の劣化のない高耐熱性シリサイド層を形
成することを目的としている。
課題を解決するための手段 本発明は、多結晶性の金属硅化物の粒界に、融点が、
前記金属硅化物の融点よりも高い元素、または元素化合
物を含有せしめた前記金属硅化物主体の薄膜よりなる電
極又は配線を備えた半導体装置である。
作用 本発明によると、予め形成されたシリサイド膜が、熱
処理によって多結晶膜として成長する際に、前記シリサ
イド膜中に含有させた元素、例えば、炭素や窒素が、例
えば金属炭化物や金属窒化物となって膜内の結晶粒界に
析出し、これら析出物がシリサイド膜の二次成長(結晶
粒の合体化)を抑制することにより、シリサイド膜の表
面荒れや亀裂を防止することができる。
実施例 第1図は本発明の一実施例におけるチタンシリサイド
膜の構造の概略図を示す。
第1図(a)は本シリサイド膜の断面概略図、同図
(b)は第1図(a)の主要部10の拡大図である。ま
ず、第1図(a)を用いて説明する。シリコン基板11上
に形成されたシリサイド膜12はシリサイドの多結晶粒13
と、粒界14に存在するシリサイド膜12の融点よりも高い
融点を有した不純物から成る。
次に、粒界14に存在する不純物について、第1図
(b)を用いて説明する。シリサイドの多結晶粒13の間
の粒界14には炭素15、窒化チタン16、炭化チタン17が混
在して析出層を形成している。
次にこのチタンシリサイド層12の形成方法を第2図を
用いて説明する。ここでは一例としてシリサイド化反応
法による形成方法について説明する。第2図(a)に示
すように、シリコン基板21上に炭素、あるいは窒素を含
んだ雰囲気中で炭素あるいは窒素を含んだチタン薄膜22
を形成する。この炭素あるいは窒素を含んだチタン薄膜
22は炭素あるいは窒素を微量に含んだ雰囲気中でのチタ
ン薄膜のスパッタ堆積法により容易に形成できる。例え
ばチタンターゲットを有したスパッタ装置にアルゴンガ
スを主成分とし、分圧1/100のメタンガスを導入したス
パッタ条件では、0.1%の炭素を含んだチタン薄膜を形
成できる。又、同様にアルゴンガスを主成分とし、分圧
1/100の窒素ガスを導入したスパッタ条件では、0.05%
の窒素を含んだチタン薄膜を形成できる。以上のような
手法で微量の炭素あるいは窒素を含んだチタン薄膜22を
形成した後、シリサイド化温度以上、すなわち600℃以
上で、例えば窒素ガス中で熱処理を1分間〜60分間行う
と、第2図(b)に示すように、シリコン基板21上に微
量の炭素あるいは窒素が結晶粒界23に、炭素あるいは炭
化チタンあるいは窒化チタンが析出したチタンシリサイ
ド層24が形成できる。
本方法により形成されたチタンシリサイド膜を不活性
ガス中で、900℃、60分間熱処理を行っても、第2図
(c)に示すように、チタンシリサイド層24の2次成長
(結晶粒24aの合体)は結晶粒界23に析出した炭素、窒
化チタン、炭化チタンなどの析出層(第1図(b)参
照)によって抑制され、シリサイド層24の変形は起こら
ず表面もモフォロジーも平滑であった。このような2次
成長の抑制は粒界23に析出した層の融点が高い為(窒化
チタン2930℃、炭化チタン3140℃、炭素3510℃)チタン
シリサイド層24の2次成長が起こる900℃程度の熱処理
においても、前記各層は2次成長を起こさず安定である
ことによる。一般に2次成長が起こる温度はその物質の
融点の、およそ0.6倍であると言われている。
次に実施のデータに関して、本発明の効果を説明す
る。実用的な半導体プロセスに用いる熱処理温度よりも
高温である1100℃までの温度で、窒素を含まないチタン
と窒素を0.05%含んだチタンをシリコン基板上に厚さ35
nm形成した試料をアルゴンガス雰囲気中で熱処理し、シ
ート抵抗を測定した結果を表1に示す。
この結果から、530℃から680℃の熱処理の間にチタン
はシリコン基板と固相反応しチタンシリサイドとなり抵
抗値が低くなっている。また、1100℃2秒熱処理までは
両者にシート抵抗値の差は見られないが、1100℃20秒熱
処理後では、窒素を含有した試料ではシート抵抗は2.5
Ω/□と1100℃2秒までの熱処理後と大差は見られない
が、窒素を含有しない試料では1100℃20秒熱処理後62Ω
/□となり30倍以上の高シート抵抗となった。このシー
ト抵抗の相違はチタンシリサイド膜の表面モフォロジー
の相違に起因している。1100℃20秒熱処理後の両試料の
平面TEM特性図を第3図に示す。第3図(a)は窒素を
含有しない試料、第3図(b)は窒素を含有した試料に
対応しており、(a)ではチタンシリサイド(TiSi2
が凝集して島状シリサイド層(図中、黒い部分)とな
り、シリコン基板(図中、白い部分)が露出している。
一方、(b)では(a)のような凝集及びシリコン基板
の露出は見られず、全面がチタンシリサイド(TiSi2
でおおわれ、表面モフォロジーも平滑であるという結果
を得ている。
なお、本構造の実施例では金属の硅化物をチタンシリ
サイドとしたが、他の材料、例えばタングステンシリサ
イド、コバルトシリサイド、ニッケルシリサイドなどの
場合でも全く同様である。
また、不純物の含有量としては形成されたシリサイド
膜の抵抗値を低く、安定化させる為に過度の含有は不適
であり、10-3%から10%までが適切な量であった。
シリサイド膜の下地基板はシリコン材料を用いて説明
したが、シリコン酸化膜やシリコン窒化膜など他の材料
でも良い。更に、この高耐熱性シリサイド膜をMOSトラ
ンジスタにおけるゲート電極、シリサイド化接合層の構
成要素として用いたところ、900℃30分間の熱処理後も
良好な電気特性、例えば前者ではゲート酸化膜耐圧9MV/
cm以上、後者では接合リーク電流0.5nA/cm2以下の値を
得た。
本構造の製造方法としては、前記実施例においてスパ
ッタ法による製膜を示したが、CVD法において金属ある
いは金属シリサイドを形成する為の原料ガスに分圧 程度のメタンガスや窒素ガスを混入することにより、形
成された膜中の炭素や窒素の含有量を10-3%から10%に
制御することは容易である。
また、シリサイド膜の形成方法として前記実施例にお
いて金属とシリコンとのシリサイド化反応を利用した
が、堆積時に直接、シリサイド膜を形成しても同様な結
果が得られることは言うまでもない。
発明の効果 以上説明したように、本発明によれば、粒界に高融点
の析出層を形成することにより、シリサイド層の高温熱
処理中の結晶粒の2次成長を抑制することが可能であ
り、したがってシリサイド層形成後の高温熱処理に伴う
シリサイド層の形成の劣化を防ぎ、電気特性の優れた電
極形成が可能であり、その実用的効果は大きい。
【図面の簡単な説明】
第1図(a),(b)は本発明の一実施例におけるシリ
サイド薄膜構造の断面図ならびに結晶粒界近傍の拡大
図、第2図(a)〜(c)は本シリサイド膜の製造方法
の一実施例の断面構造図、第3図(a),(b)は1100
℃,20秒熱処理後のチタンシリサイド膜の平面TEM特性
図、第4図はシリサイド化接合の概略図、第5図
(a),(b)は従来のシリサイド膜の熱処理による劣
化の様子を示した概念構図である。 11……シリコン基板、12……シリサイド層、13……多結
晶粒、14……粒界、15……炭素、16……窒化チタン、17
……炭化チタン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神前 隆 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭63−227019(JP,A) 特開 昭63−204743(JP,A) 特開 昭58−125824(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 29/40 - 29/43

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】多結晶性の金属硅化物の粒界に、融点が前
    記金属硅化物の融点よりも高い元素または元素の化合物
    を含有する前記金属硅化物主体の薄膜よりなる電極又は
    配線を備えたことを特徴とする半導体装置。
  2. 【請求項2】多結晶性の金属硅化物の薄膜を形成する際
    の気相雰囲気に、融点が前記金属硅化物の融点よりも高
    い元素を含ませ、半導体基板上に前記元素又は前記元素
    の化合物を前記金属硅化物の結晶粒界に析出・含有させ
    た薄膜を形成することを特徴とする半導体装置の製造方
    法。
JP63249192A 1988-10-03 1988-10-03 半導体装置およびその製造方法 Expired - Fee Related JP2841386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63249192A JP2841386B2 (ja) 1988-10-03 1988-10-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63249192A JP2841386B2 (ja) 1988-10-03 1988-10-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0296374A JPH0296374A (ja) 1990-04-09
JP2841386B2 true JP2841386B2 (ja) 1998-12-24

Family

ID=17189269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63249192A Expired - Fee Related JP2841386B2 (ja) 1988-10-03 1988-10-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2841386B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
JPH04226023A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法
JPH0430953A (ja) * 1990-05-23 1992-02-03 Fujitsu Ltd 製造・購入管理処理方式
JPH0824112B2 (ja) * 1993-02-17 1996-03-06 日本電気株式会社 半導体装置およびその製造方法
US5789318A (en) * 1996-02-23 1998-08-04 Varian Associates, Inc. Use of titanium hydride in integrated circuit fabrication
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3706533B2 (ja) * 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
JP5646527B2 (ja) * 2012-03-02 2014-12-24 株式会社東芝 半導体装置および半導体装置の製造方法
JP5889821B2 (ja) * 2013-03-25 2016-03-22 株式会社東芝 金属シリサイド層の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125824A (ja) * 1982-01-22 1983-07-27 Toshiba Corp 金属シリサイド膜の形成方法
JPH0691094B2 (ja) * 1987-02-20 1994-11-14 富士通株式会社 半導体装置の製造方法
JPS63227019A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0296374A (ja) 1990-04-09

Similar Documents

Publication Publication Date Title
US4897368A (en) Method of fabricating a polycidegate employing nitrogen/oxygen implantation
JPH05182982A (ja) 半導体装置およびその製造方法
JPH07245277A (ja) 半導体装置の製造方法
JP2685297B2 (ja) 半導体デバイスの製造方法
JP2841386B2 (ja) 半導体装置およびその製造方法
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
KR100268966B1 (ko) 반도체 장치와 그 제조방법
US6057220A (en) Titanium polycide stabilization with a porous barrier
US4660276A (en) Method of making a MOS field effect transistor in an integrated circuit
JP3262676B2 (ja) 半導体装置
KR950009283B1 (ko) 반도체장치의 제조방법
JPH03292729A (ja) スパッタリングターゲットおよび半導体装置の製造方法
JP3023189B2 (ja) 半導体装置の製造方法
JPS60169169A (ja) 半導体装置の製造方法
JPH0329189B2 (ja)
JPH069213B2 (ja) 半導体装置の製造方法
JPS59177926A (ja) 半導体装置の製造方法
JPH0794449A (ja) 半導体装置の製造方法
JPH0363225B2 (ja)
JPH0363224B2 (ja)
JPH0126172B2 (ja)
JPS63261754A (ja) 半導体装置の製造方法
JP2900897B2 (ja) 半導体装置の製造方法
JPS6241429B2 (ja)
JPS5935475A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees