[go: up one dir, main page]

JP2840434B2 - Crystal formation method - Google Patents

Crystal formation method

Info

Publication number
JP2840434B2
JP2840434B2 JP30713090A JP30713090A JP2840434B2 JP 2840434 B2 JP2840434 B2 JP 2840434B2 JP 30713090 A JP30713090 A JP 30713090A JP 30713090 A JP30713090 A JP 30713090A JP 2840434 B2 JP2840434 B2 JP 2840434B2
Authority
JP
Japan
Prior art keywords
crystal
substrate
single crystal
orientation
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30713090A
Other languages
Japanese (ja)
Other versions
JPH04180219A (en
Inventor
憲二 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP30713090A priority Critical patent/JP2840434B2/en
Priority to CA002055400A priority patent/CA2055400C/en
Priority to DE69126949T priority patent/DE69126949T2/en
Priority to EP91119447A priority patent/EP0486019B1/en
Publication of JPH04180219A publication Critical patent/JPH04180219A/en
Priority to US08/552,439 priority patent/US5580381A/en
Application granted granted Critical
Publication of JP2840434B2 publication Critical patent/JP2840434B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、結晶の形成方法に係り、特に核形成密度の
小さな表面を有する基体上に、単結晶を選択的に成長さ
せる結晶の形成方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a crystal, and more particularly to a method for forming a crystal in which a single crystal is selectively grown on a substrate having a surface having a low nucleation density. About.

本発明の結晶の形成方法は、半導体集積回路、光集積
回路、磁気回路等の電子素子、光素子、磁気素子、電圧
素子あるいは表面音響素子等に好適に用いられるもので
ある。
The crystal forming method of the present invention is suitably used for electronic devices such as semiconductor integrated circuits, optical integrated circuits, and magnetic circuits, optical devices, magnetic devices, voltage devices, surface acoustic devices, and the like.

[従来の技術] 従来半導体素子や光素子などに用いられる単結晶膜
は、単結晶基体上に単結晶をエピタキシャル成長させる
ことで形成されていた。
[Prior Art] Conventionally, a single crystal film used for a semiconductor device, an optical device, or the like has been formed by epitaxially growing a single crystal on a single crystal substrate.

たとえば、Si単結晶基体(シリコンウエハ)上には、
Si,Ge,GaAsなどを液相、気相または固相からエピタキシ
ャル成長することが知られており、また、GaAs単結晶基
体上にはGaAs,GaAlAsなどの単結晶がエピタキシャル成
長することが知られている。
For example, on a Si single crystal substrate (silicon wafer)
It is known that Si, Ge, GaAs, etc. are epitaxially grown from a liquid phase, a gas phase, or a solid phase, and that a single crystal such as GaAs, GaAlAs is epitaxially grown on a GaAs single crystal substrate. .

このようにして形成された半導体膜を用いて、半導体
素子および集積回路、半導体レーザやLEDなどの発光素
子などが作製される。
Using the semiconductor film formed in this manner, a semiconductor element and an integrated circuit, a light emitting element such as a semiconductor laser and an LED, and the like are manufactured.

また、最近、二次元電子ガスを用いた超高速トランジ
スタや、量子井戸を利用した超格子素子などの研究開発
が盛んであるが、これらを可能にしたのは、たとえば、
超高真空を用いたMBE(分子線エピタキシー)やMOCVD
(有機金属化学気相法)などの高精度エピタキシャル技
術である。
In recent years, research and development of ultra-high-speed transistors using two-dimensional electron gas and super-lattice devices using quantum wells have been actively pursued.
MBE (molecular beam epitaxy) and MOCVD using ultra-high vacuum
(High-precision epitaxial technology such as metal organic chemical vapor deposition).

このような単結晶基体上のエピタキシャル成長では、
基体の単結晶材料とエピタキシャル成長層との間に、格
子定数と熱膨張係数との整合をとる必要がある。
In such epitaxial growth on a single crystal substrate,
It is necessary to match the lattice constant and the coefficient of thermal expansion between the single crystal material of the base and the epitaxial growth layer.

たとえば、絶縁物単結晶基体であるサファイア上にSi
単結晶膜をエピタキシャル成長させることは可能である
が、格子定数のズレによる界面での結晶格子欠陥および
サファイアの成分であるアルミニウムのエピタキシャル
層への拡散などが電子素子や回路への応用上の問題とな
っている。
For example, Si on sapphire, an insulator single crystal substrate,
Although it is possible to grow a single crystal film epitaxially, crystal lattice defects at the interface due to a shift in the lattice constant and diffusion of aluminum, which is a component of sapphire, into the epitaxial layer, etc., pose problems in application to electronic devices and circuits. Has become.

このように、エピタキシャル成長による従来の単結晶
膜の形成方法は、その基体材料に大きく依存することが
分かる。Mathewsなどは、基体材料とエピタキシャル成
長層との組合せを調べている(EPITAXIAL GROWTH.Acade
mic Press,NewYork,1975edited by J.W.Mathews)。
Thus, it can be seen that the conventional method for forming a single crystal film by epitaxial growth largely depends on the base material. Mathews and others are exploring combinations of substrate materials and epitaxial growth layers (EPITAXIAL GROWTH.Acade
mic Press, New York, 1975edited by JWMathews).

また、基体の大きさは、現在Siウエハで6インチ程度
であり、GaAs、サファイア基体の大型化はさらに遅れて
いる。
Also, the size of the substrate is currently about 6 inches for a Si wafer, and the enlargement of GaAs and sapphire substrates is further delayed.

さらに、単結晶基体は製造コストが高いため、チップ
当りのコストが高くなる。
Further, since the single crystal substrate has a high manufacturing cost, the cost per chip increases.

このように、従来の方法によって良質な素子の作製が
可能な単結晶層を形成するには、基体材料の種類がきわ
めて狭い範囲に限定されるという問題点を有していた。
As described above, in order to form a single crystal layer on which a high-quality device can be manufactured by the conventional method, there is a problem that the type of the base material is limited to an extremely narrow range.

一方、半導体素子を基体の法線方向に積層形成し、高
集積化および多機能化を達成する三次元集積回路の研究
開発が近年盛んに行われている。
On the other hand, in recent years, research and development of a three-dimensional integrated circuit that achieves high integration and multifunctionality by laminating semiconductor elements in a normal direction of a base has been actively performed.

また、安価なガラス上に素子をアレー状に配列する太
陽電池や液晶の画素スイッチングトランジスタなどの大
面積半導体装置の研究開発も年々盛んになりつつある。
In addition, research and development of large-area semiconductor devices such as solar cells and liquid crystal pixel switching transistors in which elements are arranged in an array on inexpensive glass are becoming active every year.

これら両者に共通することは、半導体膜を非晶質絶縁
物上に形成し、そこにトランジスタなどの電子素子を形
成する技術を必要とすることである。そのなかでも、特
に、非晶質絶縁物の上に高品質の単結晶半導体を形成す
る技術が望まれている。
What is common to both of them is that a technique of forming a semiconductor film on an amorphous insulator and forming an electronic element such as a transistor thereon is required. In particular, a technique for forming a high-quality single crystal semiconductor over an amorphous insulator is desired.

一般的に、SiO2などの非晶質絶縁物基体の上に薄膜を
堆積させると、基体材料の長距離秩序の欠如によって、
堆積膜の結晶構造は非晶質または多結晶となる(ここで
非晶質膜とは、最近接原子程度の近距離秩序は保存され
ているが、それ以上の長距離秩序はない状態のものであ
り、多結晶膜とは、特定の結晶方位を持たない単結晶粒
が粒界で隔離されて集合したものである。) たとえば、SiO2上にSiをCVD法によって形成する場
合、堆積温度が約600℃以下であれば非晶質シリコンと
なり、それ以上の温度であれば粒径が数百〜数千Åの多
結晶シリコンとなる。ただし、多結晶シリコンの粒径は
形成条件によって大きく変化する。
Generally, when a thin film is deposited on an amorphous insulator substrate such as SiO 2 , the lack of long-range order of the substrate material results in
The crystalline structure of the deposited film is amorphous or polycrystalline. (Here, an amorphous film is one in which the short-range order of the nearest atom is preserved, but there is no longer long-range order.) A polycrystalline film is a collection of single crystal grains having no specific crystal orientation separated and separated by grain boundaries.) For example, when Si is formed on SiO 2 by a CVD method, the deposition temperature Is about 600 ° C. or lower, amorphous silicon is obtained, and at temperatures higher than that, polycrystalline silicon having a grain size of several hundreds to several thousand degrees is obtained. However, the grain size of polycrystalline silicon greatly changes depending on the forming conditions.

さらに、非晶質または多結晶膜をレーザや棒状ヒータ
などのエネルギービームによって溶融固化させること
で、ミクロンあるいはミリメートル程度の大粒径の多結
晶膜が得られている(Single−Crystal silicon on non
−single−crystal insul−ators.Journal of crystal
Growth vol.63,No.3October,1983edited by G.W.Culle
n)。
Furthermore, a polycrystalline film having a large grain size of about a micron or millimeter has been obtained by melting and solidifying an amorphous or polycrystalline film with an energy beam such as a laser or a bar heater (Single-Crystal silicon on non-crystal).
−single-crystal insul-ators.Journal of crystal
Growth vol.63, No.3October, 1983edited by GWCulle
n).

このようにして形成された各結晶構造の薄膜にトラン
ジスタを形成し、その特性から電子易動度を測定する
と、非晶質シリコンでは〜0.1cm2/V・sec、数百Åの粒
径を有する多結晶シリコンでは1〜10cm2/V・sec、溶融
固化による大粒径の多結晶シリコンでは単結晶シリコン
の場合と同程度の易動度が得られている。
When a transistor is formed on the thin film of each crystal structure formed in this way and the electron mobility is measured from the characteristics, amorphous silicon has a particle size of ~ 0.1 cm 2 / V The polycrystalline silicon has a mobility of 1 to 10 cm 2 / V · sec, and the polycrystalline silicon having a large grain size by fusion and solidification has the same mobility as that of the single crystal silicon.

この結果から、結晶粒内の単結晶領域に形成された素
子と、粒界にまたがって形成された素子とは、その電気
的特性に大きな差異のあることが分かる。
From this result, it can be seen that there is a large difference in the electrical characteristics between the element formed in the single crystal region in the crystal grain and the element formed over the grain boundary.

すなわち、非晶質上の堆積膜は非晶質または多結晶構
造となり、そこに作製された素子は、単結晶層に作製さ
れた素子に比べて、その性能が大きく劣るものとなる。
そのために、用途としては、簡単なスイッチング素子、
太陽電池、光電変換素子などが限られる。
That is, the deposited film on the amorphous has an amorphous or polycrystalline structure, and the device manufactured there has much lower performance than the device manufactured on the single crystal layer.
Therefore, as a use, a simple switching element,
Solar cells and photoelectric conversion elements are limited.

[発明が解決しようとする課題] 前述したように、非晶質基体表面には、単結晶基体表
面のようには長距離秩序が存在せず、短距離秩序のみ保
持されているため、堆積されたままの薄膜の構造は、よ
くて粒界の位置が無秩序な多結晶にしかならず、また、
非晶質基体表面には、長距離秩序がないばかりか、結晶
方位(基体法線方向および面内方位)を規定する異方性
が存在しないため、その上層の結晶方位の制御は不可能
であった。
[Problems to be Solved by the Invention] As described above, since the long-range order does not exist on the amorphous substrate surface unlike the single-crystal substrate surface and only the short-range order is retained, the amorphous substrate surface is deposited. The structure of the thin film as it is, at best, can be only polycrystalline with disordered grain boundaries.
Since the amorphous substrate surface has no long-range order and no anisotropy that defines the crystal orientation (normal direction of the substrate and in-plane orientation), it is impossible to control the crystal orientation of the upper layer. there were.

すなわち、非晶質基体上へ単結晶を堆積させる上での
課題は、粒界位置を制御し、結晶方位を制御する技術の
確立にある。
That is, a problem in depositing a single crystal on an amorphous substrate is to establish a technique for controlling a grain boundary position and controlling a crystal orientation.

以下、粒界の位置制御及び結晶方位の制御に関する従
来の技術及びその問題点について説明する。
In the following, a description will be given of a conventional technique relating to control of the position of a grain boundary and control of a crystal orientation and its problems.

粒界位置の制御については、核形成位置を人工的にあ
らかじめ規定することにより粒界位置を決定できること
が示されており(特開昭63−107016号公報)Sentaxy(S
elective Nucleation based Epitaxy)と名付けられた
(T.Yonehara,Y.Nishigaki,H.Mizutani,S.Kondoh,K.Yam
agata,T.Noma and T.Ishikawa,Applied Physics Letter
s vol.12,pp.1231,1988)。この技術は、SiO2上にSi2N4
を局在させ、そこが核形成サイトとなり、Siの単一の結
晶が成長し、隣接するサイトより成長した結晶と衝突す
ることにより粒界が形成され粒界位置が決定されるもの
である。
As for the control of the grain boundary position, it has been shown that the grain boundary position can be determined by artificially defining the nucleation position in advance (Japanese Patent Laid-Open No. 63-107016).
elective Nucleation based Epitaxy) (T.Yonehara, Y.Nishigaki, H.Mizutani, S.Kondoh, K.Yam
agata, T.Noma and T.Ishikawa, Applied Physics Letter
s vol. 12, pp. 1231, 1988). This technology uses Si 2 N 4 on SiO 2
Is localized, and the nucleation site is formed. A single crystal of Si grows and collides with a crystal grown from an adjacent site to form a grain boundary and determine the position of the grain boundary.

しかし、その結晶方位、特に面内結晶方位は、核形成
面であるSi3N4が非晶質であり、異方性が存在しないた
め、単一には決定されない。
However, the crystal orientation, particularly the in-plane crystal orientation, is not determined solely because Si 3 N 4 as the nucleation surface is amorphous and has no anisotropy.

一方、1987年、H.I.Smithは非晶質基体表面に凸凹に
よる異方性をリソグラフィによって人工的に付与するこ
とによって、その上に堆積するKClの結晶方位を制御で
きることを初めて示し、Graphoepitaxyと名付けた(H.
I.Smith and D.C.Flanders,Applied Physics Letters v
ol.32,pp.349,1978)(H.I.Smith U.S.Patent No.4,33
3,792,1982)。
On the other hand, in 1987, HISmith showed for the first time that it was possible to control the crystal orientation of KCl deposited on an amorphous substrate surface by artificially imparting anisotropy by lithography to the surface of the amorphous substrate, and named it Graphepitaxy ( H.
I. Smith and DCFlanders, Applied Physics Letters v
ol. 32, pp. 349, 1978) (HISmith US Patent No. 4, 33)
3,792,1982).

その後、Geの薄膜の粒成長(T.Yonehara,H.I.Smith,
C.V.Thompson and J.E.Palmer,Applied Physics Letter
s vol 45,pp,631,1984)、Snの初期成長(L.S.Darken a
nd D.H.Lowndere,Applied Physics Letters vol.40,pp.
954,1987)にも、基体表面の人工レリーフパターンがそ
の結晶方位に影響を与えることが確認された。
After that, the grain growth of Ge thin film (T.Yonehara, HISmith,
CVThompson and JEPalmer, Applied Physics Letter
s vol 45, pp, 631,1984), initial growth of Sn (LSDarken a
nd DHLowndere, Applied Physics Letters vol.40, pp.
954, 1987) also confirmed that the artificial relief pattern on the surface of the substrate affected the crystal orientation.

しかし、GraphoepitaxyにおいてKCl,Snはその堆積初
期の分離された結晶個々の方位について効果が見出され
たものであり、連続した層についてはSiを堆積後レーザ
ーアニールにより結晶成長したもの(M.W.Geis,D.A.Fla
nders and H.I.Smith,Applied Physics Letters vol.3
5,pp.71,1979)とGeの固相成長(T.Yonehara,H.I.Smit
h,C.V.Thompson and J.E.Palmer,Applied Physics Lett
ers vol.45,pp.631,1984)が報告されている。
However, KCl and Sn in Graphepitaxy were found to have an effect on the orientation of each separated crystal in the initial stage of its deposition. For continuous layers, crystals were grown by laser annealing after depositing Si (MW Geis, DAFla
nders and HISmith, Applied Physics Letters vol.3
5, pp. 71, 1979) and Ge solid-phase growth (T. Yonehara, HISmit)
h, CVThompson and JEPalmer, Applied Physics Lett
ers vol.45, pp.631, 1984).

しかしながら、このSi,Geの場合においても、方位は
ある程度制御されるものの、モザイク状に結晶群が並
び、さらにその結晶同士には結晶方位がわずかに異る結
晶との粒界が存在し、その位置は無秩序であり、大面積
に均一に単結晶を得るに至っていなかった。
However, even in the case of Si and Ge, although the orientation is controlled to some extent, crystal groups are arranged in a mosaic shape, and furthermore, the crystals have grain boundaries with crystals having slightly different crystal orientations. The position was disordered, and a single crystal was not obtained uniformly over a large area.

その理由は、個々の結晶の三次元的結晶方位が完全に
は一致していないことに加えて、表面レリーフパターン
では、その核発生位置が制御されていないことによる。
This is because the three-dimensional crystal orientations of the individual crystals do not completely match, and the nucleation position is not controlled in the surface relief pattern.

本発明の目的は、粒界の位置が制御され、且つ面方
位、面内方位の揃った単結晶を成長させる結晶の形成方
法を提供することにある。
An object of the present invention is to provide a method for forming a crystal in which the position of a grain boundary is controlled and a single crystal having a plane orientation and an in-plane orientation is grown.

[課題を解決するための手段] 本発明の結晶の形成方法は、核形成密度の小さな表面
を有する基体面上もしくは該基体に形成された凹部に、
全ての面が絶縁物と接触して囲まれている直方体形状又
は立方体形状の原種子を配し、該原種子を溶融させた後
再び固化させることで面方位及び面内方位の制御された
単結晶とし、該単結晶を覆う絶縁物の少なくとも一部を
除去することによって単結晶面を露出させ、露出した単
結晶を種結晶とし、結晶成長処理を施すことにより、該
種結晶を起点とし単結晶を選択的に成長させることを特
徴とする。
[Means for Solving the Problems] The method of forming a crystal according to the present invention comprises the steps of:
A cuboid or cubic original seed in which all surfaces are in contact with and surrounded by an insulator is arranged, and the original seed is melted and then solidified again to control the plane orientation and the in-plane orientation. A single crystal, a surface of the single crystal is exposed by removing at least a part of an insulator covering the single crystal, and the exposed single crystal is used as a seed crystal. It is characterized in that crystals are selectively grown.

以下、本発明の原理について説明する。 Hereinafter, the principle of the present invention will be described.

溶融固化した結晶の面方位は結晶の表面エネルギー
(free surface energy)や、基板との界面エネルギー
(interfacial energy)等が最小になるように決定され
る。例えば多結晶SiをSiO2上で溶融し固化させると、Si
自体は表面エネルギーにおいて(111)方位が安定なの
だが、Si−SiO2の界面エネルギーは(100)方位が安定
で、この界面エネルギーの安定化因子が強く作用して結
果的に(100)配向性を示す。しかし、このSi膜は基体
平面に対しては(100)配向であるものの、基体の平面
内における方位は一切制御されていない。また単に溶融
固化した膜は固化しはじめる点が面内でランダムに多数
個所存在するために、多数のグレイン(粒)を形成し、
その結果ランダムな粒界を発生させてしまう。
The plane orientation of the melt-solidified crystal is determined so that the free surface energy of the crystal, the interfacial energy with the substrate, and the like are minimized. For example, polycrystalline Si is melted and solidified on SiO 2, Si
The surface energy itself is stable in (111) orientation, but the interface energy of Si-SiO 2 is stable in (100) orientation, and the stabilization factor of this interface energy acts strongly, resulting in (100) orientation. Is shown. However, although this Si film has a (100) orientation with respect to the plane of the substrate, the orientation in the plane of the substrate is not controlled at all. In addition, the film that has just melted and solidified forms a large number of grains (granules) because there are many random points in the plane where solidification begins.
As a result, random grain boundaries are generated.

そこで、本発明に於て発明者らは、各グレインの面内
方位を制御し、かつ微小な方位のずれによって生じる粒
界の位置をも制御する構成を考えた。
Therefore, in the present invention, the inventors have considered a configuration in which the in-plane orientation of each grain is controlled, and the position of the grain boundary caused by a slight misalignment is also controlled.

まず方位を制御するにあたって、基体平面と垂直な方
位に関しては上記したように膜材料を溶融固化すること
で一定方位に制御できることを確認した。面内方位に関
しては一切の情報が与えられていないので、基体平面に
対して垂直な側壁(面)を形成することによって横方向
の方位制御の情報を与えた。側壁は一面だけでなく、互
いに垂直に四面、即ちその面で囲まれた部分が直方体又
は立方体になるように形成して、側面だけで四方向から
方位制御の情報を与えた。また、このようにして形成さ
れる直方体又は立方体は、溶融固化させた際に粒界を含
まない単結晶でなければならないことと、側壁の影響が
直方体又は立方体の原種子全体に及ぶ必要があるので、
それなりの体積に設計してやらなければならない。具体
的な値については後で述べる。
First, in controlling the orientation, it was confirmed that the orientation perpendicular to the plane of the base can be controlled to a constant orientation by melting and solidifying the film material as described above. Since no information was given on the in-plane orientation, information on lateral orientation control was given by forming a side wall (plane) perpendicular to the substrate plane. The side wall was formed not only on one side but also on four sides perpendicular to each other, that is, a portion surrounded by the side was formed as a rectangular parallelepiped or a cube, and information on azimuth control was given from four directions only on the side. The cuboid or cube thus formed must be a single crystal that does not contain grain boundaries when melted and solidified, and the influence of the side walls must cover the entire cuboid or cubic original seed So
It must be designed to have a reasonable volume. Specific values will be described later.

粒界の位置の制御方法については、直方体又は立方体
の原種子を任意の位置にパターニングすることによって
成し得る。即ち、原種子を任意の2点にパターニングし
たならば、各々から成長した結晶は、2点の丁度中間位
置で衝突し、粒界を形成する。これを例えば間隔がlの
格子点にパターニングしたならば、粒界はやはり各々の
中間位置に形成され、結果として一辺がlの正方形の結
晶が縦横に規則正しく並ぶことになる。本来面方位、面
内方位が完全に一致した結果同士が衝突すると、粒界は
生じないようにも思えるが、実際には基体垂直方向にも
面内方向にも一秒角のずれもなく種結晶を形成したり、
成長させたりするのは困難であり、粒界は生じてしま
う。要は粒界の位置が制御されていて、デバイス作製時
に方位のバラツキに起因するデバイス特性のバラツキが
生じない範囲であれば良いのである。具体的には通常の
フォトリソグラフィー及びエッチング工程で生じるパタ
ーンエッジの「だれ」や、オーバーエッチによる設計値
からのずれ、即ち角度にして数度以内は許容範囲なので
ある。
The method of controlling the position of the grain boundary can be achieved by patterning a rectangular or cubic original seed at an arbitrary position. That is, if the original seed is patterned at any two points, the crystals grown from each collide at exactly the middle position of the two points to form a grain boundary. If this is patterned into, for example, lattice points with an interval of l, the grain boundaries will also be formed at the respective intermediate positions, and as a result, crystals of a square with one side of l will be regularly arranged vertically and horizontally. Although it seems that grain boundaries do not appear when the results where the plane orientation and the in-plane orientation are completely coincident with each other do not seem to occur, the seeds do not actually shift by 1 arc second in the vertical direction or the in-plane direction of the substrate. To form crystals,
It is difficult to grow and grain boundaries are formed. The point is that the position of the grain boundary is controlled, so long as it is within a range that does not cause a variation in device characteristics due to a variation in orientation during device fabrication. More specifically, the "edge" of the pattern edge generated in a normal photolithography and etching process or a deviation from a design value due to overetching, that is, an angle within several degrees is an allowable range.

以上のような考えに基いて形成される種結晶を駆使し
て、絶縁基体上に面方位、面内方位ともに制御された結
晶膜の形成方法について、実施態様例で説明する。
A method of forming a crystal film in which both the plane orientation and the in-plane orientation are controlled on an insulating substrate by making full use of a seed crystal formed based on the above idea will be described in an embodiment.

(実施態様例) まず原種子の形状と体積について述べる。原種子は第
1図(A)に示すように直方体(又は、立方体(a=b
=c))でなければならない。これは1面に対してある
方位は優先的に配向する場合、直方体又は立方体ならば
他の面全てが、その方位の等価方位に対しても優先的に
配向せしめるからである。
(Example of embodiment) First, the shape and volume of an original seed will be described. As shown in FIG. 1 (A), the original seed is a rectangular solid (or a cube (a = b
= C)). This is because, when a certain direction is preferentially oriented with respect to one plane, if the plane is a rectangular parallelepiped or a cubic, all other planes are preferentially oriented with respect to the equivalent direction.

また体積に関しては、先にも述べたように原種子が溶
融固化する際に、その内部に粒界が発生しない程度に小
さく、かつ側面の面積が面内方位を安定的に決定できる
程度に大きいものでなければならない。具体的には第1
図(A)において、原種子のaの値は、a=bとして0.
1μm以上5μm以内が好ましい。より好ましくは0.5μ
m以上2μm以下、最適値は材料や基体の材質によって
異なる。値の最小値は用いられるフォトリソグラフィー
法の精度の限界値、又は下地界面との安定化エネルギー
が方位を制御でき得る最小面積によって決まり、最大値
は、先にも述べたように、固化する際に粒界が生じない
大きさとして実験的に決められた値である。但しこの値
は側面の高さcの値にも関係してくる。
As for the volume, as described above, when the original seed is melted and solidified, it is small enough not to generate a grain boundary therein, and large enough that the area of the side surface can stably determine the in-plane orientation. Must be something. Specifically, the first
In FIG. (A), the value of a of the original seed is 0.
It is preferably 1 μm or more and 5 μm or less. More preferably 0.5μ
m to 2 μm, the optimum value varies depending on the material and the material of the base. The minimum value is determined by the limit value of the accuracy of the photolithography method used or the minimum area where the stabilization energy with the underlying interface can control the orientation, and the maximum value is determined when solidifying as described above. Is a value experimentally determined as a size at which no grain boundary occurs. However, this value also depends on the value of the height c of the side surface.

直方体又は立方体の側面の高さcの値は好ましくは01
μm以上、2μm以下、より好ましくは0.3μm以上、
1μm以下である。最適値は、a,bの大きさや、原種子
の材料によって異なる。値の最小値は側面が面内方位の
決定に影響を及ぼせる最小の値とし、最大値は固化する
際に粒界が生じない大きさとして決められる。
The value of the height c of the side face of the rectangular parallelepiped or cube is preferably 01
μm or more, 2 μm or less, more preferably 0.3 μm or more,
It is 1 μm or less. The optimum value differs depending on the sizes of a and b and the material of the original seed. The minimum value is determined as a minimum value at which the side surface influences the determination of the in-plane orientation, and the maximum value is determined as a size that does not cause a grain boundary when solidifying.

上記原種子の全ての面が絶縁物によって覆われていな
ければならないが、その様子は第1図(B),(C)及
び(D)に示してある。第1図(B),(C)は所謂
「埋め込み型」である。これは予め絶縁物基体1の表面
の一部を正方形又は長方形にパターニングし、エッチン
グすることによって直方体又は立方体の空間を形成して
やり、その中に原種子2を埋め込むタイプのものであっ
て、その上に絶縁膜3が形成される。この場合埋め込ま
れる原種子はその上面が第1図(B)のように絶縁物表
面と同一平面、即ち全面フラットになるような形でも、
第1図(C)のように原種子の上面が絶縁物表面より低
い位置にあるもの、即ち原種子の高さcがエッチングの
深さに比べて小さいものでもかわまない。
All surfaces of the original seed must be covered with an insulator, as shown in FIGS. 1 (B), (C) and (D). FIGS. 1B and 1C show a so-called “embedded type”. This is a type in which a part of the surface of the insulator substrate 1 is patterned in advance into a square or a rectangle and etched to form a rectangular parallelepiped or cubic space, and the original seeds 2 are embedded therein. The insulating film 3 is formed. In this case, the original seed to be embedded has a top surface flush with the surface of the insulator as shown in FIG.
As shown in FIG. 1 (C), the upper surface of the original seed may be lower than the surface of the insulator, that is, the height c of the original seed may be smaller than the etching depth.

一方第1図(D)は「側壁形成型」である。これは絶
縁物基体1、あるいは表面層が絶縁物でできている基体
の上にまず原種子2を直方体にパターニングする。そし
て原種子が酸化物を安定につくれる材料であれば、露出
面を酸化してやればよいし、あるいは、絶縁物をCVD等
で堆積してやればよい。
On the other hand, FIG. 1 (D) shows a “sidewall forming type”. In this method, an original seed 2 is first patterned into a rectangular parallelepiped on an insulator substrate 1 or a substrate whose surface layer is made of an insulator. If the original seed is a material capable of forming an oxide stably, the exposed surface may be oxidized, or an insulator may be deposited by CVD or the like.

なお、いずれの場合も必ずしも壁面の材質が基体1の
材質と一致していなくてもかまわない。例えば上記「埋
め込み型」において、基体に直方体又は立方体の空間を
形成した後、この空間内に絶縁膜を形成し、その中に原
種子2を埋め込み、その上に絶縁膜3を形成することも
可能である。
In any case, the material of the wall surface does not necessarily have to match the material of the base 1. For example, in the above “embedded type”, after forming a rectangular parallelepiped or cubic space in the base, an insulating film is formed in this space, the original seed 2 is buried therein, and the insulating film 3 is formed thereon. It is possible.

第1図(B),(C),(D)ともに原種子の上面を
絶縁物たる絶縁膜3で覆っているが、これは原種子が溶
融した際に凝集を起こしたり、揮発することのないよう
に施すものである。この上面の絶縁膜3は、原種子を酸
化したものでも、CVD等で絶縁物を堆積したものでもよ
い。
1 (B), 1 (C) and 1 (D), the upper surface of the original seed is covered with an insulating film 3 which is an insulating material. This means that when the original seed is melted, aggregation or volatilization occurs. It is not applied. The insulating film 3 on the upper surface may be formed by oxidizing the original seed or by depositing an insulator by CVD or the like.

溶融させる原種子の材料は、Si,Ge,Sn等の半導体元素
や、Au,Ag,Cu,Pt,Pd等の金属、合金、化合物、混合物等
が可能である。
The material of the original seed to be melted can be a semiconductor element such as Si, Ge, Sn, or the like, or a metal, alloy, compound, mixture, or the like such as Au, Ag, Cu, Pt, or Pd.

非核形成面となる絶縁物(基体)は、SiO2,SixNy,SiO
N等が用いられる。上面を覆う絶縁物も同様である。
The insulator (substrate) serving as the non-nucleation surface is made of SiO 2 , Si x N y , SiO
N or the like is used. The same applies to the insulator covering the upper surface.

次に第2図を用いてプロセスフローを説明する。まず
第1図を用いて説明したように絶縁物の表面を有する基
体21の表面に直方体の原種子22を形成し、更に上面(上
面は絶縁膜23で覆う)を含む全ての面を絶縁物で覆う
(第2図(A))。次に基体2を原種子22の融点以上の
温度で加熱する。加熱方法はレーザービームやエレクト
ロンビームなどのエネルギービームを用いるか、もしく
はランプ加熱等の方法を用いる。
Next, a process flow will be described with reference to FIG. First, as described with reference to FIG. 1, a rectangular parallelepiped seed 22 is formed on the surface of a substrate 21 having an insulating surface, and all surfaces including the upper surface (the upper surface is covered with an insulating film 23) are formed of insulating material. (FIG. 2 (A)). Next, the substrate 2 is heated at a temperature equal to or higher than the melting point of the original seed 22. As a heating method, an energy beam such as a laser beam or an electron beam is used, or a method such as lamp heating is used.

基体上の全ての原種子が溶融したら加熱をやめ、溶融
した原種子を固化させる。そして原種子の上面を覆って
いた絶縁物たる絶縁膜23を除去して、面内方位まで制御
された単結晶の種結晶25a及び25bを露出させる(第2図
(B))。
When all the original seeds on the substrate have melted, the heating is stopped and the molten original seeds are solidified. Then, the insulating film 23, which is an insulator, covering the upper surface of the original seed is removed to expose the single crystal seed crystals 25a and 25b whose in-plane orientation is controlled (FIG. 2 (B)).

露出した種結晶25a,25bを選択CVD法で選択成長させ
る。例えばSiを成長させたいのならば、ソースガスとし
て、SiCl4,SiHCl3,SiH2Cl2等のクロロシラン系、SiH4,S
i2H6等のシラン系、SiF4,SiH2F2等のフロロシラン系が
使用できる。この際にエッチング作用のあるHClガス又
はHFガス等を、H2キャリアガスと共に用いることによっ
て成長を行なう。成長温度、圧力はガスの種類や絶縁物
基体の組成によって異なるが、およを800〜1200℃、数T
orr〜250Torrの範囲で行なわれる。成長した結晶26aは
単結晶特有のファセットに囲まれながら成長していき、
隣りの種結晶25bから成長してきた結晶26bと衝突し、2
つの種結晶25a,25bの中央付近で粒界28を形成する(第
2図(C))。
The exposed seed crystals 25a and 25b are selectively grown by a selective CVD method. For example, if you want to grow Si, as a source gas, chlorosilane based SiCl 4 , SiHCl 3 , SiH 2 Cl 2 etc., SiH 4 , S
A silane type such as i 2 H 6 and a fluorosilane type such as SiF 4 and SiH 2 F 2 can be used. At this time, the growth is performed by using an HCl gas or an HF gas having an etching action together with an H 2 carrier gas. The growth temperature and pressure vary depending on the type of gas and the composition of the insulating substrate.
It is performed in the range of orr to 250 Torr. The grown crystal 26a grows while being surrounded by facets unique to single crystals,
When it collides with a crystal 26b grown from the adjacent seed crystal 25b,
A grain boundary 28 is formed near the center of the two seed crystals 25a and 25b (FIG. 2 (C)).

更に成長した結晶上に電子デバイス等に形成したい場
合には、必要に応じて結晶を研摩し、単結晶薄膜27a,27
bを形成すればよい。この場合の粒界の位置28がわかっ
ているので、これを避け、1つの島上でデバイスをつく
れば単結晶上のデバイスと同じか、もしくはそれ以上の
性能を出すことも可能である。
If it is desired to form an electronic device or the like on the grown crystal, the crystal is polished if necessary, and the single crystal thin films 27a, 27a
What is necessary is just to form b. Since the position 28 of the grain boundary in this case is known, it is possible to avoid this, and if a device is formed on one island, the same or higher performance as a device on a single crystal can be obtained.

[実施例] 以下、本発明の実施例について図面を用いて詳細に説
明する。
Examples Hereinafter, examples of the present invention will be described in detail with reference to the drawings.

(第1実施例) 第3図(A)〜(C)及び第2図(A)〜(D)を用
いて本発明第1の実施例を説明する。
First Embodiment A first embodiment of the present invention will be described with reference to FIGS. 3 (A) to 3 (C) and FIGS. 2 (A) to 2 (D).

まず、第3図(A)に示すように、基板31として4イ
ンチSiウェハーを用意し、この基板表面を1μm酸化し
てSiO2層32を形成して基体とした。次にSiO2層32の表面
の一部を通常のフォトプロセスにて正方形にパターニン
グし、正方形部分をSiO2層の途中までRIE(反応性イオ
ンエッチング)でエッチングした。このとき正方形の一
辺の長さ(a=b)が0.8μm、エッチング部の深さc
を0.4μmとした。尚、これと同様の凹部33を縦横とも
間隔l=60μmのマトリックス状に複数個形成した。
First, as shown in FIG. 3 (A), a 4-inch Si wafer was prepared as a substrate 31, and the surface of the substrate was oxidized by 1 μm to form an SiO 2 layer 32, which was used as a substrate. Next, a part of the surface of the SiO 2 layer 32 was patterned into a square by a normal photo process, and the square part was etched by RIE (reactive ion etching) to a part of the SiO 2 layer. At this time, the length of one side of the square (a = b) is 0.8 μm, and the depth c of the etched portion is
Was set to 0.4 μm. A plurality of the same concave portions 33 were formed in a matrix with an interval 1 = 60 μm in both the vertical and horizontal directions.

次に第3図(B)に示すように、この基体上にLPCVD
法を用いて多結晶Si34を0.4μm堆積した。更に多結晶S
i34上に表面が平坦になるようにレジスト35をコーティ
ングした。
Next, as shown in FIG. 3 (B), LPCVD
The polycrystalline Si34 was deposited to a thickness of 0.4 μm by using the method. Further polycrystalline S
A resist 35 was coated on the i34 so that the surface became flat.

次に第3図(C)に示すように、RIEでレジスト35と
多結晶Si34のエッチングレートが同じになる条件(下
記)で両層をSiO2層32の表面が露出するまでエッチバッ
クを行ない、凹部33の中にのみ多結晶Si34aが残るよう
にした。尚、このときのエッチバックの条件は、レジス
トOFPR5000を使用し、RIEの条件として使用ガスC2F6/O2
=80/35(sccm)、圧力50pa、出力2kwで行なった。
Next, as shown in FIG. 3 (C), both layers are etched back by RIE until the surface of the SiO 2 layer 32 is exposed under the condition that the etching rates of the resist 35 and the polycrystalline Si 34 are the same (described below). Then, the polycrystalline Si 34a was left only in the recess 33. Note that the etch-back condition at this time was such that the resist OFPR5000 was used, and the gas used was C 2 F 6 / O 2 as the RIE condition.
= 80/35 (sccm), pressure 50pa, output 2kw.

次に第2図(A)に示すように上記平坦化された表面
に常圧CVDを用いてSiO2層23を0.6μm堆積した。そして
ランプ加熱装置を用いて基板表面側(多結晶Siのある
側)のみから赤外光を照射し、表面の設定温度が1420℃
になるように加熱し、30秒間温度を保持した後に加熱を
止めた。このような加熱方法をとることにより、表面の
多結晶Si22のみが溶融し、基板のSiは溶融しない状態を
つくり得る。
Next, as shown in FIG. 2A, a 0.6 μm SiO 2 layer 23 was deposited on the flattened surface by normal pressure CVD. Using a lamp heating device, infrared light is irradiated only from the substrate surface side (the side with polycrystalline Si), and the set surface temperature is 1420 ° C.
After heating for 30 seconds, the heating was stopped. By employing such a heating method, a state can be created in which only the polycrystalline Si22 on the surface is melted and Si on the substrate is not melted.

次に第2図(B)に示すように、キャップ層として用
いた0.6μmのSiO2層23をバッファーフッ酸により除去
し、単結晶化したSi25a及び25bの表面を露出した。
Next, as shown in FIG. 2 (B), the 0.6 μm SiO 2 layer 23 used as the cap layer was removed with buffered hydrofluoric acid to expose the surfaces of the single-crystallized Si 25a and 25b.

次に第2図(C)に示すように、単結晶化したSi25a,
25bを種結晶として、Si単結晶を選択成長させた。成長
条件はソースガスとしてSiH2Cl2、エッチング用添加ガ
スとしてHCl、キャリアガスとしてH2をそれぞれ0.53,2.
0,100(/min)の割合で混合したガス中に基板を置
き、温度1030℃、圧力80Torr、成長時間100分間で行な
った。成長した結晶26a,26bはそれぞれの種結晶25a,25b
の中間地点で衝突し、粒界28を形成した。外観のファセ
ット形状、ファセットの方向はどの結晶もほぼ同一であ
った。得られた結晶は基板と垂直方向に(100)に配向
しており、X線回折で測定したところ他の方位は観測で
きなかった。また面内方位に関してはECP(Electron Ch
anneling Pattern)で解析したところ、種結晶のパター
ニングされた方向に対して(100)の等価方向から±5
゜以内の回転範囲であった。
Next, as shown in FIG. 2 (C), the single crystallized Si25a,
Using 25b as a seed crystal, a Si single crystal was selectively grown. The growth conditions were SiH 2 Cl 2 as a source gas, HCl as an additive gas for etching, and H 2 as a carrier gas at 0.53 and 2 .
The substrate was placed in a gas mixed at a rate of 0,100 (/ min), the temperature was 1030 ° C., the pressure was 80 Torr, and the growth was performed for 100 minutes. The grown crystals 26a, 26b are seed crystals 25a, 25b, respectively.
And formed a grain boundary 28. The facet shape and facet direction of the appearance were almost the same for all crystals. The obtained crystal was oriented (100) in the direction perpendicular to the substrate, and no other orientation could be observed when measured by X-ray diffraction. Regarding in-plane orientation, ECP (Electron Ch.
When analyzed by an anneling pattern), the patterning direction of the seed crystal was ± 5 from the equivalent direction of (100).
The rotation range was within ゜.

次に、第2図(D)に示すように、このようにして得
られた結晶の上にトランジスタ等の素子を形成するため
に、結晶を平坦化した。これは通常のSiウェハーを研摩
するのと全く同じ工程、即ち砥粒を懸濁させた弱アルカ
リ溶液を用いて、荒研摩、仕上げ研摩の順で、結晶27a,
27bが1μmの厚さになるまで行なった。そしてこの平
坦化された結晶の1個の島上1個のn−MOSトランジス
タを、通常の半導体プロセスを用いて形成したところ、
各々のトランジスタの電気的特性に関するバラツキは殆
どなく、同時に形成したSiウェハー上のn−MOSトラン
ジスタと、電気特性、バラツキともほぼ同一であった。
Next, as shown in FIG. 2 (D), the crystal was planarized in order to form an element such as a transistor on the crystal thus obtained. This is the same process as polishing a normal Si wafer, that is, using a weak alkaline solution in which abrasive grains are suspended, rough polishing and finish polishing are performed in the order of crystals 27a,
This was performed until 27b became 1 μm thick. Then, when one n-MOS transistor on one island of the flattened crystal is formed using a normal semiconductor process,
There was almost no variation in the electrical characteristics of each transistor, and the electrical characteristics and the variations were almost the same as those of the n-MOS transistor on the Si wafer formed at the same time.

(第2実施例) 第4図(A)〜(D)及び第2図(A)〜(D)を用
いて第2実施例を説明する。
Second Embodiment A second embodiment will be described with reference to FIGS. 4 (A) to (D) and FIGS. 2 (A) to (D).

まず、第4図(A)に示すように、4インチ径の溶融
石英基板の基体41上にLPCVD法で多結晶Si42を0.1μm堆
積し、さらにその上にLPCVD法でSi3N4膜43を0.05μm堆
積した。
First, as shown in FIG. 4 (A), 0.1 μm of polycrystalline Si 42 is deposited on a substrate 41 of a 4-inch diameter fused quartz substrate by LPCVD, and a Si 3 N 4 film 43 is further deposited thereon by LPCVD. Was deposited 0.05 μm.

次に第4図(B)に示すように、縦横1×1μm2の島
状領域の多結晶領域42a及びSi3N4膜43aを50μm間隔に
パターニングし、他の部分のSi3N4膜43と多結晶Si膜42
を全てRIEによりエッチングした。
Next, as shown in FIG. 4 (B), the polycrystalline region 42a and the Si 3 N 4 film 43a of the 1 × 1 μm 2 vertical and horizontal island regions are patterned at 50 μm intervals, and the other portions of the Si 3 N 4 film are formed. 43 and polycrystalline Si film 42
Were all etched by RIE.

次に、第4図(C)に示すように、島状に分離された
多結晶Si42aを、Si3N4膜43aのキャップがついたまま0.1
μm酸化した。基板上方から見て正方形の多結晶Si42a
の周辺部分のみが酸化され、多結晶Si42aはSiO2の壁44
と、 Si3N4膜43aのキャップと、下地の溶融石英基板41とに
囲まれる形となった。
Next, while as shown in FIG. 4 (C), a polycrystalline Si42a isolated like islands, with the cap of the Si 3 N 4 film 43a 0.1
μm was oxidized. Square polycrystalline Si42a seen from above the substrate
Only the peripheral portion of the oxidation, the wall 44 of polycrystalline Si42a is SiO 2
Thus, the shape was surrounded by the cap of the Si 3 N 4 film 43a and the underlying fused quartz substrate 41.

次にこの状態のまま、ラップ加熱装置を用いて、基板
の上下両側から赤外光を照射し、設定温度を1500℃で60
秒間加熱した。溶融石英基板の基体41は赤外光を殆ど吸
収しないので、基板自体の温度は400℃程度までしか上
昇しないが、赤外光を多く吸収するSi膜42aは融点を超
えて溶融した。
Next, in this state, infrared light is irradiated from both the upper and lower sides of the substrate using a lap heating device, and the set temperature is set at 1500 ° C for 60 hours.
Heated for seconds. Since the substrate 41 of the fused quartz substrate hardly absorbs infrared light, the temperature of the substrate itself rises only up to about 400 ° C., but the Si film 42a, which absorbs a large amount of infrared light, has melted beyond its melting point.

次に、第4図(D)に示すように、ランプ加熱装置を
OFF状態にし溶融したSiが固化して単結晶となったとこ
ろで、キャップのSi3N4層43aを熱リン酸(H3PO4,300
℃)を用いてエッチングした。そして、バッファードフ
ッ酸を用いて、単結晶Si45を側壁にあるSiO244をエッチ
ングした。
Next, as shown in FIG.
When the molten Si was turned off and solidified into a single crystal, the cap Si 3 N 4 layer 43a was heated with hot phosphoric acid (H 3 PO 4 , 300
C.). Then, the SiO 2 44 on the side wall of the single crystal Si 45 was etched using buffered hydrofluoric acid.

その後は、第2図(C)〜(D)に示すように、第1
実施例の工程と同様に、単結晶化したSi45を種結晶とし
て、Si単結晶を選択成長させた。成長条件は、次のとう
りであった。
Thereafter, as shown in FIGS. 2 (C) to (D), the first
In the same manner as in the steps of the example, a single crystal of Si was selectively grown using single crystallized Si45 as a seed crystal. The growth conditions were as follows.

SiH2Cl2:HCl:H2=0.53:1.6:100(/min)、1030℃,8
00Torr、75分間 得られた結晶は第1実施例の方法で得られたものと同様
に方位が制御されており、この結晶上に形成したn−MO
Sトランジスタも第1実施例で作成したトランジスタと
同じ特性だった。
SiH 2 Cl 2 : HCl: H 2 = 0.53: 1.6: 100 (/ min), 1030 ° C, 8
The orientation of the crystal obtained at 75 Torr for 75 minutes is controlled similarly to that obtained by the method of the first embodiment, and the n-MO
The S transistor also had the same characteristics as the transistor made in the first embodiment.

(第3実施例) 第1実施例と同じ工程で多結晶Siをパターニングし、
第2図(A)の状態とした。
(Third Embodiment) Polycrystalline Si is patterned in the same process as the first embodiment,
The state shown in FIG.

次にArイオンレーザーの5145Åの波長を用いて、これ
を多結晶Si24に照射し、溶融した。レーザー出力は5W
で、ビーム径0.5mmとし、20mm/秒の速さでスキャンし
た。これにより固化したSiは単結晶となり、これを種結
晶として第1実施例と同じ条件で単結晶Siを成長させ
た。得られた結晶は、第1実施例の方法で得られたもの
と同様に方位が制御されており、この結晶上に形成した
n−MOSトランジスタも第1実施例で作成したトランジ
スタと同じ特性だった。
Next, using a 5145 ° wavelength of an Ar ion laser, this was irradiated to polycrystalline Si24 and melted. Laser output is 5W
The beam diameter was 0.5 mm, and scanning was performed at a speed of 20 mm / sec. The solidified Si became a single crystal, and the single crystal was grown under the same conditions as in the first embodiment using this as a seed crystal. The orientation of the obtained crystal is controlled similarly to that obtained by the method of the first embodiment, and the n-MOS transistor formed on this crystal has the same characteristics as the transistor formed in the first embodiment. Was.

(第4実施例) 第1実施例と同じ工程で原種子となる材料をパターニ
ングし、第2図(A)の状態とした。但し原種子の材料
は多結晶Siでなく、多結晶のGeとした。多結晶のGeは蒸
着法により形成した。Geの融点は937℃とSiに比べ十分
に低いので通常のシリコンプロセスで用いられるような
アニール炉の中で1000℃の設定温度で20分間アニールし
溶融した。
(Fourth Example) In the same process as in the first example, the material serving as the original seed was patterned to obtain the state shown in FIG. 2 (A). However, the material of the original seed was not polycrystalline Si but polycrystalline Ge. Polycrystalline Ge was formed by an evaporation method. Since the melting point of Ge is 937 ° C., which is sufficiently lower than that of Si, it was annealed and melted at a set temperature of 1000 ° C. for 20 minutes in an annealing furnace used in a normal silicon process.

取り出された単結晶化したGeを種結晶として、Siの単
結晶を選択成長させた。この結晶もSiを種結晶とした場
合と同様に、基体の垂直方向に(100)配向しており、
面内方位も、種結晶形成領域の直方体の各面方向に沿っ
て(100)と等価の面を形成していた。
A single crystal of Si was selectively grown using the extracted single-crystallized Ge as a seed crystal. This crystal is also (100) oriented in the vertical direction of the substrate, similar to the case where Si is used as a seed crystal.
The in-plane orientation also formed a plane equivalent to (100) along each plane direction of the rectangular parallelepiped in the seed crystal formation region.

(第5実施例) まず、第5図(A)に示すように、第1実施例も同様
に基体51表面凹部に埋め込まれた多結晶Siをランプ加熱
で溶融し、方位の制御された単結晶種55を形成した。但
し基体51はSiウェハでなく溶融石英基板を用いた。
(Fifth Embodiment) First, as shown in FIG. 5 (A), in the first embodiment, similarly, polycrystalline Si embedded in a concave portion on the surface of a substrate 51 is melted by lamp heating, and a single crystal having a controlled orientation is similarly formed. Crystal seed 55 was formed. However, the substrate 51 was not a Si wafer but a fused quartz substrate.

次に第5図(B)に示すように、基体表面にLPCVDを
用いて、多結晶Si56を0.1μm堆積し後にSiイオンをイ
オン注入して、堆積した多結晶をSiを非晶質化した。こ
のときの注入条件は、加速電圧60kv、ドーズ量1×1015
cm2だった。この条件は、多結晶Siと溶融石英基板との
界面よりも少しSi膜側に投影飛程がくるようにしてあ
る。
Next, as shown in FIG. 5 (B), 0.1 μm of polycrystalline Si56 was deposited on the surface of the substrate by LPCVD, and then Si ions were ion-implanted to convert the deposited polycrystal into amorphous Si. . The implantation conditions at this time were as follows: acceleration voltage 60 kv, dose amount 1 × 10 15
It was cm 2. This condition is such that the projection range is slightly closer to the Si film side than the interface between the polycrystalline Si and the fused quartz substrate.

次に、第5図(C)に示すように、基板をN2雰囲気中
のアニール炉中で600℃、50時間のアニールを行なっ
た。非晶質Si膜56、は単結晶の種結晶55を起点として、
固相で結晶57が成長した。その結果、方位が(100)に
揃った結晶膜が得られた。
Next, as shown in FIG. 5C, the substrate was annealed at 600 ° C. for 50 hours in an annealing furnace in an N 2 atmosphere. The amorphous Si film 56 has a single crystal seed crystal 55 as a starting point.
Crystal 57 grew in the solid phase. As a result, a crystal film in which the orientation was aligned to (100) was obtained.

[発明の効果] 以上説明したように、本発明によれば全ての面が絶縁
物と接している直方体又は立方体で、かつ溶融固化した
際に単結晶になるような原種子を溶融固化させることに
よって、原種子は非単結晶から面方位、面内方位ともほ
ぼ揃った単結晶へと変化する。そしてこの単結晶を種結
晶として半導体材料等を選択成長させることにより、粒
界の位置が制御され、かつ面方位、面内方位も揃ったSO
Iが形成できる。
[Effects of the Invention] As described above, according to the present invention, an original seed that is a rectangular parallelepiped or a cubic in which all surfaces are in contact with an insulator and becomes a single crystal when melted and solidified is melted and solidified. As a result, the original seed changes from a non-single crystal to a single crystal having substantially the same plane orientation and in-plane orientation. By selectively growing a semiconductor material or the like using this single crystal as a seed crystal, the position of the grain boundary is controlled, and the plane orientation and the in-plane orientation are uniform.
I can form.

本発明によれば、SOIデバイスにおける特性のバラツ
キの原因となる粒界の位置(数)、方位を完全に制御す
ることができ、均一性の高い素子を形成し得る効果があ
る。
ADVANTAGE OF THE INVENTION According to this invention, the position (number) and orientation of the grain boundary which causes the dispersion | variation of the characteristic in SOI device can be controlled completely, and there exists an effect which can form an element with high uniformity.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)は、本発明の結晶の形成方法の一実施例態
様例における原種子の形状の説明図、第1図(B)〜
(D)は原種子及び絶縁物基板の形状を説明するための
断面図である。 第2図(A)〜(D)は、本発明の結晶の形成方法の一
実施態様例の製造工程を示す工程図である。 第3図(A)〜(C)、第4図(A)〜(D)、第5図
(A)〜(C)は本発明の結晶形成方法の実施例の製造
工程を示す工程図である。 1,21,41,51……基体、2,22,34a,42a……原種子、3,23…
…絶縁膜、25a,25b,45,55……種結晶、26a,26b……成長
した単結晶、27a,27b……平坦化された単結晶、28……
粒界、31……基板、32……SiO2層、33……凹部、34、4
2、42a,56……多結晶Si、35……レジスト、43、43a……
Si3N4膜、44……Si2の壁、57……結晶。
FIG. 1 (A) is an explanatory view of the shape of an original seed in an embodiment of an embodiment of the method for forming a crystal of the present invention, and FIGS. 1 (B) to 1 (B).
(D) is a sectional view for explaining the shape of the original seed and the insulator substrate. 2 (A) to 2 (D) are process diagrams showing the manufacturing process of one embodiment of the method for forming a crystal of the present invention. 3 (A) to 3 (C), 4 (A) to 4 (D), and 5 (A) to 5 (C) are process diagrams showing manufacturing steps of an embodiment of the crystal forming method of the present invention. is there. 1,21,41,51 …… Base, 2,22,34a, 42a …… Original seed, 3,23…
... insulating film, 25a, 25b, 45, 55 ... seed crystal, 26a, 26b ... grown single crystal, 27a, 27b ... flattened single crystal, 28 ...
Grain boundary, 31 ...... substrate, 32 ...... SiO 2 layer, 33 ...... recess, 34,4
2, 42a, 56 ... polycrystalline Si, 35 ... resist, 43, 43a ...
The Si 3 N 4 film, 44 ...... Si 2 walls, 57 ...... crystals.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/205 H01L 21/84 H01L 27/12 C30B 25/18 C23C 16/52──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/205 H01L 21/84 H01L 27/12 C30B 25/18 C23C 16/52

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】核形成密度の小さな表面を有する基体面上
もしくは該基体に形成された凹部に、全ての面が絶縁物
と接触して囲まれている直方体形状又は立方体形状の原
種子を配し、該原種子を溶融させた後再び固化させるこ
とで面方位及び面内方位の制御された単結晶とし、該単
結晶を覆う絶縁物の少なくとも一部を除去することによ
って単結晶面を露出させ、露出した単結晶を種結晶と
し、結晶成長処理を施すことにより、該種結晶を起点と
して単結晶を選択的に成長させる結晶の形成方法。
1. A cubic or cubic original seed, all surfaces of which are in contact with an insulator and are surrounded on a surface of a substrate having a surface with a low nucleation density or in a recess formed in the substrate. Then, the original seed is melted and then solidified again to form a single crystal with a controlled plane orientation and in-plane orientation, and the single crystal surface is exposed by removing at least a part of an insulator covering the single crystal. A method for forming a crystal in which the exposed single crystal is used as a seed crystal and a crystal growth process is performed to selectively grow the single crystal starting from the seed crystal.
JP30713090A 1990-11-15 1990-11-15 Crystal formation method Expired - Fee Related JP2840434B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP30713090A JP2840434B2 (en) 1990-11-15 1990-11-15 Crystal formation method
CA002055400A CA2055400C (en) 1990-11-15 1991-11-14 Method of forming crystal
DE69126949T DE69126949T2 (en) 1990-11-15 1991-11-14 Process for producing a single-crystal layer
EP91119447A EP0486019B1 (en) 1990-11-15 1991-11-14 Method for forming single crystal layer
US08/552,439 US5580381A (en) 1990-11-15 1995-11-03 Method of forming crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30713090A JP2840434B2 (en) 1990-11-15 1990-11-15 Crystal formation method

Publications (2)

Publication Number Publication Date
JPH04180219A JPH04180219A (en) 1992-06-26
JP2840434B2 true JP2840434B2 (en) 1998-12-24

Family

ID=17965393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30713090A Expired - Fee Related JP2840434B2 (en) 1990-11-15 1990-11-15 Crystal formation method

Country Status (1)

Country Link
JP (1) JP2840434B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW295703B (en) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US5895933A (en) * 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP2791858B2 (en) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP2860869B2 (en) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP3221473B2 (en) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3989761B2 (en) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 Semiconductor display device
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device

Also Published As

Publication number Publication date
JPH04180219A (en) 1992-06-26

Similar Documents

Publication Publication Date Title
US5281283A (en) Group III-V compound crystal article using selective epitaxial growth
US5580381A (en) Method of forming crystal
JP2840434B2 (en) Crystal formation method
AU623861B2 (en) Crystal article, method for producing the same and semiconductor device utilizing the same
US5363793A (en) Method for forming crystals
US5320907A (en) Crystal article and method for forming same
JP2670453B2 (en) Crystal formation method
EP0284437A2 (en) III - V Group compound crystal article and process for producing the same
US5118365A (en) Ii-iv group compound crystal article and process for producing same
US5254211A (en) Method for forming crystals
JP2786534B2 (en) Crystal formation method
JPH01132116A (en) Crystal product, preparation thereof, and semiconductor device prepared thereby
JP2659745B2 (en) III-Group V compound crystal article and method of forming the same
JP2756320B2 (en) Crystal formation method
JP2592834B2 (en) Crystal article and method for forming the same
EP0284434A2 (en) Method of forming crystals
EP0365166B1 (en) Crystal article and method for forming same
JPH0324719A (en) Forming method of single crystal film and crystal products
JPH04219395A (en) Formation of crystal
JP2659746B2 (en) Group II-VI compound crystal article and method of forming the same
JPH03292723A (en) Manufacture of silicon singe crystal thin film
EP0455981A1 (en) Method of forming crystals
JP2592832B2 (en) Crystal formation method
JPH01723A (en) 3-Group V compound crystal article and method for forming the same
JPH04219392A (en) Formation of crystal

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees