JP2837473B2 - シリコン薄膜トランジスタ - Google Patents
シリコン薄膜トランジスタInfo
- Publication number
- JP2837473B2 JP2837473B2 JP30434589A JP30434589A JP2837473B2 JP 2837473 B2 JP2837473 B2 JP 2837473B2 JP 30434589 A JP30434589 A JP 30434589A JP 30434589 A JP30434589 A JP 30434589A JP 2837473 B2 JP2837473 B2 JP 2837473B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tft
- polycrystalline silicon
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 12
- 229910052710 silicon Inorganic materials 0.000 title claims description 12
- 239000010703 silicon Substances 0.000 title claims description 12
- 239000010409 thin film Substances 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 32
- 239000000758 substrate Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタに係り、特にイオン注入法
を用いずに作製可能なシリコン薄膜トランジスタに関す
る。
を用いずに作製可能なシリコン薄膜トランジスタに関す
る。
近年、液晶やイメージ・センサ等の平面ディスプレイ
装置のスイッチング回路等に有用な素子として、大面積
化の可能な方法で透明基板上に形成出来る薄膜トランジ
スタ（以下TFTという）の研究が進んでいる。
装置のスイッチング回路等に有用な素子として、大面積
化の可能な方法で透明基板上に形成出来る薄膜トランジ
スタ（以下TFTという）の研究が進んでいる。
透明基板、例えばガラス基板上にTFTを作りつける場
合、TFTの作製工程のすべてをガラス基板の軟化点温度
より低い温度で行う必要がある。そのため透明基板とし
て高温に耐える石英基板を用いていたが、高価な石英基
板を用いずに、特性的にもすぐれたTFTとして多結晶シ
リコン膜を活性層として用い、イオン注入法によって低
温で不純物を注入・拡散して、ソース・ドレイン領域を
形成する多結晶シリコンTFTが一般的に用いられている
（例えば応用物理第56巻第10号pp1371（123）〜pp1378
（130）参照）。
合、TFTの作製工程のすべてをガラス基板の軟化点温度
より低い温度で行う必要がある。そのため透明基板とし
て高温に耐える石英基板を用いていたが、高価な石英基
板を用いずに、特性的にもすぐれたTFTとして多結晶シ
リコン膜を活性層として用い、イオン注入法によって低
温で不純物を注入・拡散して、ソース・ドレイン領域を
形成する多結晶シリコンTFTが一般的に用いられている
（例えば応用物理第56巻第10号pp1371（123）〜pp1378
（130）参照）。
ところがこれらの低温形成可能な多結晶シリコンTFT
を用いた装置の大型化に伴い、当然TFT素子を含む基板
の大面積化が不可欠となる。
を用いた装置の大型化に伴い、当然TFT素子を含む基板
の大面積化が不可欠となる。
この場合、不純物のイオン注入装置の大型化が大変困
難であるという問題がある。またイオン注入装置は設備
投資の面でも高価なものであり、素子のコストアップの
一因になっている。
難であるという問題がある。またイオン注入装置は設備
投資の面でも高価なものであり、素子のコストアップの
一因になっている。
従って本発明の目的はイオン注入法を用いずにガラス
基板上に低温プロセスで作製できるTFTを提供するもの
である。
基板上に低温プロセスで作製できるTFTを提供するもの
である。
上記目的を達成するため、本発明者は鋭意研究の結
果、ゲルマニウム層への不純物拡散が低温で行われるこ
とに着目し、多結晶シリコン膜を活性層として用い、こ
の多結晶シリコン層上に、不純物拡散手段により不純物
が内部に存在する多結晶ゲルマニウム層から構成される
ソース・ドレイン領域を直接形成したシリコンTFTを開
発した。
果、ゲルマニウム層への不純物拡散が低温で行われるこ
とに着目し、多結晶シリコン膜を活性層として用い、こ
の多結晶シリコン層上に、不純物拡散手段により不純物
が内部に存在する多結晶ゲルマニウム層から構成される
ソース・ドレイン領域を直接形成したシリコンTFTを開
発した。
本発明の一実施例を第１図、第２図を用い、Ｐ−MOS
シリコンTFTの例について説明する。
シリコンTFTの例について説明する。
第１図（ａ）は本発明のＰ−MOSシリコンTFTの断面構
造図、第１図（ｂ）はチャネル部Ａの拡大図、第２図は
本発明のシリコンTFTの製造工程説明図である。
造図、第１図（ｂ）はチャネル部Ａの拡大図、第２図は
本発明のシリコンTFTの製造工程説明図である。
図中、１はガラス基板、２は多結晶シリコン膜、３、
３′は多結晶ゲルマニウム膜、４はゲート酸化膜、５は
多結晶シリコンから成るゲート電極、７はアルミニウム
配線層、８はパッシベーション膜を示す。
３′は多結晶ゲルマニウム膜、４はゲート酸化膜、５は
多結晶シリコンから成るゲート電極、７はアルミニウム
配線層、８はパッシベーション膜を示す。
第１図では、例えばSiO2膜から成るゲート酸化膜４下
の多結晶シリコン層（第１図（ｂ）のＡ部分）がチャネ
ルを形成する活性層であり、P+型多結晶ゲルマニウム膜
３′がソース・ドレイン領域として作用する。
の多結晶シリコン層（第１図（ｂ）のＡ部分）がチャネ
ルを形成する活性層であり、P+型多結晶ゲルマニウム膜
３′がソース・ドレイン領域として作用する。
次に第２図を参照しつつ、本発明のTFTの製造方法を
説明する。
説明する。
（１） 例えばコーニング社のコーニング7059（商品
名）から成るガラス基板１上に、減圧CVD法によって多
結晶シリコン膜２を例えば約500Å成膜する。この場合
の成膜条件は次の通りである。（第２図（ａ）参照）。
名）から成るガラス基板１上に、減圧CVD法によって多
結晶シリコン膜２を例えば約500Å成膜する。この場合
の成膜条件は次の通りである。（第２図（ａ）参照）。
25％ SiH4/He流量:500SCCM He流量 :1SLM 圧力 :0.3Torr 基板温度 :570℃ （２） 成膜した多結晶シリコン膜２上に減圧CVD法で
多結晶ゲルマニウム膜３を成膜する。成膜条件は次の通
りである。
多結晶ゲルマニウム膜３を成膜する。成膜条件は次の通
りである。
５％ GeH4/He流量:500SCCM He流量 :1SLM 圧力 :0.3Torr 基板温度 :530℃ 多結晶ゲルマニウム膜３の成膜後エッチングを行い、
多結晶シリコンのチャネル部Ａを開口する（第２図
（ｂ）参照）。
多結晶シリコンのチャネル部Ａを開口する（第２図
（ｂ）参照）。
（３） この基板を例えば約600℃の低温で約20時間窒
素雰囲気中でアニールして多結晶シリコン膜２と多結晶
ゲルマニウム膜３の境界部に合金層２′を形成する。
素雰囲気中でアニールして多結晶シリコン膜２と多結晶
ゲルマニウム膜３の境界部に合金層２′を形成する。
（４） アニール後の基板全体に、例えばスパッタ法で
SiO2膜を例えば約2000Åの厚さに形成し、次に多結晶シ
リコン膜を約500〜1000Åの厚さに形成後、ゲート電極
部分以外を選択的に除去して、ゲート酸化膜４、多結晶
シリコンから成るゲート電極５を形成する（第２図
（ｃ）参照。） （５） 次に基板全体に約50〜500Åの厚さのインジウ
ム（In）層10を蒸着し、500℃で30分間窒素雰囲気中で
加熱し、多結晶ゲルマニウム層をP+型領域３′とする。
この場合Inは多結晶シリコンから成るゲート電極５にも
多少吸収されるが、ゲート酸化膜の存在により、活性層
となる多結晶シリコン層部分（Ａ）までは影響しない
（第２図（ｄ）参照）。
SiO2膜を例えば約2000Åの厚さに形成し、次に多結晶シ
リコン膜を約500〜1000Åの厚さに形成後、ゲート電極
部分以外を選択的に除去して、ゲート酸化膜４、多結晶
シリコンから成るゲート電極５を形成する（第２図
（ｃ）参照。） （５） 次に基板全体に約50〜500Åの厚さのインジウ
ム（In）層10を蒸着し、500℃で30分間窒素雰囲気中で
加熱し、多結晶ゲルマニウム層をP+型領域３′とする。
この場合Inは多結晶シリコンから成るゲート電極５にも
多少吸収されるが、ゲート酸化膜の存在により、活性層
となる多結晶シリコン層部分（Ａ）までは影響しない
（第２図（ｄ）参照）。
（６） SiO2膜６をCVD法で約3000Åの厚さに成膜して
層間絶縁膜とし、ソース・ドレイン領域上にコンタクト
窓を開口後、Al配線層７を形成する。最後にパッシベー
ション膜８を被覆して第１図（ａ）の如きTFTを完成す
る。
層間絶縁膜とし、ソース・ドレイン領域上にコンタクト
窓を開口後、Al配線層７を形成する。最後にパッシベー
ション膜８を被覆して第１図（ａ）の如きTFTを完成す
る。
このＰ−MOSシリコンTFTの特性は次の通りであった。
ゲート幅（Ｗ）:100μｍ、ゲート長（Ｌ）:10μｍの素
子で、 ホール移動度:3cm2/V・sec。
子で、 ホール移動度:3cm2/V・sec。
ドレイン電流:10μＡ しきい値電圧:7V リーク電流 :100pA なお、上記実施例においては多結晶シリコン膜２や多
結晶ゲルマニウム膜３を減圧CVD法で形成した例につい
て述べたが、本発明は低温でガラス基板上に形成できる
ものであれば、これに限られず、例えば蒸着法、スパッ
タ法等他の成膜法も用いることができる。
結晶ゲルマニウム膜３を減圧CVD法で形成した例につい
て述べたが、本発明は低温でガラス基板上に形成できる
ものであれば、これに限られず、例えば蒸着法、スパッ
タ法等他の成膜法も用いることができる。
また上記実施例では、例えばｐ型不純物としてInを用
いたＰ−MOSシリコンTFTについて説明したが、本発明は
Ｐ−MOSシリコンTFTに限定されず、ｎ−MOSシリコンTFT
を作製する場合は例えばｎ型不純物としてアンチモン
（As）を用いて同様に低温プロセスで作製出来ることは
云うまでもない。
いたＰ−MOSシリコンTFTについて説明したが、本発明は
Ｐ−MOSシリコンTFTに限定されず、ｎ−MOSシリコンTFT
を作製する場合は例えばｎ型不純物としてアンチモン
（As）を用いて同様に低温プロセスで作製出来ることは
云うまでもない。
本発明の如く構成することによって、ガラス基板の如
き低軟化点を有する透明基板上に低温プロセスでTFTを
作製できるとともに、高価な設備を必要とするイオン注
入法を用いることなく高移動度のTFTを作製することが
できる。従って、大面積化した特性のよいTFTの製造コ
ストが大幅に節減出来た。
き低軟化点を有する透明基板上に低温プロセスでTFTを
作製できるとともに、高価な設備を必要とするイオン注
入法を用いることなく高移動度のTFTを作製することが
できる。従って、大面積化した特性のよいTFTの製造コ
ストが大幅に節減出来た。
第１図は本発明の一実施例であるＰ−MOSシリコンTFTの
断面構造図、 第２図は本発明のTFTの製造工程説明図である。 １……ガラス基板、 ２……多結晶シリコン膜、 ２−Ａ……チャネル部、 ３……多結晶ゲルマニウム膜、 ３′……n+型ゲルマニウム層、 ４……ゲート酸化膜、 ５……ゲート電極、 ６……層間絶縁膜、 ７……Al配線層、 ８……パッシベーション膜。
断面構造図、 第２図は本発明のTFTの製造工程説明図である。 １……ガラス基板、 ２……多結晶シリコン膜、 ２−Ａ……チャネル部、 ３……多結晶ゲルマニウム膜、 ３′……n+型ゲルマニウム層、 ４……ゲート酸化膜、 ５……ゲート電極、 ６……層間絶縁膜、 ７……Al配線層、 ８……パッシベーション膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786
Claims (1)
- 【請求項１】活性層が多結晶シリコン層から成り、この
多結晶シリコン層上に、不純物拡散手段により不純物が
内部に存在する多結晶ゲルマニウム層から構成されるソ
ース・ドレイン領域を直接形成したことを特徴とするシ
リコン薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30434589A JP2837473B2 (ja) | 1989-11-22 | 1989-11-22 | シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30434589A JP2837473B2 (ja) | 1989-11-22 | 1989-11-22 | シリコン薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165067A JPH03165067A (ja) | 1991-07-17 |
| JP2837473B2 true JP2837473B2 (ja) | 1998-12-16 |
Family
ID=17931896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30434589A Expired - Fee Related JP2837473B2 (ja) | 1989-11-22 | 1989-11-22 | シリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2837473B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2616741B2 (ja) * | 1995-04-27 | 1997-06-04 | 日本電気株式会社 | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 |
-
1989
- 1989-11-22 JP JP30434589A patent/JP2837473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165067A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US20030030108A1 (en) | Thin film transistor and method for manufacturing the same | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3134910B2 (ja) | 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 | |
| JPS62219574A (ja) | 半導体装置 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPH05175230A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP2705550B2 (ja) | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63300566A (ja) | 薄膜トランジスタの製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |