JP2831006B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2831006B2 JP2831006B2 JP63276648A JP27664888A JP2831006B2 JP 2831006 B2 JP2831006 B2 JP 2831006B2 JP 63276648 A JP63276648 A JP 63276648A JP 27664888 A JP27664888 A JP 27664888A JP 2831006 B2 JP2831006 B2 JP 2831006B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline
- semiconductor thin
- film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 30
- 230000007547 defect Effects 0.000 claims description 15
- 239000012298 atmosphere Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000007790 solid phase Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 59
- 230000003647 oxidation Effects 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 238000000137 annealing Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 235000007575 Calluna vulgaris Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタの製造方法に関し、特
に、多結晶半導体薄膜を用いた薄膜トランジスタの製造
に適用して有効なものである。
に、多結晶半導体薄膜を用いた薄膜トランジスタの製造
に適用して有効なものである。
本発明は、薄膜トランジスタの製造方法において、結
晶粒を含まない非晶質半導体薄膜を形成し、上記非晶質
半導体薄膜低温で固相成長させることにより多結晶半導
体薄膜を形成し、上記多結晶半導体薄膜を不活性ガス雰
囲気中で熱処理することにより上記多結晶半導体薄膜中
の結晶欠陥を除去し、次いで上記多結晶半導体薄膜を熱
酸化することにより上記多結晶半導体薄膜上にゲート酸
化膜を形成することによって、多結晶半導体薄膜とゲー
ト酸化膜との界面を平坦化することができるようにした
ものである。
晶粒を含まない非晶質半導体薄膜を形成し、上記非晶質
半導体薄膜低温で固相成長させることにより多結晶半導
体薄膜を形成し、上記多結晶半導体薄膜を不活性ガス雰
囲気中で熱処理することにより上記多結晶半導体薄膜中
の結晶欠陥を除去し、次いで上記多結晶半導体薄膜を熱
酸化することにより上記多結晶半導体薄膜上にゲート酸
化膜を形成することによって、多結晶半導体薄膜とゲー
ト酸化膜との界面を平坦化することができるようにした
ものである。
薄膜トランジスタ（TFT）は、例えばアクティブ・マ
トリクス方式の液晶ディスプレイの画素スイッチング素
子として用いられる。このTFTの活性層を多結晶シリコ
ン（Si）薄膜により構成した多結晶Si TFTは、活性層
を非晶質Si（ａ−Si）薄膜により構成したａ−Si TFT
に比べてより高性能であることは良く知られている。特
に、活性層を数百Å程度の超薄膜の多結晶Siにより構成
した多結晶Si TFT（以下、超薄膜多結晶Si TFTとい
う）は極めて高性能である。
トリクス方式の液晶ディスプレイの画素スイッチング素
子として用いられる。このTFTの活性層を多結晶シリコ
ン（Si）薄膜により構成した多結晶Si TFTは、活性層
を非晶質Si（ａ−Si）薄膜により構成したａ−Si TFT
に比べてより高性能であることは良く知られている。特
に、活性層を数百Å程度の超薄膜の多結晶Siにより構成
した多結晶Si TFT（以下、超薄膜多結晶Si TFTとい
う）は極めて高性能である。
従来、この超薄膜多結晶Si TFTは、例えば次のよう
な方法により製造されている。すなわち、まず石英ガラ
ス基板上に例えば膜厚800Å程度の多結晶Si薄膜を低圧C
VD法により全面に形成する。次に、この多結晶Si薄膜を
例えばSiのイオン注入により非晶質化して非晶質Si薄膜
を形成する。次に、例えば窒素（N2）雰囲気中において
600℃程度の低温で例えば60時間程度熱処理（アニー
ル）を行うことにより、この非晶質Si薄膜を固相成長さ
せる。これによって、結晶粒径の大きい多結晶Si薄膜が
形成される。この後、この多結晶Si薄膜をエッチングに
より所定形状にパターンニングして島状化する。第６図
Ａはこの状態を示し、石英ガラス基板101上に島状の多
結晶Si薄膜102が形成されている。次に、この多結晶Si
薄膜102を例えば酸素（O2）雰囲気中において1000℃で4
0分間熱酸化することにより、第６図Ｂに示すように、
この多結晶Si薄膜102上にSiO2膜から成るゲート酸化膜1
03を形成するとともに、多結晶Si薄膜102を例えば膜厚2
00〜300Å程度に超薄膜化する。この後、ゲート電極、
ソース領域及びドレイン領域、電極等の形成工程を経
て、目的とする超薄膜多結晶Si TFTを完成させる。
な方法により製造されている。すなわち、まず石英ガラ
ス基板上に例えば膜厚800Å程度の多結晶Si薄膜を低圧C
VD法により全面に形成する。次に、この多結晶Si薄膜を
例えばSiのイオン注入により非晶質化して非晶質Si薄膜
を形成する。次に、例えば窒素（N2）雰囲気中において
600℃程度の低温で例えば60時間程度熱処理（アニー
ル）を行うことにより、この非晶質Si薄膜を固相成長さ
せる。これによって、結晶粒径の大きい多結晶Si薄膜が
形成される。この後、この多結晶Si薄膜をエッチングに
より所定形状にパターンニングして島状化する。第６図
Ａはこの状態を示し、石英ガラス基板101上に島状の多
結晶Si薄膜102が形成されている。次に、この多結晶Si
薄膜102を例えば酸素（O2）雰囲気中において1000℃で4
0分間熱酸化することにより、第６図Ｂに示すように、
この多結晶Si薄膜102上にSiO2膜から成るゲート酸化膜1
03を形成するとともに、多結晶Si薄膜102を例えば膜厚2
00〜300Å程度に超薄膜化する。この後、ゲート電極、
ソース領域及びドレイン領域、電極等の形成工程を経
て、目的とする超薄膜多結晶Si TFTを完成させる。
なお、絶縁基板上の薄膜半導体層に熱処理を施してあ
らがじめ結晶粒径を均一にした後、この薄膜半導体層に
レーザーを照射して溶融し、これを冷却固化してなる薄
膜単結晶を用いてTFTを製造する方法が知られている
（特開昭61−78120号公報）。
らがじめ結晶粒径を均一にした後、この薄膜半導体層に
レーザーを照射して溶融し、これを冷却固化してなる薄
膜単結晶を用いてTFTを製造する方法が知られている
（特開昭61−78120号公報）。
上述の従来の超薄膜多結晶Si TFTの製造方法におい
ては、ゲート酸化膜103を形成するための熱酸化前にお
ける多結晶Si薄膜102中の結晶粒界や結晶粒102aの内部
に微少な結晶欠陥（転位等）が多く存在するため、熱酸
化の際にこれらの結晶欠陥の所が他の部分に比べて速く
酸化されやすい。この以上酸化のために、第７図に示す
ように、多結晶Si薄膜102とゲート酸化膜103との界面の
平坦性はかなり悪くなってしまう。この結果、ゲート酸
化膜103の耐圧が低い、しきい値電圧が高い、ゲート電
圧スイング（ドレイン電流を10倍変化させるのに必要な
ゲート電圧変化量）が大きい等の欠点があり、超薄膜多
結晶Si TFTの特性の劣化を招いていた。
ては、ゲート酸化膜103を形成するための熱酸化前にお
ける多結晶Si薄膜102中の結晶粒界や結晶粒102aの内部
に微少な結晶欠陥（転位等）が多く存在するため、熱酸
化の際にこれらの結晶欠陥の所が他の部分に比べて速く
酸化されやすい。この以上酸化のために、第７図に示す
ように、多結晶Si薄膜102とゲート酸化膜103との界面の
平坦性はかなり悪くなってしまう。この結果、ゲート酸
化膜103の耐圧が低い、しきい値電圧が高い、ゲート電
圧スイング（ドレイン電流を10倍変化させるのに必要な
ゲート電圧変化量）が大きい等の欠点があり、超薄膜多
結晶Si TFTの特性の劣化を招いていた。
従って本発明の目的は、多結晶半導体薄膜とゲート酸
化膜との界面を平坦にすることができる薄膜トランジス
タの製造方法を提供することにある。
化膜との界面を平坦にすることができる薄膜トランジス
タの製造方法を提供することにある。
〔課題を解決するための手段〕 上記課題を解決するため、本発明は、結晶粒を含まな
い非晶質半導体薄膜（３）を形成し、非晶質半導体薄膜
（３）を低温で固相成長させることにより多結晶半導体
膜（４）を形成し、多結晶半導体薄膜（４）を不活性ガ
ス雰囲気中で熱処理することにより多結晶半導体薄膜中
の結晶欠陥を除去し、次いで多結晶半導体薄膜（４）を
熱酸化することにより多結晶半導体薄膜（４）上にゲー
ト酸化膜（５）を形成するようにしている。
い非晶質半導体薄膜（３）を形成し、非晶質半導体薄膜
（３）を低温で固相成長させることにより多結晶半導体
膜（４）を形成し、多結晶半導体薄膜（４）を不活性ガ
ス雰囲気中で熱処理することにより多結晶半導体薄膜中
の結晶欠陥を除去し、次いで多結晶半導体薄膜（４）を
熱酸化することにより多結晶半導体薄膜（４）上にゲー
ト酸化膜（５）を形成するようにしている。
上記不活性ガスとしては、N2を始め、アルゴン（Ar）
等の希ガスを用いることができる。
等の希ガスを用いることができる。
上記熱処理の温度は、多結晶半導体薄膜（４）中の結
晶欠陥低減の効果を十分に得るためには800℃以下であ
るのが好ましく、一方、使用する基板の耐熱温度よりも
十分に低くする必要性から1100℃以上であるのが好まし
いので、800〜1100℃の範囲内の温度とするのが好まし
い。また、この熱処理の時間は、結晶欠陥低減の効果を
得るために、20分以上とするのが好ましい。
晶欠陥低減の効果を十分に得るためには800℃以下であ
るのが好ましく、一方、使用する基板の耐熱温度よりも
十分に低くする必要性から1100℃以上であるのが好まし
いので、800〜1100℃の範囲内の温度とするのが好まし
い。また、この熱処理の時間は、結晶欠陥低減の効果を
得るために、20分以上とするのが好ましい。
上記非晶質半導体薄膜（３）の固相成長は、例えば50
0〜700℃の範囲内の温度で行うことができる。
0〜700℃の範囲内の温度で行うことができる。
上記した手段によれば、多結晶半導体薄膜（４）中の
結晶粒界や結晶粒（4a）の内部に存在する微小な結晶欠
陥が不活性ガス雰囲気中で熱処理により除去されるの
で、この多結晶半導体薄膜（４）の熱酸化時にこれらの
結晶欠陥の所で異常酸化が起きくことがなくなる。この
ため、多結晶半導体薄膜（４）とゲート酸化膜（５）と
の界面を平坦にすることができる。
結晶粒界や結晶粒（4a）の内部に存在する微小な結晶欠
陥が不活性ガス雰囲気中で熱処理により除去されるの
で、この多結晶半導体薄膜（４）の熱酸化時にこれらの
結晶欠陥の所で異常酸化が起きくことがなくなる。この
ため、多結晶半導体薄膜（４）とゲート酸化膜（５）と
の界面を平坦にすることができる。
以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、超薄膜多結晶Si TFTの製造
に本発明を適用した実施例である。
説明する。この実施例は、超薄膜多結晶Si TFTの製造
に本発明を適用した実施例である。
本実施例においては、第１図Ａに示すように、まず例
えば石英ガラス基板１の全面に例えば低圧CVD法により
例えば膜厚800Å程度の多結晶Si薄膜２を形成する。
えば石英ガラス基板１の全面に例えば低圧CVD法により
例えば膜厚800Å程度の多結晶Si薄膜２を形成する。
次に、この多結晶Si薄膜２をSi等の不活性原子のイオ
ン注入により非晶質化し、第１図Ｂに示すように非晶質
Si薄膜３を形成する。
ン注入により非晶質化し、第１図Ｂに示すように非晶質
Si薄膜３を形成する。
次に、例えばN2雰囲気中において例えば600℃程度の
低温で例えば60時間アニールを行うことによりこの非晶
質Si薄膜３を固相成長させ、これによって第１図Ｃに示
すように多結晶Si薄膜４を形成する。この多結晶Si薄膜
４中の結晶粒の粒径は例えば1.5〜２μｍ程度と極めて
大きくすることができる。
低温で例えば60時間アニールを行うことによりこの非晶
質Si薄膜３を固相成長させ、これによって第１図Ｃに示
すように多結晶Si薄膜４を形成する。この多結晶Si薄膜
４中の結晶粒の粒径は例えば1.5〜２μｍ程度と極めて
大きくすることができる。
次に、例えばN2雰囲気中において例えば1000℃程度の
温度で例えば２時間程度アニールを行う。このアニール
によって、多結晶Si薄膜４中の結晶粒界や結晶粒の内部
に存在する微小な結晶欠陥が除去される。
温度で例えば２時間程度アニールを行う。このアニール
によって、多結晶Si薄膜４中の結晶粒界や結晶粒の内部
に存在する微小な結晶欠陥が除去される。
次に、この多結晶Si薄膜４をエッチングにより所定形
状にパターンニングして、第１図Ｄに示すように島状化
する。
状にパターンニングして、第１図Ｄに示すように島状化
する。
次に、例えばO2雰囲気中において例えば1000℃で40分
間熱酸化を行うことにより、第１図Ｅに示すように、多
結晶Si薄膜４上にSiO2膜から成るゲート酸化膜５を形成
するとともに、多結晶Si薄膜４を膜厚200〜300Å程度に
超薄膜化する。
間熱酸化を行うことにより、第１図Ｅに示すように、多
結晶Si薄膜４上にSiO2膜から成るゲート酸化膜５を形成
するとともに、多結晶Si薄膜４を膜厚200〜300Å程度に
超薄膜化する。
次に第１図Ｆに示すように、例えば低圧CVD法により
全面に例えば多結晶Si薄膜のようなゲート電極形成用の
膜６を形成する。
全面に例えば多結晶Si薄膜のようなゲート電極形成用の
膜６を形成する。
次に、これらのゲート電極形成用の膜６及びゲート絶
縁膜５をエッチングにより所定形状にパターンニングす
る。これによって、第１図Ｇに示すようにゲート電極７
を形成する。
縁膜５をエッチングにより所定形状にパターンニングす
る。これによって、第１図Ｇに示すようにゲート電極７
を形成する。
次に、これらのゲート電極７及びゲート絶縁膜５をマ
スクとして上記多結晶Si薄膜４に例えばＰやヒ素（As）
のようなｎ型不純物を高濃度にイオン注入する。これに
よって、第１図Ｈに示すように、ゲート電極７に対して
自己整合的に例えばn+型のソース領域８及びドレイン領
域９を形成する。この後、注入不純物の電気的活性化の
ためのアニールを行う。
スクとして上記多結晶Si薄膜４に例えばＰやヒ素（As）
のようなｎ型不純物を高濃度にイオン注入する。これに
よって、第１図Ｈに示すように、ゲート電極７に対して
自己整合的に例えばn+型のソース領域８及びドレイン領
域９を形成する。この後、注入不純物の電気的活性化の
ためのアニールを行う。
次に第１図にＩ示すように、例えばリンシリケートガ
ラス（PSG）膜やSiO2膜のような絶縁膜10を例えば低圧C
VD法により全面に形成した後、この絶縁膜10の所定部分
をエッチング除去して開口10a、10bを形成する。この
後、これらの開口10a、10bを通じてソース領域８及びド
レイン領域９の上にそれぞれ例えばアルミニウム（Al）
から成る電極11、12を形成して、目的とする超薄膜多結
晶Si TFTを完成させる。なお、必要に応じて、多結晶S
i薄膜４を形成した後、この多結晶Si薄膜４中の結晶粒
界に存在するトラップを減少させるために水素化処理が
行われるが、ここでは省略されている。
ラス（PSG）膜やSiO2膜のような絶縁膜10を例えば低圧C
VD法により全面に形成した後、この絶縁膜10の所定部分
をエッチング除去して開口10a、10bを形成する。この
後、これらの開口10a、10bを通じてソース領域８及びド
レイン領域９の上にそれぞれ例えばアルミニウム（Al）
から成る電極11、12を形成して、目的とする超薄膜多結
晶Si TFTを完成させる。なお、必要に応じて、多結晶S
i薄膜４を形成した後、この多結晶Si薄膜４中の結晶粒
界に存在するトラップを減少させるために水素化処理が
行われるが、ここでは省略されている。
このように、本実施例によれば、不活性ガス雰囲気中
でのアニールにより多結晶Si薄膜４中の微小な結晶欠陥
を除去した後に熱酸化を行うことによりゲート酸化膜５
を形成しているので、これらの結晶欠陥の所で異常酸化
が起きることがなくなる。このため、多結晶Si薄膜４と
ゲート酸化膜５との界面を第２図に示すように平坦にす
ることができる。なお、第２図において、符号4aは結晶
粒を示す。これによって、超薄膜多結晶Si TFTの持つ
高速スイッチング性に加えて、ゲート酸化膜５の耐圧向
上、しきい値電圧の低下、ゲート電圧スイングの減少
等、著しい性能向上を図ることができる。
でのアニールにより多結晶Si薄膜４中の微小な結晶欠陥
を除去した後に熱酸化を行うことによりゲート酸化膜５
を形成しているので、これらの結晶欠陥の所で異常酸化
が起きることがなくなる。このため、多結晶Si薄膜４と
ゲート酸化膜５との界面を第２図に示すように平坦にす
ることができる。なお、第２図において、符号4aは結晶
粒を示す。これによって、超薄膜多結晶Si TFTの持つ
高速スイッチング性に加えて、ゲート酸化膜５の耐圧向
上、しきい値電圧の低下、ゲート電圧スイングの減少
等、著しい性能向上を図ることができる。
また、通常、酸化炉はO2、N2等を導入することができ
るように構成されているので、同一の酸化炉を用いてN2
雰囲気中でまず多結晶Si薄膜４のアニールを行った後、
雰囲気をN2からO2に変えて例えば同一温度で熱酸化を行
うことによりゲート酸化膜５を形成することができる。
このため、熱酸化前にアニールの工程を追加することに
よるTFTの製造工期の増大は極めて少ない。
るように構成されているので、同一の酸化炉を用いてN2
雰囲気中でまず多結晶Si薄膜４のアニールを行った後、
雰囲気をN2からO2に変えて例えば同一温度で熱酸化を行
うことによりゲート酸化膜５を形成することができる。
このため、熱酸化前にアニールの工程を追加することに
よるTFTの製造工期の増大は極めて少ない。
本実施例による超薄膜多結晶Si TFTの製造方法は、
例えば画素スイッチング素子及び周辺走査部素子として
多結晶Si TFTを用いた液晶ディスプレイの製造等への
応用が可能である。
例えば画素スイッチング素子及び周辺走査部素子として
多結晶Si TFTを用いた液晶ディスプレイの製造等への
応用が可能である。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、超薄膜多結晶Si
TFTの基板として石英ガラス基板１を用いているが、耐
熱温度がアニール温度及び熱酸化温度以上の材料から成
る他の基板を用いることも可能である。また、上述の実
施例においては、多結晶Si薄膜２を非晶質化することに
より非晶質Si薄膜３を形成しているが、低圧CVD法等に
よって直接形成された非晶質Si薄膜を用いることも可能
である。さらにまた、上述の実施例の超薄膜多結晶Si
TFTはｎチャネル型であるが、本発明は、ｐチャネル型
の超薄膜多結晶Si TFTの製造に適用することも可能で
ある。また、本発明は、超薄膜多結晶Si TFTばかりで
なく、より膜厚の大きい多結晶Si薄膜を用いた多結晶Si
TFTの製造に適用することも可能である。さらに、本
発明は、多結晶Si薄膜以外の他の多結晶半導体薄膜を用
いたTFTの製造に適用することも可能である。
TFTの基板として石英ガラス基板１を用いているが、耐
熱温度がアニール温度及び熱酸化温度以上の材料から成
る他の基板を用いることも可能である。また、上述の実
施例においては、多結晶Si薄膜２を非晶質化することに
より非晶質Si薄膜３を形成しているが、低圧CVD法等に
よって直接形成された非晶質Si薄膜を用いることも可能
である。さらにまた、上述の実施例の超薄膜多結晶Si
TFTはｎチャネル型であるが、本発明は、ｐチャネル型
の超薄膜多結晶Si TFTの製造に適用することも可能で
ある。また、本発明は、超薄膜多結晶Si TFTばかりで
なく、より膜厚の大きい多結晶Si薄膜を用いた多結晶Si
TFTの製造に適用することも可能である。さらに、本
発明は、多結晶Si薄膜以外の他の多結晶半導体薄膜を用
いたTFTの製造に適用することも可能である。
なお、上述の実施例における多結晶Si薄膜４のアニー
ルは、例えばXeClエキシマーレーザーによるパルスレー
ザービーム（波長308nm）やKrFエキシマーレーザーによ
るパルスレーザービーム（波長248nm）の照射を利用し
て行うことも可能である。この場合、これらの紫外光領
域の波長を有するパルスレーザービームは、多結晶Si薄
膜４の表面から深さ100〜200Å程度の範囲内でほぼ吸収
されてしまうため、この多結晶Si薄膜４の膜厚が例えば
800Å程度であるとすると、残りの300Å程度の厚さの部
分は十分に加熱されない。このような場合には、多結晶
Si薄膜４の表面及び裏面からパルスレーザービームを同
時に照射するのが有効である。第３図はそのためのレー
ザービーム照射装置を示す。第３図に示すように、この
レーザービーム照射装置は、例えばエキシマーレーザー
のようなレーザー13、例えばハーフミラーのようなビー
ムスプリッター14及びミラーM1、M2、M3を有している。
そして、レーザー13から発振されるパルスレーザービー
ムＢをビームスプリッター14により２本のパルスレーザ
ービームB1、B2に分割し、パスルレーザービームB1はミ
ラーM1で反射させて多結晶Si薄膜４の表面に入射させ、
一方、パルスレーザービームB2はミラーM2、M3で２回反
射させることにより180゜方向を曲げて多結晶Si薄膜４
の裏面に入射させる。この場合、パルスレーザービーム
B2は石英ガラス基板１をほぼ完全に透過する。このよう
にして、第４図に示すように、多結晶Siの表裏面からパ
ルスレーザービームB1、B2を同時に照射する。これによ
って、多結晶Si薄膜４が表裏両面から同時に加熱される
ので、多結晶Si薄膜４の膜厚がある程度大きくても膜全
体を十分に加熱することができ、多結晶Si薄膜４中の結
晶欠陥を効果的に除去することができる。
ルは、例えばXeClエキシマーレーザーによるパルスレー
ザービーム（波長308nm）やKrFエキシマーレーザーによ
るパルスレーザービーム（波長248nm）の照射を利用し
て行うことも可能である。この場合、これらの紫外光領
域の波長を有するパルスレーザービームは、多結晶Si薄
膜４の表面から深さ100〜200Å程度の範囲内でほぼ吸収
されてしまうため、この多結晶Si薄膜４の膜厚が例えば
800Å程度であるとすると、残りの300Å程度の厚さの部
分は十分に加熱されない。このような場合には、多結晶
Si薄膜４の表面及び裏面からパルスレーザービームを同
時に照射するのが有効である。第３図はそのためのレー
ザービーム照射装置を示す。第３図に示すように、この
レーザービーム照射装置は、例えばエキシマーレーザー
のようなレーザー13、例えばハーフミラーのようなビー
ムスプリッター14及びミラーM1、M2、M3を有している。
そして、レーザー13から発振されるパルスレーザービー
ムＢをビームスプリッター14により２本のパルスレーザ
ービームB1、B2に分割し、パスルレーザービームB1はミ
ラーM1で反射させて多結晶Si薄膜４の表面に入射させ、
一方、パルスレーザービームB2はミラーM2、M3で２回反
射させることにより180゜方向を曲げて多結晶Si薄膜４
の裏面に入射させる。この場合、パルスレーザービーム
B2は石英ガラス基板１をほぼ完全に透過する。このよう
にして、第４図に示すように、多結晶Siの表裏面からパ
ルスレーザービームB1、B2を同時に照射する。これによ
って、多結晶Si薄膜４が表裏両面から同時に加熱される
ので、多結晶Si薄膜４の膜厚がある程度大きくても膜全
体を十分に加熱することができ、多結晶Si薄膜４中の結
晶欠陥を効果的に除去することができる。
なお、エキシマレーザーによるパルスレーザービーム
のパルス幅は数十ns程度であるが、アニールやレーザー
ビームを用いたCVD等の用途においては、パルス幅の増
大化が求められている。そこで、例えば片面だけからの
パルスレーザービームの照射で膜全体を加熱することが
できる薄い多結晶Si薄膜４のアニール等の場合において
は、第３図に示すように、例えばパルスレーザービーム
B2の経路の途中に例えば屈折率が高く、かつ吸収が少な
い物質により構成される遅延素子15を挿入することによ
り実効的にパルス幅を増大させることができる。すなわ
ち、パルスレーザービームB1の波形が第５図のＡに示す
ようであるとすると、遅延素子15を通るパルスレーザー
ビームB2は第５図のＢに示すようにパルスレーザービー
ムB1に対して一定時間だけ遅延させることができる。こ
の場合、多結晶Si薄膜４で見ると、パルスエーザービー
ムB1の照射に引き続いて連続的にパルスレーザービーム
B2が照射されることになる。すなわち、この場合には第
５図Ｃに示すようなパルス幅の大きいパルスレーザービ
ームを照射した場合と同様になるので、パルス幅を実効
的に増大させることができる。例えば、遅延素子15によ
りパルスレーザービームB2をほぼそのパルス幅分だけ遅
延させれば、パルス幅を実効的に約２倍に増大させるこ
とができる。
のパルス幅は数十ns程度であるが、アニールやレーザー
ビームを用いたCVD等の用途においては、パルス幅の増
大化が求められている。そこで、例えば片面だけからの
パルスレーザービームの照射で膜全体を加熱することが
できる薄い多結晶Si薄膜４のアニール等の場合において
は、第３図に示すように、例えばパルスレーザービーム
B2の経路の途中に例えば屈折率が高く、かつ吸収が少な
い物質により構成される遅延素子15を挿入することによ
り実効的にパルス幅を増大させることができる。すなわ
ち、パルスレーザービームB1の波形が第５図のＡに示す
ようであるとすると、遅延素子15を通るパルスレーザー
ビームB2は第５図のＢに示すようにパルスレーザービー
ムB1に対して一定時間だけ遅延させることができる。こ
の場合、多結晶Si薄膜４で見ると、パルスエーザービー
ムB1の照射に引き続いて連続的にパルスレーザービーム
B2が照射されることになる。すなわち、この場合には第
５図Ｃに示すようなパルス幅の大きいパルスレーザービ
ームを照射した場合と同様になるので、パルス幅を実効
的に増大させることができる。例えば、遅延素子15によ
りパルスレーザービームB2をほぼそのパルス幅分だけ遅
延させれば、パルス幅を実効的に約２倍に増大させるこ
とができる。
なお、単にパルスレーザービームの照射によるアニー
ル等を行うだけなら、石英ガラス基板１の代わりに低融
点のガラス基板等を用いることが可能である。
ル等を行うだけなら、石英ガラス基板１の代わりに低融
点のガラス基板等を用いることが可能である。
〔発明の効果〕 以上述べたように、本発明によれば、多結晶半導体薄
膜を不活性ガス雰囲気中で熱処理することにより上記多
結晶半導体薄膜中の結晶欠陥を除去し、次いで上記多結
晶半導体薄膜を熱酸化することにより上記多結晶半導体
薄膜上にゲート酸化膜を形成するようにしているので、
多結晶半導体薄膜中に存在する微小な結晶欠陥に起因す
る異常酸化が起きることがなくなり、これによって多結
晶半導体薄膜とゲート酸化膜との界面を平坦にすること
ができる。
膜を不活性ガス雰囲気中で熱処理することにより上記多
結晶半導体薄膜中の結晶欠陥を除去し、次いで上記多結
晶半導体薄膜を熱酸化することにより上記多結晶半導体
薄膜上にゲート酸化膜を形成するようにしているので、
多結晶半導体薄膜中に存在する微小な結晶欠陥に起因す
る異常酸化が起きることがなくなり、これによって多結
晶半導体薄膜とゲート酸化膜との界面を平坦にすること
ができる。
第１図Ａ〜第１図Ｉは本発明の一実施例による超薄膜多
結晶Si TFTの製造方法を工程順に説明するための断面
図、第２図は第１図Ｅに示す状態における多結晶Si薄膜
とゲート酸化膜との界面付近の拡大断面図、第３図は試
料の表裏面からパルスレーザービームを照射するための
レーザービーム照射装置の構成を示す図、第４図は多結
晶Si薄膜の表裏面から同時にパルスレーザービームを照
射して加熱する方法を説明するための断面図、第５図は
パルスレーザービームの波形の一例を示す波形図、第６
図Ａ及び第６図Ｂは従来の超薄膜多結晶Si TFTの製造
方法を工程順に説明するための断面図、第７図は第６図
Ｂに示す状態における多結晶Si薄膜とゲート酸化膜との
界面付近の拡大断面図である。 図面における主要な符号の説明 1:石英ガラス基板、２、4:多結晶Si薄膜、3:非晶質Si薄
膜、5:ゲート酸化膜、7:ゲート電極、8:ソース領域、9:
ドレイン領域。
結晶Si TFTの製造方法を工程順に説明するための断面
図、第２図は第１図Ｅに示す状態における多結晶Si薄膜
とゲート酸化膜との界面付近の拡大断面図、第３図は試
料の表裏面からパルスレーザービームを照射するための
レーザービーム照射装置の構成を示す図、第４図は多結
晶Si薄膜の表裏面から同時にパルスレーザービームを照
射して加熱する方法を説明するための断面図、第５図は
パルスレーザービームの波形の一例を示す波形図、第６
図Ａ及び第６図Ｂは従来の超薄膜多結晶Si TFTの製造
方法を工程順に説明するための断面図、第７図は第６図
Ｂに示す状態における多結晶Si薄膜とゲート酸化膜との
界面付近の拡大断面図である。 図面における主要な符号の説明 1:石英ガラス基板、２、4:多結晶Si薄膜、3:非晶質Si薄
膜、5:ゲート酸化膜、7:ゲート電極、8:ソース領域、9:
ドレイン領域。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−81665（ＪＰ，Ａ) 特開 昭62−76514（ＪＰ，Ａ) 特開 昭53−108373（ＪＰ，Ａ) 特開 昭62−88365（ＪＰ，Ａ) 特開 昭62−104021（ＪＰ，Ａ) 特開 昭61−78120（ＪＰ，Ａ)
Claims (2)
- 【請求項１】結晶粒を含まない非晶質半導体薄膜を形成
し、上記非晶質半導体薄膜を低温で固相成長させること
により多結晶半導体薄膜を形成し、上記多結晶半導体薄
膜を不活性ガス雰囲気中で熱処理することにより上記多
結晶半導体薄膜中の結晶欠陥を除去し、次いで上記多結
晶半導体薄膜を熱酸化することにより上記多結晶半導体
薄膜上にゲート酸化膜を形成するようにしたことを特徴
とする薄膜トランジスタの製造方法。 - 【請求項２】上記熱処理をパルスレーザービームの照射
により行うことを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276648A JP2831006B2 (ja) | 1988-11-01 | 1988-11-01 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276648A JP2831006B2 (ja) | 1988-11-01 | 1988-11-01 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122631A JPH02122631A (ja) | 1990-05-10 |
| JP2831006B2 true JP2831006B2 (ja) | 1998-12-02 |
Family
ID=17572381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276648A Expired - Lifetime JP2831006B2 (ja) | 1988-11-01 | 1988-11-01 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2831006B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100465742C (zh) | 1992-08-27 | 2009-03-04 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| JP2002057344A (ja) * | 2000-08-14 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108373A (en) * | 1977-03-04 | 1978-09-21 | Hitachi Ltd | Manufacture for semiconductor device |
| JPS6181665A (ja) * | 1984-09-28 | 1986-04-25 | Sony Corp | 半導体領域の形成方法 |
| JPS6276514A (ja) * | 1985-09-28 | 1987-04-08 | Sharp Corp | 半導体装置の製造方法 |
-
1988
- 1988-11-01 JP JP63276648A patent/JP2831006B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02122631A (ja) | 1990-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS60245124A (ja) | 半導体装置の製法 | |
| JP4436469B2 (ja) | 半導体装置 | |
| JPH1050607A (ja) | 半導体装置の製造方法 | |
| JP3359670B2 (ja) | 半導体装置の作製方法 | |
| JP2831006B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2534980B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
| JP3512550B2 (ja) | 半導体装置の作製方法 | |
| JP3031398B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JPH10150202A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139016A (ja) | 薄膜集積回路の製造方法 | |
| JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 | |
| JPH10163112A (ja) | 半導体装置の製造方法 | |
| JPH0388322A (ja) | 熱処理方法 | |
| JP3602463B2 (ja) | トランジスタの作製方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |