[go: up one dir, main page]

JP2819929B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2819929B2
JP2819929B2 JP5253092A JP5253092A JP2819929B2 JP 2819929 B2 JP2819929 B2 JP 2819929B2 JP 5253092 A JP5253092 A JP 5253092A JP 5253092 A JP5253092 A JP 5253092A JP 2819929 B2 JP2819929 B2 JP 2819929B2
Authority
JP
Japan
Prior art keywords
film
forming
melting point
buffer layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5253092A
Other languages
Japanese (ja)
Other versions
JPH0582656A (en
Inventor
豊和 藤居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP5253092A priority Critical patent/JP2819929B2/en
Publication of JPH0582656A publication Critical patent/JPH0582656A/en
Application granted granted Critical
Publication of JP2819929B2 publication Critical patent/JP2819929B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、更に詳述すると金属配線の構造および
金属配線を形成する工程の、より改善された方法を提供
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to an improved method of forming a metal wiring and a process of forming the metal wiring.

【0002】[0002]

【従来の技術】近年、金属配線およびコンタクトホール
を有する半導体装置において、半導体装置の集積度が高
まるに従い、金属配線の線幅は細くなり、コンタクトホ
ールのアスペクト比は大きくなる。このため、配線に流
れる電流密度は高くなり、コンタクトホール内での金属
配線のカバレッジは悪くなるため、配線およびコンタク
トの信頼性が保証できなくなりつつある。この問題を解
決する従来の半導体装置の配線材料として、アルミ合金
膜とバリアメタル膜の2層構造としたものが知られてい
る。通常は、バリアメタル膜をスパッタ法で堆積した
後、アルミ合金膜を堆積することで形成する。また、バ
リアメタル膜としては、高融点金属膜あるいは高融点金
属窒化膜を始めとした高融点金属化合物膜が用いられて
いる。
2. Description of the Related Art In recent years, in a semiconductor device having a metal wiring and a contact hole, as the degree of integration of the semiconductor device increases, the line width of the metal wiring becomes narrower and the aspect ratio of the contact hole becomes larger. For this reason, the current density flowing in the wiring increases, and the coverage of the metal wiring in the contact hole deteriorates, so that the reliability of the wiring and the contact cannot be guaranteed. As a wiring material for a conventional semiconductor device which solves this problem, a wiring material having a two-layer structure of an aluminum alloy film and a barrier metal film is known. Usually, a barrier metal film is deposited by a sputtering method, and then an aluminum alloy film is deposited. As the barrier metal film, a high melting point metal compound film such as a high melting point metal film or a high melting point metal nitride film is used.

【0003】しかしながら、さらに集積度が高まり、コ
ンタクトホールサイズが小さくなると、バリアメタル膜
をスパッタ法を用いて形成したのでは、カバレッジが悪
いためコンタクトホール底部でのバリアメタル膜の膜厚
が非常に薄くなり、コンタクトの信頼性が保証できない
と言う問題を有していた。この問題を解決する半導体装
置として、スパッタ法で形成したバリアメタル膜の代わ
りに、化学気相成長法で形成したタングステン膜をバリ
アメタル膜として用いる方法が提案されている。化学気
相成長法はスパッタ法と比較して、カバレッジが非常に
改善されるため、コンタクト底部にもタングステン膜が
形成され、コンタクトの信頼性の問題は解決される。
However, when the integration degree is further increased and the contact hole size is reduced, if the barrier metal film is formed by the sputtering method, the coverage is poor and the thickness of the barrier metal film at the bottom of the contact hole becomes extremely large. There has been a problem that the thickness of the contact becomes thin and the reliability of the contact cannot be guaranteed. As a semiconductor device that solves this problem, a method has been proposed in which a tungsten film formed by a chemical vapor deposition method is used as a barrier metal film instead of a barrier metal film formed by a sputtering method. In the chemical vapor deposition method, the coverage is greatly improved as compared with the sputtering method. Therefore, a tungsten film is formed also at the bottom of the contact, and the problem of contact reliability is solved.

【0004】この方法の改善例として、タングステン膜
をコンタクトホールの短辺の2分の1以上の膜厚だけ堆
積することで、コンタクトホールをタングステンで埋め
込んでしまい、その後アルミ合金膜を堆積することで、
アルミ合金膜のカバレッジ不足の問題を解決する構造も
提案されている。ただし、このときは配線としての膜厚
が厚くなる。このため、タングステン膜をコンタクトホ
ールの短辺の2分の1以上の膜厚堆積した後、アルミ合
金を堆積せずそのまま配線として用いる方法も提案され
ている。ただし、このときはアルミ合金を使用しないの
で、配線抵抗が高くなる。このため、タングステン膜
を、コンタクトホールの短辺の2分の1以上の膜厚堆積
した後、タングステン膜を全面エッチングすることでタ
ングステン膜の膜厚を薄くし、その後、アルミ合金膜を
堆積することで、配線としてのトータル膜厚を薄くした
構造も報告されている。このような方法は例えば、アイ
トリプルイー・アイ・イー・ディー・エム・テクニカル
・ダイジェスト、IEEE・IEDM・Technic
al・Digest p462−465、1988に報
告されている。
As an improvement of this method, a contact hole is buried with tungsten by depositing a tungsten film with a thickness of at least half of the short side of the contact hole, and then an aluminum alloy film is deposited. so,
A structure for solving the problem of insufficient coverage of the aluminum alloy film has also been proposed. However, at this time, the film thickness of the wiring becomes large. For this reason, there has been proposed a method in which a tungsten film is deposited to a thickness equal to or more than half of the short side of the contact hole and then used as a wiring without depositing an aluminum alloy. However, in this case, since the aluminum alloy is not used, the wiring resistance increases. For this reason, after depositing a tungsten film to a thickness of at least half of the short side of the contact hole, the entire thickness of the tungsten film is etched to reduce the thickness of the tungsten film, and then an aluminum alloy film is deposited. Accordingly, a structure in which the total film thickness of the wiring is reduced has been reported. Such a method is described, for example, in I Triple EDM Technical Digest, IEEE / IEDM / Technic.
al. Digest p 462-465, 1988.

【0005】以下図面を参照しながら、上記した従来の
半導体装置の、タングステン膜をコンタクトホールの短
辺の2分の1以上の膜厚堆積した後アルミ合金膜を堆積
した例について説明する。
Referring to the drawings, an example of the above-described conventional semiconductor device in which a tungsten film is deposited to a thickness equal to or more than half the short side of a contact hole and then an aluminum alloy film is deposited will be described.

【0006】図3は従来の半導体装置の要部構成断面図
である。図3において、1はシリコン基板、2は第一の
絶縁膜、3は金属配線、4は第二の絶縁膜、5はコンタ
クトホールである。6はシィード層としてのチタンタン
グステン(TiW)膜で、タングステン膜が絶縁膜上に
も成長するための成長の核とする目的のために形成す
る。化学気相成長法によるタングステン膜は絶縁膜上で
は成長しないため、絶縁膜上にタングステン膜を形成す
るときは、絶縁膜上にシィード層を形成する必要があ
る。7は化学気相成長法により形成したタングステン膜
であり、9はアルミ合金膜である。
FIG. 3 is a cross-sectional view of a main part of a conventional semiconductor device. In FIG. 3, 1 is a silicon substrate, 2 is a first insulating film, 3 is a metal wiring, 4 is a second insulating film, and 5 is a contact hole. Reference numeral 6 denotes a titanium tungsten (TiW) film serving as a seed layer, which is formed to serve as a growth nucleus for the tungsten film to grow also on the insulating film. Since a tungsten film formed by a chemical vapor deposition method does not grow on an insulating film, when a tungsten film is formed on the insulating film, it is necessary to form a seed layer on the insulating film. Reference numeral 7 denotes a tungsten film formed by a chemical vapor deposition method, and 9 denotes an aluminum alloy film.

【0007】以上のように構成された半導体装置におい
て、化学気相成長法を用いてタングステン膜7を形成す
ることで、コンタクトホールはタングステンにより埋め
込まれ、コンタクトホールの信頼性は保証される。ま
た、タングステン膜7とアルミ合金膜8との多層構造に
することで、タングステン膜のみの構造より比抵抗を低
くすることが可能となる。なお、化学気相成長法により
堆積したタングステン膜の表面の凹凸は、一般に図3に
示すように大きくなる。
In the semiconductor device configured as described above, by forming the tungsten film 7 by using the chemical vapor deposition method, the contact hole is filled with tungsten, and the reliability of the contact hole is guaranteed. In addition, by forming a multilayer structure of the tungsten film 7 and the aluminum alloy film 8, it becomes possible to lower the specific resistance as compared with the structure of only the tungsten film. In addition, irregularities on the surface of the tungsten film deposited by the chemical vapor deposition method generally become large as shown in FIG.

【0008】またバリアメタル膜とアルミ合金膜の多層
構造の配線としての信頼性を、バリアメタル膜として、
化学気相成長法により堆積したタングステン膜を用いた
場合と、スパッタにより堆積したTiW膜を用いた場合
とで比較した報告を、ホーアング他(H.H.Hoan
g et.al.)が、プロシーディング・アイトリプ
ルイー・ブイ・エム・アイ・シー・コンファレンス、P
roceeding・IEEE・Conference
p133−141、1990に行っている。この報告
には、化学気相成長法により堆積したタングステン膜は
表面の凹凸が大きく、そのため、バリアメタル膜として
タングステン膜を用いた場合は、TiW膜を用いた場合
よりアルミ合金膜の結晶粒の大きさが小さくなり、配線
としての信頼性(エレクトロマイグレーション耐性)が
悪いことが記載されている。また、アルミ合金膜中の銅
の濃度を2%とすることで、この2種類のバリアメタル
膜間で信頼性に差は無くなることも記載されている。
In addition, the reliability as a wiring having a multilayer structure of a barrier metal film and an aluminum alloy film is considered as a barrier metal film.
Hoang et al. (HH Hoan) reported a comparison between a case using a tungsten film deposited by chemical vapor deposition and a case using a TiW film deposited by sputtering.
get. al. ), Proceeding I Triple EV MIC Conference, P
raceding / IEEE / Conference
pp. 133-141, 1990. According to this report, the tungsten film deposited by the chemical vapor deposition method has large surface irregularities. Therefore, when the tungsten film is used as the barrier metal film, the crystal grain of the aluminum alloy film is larger than when the TiW film is used. It is described that the size is reduced and the reliability (electromigration resistance) as a wiring is poor. Further, it is described that by setting the concentration of copper in the aluminum alloy film to 2%, there is no difference in reliability between the two types of barrier metal films.

【0009】エレクトロマイグレーション耐性は、アル
ミ合金膜の結晶粒経が大きくなる程高くなることが知ら
れている。エレクトロマイグレーションとは、電子が流
れるとき、この電子がアルミ原子と衝突し、アルミ原子
を移動させる現象である。アルミ原子は結晶粒界に沿っ
て移動するため、電子の流れる方向に対し、図4中のA
に示すような複数の結晶粒界が1つの結晶粒界に集まる
箇所では、アルミ原子が過剰となることでヒロックが発
生しショートの原因となり、またBに示す1つの結晶粒
界が複数の結晶粒界に分かれる箇所では、アルミ原子が
不足することでボイドが発生し断線の原因となることが
知られている。このため、結晶粒を大きくすれば結晶粒
界は減少し、エレクトロマイグレーション耐性は向上す
る。
It is known that the electromigration resistance increases as the crystal grain size of the aluminum alloy film increases. Electromigration is a phenomenon in which when electrons flow, the electrons collide with aluminum atoms and move the aluminum atoms. Since the aluminum atoms move along the crystal grain boundaries, the A direction in FIG.
In a portion where a plurality of crystal grain boundaries gather at one crystal grain boundary as shown in (1), hillocks are generated due to an excessive amount of aluminum atoms, which causes a short circuit. It is known that voids are generated due to a shortage of aluminum atoms in a portion separated into grain boundaries, which causes disconnection. For this reason, if the crystal grains are enlarged, the crystal grain boundaries are reduced, and the electromigration resistance is improved.

【0010】また、アルミ合金中に不純物として銅を加
えるとエレクトロマイグレーション耐性が向上し、銅の
濃度が高い程その効果も大きいことが知られている。こ
れは、銅が結晶粒界に析出し、結晶粒界でのアルミ原子
の移動を抑えるためと考えられている。
It is known that when copper is added as an impurity to an aluminum alloy, electromigration resistance is improved, and the effect is higher as the concentration of copper is higher. This is thought to be due to the fact that copper precipitates at the crystal grain boundaries and suppresses the movement of aluminum atoms at the crystal grain boundaries.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、銅を2
%含むアルミ合金膜を用いた上記の構成では、配線の腐
食に課題が残る。銅の濃度が高い程アルミ合金の腐食が
発生しやすいことも知られており、このため、通常は
0.5%、多くても1%程度の銅を含ませることが多
い。半導体装置の微細化が進むに従い配線幅は細くな
り、より小さな腐食でも不良の原因となるため、銅を多
く含ませることはますます難しくなりつつある。
However, when copper is used,
In the above-described configuration using an aluminum alloy film containing%, there remains a problem in corrosion of wiring. It is also known that the higher the copper concentration, the more easily the aluminum alloy is likely to corrode. For this reason, copper is usually contained in an amount of usually 0.5%, at most about 1%. As the miniaturization of semiconductor devices progresses, wiring widths become narrower, and even smaller corrosion causes defects, so that it is becoming increasingly difficult to include a large amount of copper.

【0012】本発明は上記問題点に鑑み、アルミ合金膜
および化学気相成長法によるタングステン膜を用いなが
ら、配線としての信頼性(エレクトロマイグレーション
耐性)が高くしかも腐食の発生しない半導体装置および
その製造方法を提供するものである。
In view of the above problems, the present invention provides a semiconductor device having high reliability as a wiring (electromigration resistance) and using no corrosion while using an aluminum alloy film and a tungsten film formed by a chemical vapor deposition method, and its manufacture. It provides a method.

【0013】[0013]

【課題を解決するための手段】上記問題点を解決するた
めの本発明の請求項1記載の半導体装置は、金属配線お
よび金属配線に接続するコンタクトホールを有する半導
体装置において、前記金属配線上の絶縁膜と、前記絶縁
膜に選択的に開口された前記金属配線に接続するための
コンタクトホールと、前記絶縁膜およびコンタクトホー
ル上全面のシィード層と、前記シィード層上の化学気相
成長法により形成された高融点金属膜と、前記化学気相
成長法により形成された高融点金属膜上のバッファー層
として形成された高融点金属膜あるいは高融点金属化合
物膜と、前記バッファー層上のアルミ合金膜とを備えた
ものである。
According to a first aspect of the present invention, there is provided a semiconductor device having a metal wiring and a contact hole connected to the metal wiring. An insulating film, a contact hole for connecting to the metal wiring selectively opened in the insulating film, a seed layer on the entire surface of the insulating film and the contact hole, and a chemical vapor deposition method on the seed layer. A refractory metal film formed, a refractory metal film or a refractory metal compound film formed as a buffer layer on the refractory metal film formed by the chemical vapor deposition method, and an aluminum alloy on the buffer layer And a membrane.

【0014】また請求項2記載の半導体装置は、拡散層
および拡散層に接続するコンタクトホールを有する半導
体装置において、前記拡散層上の絶縁膜と、前記絶縁膜
に選択的に開口された前記拡散層に接続するためのコン
タクトホールと、前記絶縁膜およびコンタクトホール上
全面のシィード層と、前記シィード層上の化学気相成長
法により形成された高融点金属膜と、前記化学気相成長
法により形成された高融点金属膜膜上のバッファー層と
して形成された高融点金属膜あるいは高融点金属化合物
膜と、前記バッファー層上のアルミ合金膜とを備えたも
のである。
According to a second aspect of the present invention, in the semiconductor device having a diffusion layer and a contact hole connected to the diffusion layer, an insulating film on the diffusion layer and the diffusion film selectively opened in the insulating film. A contact hole for connecting to a layer, a seed layer on the entire surface of the insulating film and the contact hole, a high melting point metal film formed on the seed layer by a chemical vapor deposition method, It comprises a high melting point metal film or a high melting point metal compound film formed as a buffer layer on the formed high melting point metal film, and an aluminum alloy film on the buffer layer.

【0015】また、上記問題点を解決する請求項3記載
の半導体装置の製造方法は、金属配線および金属配線に
接続するためのコンタクトホールを有する半導体装置の
製造方法において、前記金属配線上に絶縁膜を形成する
工程と、前記絶縁膜に前記金属配線に接続するためのコ
ンタクトホールを選択的に開口する工程と、前記絶縁膜
および前記コンタクトホール上全面にシィード層を形成
する工程と、前記シィード層上に化学気相成長法により
高融点金属膜を形成する工程と、前記化学気相成長法に
より形成した高融点金属膜上にバッファー層として高融
点金属膜あるいは高融点金属化合物膜を形成する工程
と、前記バッファー層上にアルミ合金膜を形成する工程
とを備えたものである。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a metal wiring and a contact hole for connecting to the metal wiring. Forming a film, selectively opening a contact hole for connecting to the metal wiring in the insulating film, forming a seed layer over the entire surface of the insulating film and the contact hole, Forming a high melting point metal film on the layer by chemical vapor deposition, and forming a high melting point metal film or a high melting point metal compound film as a buffer layer on the high melting point metal film formed by chemical vapor deposition. And a step of forming an aluminum alloy film on the buffer layer.

【0016】また請求項4記載の半導体装置の製造方法
は、拡散層および拡散層に接続するためのコンタクトホ
ールを有する半導体装置の製造方法において、前記拡散
層上に絶縁膜を形成する工程と、前記絶縁膜に前記拡散
層に接続するためのコンタクトホールを選択的に開口す
る工程と、前記絶縁膜および前記コンタクトホール上全
面にシィード層を形成する工程と、前記シィード層上に
化学気相成長法により高融点金属膜を形成する工程と、
前記化学気相成長法により形成した高融点金属膜上にバ
ッファー層として高融点金属膜あるいは高融点金属化合
物膜を形成する工程と、前記バッファー層上にアルミ合
金膜を形成する工程とを備えたものである。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a diffusion layer and a contact hole for connecting to the diffusion layer, wherein an insulating film is formed on the diffusion layer. A step of selectively opening a contact hole for connecting to the diffusion layer in the insulating film; a step of forming a seed layer on the entire surface of the insulating film and the contact hole; and a step of chemical vapor deposition on the seed layer Forming a high melting point metal film by a method,
A step of forming a high melting point metal film or a high melting point metal compound film as a buffer layer on the high melting point metal film formed by the chemical vapor deposition method, and a step of forming an aluminum alloy film on the buffer layer. Things.

【0017】請求項1あるいは2記載のバッファー層
が、チタンナイトライド(TiN)膜あるいはチタンタ
ングステン(TiW)膜であることを特徴とする。
The buffer layer according to claim 1 or 2 is a titanium nitride (TiN) film or a titanium tungsten (TiW) film.

【0018】請求項3あるいは4記載の化学気相成長法
により高融点金属膜を形成する工程の後、硫酸あるいは
発煙硝酸による洗浄を行うことで、高融点金属膜表面に
バッファー層として高融点金属酸化膜を形成する工程を
備える。
After the step of forming the refractory metal film by the chemical vapor deposition method according to claim 3 or 4, the substrate is washed with sulfuric acid or fuming nitric acid to form a buffer layer on the refractory metal film surface as a buffer layer. Forming an oxide film;

【0019】請求項3あるいは4記載の化学気相成長法
により高融点金属膜を形成する工程の後、熱処理を行う
ことで、高融点金属膜表面にバッファー層として高融点
金属酸化膜を形成する工程を備える。
After the step of forming the refractory metal film by chemical vapor deposition according to claim 3 or 4, a heat treatment is performed to form a refractory metal oxide film as a buffer layer on the surface of the refractory metal film. Process.

【0020】請求項3あるいは4記載の化学気相成長法
により高融点金属膜を形成する工程の後、アンモニア雰
囲気中で熱処理を行うあるいは窒素雰囲気中でプラズマ
処理を行うことで、高融点金属膜表面にバッファー層と
して高融点金属窒化膜を形成する工程を備える。
After the step of forming the refractory metal film by the chemical vapor deposition method according to claim 3 or 4, a heat treatment is performed in an ammonia atmosphere or a plasma treatment is performed in a nitrogen atmosphere to obtain the refractory metal film. Forming a refractory metal nitride film as a buffer layer on the surface;

【0021】[0021]

【作用】本発明の構成では、化学気相成長法により形成
した高融点金属膜のカバレッジが良いのでコンタクトの
信頼性は保証され、高融点金属膜とアルミ合金との多層
膜とすることで配線抵抗は低くすることができ、高融点
金属膜とアルミ合金膜の間にバッファー層を形成するた
め、このバッファー層が化学気相成長法により形成した
高融点金属膜からの不純物の拡散を防止し、高融点金属
膜表面の凹凸が大きくても、アルミ合金の結晶粒が小さ
くならず、配線としてのエレクトロマイグレーション耐
性が向上し、またアルミ合金膜中に含ませる銅の濃度を
低くすることが可能なためアルミ合金膜に腐食が発生し
ない。
According to the structure of the present invention, since the high melting point metal film formed by the chemical vapor deposition method has good coverage, the reliability of the contact is guaranteed, and the wiring is formed by forming a multilayer film of the high melting point metal film and the aluminum alloy. The resistance can be reduced, and a buffer layer is formed between the refractory metal film and the aluminum alloy film.This buffer layer prevents diffusion of impurities from the refractory metal film formed by chemical vapor deposition. Even if the surface of the refractory metal film has large irregularities, the crystal grain of the aluminum alloy does not become small, the electromigration resistance as wiring is improved, and the concentration of copper contained in the aluminum alloy film can be reduced. Therefore, no corrosion occurs in the aluminum alloy film.

【0022】[0022]

【実施例】(実施例1)以下本発明の一実施例としての
半導体装置およびその製造方法について、図面を参照し
ながら説明する。図1は本発明の第1の実施例における
半導体装置の要部断面構成図である。
(Embodiment 1) A semiconductor device as one embodiment of the present invention and a method of manufacturing the same will be described below with reference to the drawings. FIG. 1 is a sectional view showing a main part of a semiconductor device according to a first embodiment of the present invention.

【0023】図1において、1はシリコン基板、2は第
一の絶縁膜、3は第一の金属配線、4は第二の絶縁膜で
たとえば1.5μmの厚さとし、5は第二の絶縁膜4に
開口したコンタクトホールで、たとえば短辺の長さを4
00nmとする。6はシィード層で例えばTiW膜を5
0nmの厚さとし、7は化学気相成長法により形成した
タングステン膜であり、例えば300nmの厚さとす
る。シィード層6はタングステン膜5を形成するときの
成長の核として使用する。化学気相成長法によるタング
ステン膜は絶縁膜上では成長しないため、絶縁膜上にタ
ングステン膜を形成するときは、絶縁膜上にシィード層
を形成する必要がある。8はバッファー層であり、例え
ば50nmの厚さのTiN膜とし、9はスパッタにより
堆積されたアルミ合金膜であり、例えば300nmの厚
さとする。
In FIG. 1, 1 is a silicon substrate, 2 is a first insulating film, 3 is a first metal wiring, 4 is a second insulating film having a thickness of, for example, 1.5 μm, and 5 is a second insulating film. The contact hole opened in the film 4 has, for example, a short side length of 4
00 nm. 6 is a seed layer, for example, a TiW film 5
The thickness is 0 nm, and 7 is a tungsten film formed by a chemical vapor deposition method, and has a thickness of, for example, 300 nm. The seed layer 6 is used as a growth nucleus when the tungsten film 5 is formed. Since a tungsten film formed by a chemical vapor deposition method does not grow on an insulating film, when a tungsten film is formed on the insulating film, it is necessary to form a seed layer on the insulating film. Reference numeral 8 denotes a buffer layer, for example, a TiN film having a thickness of 50 nm, and reference numeral 9 denotes an aluminum alloy film deposited by sputtering, for example, having a thickness of 300 nm.

【0024】次に本発明の第1の実施例における半導体
装置の製造方法について図1を用いて説明する。シリコ
ン基板1上に第一の絶縁膜2として例えばシリコン酸化
膜を形成し、その後所望の金属配線3として例えばタン
グステンシリサイド膜を第一の絶縁膜2上に形成した
後、第二の絶縁膜4として例えばシリコン酸化膜を1.
5μmの厚さ全面に堆積する。その後、第二の絶縁膜4
にコンタクトホール5を、たとえば短辺の長さを400
nmの大きさで開口する。次にシィード層6として例え
ばTiW膜を50nmの厚さ堆積した後、タングステン
膜7を例えば300nmの厚さだけ(化1)に示す化学
気相成長法により堆積する。シィード層6はタングステ
ン膜7を形成するときの成長の核として使用する。ここ
で、タングステン膜7を形成した後、全面をエッチング
することでタングステン膜7の膜厚を薄くしても良い。
Next, a method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. For example, a silicon oxide film is formed as a first insulating film 2 on a silicon substrate 1, and then, for example, a tungsten silicide film is formed as a desired metal wiring 3 on the first insulating film 2, and then a second insulating film 4 is formed. For example, a silicon oxide film is used as 1.
It is deposited on the entire surface with a thickness of 5 μm. Then, the second insulating film 4
Contact hole 5, for example, the length of the short side is 400
An opening with a size of nm. Next, for example, a TiW film is deposited as a seed layer 6 to a thickness of 50 nm, and then a tungsten film 7 is deposited to a thickness of, for example, 300 nm by the chemical vapor deposition method shown in Chemical Formula 1. The seed layer 6 is used as a growth nucleus when the tungsten film 7 is formed. Here, after the tungsten film 7 is formed, the thickness of the tungsten film 7 may be reduced by etching the entire surface.

【0025】[0025]

【化1】 2WF6+6H2→2W+12HFEmbedded image 2WF 6 + 6H 2 → 2W + 12HF

【0026】その後、バッファー層8として例えばチタ
ンナイトライド(TiN)膜を50nmの厚さスパッタ
法を用いて堆積した後、アルミ合金膜9を例えば300
nmの厚さスパッタ法により堆積する。このとき、Ti
N膜を堆積した後、連続的にアルミ合金膜を堆積せず
に、1度大気解放しTiN膜表面に自然酸化膜を形成し
てからアルミ合金膜を堆積する、あるいはTiN膜を堆
積し、例えば650℃の温度で、15分、窒素雰囲気中
で熱処理を行った後、アルミ合金膜を堆積しても良い。
その後、アルミ合金膜9、バッファー層8、タングステ
ン膜7およびシィード層6を、公知のリソグラフィ技術
およびドライエッチング技術を用いて所望のパターンニ
ングを行うことで、第2の金属配線パターンを形成す
る。
After that, for example, a titanium nitride (TiN) film is deposited as a buffer layer 8 by using a 50-nm-thick sputtering method, and then an aluminum alloy film 9 is deposited, for example, to a thickness of 300 nm.
The thickness is deposited by a sputtering method having a thickness of nm. At this time, Ti
After depositing the N film, without continuously depositing the aluminum alloy film, once opening to the atmosphere and forming a natural oxide film on the surface of the TiN film, depositing the aluminum alloy film, or depositing the TiN film, For example, after performing a heat treatment at a temperature of 650 ° C. for 15 minutes in a nitrogen atmosphere, an aluminum alloy film may be deposited.
Thereafter, the aluminum alloy film 9, buffer layer 8, tungsten film 7, and seed layer 6 are subjected to desired patterning using a known lithography technique and a dry etching technique, thereby forming a second metal wiring pattern.

【0027】なお、本実施例においてバッファー層8の
膜厚として50nmを用いたが、厚くすると、多層化す
るメリットが配線抵抗の点で無くなる。
Although the thickness of the buffer layer 8 is set to 50 nm in this embodiment, if the thickness is increased, the advantage of multi-layering is lost in terms of wiring resistance.

【0028】以下本実施例の構成である第2の金属配線
(膜厚700nm)を例にとり詳細な説明を行う。上記
構成においてタングステン膜7の比抵抗は約10μΩ・
cm、バッファー層8としてのTiN膜の比抵抗は約6
0μΩ・cm、アルミ合金膜9の比抵抗は約4μΩ・c
mである。この条件にて第2の金属配線(700nm)
の構成を、シィード層6(50nm)とタングステン膜
7(650nm)としたときと、シィード層6(50n
m)とタングステン膜7(300nm)とバッファー層
8とアルミ合金膜9としたときで、配線抵抗が同じにな
るバッファー層8およびアルミ合金9の膜厚を求める。
この結果、バッファー層8(200nm)でアルミ合金
膜9(150nm)のとき同じ配線抵抗となることがわ
かる。つまり、比抵抗の高いバッファー層8の厚さを2
00nm以上にすると、第2の金属配線の膜厚を同じに
するためには比抵抗の低いアルミ合金膜9の膜厚を15
0nm以下にする必要があり、結果的に配線抵抗が増加
する。配線抵抗を低くすることが、アルミ合金膜9とタ
ングステン膜7を多層にすることの目的であり、タング
ステン膜7単層より配線抵抗が高くなるなるのでは多層
にするメリットが無くなる。このため、上記構成の場
合、バッファー層8の膜厚は、200nm以下であるこ
とが必要となる。
Hereinafter, a detailed description will be given by taking the second metal wiring (700 nm thick) having the structure of this embodiment as an example. In the above configuration, the specific resistance of the tungsten film 7 is about 10 μΩ ·
cm, the specific resistance of the TiN film as the buffer layer 8 is about 6
0 μΩ · cm, the specific resistance of the aluminum alloy film 9 is about 4 μΩ · c
m. Under this condition, the second metal wiring (700 nm)
When the structure of FIG. 1 is a seed layer 6 (50 nm) and a tungsten film 7 (650 nm),
m), the tungsten film 7 (300 nm), the buffer layer 8 and the aluminum alloy film 9, the thicknesses of the buffer layer 8 and the aluminum alloy 9 having the same wiring resistance are determined.
As a result, it is understood that the same wiring resistance is obtained when the buffer layer 8 (200 nm) is the aluminum alloy film 9 (150 nm). That is, the thickness of the buffer layer 8 having a high specific resistance is set to 2
When the thickness is set to 00 nm or more, the thickness of the aluminum alloy film 9 having a low specific resistance is reduced to 15 to make the thickness of the second metal wiring the same.
It is necessary to set the thickness to 0 nm or less, and as a result, the wiring resistance increases. The purpose of reducing the wiring resistance is to make the aluminum alloy film 9 and the tungsten film 7 a multilayer, and if the wiring resistance becomes higher than that of the tungsten film 7 single layer, there is no merit of the multilayer. Therefore, in the case of the above configuration, the thickness of the buffer layer 8 needs to be 200 nm or less.

【0029】以上のように構成された半導体装置および
その製造方法における、アルミ合金膜の結晶粒経の大き
さを調べるため、アルミ合金膜とタングステン膜の多層
構造において、熱処理を行った後のアルミ合金膜の結晶
粒の表面模式図を図2に示す。図2(A)は図4に示す
従来例のバッファー層の無いときの結果で、図2(B)
は図1に示す本実施例の構造のときの結果である。な
お、アルミ合金膜中の不純物は、銅が0.5%で、シリ
コンが1.0%である。また、熱処理条件は、450
℃、30分である。さらに、タングステン膜7の表面凹
凸の影響を少なくするために、タングステン膜7の膜厚
を100nmとしている。タングステン膜7の膜厚が1
00nmのときの表面凹凸は、電子顕微鏡観察の結果、
顕微鏡観察限界である5nm以下であった。図2より明
かなように、バッファー層8がない場合の結晶粒経は
0.1−0.15μm程度であるのに対して、バッファー
層8としてのTiN膜が存在することで、結晶粒は0.
3−0.6μmと大きくなる。このため、配線としての
信頼性が向上する。
In the semiconductor device having the above-described structure and the method of manufacturing the same, in order to examine the size of the crystal grain size of the aluminum alloy film, the aluminum alloy film and the tungsten film are subjected to heat treatment in a multilayer structure. FIG. 2 shows a schematic surface view of the crystal grains of the alloy film. FIG. 2A shows the result without the buffer layer of the conventional example shown in FIG.
Is the result for the structure of this embodiment shown in FIG. The impurities in the aluminum alloy film are copper of 0.5% and silicon of 1.0%. The heat treatment condition is 450
° C for 30 minutes. Further, the thickness of the tungsten film 7 is set to 100 nm in order to reduce the influence of the surface unevenness of the tungsten film 7. The thickness of the tungsten film 7 is 1
The surface unevenness at the time of 00 nm was observed by an electron microscope.
It was 5 nm or less, which is the microscope observation limit. As is clear from FIG. 2, the crystal grain size without the buffer layer 8 is about 0.1 to 0.15 μm, whereas the presence of the TiN film as the buffer layer 8 makes the crystal grains smaller. 0.
It becomes as large as 3-0.6 μm. For this reason, the reliability as a wiring is improved.

【0030】ここで、タングステン膜7の表面凹凸とバ
ッファー層8の表面凹凸は、電子顕微鏡観察の結果、双
方とも顕微鏡観察限界の5nm以下である。この値は、
従来言われている表面凹凸である50nm−500nm
よりはるかに小さい。このことは信頼性劣化の原因とし
て、従来より言われているタングステン膜7の表面凹凸
だけでなく、他にも原因が考えられることを示してい
る。(化1)からタングステン膜中7に含まれるフッ
素、水素、HFのうちの少なくとも1つの挙動がこの原
因の一つとして、考えられる。化学気相成長法で形成し
たタングステン膜とスパッタ法で形成してタングステン
膜では、表面凹凸の違いに加えて、タングステン膜中に
含まれるフッ素(1E20/cm3オーダ)、水素、H
Fの量が大きく違い、化学気相成長法で形成したタング
ステン膜中には不純物として多くのフッ素、水素、HF
が含まれる。このフッ素、水素、HFのアルミ合金膜9
中への拡散を、バッファー層8が防止しているため、バ
ッファー層8があると配線の信頼性が良くなる。
Here, the surface unevenness of the tungsten film 7 and the surface unevenness of the buffer layer 8 are both 5 nm or less, which is the microscope observation limit, as a result of observation with an electron microscope. This value is
50nm-500nm which is the surface unevenness that has been conventionally said
Much smaller than. This indicates that as a cause of the reliability deterioration, not only the surface unevenness of the tungsten film 7 which has been conventionally known, but also other causes can be considered. From (Chemical Formula 1), the behavior of at least one of fluorine, hydrogen, and HF contained in the tungsten film 7 is considered as one of the causes. In a tungsten film formed by a chemical vapor deposition method and a tungsten film formed by a sputtering method, in addition to the difference in surface unevenness, fluorine (1E20 / cm 3 order), hydrogen, H
The amount of F is greatly different, and many impurities such as fluorine, hydrogen and HF are contained in the tungsten film formed by the chemical vapor deposition method.
Is included. This aluminum alloy film 9 of fluorine, hydrogen and HF
Since the buffer layer 8 prevents the diffusion into the inside, the buffer layer 8 improves the reliability of the wiring.

【0031】また、以上のような半導体装置の製造方法
では、既存の設備を使用するため、新たな設備投資を必
要としない。
In the method of manufacturing a semiconductor device as described above, since existing equipment is used, no new equipment investment is required.

【0032】なお、本実施例においてはバッファー層6
としてTiN膜を用いたが、Ti膜、TiW膜あるいは
他の高融点金属シリサイド膜、高融点金属窒化膜、高融
点金属酸化膜でも良い。また、第二の絶縁膜4の膜厚、
コンタクトホール5の短辺の長さ、シィード層6の膜
厚、タングステン膜7の膜厚、バッファー層8の膜厚、
アルミ合金の膜厚は他の膜厚でも良い。また、コンタク
トホール5が、シリコン基板1上に形成された拡散層に
接続された構造でもあっても同様の効果が得られる。さ
らに、アルミ合金膜9上に、反射防止膜として高融点金
属膜あるいは高融点金属化合物膜が形成された構造でも
同様な効果が得られる。
In this embodiment, the buffer layer 6
Although a TiN film was used as the above, a Ti film, a TiW film, another high-melting-point metal silicide film, a high-melting-point metal nitride film, or a high-melting-point metal oxide film may be used. The thickness of the second insulating film 4;
The length of the short side of the contact hole 5, the thickness of the seed layer 6, the thickness of the tungsten film 7, the thickness of the buffer layer 8,
The thickness of the aluminum alloy may be another thickness. The same effect can be obtained even if the contact hole 5 has a structure connected to the diffusion layer formed on the silicon substrate 1. Further, a similar effect can be obtained by a structure in which a high melting point metal film or a high melting point metal compound film is formed as an antireflection film on the aluminum alloy film 9.

【0033】(実施例2)以下、バッファー層8の形成
方法として、本発明の第2の実施例について説明する。
本実施例の特徴は、図1の構造の半導体装置の製造方法
において、タングステン膜7を形成した後、硫酸あるい
は発煙硝酸による洗浄を行うことでタングステン膜7の
表面を酸化し、タングステン膜7上にバッファー層8と
してタングステン酸化膜を形成する点にある。
(Embodiment 2) Hereinafter, a second embodiment of the present invention will be described as a method of forming the buffer layer 8.
The feature of this embodiment is that, in the method for manufacturing a semiconductor device having the structure shown in FIG. 1, after the tungsten film 7 is formed, the surface of the tungsten film 7 is oxidized by cleaning with sulfuric acid or fuming nitric acid, and Another point is that a tungsten oxide film is formed as the buffer layer 8.

【0034】本例の構成によれば、実施例1と同様にバ
ッファー層8が化学気相成長法で形成したタングステン
膜中に含まれる不純物の拡散を防止し、高融点金属膜表
面の凹凸が大きくても、アルミ合金の結晶粒が小さくな
らず配線としてのエレクトロマイグレーション耐性が向
上する。またアルミ合金膜9の結晶粒は0.2μm−0.
4μmとタングステン酸化膜が無い場合よりも大きくな
り、配線の信頼性は向上する。また、洗浄工程を行うこ
とのみでバッファー層が形成されるため、工程の増加が
1工程のみと簡単である。また、既存の設備を使用する
ため、設備の増加をする必要がない。ただし、TiN膜
と比較して、タングステン酸化膜は絶縁性の膜であるた
め、タングステン膜7とアルミ合金膜9との間の抵抗が
高くなるため、コンタクト抵抗が高くなる。また、バッ
ファー層8としての効果は次の第3の実施例で示す熱処
理による酸化で形成したときよりも小さい。
According to the structure of this embodiment, similarly to the first embodiment, the buffer layer 8 prevents diffusion of impurities contained in the tungsten film formed by the chemical vapor deposition method, and the unevenness of the surface of the refractory metal film is reduced. Even if it is large, the crystal grains of the aluminum alloy are not reduced and the electromigration resistance as a wiring is improved. The crystal grains of the aluminum alloy film 9 are 0.2 μm−0.2 μm.
4 μm, which is larger than the case without the tungsten oxide film, and the reliability of the wiring is improved. In addition, since the buffer layer is formed only by performing the washing step, the number of steps is simple as only one step. In addition, since existing equipment is used, there is no need to increase equipment. However, as compared with the TiN film, the tungsten oxide film is an insulating film, so that the resistance between the tungsten film 7 and the aluminum alloy film 9 is higher, so that the contact resistance is higher. Further, the effect as the buffer layer 8 is smaller than that when the buffer layer 8 is formed by oxidation by heat treatment shown in the following third embodiment.

【0035】なお、本実施例では、硫酸あるいは発煙硝
酸による洗浄で酸化タングステン膜を形成したが、他の
酸化性の洗浄でタングステン膜を溶解させないものであ
れば何でも良い。また、タングステン膜を形成した後、
大気解放することにより、タングステン膜表面に自然酸
化膜としてのタングステン酸化膜を形成した場合の信頼
性は、本実施例のときよりも悪いが自然酸化膜の無い場
合よりは良い。
In this embodiment, the tungsten oxide film is formed by washing with sulfuric acid or fuming nitric acid. However, any other material can be used as long as the tungsten film is not dissolved by other oxidizing washing. Also, after forming the tungsten film,
The reliability in the case where a tungsten oxide film is formed as a natural oxide film on the surface of the tungsten film by being exposed to the atmosphere is worse than that of the present embodiment, but is better than the case where there is no natural oxide film.

【0036】(実施例3)以下、バッファー層8の形成
方法として、本発明の第3の実施例について説明する。
本実施例の特徴は、図1の構造の半導体装置の製造方法
において、タングステン膜7を形成した後、熱処理を行
うことで酸化し、タングステン膜7上にバッファー層8
としてタングステン酸化膜を形成する点にある。具体的
には、タングステン膜7を形成後、例えば酸素を5%含
んだ雰囲気において400℃の温度で15分の熱処理を
行う。雰囲気に含まれる他のガスは、例えば窒素あるい
はアルゴン等の不活性ガスであれば良い。
(Embodiment 3) A third embodiment of the present invention will be described below as a method of forming the buffer layer 8.
The feature of this embodiment is that, in the method for manufacturing a semiconductor device having the structure shown in FIG. 1, after the tungsten film 7 is formed, it is oxidized by performing a heat treatment, and the buffer layer 8 is formed on the tungsten film 7.
To form a tungsten oxide film. Specifically, after forming the tungsten film 7, for example, a heat treatment is performed at a temperature of 400 ° C. for 15 minutes in an atmosphere containing 5% of oxygen. The other gas contained in the atmosphere may be an inert gas such as nitrogen or argon.

【0037】本例の構成によれば、実施例1と同様にバ
ッファー層8が化学気相成長法で形成したタングステン
膜中に含まれる不純物の拡散を防止し、高融点金属膜表
面の凹凸が大きくても、アルミ合金の結晶粒が小さくな
らず配線としてのエレクトロマイグレーション耐性が向
上する。またアルミ合金膜9の結晶粒は0.3−0.6μ
mと大きくなり、配線の信頼性は向上する。また、第2
の実施例と比較して、厚い膜厚のタングステン酸化膜が
形成されるため、より信頼性は向上するが、タングステ
ン膜7とアルミ合金膜9との間の抵抗が高くなり、コン
タクト抵抗はさらに高くなる。
According to the structure of this embodiment, the buffer layer 8 prevents diffusion of impurities contained in the tungsten film formed by the chemical vapor deposition method as in the first embodiment, and the unevenness of the surface of the high melting point metal film is reduced. Even if it is large, the crystal grains of the aluminum alloy are not reduced and the electromigration resistance as a wiring is improved. The crystal grain of the aluminum alloy film 9 is 0.3-0.6 μm.
m, and the reliability of the wiring is improved. Also, the second
As compared with the embodiment, since a thicker tungsten oxide film is formed, the reliability is further improved, but the resistance between the tungsten film 7 and the aluminum alloy film 9 increases, and the contact resistance further increases. Get higher.

【0038】なお、本実施例では、酸素を5%程度含ん
だ雰囲気において400℃の温度で15分の熱処理を行
うことでタングステン酸化膜を形成したが、タングステ
ン膜表面に5−50nm程度のタングステン酸化膜が形
成される条件であれば、どのような熱処理であっても目
標の効果を得られる。
In this embodiment, the tungsten oxide film is formed by performing a heat treatment at a temperature of 400 ° C. for 15 minutes in an atmosphere containing about 5% of oxygen. The target effect can be obtained by any heat treatment as long as an oxide film is formed.

【0039】(実施例4)以下、バッファー層8の形成
方法として、本発明の第4の実施例について説明する。
本実施例の特徴は、図1の構造の半導体装置の製造方法
において、タングステン膜7を形成した後、アンモニア
雰囲気中で熱処理を行うあるいは窒素雰囲気中でプラズ
マ処理を行うことで窒化し、タングステン膜7上にバッ
ファー層8としてタングステン窒化膜を形成する点にあ
る。
(Embodiment 4) Hereinafter, a fourth embodiment of the present invention will be described as a method of forming the buffer layer 8.
The feature of this embodiment is that, in the method for manufacturing a semiconductor device having the structure shown in FIG. 1, after the tungsten film 7 is formed, a heat treatment is performed in an ammonia atmosphere or a plasma treatment is performed in a nitrogen atmosphere, so that the tungsten film 7 is nitrided. The point is that a tungsten nitride film is formed as a buffer layer 8 on 7.

【0040】本例の構成によれば、実施例1と同様にバ
ッファー層8が化学気相成長法で形成したタングステン
膜中に含まれる不純物の拡散を防止し、高融点金属膜表
面の凹凸が大きくても、アルミ合金の結晶粒が小さくな
らず配線としてのエレクトロマイグレーション耐性が向
上する。アルミ合金膜9の結晶粒は小さくならないた
め、配線の信頼性は向上する。また、タングステン窒化
膜は、導電性膜であるため、コンタクト抵抗が高くなら
ない。ただし、工程数は増加する。
According to the structure of this embodiment, similarly to the first embodiment, the buffer layer 8 prevents diffusion of impurities contained in the tungsten film formed by the chemical vapor deposition method, and the unevenness of the surface of the high melting point metal film is reduced. Even if it is large, the crystal grains of the aluminum alloy are not reduced and the electromigration resistance as a wiring is improved. Since the crystal grains of the aluminum alloy film 9 do not become small, the reliability of the wiring is improved. Further, since the tungsten nitride film is a conductive film, the contact resistance does not increase. However, the number of steps increases.

【0041】なお、本実施例では、アンモニア雰囲気中
で熱処理を行うあるいは窒素雰囲気中でプラズマ処理を
行うことでタングステン窒化膜を形成したが、タングス
テン膜表面に5−50nm程度のタングステン窒化膜が
形成される条件であれば、どのような条件であっても目
標の効果を得られる。
In this embodiment, the tungsten nitride film is formed by performing a heat treatment in an ammonia atmosphere or a plasma treatment in a nitrogen atmosphere. However, a tungsten nitride film of about 5 to 50 nm is formed on the surface of the tungsten film. The desired effect can be obtained under any conditions.

【0042】[0042]

【発明の効果】以上のように本発明によれば、化学気相
成長法により形成した高融点金属膜と、スパッタ法によ
り形成したアルミ合金膜の間に、バッファー層として高
融点金属膜あるいは高融点金属化合物膜が存在するた
め、このバッファー層が化学気相成長法により形成した
高融点金属膜からの不純物の拡散を防止し、高融点金属
膜表面の凹凸が大きくても、アルミ合金の結晶粒が小さ
くならず配線としてのエレクトロマイグレーション耐性
が向上する。また、化学気相成長法により形成した高融
点金属膜のカバレッジは良いためコンタクトの信頼性は
保証され、高融点金属膜とアルミ合金膜との多層膜とす
ることで配線抵抗は低くすることができる。さらに、ア
ルミ合金膜中に含ませる銅の濃度を低くすることが可能
なためアルミ合金膜に腐食が発生せず、その実用的効果
は大きい。
As described above, according to the present invention, a high melting point metal film or a high melting point metal film is used as a buffer layer between a high melting point metal film formed by a chemical vapor deposition method and an aluminum alloy film formed by a sputtering method. The presence of the melting point metal compound film prevents this buffer layer from diffusing impurities from the high melting point metal film formed by the chemical vapor deposition method. The particles do not become small and the electromigration resistance as a wiring is improved. In addition, the high-melting-point metal film formed by the chemical vapor deposition method has good coverage, so the reliability of the contact is guaranteed, and the wiring resistance can be reduced by using a multilayer film of the high-melting point metal film and the aluminum alloy film. it can. Further, since the concentration of copper contained in the aluminum alloy film can be reduced, the aluminum alloy film does not corrode, and its practical effect is large.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における半導体装置の要
部断面構成図
FIG. 1 is a cross-sectional configuration diagram of a main part of a semiconductor device according to a first embodiment of the present invention;

【図2】同実施例と従来例におけるアルミ合金膜の結晶
粒経を示す模式図
FIG. 2 is a schematic view showing the crystal grain size of an aluminum alloy film in the example and the conventional example.

【図3】従来の半導体装置の要部断面構成図FIG. 3 is a cross-sectional configuration diagram of a main part of a conventional semiconductor device.

【図4】エレクトロマイグレーションを説明するための
アルミ合金膜の表面模式図
FIG. 4 is a schematic surface view of an aluminum alloy film for explaining electromigration.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 第一の絶縁膜 3 金属配線 4 第2の絶縁膜 5 コンタクトホール 6 シィード層 7 タングステン膜 8 バッファー層 9 アルミ合金膜 Reference Signs List 1 silicon substrate 2 first insulating film 3 metal wiring 4 second insulating film 5 contact hole 6 seed layer 7 tungsten film 8 buffer layer 9 aluminum alloy film

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/3205-21/3213 H01L 21/768

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】金属配線および金属配線に接続するコンタ
クトホールを有する半導体装置において、 前記金属配線上の絶縁膜と、前記絶縁膜に選択的に開口
された前記金属配線に接続するためのコンタクトホール
と、前記絶縁膜およびコンタクトホール上全面のシィー
ド層と、前記シィード層上の化学気相成長法により形成
された高融点金属膜と、前記化学気相成長法により形成
された高融点金属膜上のバッファー層として形成された
高融点金属膜あるいは高融点金属化合物膜と、前記バッ
ファー層上のアルミ合金膜とを備えたことを特徴とする
半導体装置。
1. A semiconductor device having a metal wiring and a contact hole connected to the metal wiring, wherein: an insulating film on the metal wiring; and a contact hole for connecting to the metal wiring selectively opened in the insulating film. A seed layer on the entire surface of the insulating film and the contact hole; a refractory metal film formed on the seed layer by a chemical vapor deposition method; and a refractory metal film formed by the chemical vapor deposition method on the seed layer. A high melting point metal film or a high melting point metal compound film formed as a buffer layer, and an aluminum alloy film on the buffer layer.
【請求項2】拡散層および拡散層に接続するコンタクト
ホールを有する半導体装置において、 前記拡散層上の絶縁膜と、前記絶縁膜に選択的に開口さ
れた前記拡散層に接続するためのコンタクトホールと、
前記絶縁膜およびコンタクトホール上全面のシィード層
と、前記シィード層上の化学気相成長法により形成され
た高融点金属膜と、前記化学気相成長法により形成され
た高融点金属膜膜上のバッファー層として形成された高
融点金属膜あるいは高融点金属化合物膜と、前記バッフ
ァー層上のアルミ合金膜とを備えたことを特徴とする半
導体装置。
2. A semiconductor device having a diffusion layer and a contact hole connected to the diffusion layer, wherein: an insulating film on the diffusion layer; and a contact hole for connecting to the diffusion layer selectively opened in the insulating film. When,
A seed layer on the entire surface of the insulating film and the contact hole; a refractory metal film formed on the seed layer by a chemical vapor deposition method; and a refractory metal film formed by the chemical vapor deposition method on the seed layer. A semiconductor device comprising: a high melting point metal film or a high melting point metal compound film formed as a buffer layer; and an aluminum alloy film on the buffer layer.
【請求項3】金属配線および金属配線に接続するための
コンタクトホールを有する半導体装置の製造方法におい
て、 前記金属配線上に絶縁膜を形成する工程と、前記絶縁膜
に前記金属配線に接続するためのコンタクトホールを選
択的に開口する工程と、前記絶縁膜および前記コンタク
トホール上全面にシィード層を形成する工程と、前記シ
ィード層上に化学気相成長法により高融点金属膜を形成
する工程と、前記化学気相成長法により形成した高融点
金属膜上にバッファー層として高融点金属膜あるいは高
融点金属化合物膜を形成する工程と、前記バッファー層
上にアルミ合金膜を形成する工程とを備えた半導体装置
の製造方法。
3. A method of manufacturing a semiconductor device having a metal wiring and a contact hole for connecting to the metal wiring, the method comprising: forming an insulating film on the metal wiring; and connecting the insulating film to the metal wiring. Selectively forming a contact hole, forming a seed layer on the entire surface of the insulating film and the contact hole, and forming a refractory metal film on the seed layer by a chemical vapor deposition method. Forming a high melting point metal film or a high melting point metal compound film as a buffer layer on the high melting point metal film formed by the chemical vapor deposition method, and a step of forming an aluminum alloy film on the buffer layer Semiconductor device manufacturing method.
【請求項4】拡散層および拡散層に接続するためのコン
タクトホールを有する半導体装置の製造方法において、 前記拡散層上に絶縁膜を形成する工程と、前記絶縁膜に
前記拡散層に接続するためのコンタクトホールを選択的
に開口する工程と、前記絶縁膜および前記コンタクトホ
ール上全面にシィード層を形成する工程と、前記シィー
ド層上に化学気相成長法により高融点金属膜を形成する
工程と、前記化学気相成長法により形成した高融点金属
膜上にバッファー層として高融点金属膜あるいは高融点
金属化合物膜を形成する工程と、前記バッファー層上に
アルミ合金膜を形成する工程とを備えた半導体装置の製
造方法。
4. A method for manufacturing a semiconductor device having a diffusion layer and a contact hole for connecting to the diffusion layer, the method comprising: forming an insulating film on the diffusion layer; and connecting the insulating film to the diffusion layer. Selectively forming a contact hole, forming a seed layer on the entire surface of the insulating film and the contact hole, and forming a refractory metal film on the seed layer by a chemical vapor deposition method. Forming a high melting point metal film or a high melting point metal compound film as a buffer layer on the high melting point metal film formed by the chemical vapor deposition method, and a step of forming an aluminum alloy film on the buffer layer Semiconductor device manufacturing method.
【請求項5】請求項1あるいは2記載のバッファー層
が、チタンナイトライド(TiN)膜あるいはチタンタ
ングステン(TiW)膜であることを特徴とする半導体
装置。
5. The semiconductor device according to claim 1, wherein the buffer layer is a titanium nitride (TiN) film or a titanium tungsten (TiW) film.
【請求項6】請求項3あるいは4記載の化学気相成長法
により高融点金属膜を形成する工程の後、硫酸あるいは
発煙硝酸による洗浄を行うことで、高融点金属膜表面に
バッファー層として高融点金属酸化膜を形成する工程を
備えた半導体装置の製造方法。
6. A step of forming a high melting point metal film by chemical vapor deposition according to claim 3 or 4, followed by washing with sulfuric acid or fuming nitric acid to form a high melting point metal film surface as a buffer layer. A method for manufacturing a semiconductor device, comprising a step of forming a melting point metal oxide film.
【請求項7】請求項3あるいは4記載の化学気相成長法
により高融点金属膜を形成する工程の後、熱処理を行う
ことで、高融点金属膜表面にバッファー層として高融点
金属酸化膜を形成する工程を備えた半導体装置の製造方
法。
7. A heat treatment is performed after the step of forming a refractory metal film by the chemical vapor deposition method according to claim 3 or 4, whereby a refractory metal oxide film is formed as a buffer layer on the surface of the refractory metal film. A method for manufacturing a semiconductor device comprising a step of forming.
【請求項8】請求項3あるいは4記載の化学気相成長法
により高融点金属膜を形成する工程の後、アンモニア雰
囲気中で熱処理を行うあるいは窒素雰囲気中でプラズマ
処理を行うことで、高融点金属膜表面にバッファー層と
して高融点金属窒化膜を形成する工程を備えた半導体装
置の製造方法。
8. The method according to claim 3, wherein after the step of forming the high melting point metal film by the chemical vapor deposition method, a heat treatment is carried out in an ammonia atmosphere or a plasma treatment is carried out in a nitrogen atmosphere. A method for manufacturing a semiconductor device, comprising a step of forming a refractory metal nitride film as a buffer layer on a surface of a metal film.
JP5253092A 1991-03-19 1992-03-11 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2819929B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5253092A JP2819929B2 (en) 1991-03-19 1992-03-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-54528 1991-03-19
JP5452891 1991-03-19
JP5253092A JP2819929B2 (en) 1991-03-19 1992-03-11 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0582656A JPH0582656A (en) 1993-04-02
JP2819929B2 true JP2819929B2 (en) 1998-11-05

Family

ID=26393142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5253092A Expired - Fee Related JP2819929B2 (en) 1991-03-19 1992-03-11 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2819929B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235539A (en) * 1994-02-25 1995-09-05 Sony Corp Multilayer wiring and dry etching thereof
JP2003258094A (en) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd Wiring structure, method of manufacturing the same, and display device
TW202318568A (en) * 2021-07-30 2023-05-01 日商尼康股份有限公司 Method for manufacturing metal wiring, method for manufacturing transistor, and metal wiring

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日経マイクロデバイス No.59 (1990年5月) PP.41〜53

Also Published As

Publication number Publication date
JPH0582656A (en) 1993-04-02

Similar Documents

Publication Publication Date Title
JP2701730B2 (en) Semiconductor device and manufacturing method thereof
KR100339179B1 (en) Copper interconnection structure incorporating a metal seed layer
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US5920794A (en) Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold
US5925933A (en) Interconnect structure using Al2 -Cu for an integrated circuit chip
US6368961B1 (en) Graded compound seed layers for semiconductors
KR0179822B1 (en) Interconnections structure of semiconductor device and method for manufacturing thereof
JP2655213B2 (en) Wiring connection structure of semiconductor device and method of manufacturing the same
JP3404057B2 (en) Electronic device manufacturing method
JP4591084B2 (en) Copper alloy for wiring, semiconductor device, and method for manufacturing semiconductor device
US6475903B1 (en) Copper reflow process
US5278448A (en) Semiconductor device and method of fabricating the same
JP2002075994A (en) Semiconductor device and its manufacturing method
US6998342B2 (en) Electronic device manufacturing method
US5801444A (en) Multilevel electronic structures containing copper layer and copper-semiconductor layers
JPH05206135A (en) Manufacture of semiconductor device
KR0185230B1 (en) Metal wiring and semiconductor device
US7694871B2 (en) Self-encapsulated silver alloys for interconnects
JPH06181212A (en) Manufacture of semiconductor device
JPH088347B2 (en) Copper-semiconductor composite that can be formed at room temperature and method for forming the same
US6344691B1 (en) Barrier materials for metal interconnect in a semiconductor device
JP2819929B2 (en) Semiconductor device and manufacturing method thereof
JP2830540B2 (en) Manufacturing method of multilayer wiring
JP3277909B2 (en) Semiconductor device and manufacturing method thereof
JP2000124310A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees