[go: up one dir, main page]

JP2810647B2 - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JP2810647B2
JP2810647B2 JP8109767A JP10976796A JP2810647B2 JP 2810647 B2 JP2810647 B2 JP 2810647B2 JP 8109767 A JP8109767 A JP 8109767A JP 10976796 A JP10976796 A JP 10976796A JP 2810647 B2 JP2810647 B2 JP 2810647B2
Authority
JP
Japan
Prior art keywords
wiring sheet
flexible wiring
package
sheet portion
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8109767A
Other languages
English (en)
Other versions
JPH09298251A (ja
Inventor
悦四 鈴木
章 米沢
秀久 山崎
洋 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaichi Electronics Co Ltd
Original Assignee
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaichi Electronics Co Ltd filed Critical Yamaichi Electronics Co Ltd
Priority to JP8109767A priority Critical patent/JP2810647B2/ja
Priority to US08/848,585 priority patent/US5973395A/en
Publication of JPH09298251A publication Critical patent/JPH09298251A/ja
Application granted granted Critical
Publication of JP2810647B2 publication Critical patent/JP2810647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は下面に多数の電極
を配したＢＧＡ形ＩＣパッケージ等に係り、殊にこれら
ＢＧＡ形ＩＣパッケージ等における外部端子の高密度配
置を小形且つ簡素な構造で形成できるようにしたＩＣパ
ッケージに関する。
【０００２】
【従来の技術】ＢＧＡ形ＩＣパッケージは数百の端子を
有し、この端子群は複数の単位端子群に分け、これら各
単位端子群を数層に積層した配線層の個々を貫通して接
続すると共に、各層に設けたリードパターンでその位置
を変換しつつ、最下層の配線層の下面に多数の外部端子
が均一に再配置されるようにしている。
【０００３】再述すると、従来のＩＣパッケージの代表
技術として、リードフレームにＩＣを搭載して金属線で
ボンディングしたＤＩＰ（Ｄｕａｌ−ｉｎ−Ｐａｃｋａ
ｇｅ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）がある。
【０００４】又ＩＣの端子数が多く狭ピッチ配置のもの
では薄葉の平のフレキシブル配線シートにＩＣを搭載し
てボンディングを施し、配線シート上においてピッチ変
換を図ったＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）構造のものが主に使用されてきた。
【０００５】然しながら、ＩＣの進歩につれてＩＣ内の
集積度が飛躍的に増大し、端子数とＩＣの大きさが増大
するに伴ない、従来のＤＩＰ、ＱＦＰ、ＴＡＢのパッケ
ージ方式ではＩＣパッケージのサイズが大きくなり過ぎ
ると言う問題があり、近年ＱＦＮ（Ｑｕａｄ Ｆｌａｔ
Ｎｏｎ−ｌｅａｄ）、ＢＧＡ（Ｂａｌｌ ＧｌｉｄＡ
ｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）のようなＩＣパッケージのサイズが大きくならな
いように工夫したものが提案されて、一部実用化が始ま
っている。
【０００６】
【発明が解決しようとする課題】然しながら、この種の
ＩＣパッケージはＩＣの端子群を再配置するためのイン
ターポーザが必要となる。例えばＢＧＡ形ＩＣパッケー
ジはインターポーザとして前記のように端子密度によっ
ては３〜８層の多層の配線層の構成が必要となるなど、
複雑な構造となり、高度な製作技術が要求され、価格的
にも非常に高価となる問題点を有していた。
【０００７】
【課題を解決するための手段】本発明はこの問題を解決
し、簡素な構造と製作技術で高密度端子配置のＢＧＡ形
ＩＣパッケージ等が安価に製造できるようにしたＩＣパ
ッケージを提供する。
【０００８】この発明に係るＩＣパッケージにおいて
は、方形のフレキシブル配線シートを方形の基体の上面
及び対向する二側面と下面に亘って方形フレキシブル配
線シートの各辺と方形基体の各辺が並行するように巻き
付け、該基体上面を覆う上部フレキシブル配線シート部
の上面にＩＣを搭載し、該上部フレキシブル配線シート
部に延在する上部リードパターン部に設けた電極群に上
記ＩＣを接続する構成としている。
【０００９】そして該リードパターンを上記上部フレキ
シブル配線シート部から基体二側面を覆う側部フレキシ
ブル配線シート部を経て基体下面に至る下部フレキシブ
ル配線シート部に亘り延在させ、該下部フレキシブル配
線シート部に形成された下部リードパターン部に被接続
対象を接続するための電極を配し、上記ＩＣ全体又はＩ
Ｃ接続部を上記上部フレキシブル配線シート部の上面に
おいて封止し、上記基体の他の対向する二側面を露出状
態にする構造としている。
【００１０】上記フレキシブル配線シートは上面にリー
ドパターンを形成した片面配線シート又は上下面にリー
ドパターンを有する両面配線シートを用いることができ
る。
【００１１】上記基体は絶縁材か又は金属から成る単層
材か、又は配線シートの中央部下面と端部下面に夫々貼
り合せられて上下に重合された絶縁材又は金属製の積層
プレートから成る。
【００１２】又基体はＩＣの熱を吸収する金属から成る
放熱体を形成し、該放熱構造の具体例として、ＩＣと放
熱体間に介在する配線シートに複数の貫通孔を設け、該
貫通孔に充填した金属から成る採熱路を介して上記ＩＣ
と放熱体間を短絡する。
【００１３】又は上記放熱構造の他例として、上記基体
の端部に配線シートから突出する放熱フィンを設ける。
【００１４】
【発明の実施の形態】図１は本発明によって提供される
ＩＣパッケージの実施形態例として、一枚のフレキシブ
ル配線シート１を用い、該フレキシブル配線シート１を
基体２の上面及び対向する二側面と下面に亘って方形フ
レキシブル配線シートの各辺と方形基体の各辺が並行す
るように巻き付け、該基体上面を覆う上部フレキシブル
配線シート部１ａの上面にＩＣ３（半導体チップ）を搭
載し、該上部フレキシブル配線シート部１ａに延在する
上部リードパターン部５ａに設けた電極４ａ群に上記Ｉ
Ｃ３を接続している。
【００１５】そして配線シート１のリードパターン５を
上記上部フレキシブル配線シート部１ａから基体二側面
を覆う側部フレキシブル配線シート部１ｂを経て基体下
面に至る下部フレキシブル配線シート部１ｃに亘り延在
させ、該下部フレキシブル配線シート部１ｃに形成され
た下部リードパターン部５ｃに被接続対象を接続するた
めの電極４ｂ群を配し、上記ＩＣ全体又はＩＣ接続部を
上記上部フレキシブル配線シート部の上面において封止
する思想を開示している。
【００１６】８は封止部材であり、図１Ｂに示すように
合成樹脂材（封止部材）中にＩＣ全体が埋め込まれるよ
うに樹脂封止するか、又は図６に示すように、合成樹脂
材（封止部材８）中にＩＣ接続部が埋め込まれＩＣ本体
は露出するように封止する。又は図示を省略するが、Ｉ
Ｃ全体を絶縁材又は導電材から成るカバーで覆いカバー
の内部空間に不活性ガスを充填し、ＩＣ３を不活性ガス
中に封入する。
【００１７】図１においては一枚の方形のフレキシブル
配線シート１を基体２の上面から基体２の対向する二側
面を覆い、更に基体２の下面に亘るように巻き付け、上
部フレキシブル配線シート部１ａに延在する上部リード
パターン部５ａに設けた電極４ａにＩＣ３をボンディン
グ等し接続すると共に、下部フレキシブル配線シート部
１ｃに延在する下部リードパターン部５ｃに設けた電極
４ｂを配線回路基板６等の被接続対象と接続するように
している。
【００１８】上記図１に示した実施形態例における配線
シート１は図１Ｄの展開図に示すように、中央部にＩＣ
３の搭載スペース７を有し、リードパターン５を該ＩＣ
搭載スペース７の対向する二辺から配線シート１の対向
する二辺に亘り延在し、ＩＣ搭載スペース７に至るリー
ドパターン５の内端においては狭ピッチ配置にして、同
内端にＩＣ３を接続する電極４ａを形成すると共に、配
線シート１の辺縁に至るリードパターン外端を広ピッチ
配置にして同外端に配線回路基板６等と接続する電極４
ｂを形成している。
【００１９】従って上記方形フレキシブル配線シート１
で方形基体２の二側面を抱き込むように巻き付けた時、
同シート１の両端二辺が図１Ｂに示すように、基体２の
下面において基体２の対向する二辺と並行して対向状態
になり、前記下部フレキシブル配線シート部１ｃを形成
し、該対向状態となっている下部フレキシブル配線シー
ト部１ｃの夫々に電極４ｂが配置されている。この電極
４ｂは、図１Ｄに示すように配線シート１の巻き付け方
向に多列配置され、基体下面に均一に分散し配置されて
いる。
【００２０】上記電極４ｂを配線回路基板６等の被接続
対象に接続する手段として、図１Ｂに示すように下部リ
ードパターン部５ｃに導電性を有する低融点金属から成
る球状の電極４ｂ′を設け、該球状電極４ｂ′を配線回
路基板６のパッド上に融着する構成としている。
【００２１】上記電極４ｂは上記球状電極４ｂ′を用い
る他、下部リードパターン部５ｃの端部にその他の形状
の突起（バンプ）を形成するか、或いは平形のパッドを
付設するか、若しくはパターン５の端部をそのまま電極
４ｂとして供する場合を含む。
【００２２】図１に述べた実施形態例に示すフレキシブ
ル配線シート１は上部フレキシブル配線シート部１ａの
上面から側部フレキシブル配線シート部１ｂの外側面を
経て下部フレキシブル配線シート部１ｃの下面に亘りリ
ードパターン５が延在する片面配線シートを用いること
ができる。又は上部フレキシブル配線シート部１ａの上
下面から側部フレキシブル配線シート部１ｂの内外側面
を経て下部フレキシブル配線シート部１ｃの上下面に亘
り上記リードパターン５が延在する両面配線シート１を
用いることができる。
【００２３】図５に両面配線シート１を用いてＩＣパッ
ケージを形成した場合を例示する。図示のように、ＩＣ
３を配線シート１の中央部上面に搭載し、ＩＣ３が有す
る電極の一部を配線シート１の外表面に延在するリード
パターン５の一端にボンディング等により接続すると共
に、ＩＣ３の他の電極を配線シート１の内表面側に延在
するリードパターン５′の一端にボンディング等により
接続する。配線シート１の内表面側に延在するリードパ
ターン５′の一端（上部リードパターン部５ａ′の端
部）には配線シート１のフィルムを貫く電極４ａ′を設
けて上記ＩＣ３との接続を図る。
【００２４】他方、下部配線シート部１ｃに延在する外
表面側の下部リードパターン部５ｃと内表面側の下部リ
ードパターン部５ｃ′には、図１Ｄに示すように、配線
シートの巻き付け方向に球状等の電極４ｂ′即ち４ｂを
多列状に配し、以って下部配線シート部１ｃの下面全域
に均一に電極４ｂ′を配置する。
【００２５】配線シート内表面側の下部リードパターン
部５ｃ′にはその端部に配線シート１を貫通する電極４
ｂ″を設けてこの電極４ｂ″の表面に上記球状等の電極
４ｂ′を一体に設ける。
【００２６】上記電極４ｂ′（４ｂ）の配置について言
及すると、図１Ｄに示すように、下部配線シート部１ｃ
に並行に延在する下部リードパターン部５ｃ，５ｃ′を
複数群に分け、各群のリードの長さを巻き付け方向に段
階的に短かくしてリード端の位置を同方向に段階的にず
らし、この各端に電極４ｂ′を設け、以って電極４ｂ′
を下部配線シート部１ｃの表面に均一に配置する。
【００２７】図１乃至図５に示す方形フレキシブル配線
シート１は薄い絶縁性のフィルム１′の表面に所要の導
電箔（金属箔）からなるリードパターン５又は５′を形
成した片面フレキシブル配線シート又は両面フレキシブ
ル配線シートである。
【００２８】絶縁性フィルム１′は０．０２ｍｍ〜０．
１ｍｍ程度の厚さで、耐熱性、電気絶縁性があり、湿
的、化学的腐食性ガスに耐性があるもので、かつ柔軟性
のある素材が利用でき、ポリイミドフィルム、液晶ポリ
マーフィルム、ポリフェニレンサルファイドフィルム、
ポリエーテルイミドフィルム、ポリエーテルエーテルケ
トンフィルム、ポリアミドイミドフィルムなどが本目的
に適している。又金属箔としては、銅、アルミニウム、
金、銀、ニッケルなどが使用できる。又銀、銅粉などと
樹脂からなる導電樹脂も本目的に使用できる。
【００２９】他方方形基体２は前記フィルムの形状を保
持できる剛性と、耐熱性を有していれば良く、セラミッ
ク材料、金属材料、合成樹脂材料でもよい。適している
材料としてはアルミナ板、真鍮板、アルミニウム板、ニ
ッケルメッキ銅板、４２アロイ板、ガラス強化エポキシ
樹脂板、紙強化フェノール板、ガラス強化ポリイミド樹
脂板などがある。又エラストマーを基体２として用いる
ことができる。
【００３０】この方形基体２の大きさは半導体チップ
（ＩＣ３）より若干大きめのサイズが選ばれ、厚さは
０．２ｍｍ〜１．５ｍｍの範囲が適し、該方形基体２の
外周面に上記方形フレキシブル配線シート１を耐熱性と
密着強度のある接着剤を介して両者を貼り合わせる。こ
の接着剤としてはエポキシ樹脂接着剤、アクリル系接着
剤が好適である。本発明に従い、ＬＧＡ（Ｌｅｅｄｌｅ
ｓｓ Ｇｒｉｄ Ａｒｒａｙ），ＢＧＡ、あるいはＣＳ
Ｐの構造のパッケージとすることが可能である。
【００３１】次に図１に従って説明したＩＣパッケージ
の変形例を図２乃至図４に基づいて説明する。
【００３２】図２Ａ、Ｂは基体２を積層プレートで形成
した場合を示す。例えば図２Ａに示すように、フレキシ
ブル配線シート１の中央部と両端部に夫々プレートを貼
り付け、シート１を中央プレート２ａと端部プレート２
ｂの間で各プレートを重ね合せるように折曲することに
より図２Ｂに示すような両プレート２ａ，２ｂの積層構
造が形成できる。この構造は配線シートをプレートと共
に単に折り重ねるのみで、ＩＣパッケージ本体部が容易
に形成できる。
【００３３】又図１、図２に示す基体２は熱伝導の良好
な銅等の金属で形成することによりＩＣ３の放熱体とす
ることができる。この放熱効果を向上するため、図３に
おいては、ＩＣ３と基体２間に介在する上部フレキシブ
ル配線シート部１ａに複数の貫通孔を設け、この各貫通
孔内に金属又は金属を主体とする熱伝導材を保有させて
採熱路１１を形成し、この採熱路１１を介してＩＣ３と
基体２間を短絡する。フレキシブル配線シート１を図１
Ａに示すように、基体２の上面から対向する二側面を経
て巻き付け、基体２の他の二側面は露出状態とし、この
露出せる二側面を良好な放熱面とすることができる。
【００３４】更に図４は上記基体２の両端を、例えば上
記配線シート１からの露出面において外方へ突出し、放
熱フィン１２を形成した場合を示している。この放熱フ
ィン１２は上方へ起立して対向状態にし、くし歯状に切
割りし放熱効果を高めた構造にする。勿論この放熱フィ
ン１２は上記形状に限定されず、他の任意の形状を採用
できる。
【００３５】又図面では一個のＩＣパッケージ内に一個
のＩＣを保有する場合について説明したが、本発明は一
個のＩＣパッケージ内に複数のＩＣを保有せしめるＭＣ
Ｍについても包含するものである。
【００３６】
【発明の効果】本発明によれば、金属箔を例えば１０μ
ｍ厚さ程度の銅箔を使用して極めて微細なリードパター
ンの形成が可能で、現在最小ピッチといわれるＩＣのＩ
／Ｏピッチである６０μｍのピッチの配線形成も既知の
フォトリソグラフィ技術を使って容易に可能であり、従
来のような多層配線板を構成するための、層間接続技術
及び高度の層間の合わせ技術も必要とせず、しかも微細
配線が可能なので、パターン密度は非常に高密度にで
き、多ピンＩＣあるいは狭ピッチＩＣにも適用できると
いう特徴と、パターニングが容易で、極めて高い生産性
を有するという特徴がある。又インターポーザとして簡
単な構成で、かつ小型、多ピンパッケージが簡単かつ安
価に製造可能であるという極めて大きな経済効果があ
る。
【図面の簡単な説明】
【図１】図１ＡはＩＣパッケージの第１実施形態例を示
す斜視図、Ｂは同断面図、Ｃは同底面図、Ｄは同ＩＣパ
ッケージにおけるフレキシブル配線シートの展開図。
【図２】ＡはＩＣパッケージの第２実施形態例に使用す
るフレキシブル配線シートの側面図、Ｂは同ＩＣパッケ
ージの断面図。
【図３】ＩＣパッケージの第３実施形態例を示す断面
図。
【図４】ＩＣパッケージの第４実施形態例を示す斜視
図。
【図５】ＩＣパッケージの第５実施形態例を示す断面
図。
【図６】ＩＣの封止構造を例示する断面図。
【符号の説明】
１ フレキシブル配線シート ２ 基体 ３ ＩＣ（半導体チップ） ４ａ，４ｂ 電極 ５ リードパターン ６ 配線回路基板 ８ 封止部材 ９ 融着接続部 １１ 採熱路 １２ 放熱フィン
フロントページの続き (72)発明者 大平 洋 東京都大田区中馬込３丁目28番７号 山 一電機株式会社内 (56)参考文献 特開 平６−295935（ＪＰ，Ａ) 特開 昭57−69765（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】方形のフレキシブル配線シートを方形の基
    体の上面及び対向する二側面と下面に亘り方形フレキシ
    ブル配線シートの各辺と方形基体の各辺が並行するよう
    に巻き付け、該基体上面を覆う上部フレキシブル配線シ
    ート部の上面にＩＣを搭載し、該上部フレキシブル配線
    シート部に延在する上部リードパターン部に設けた電極
    に上記ＩＣを接続すると共に、該リードパターンを上記
    上部フレキシブル配線シート部から基体側面を覆う側部
    フレキシブル配線シート部を経て基体下面に至る下部フ
    レキシブル配線シート部に亘り延在させ、該下部フレキ
    シブル配線シート部に形成された下部リードパターン部
    に被接続対象を接続するための電極を配し、上記ＩＣ全
    体又はＩＣ接続部を上記上部フレキシブル配線シート部
    の上面において封止し、上記基体の他の対向する二側面
    を露出状態にしたことを特徴とするＩＣパッケージ。
  2. 【請求項２】上記フレキシブル配線シートが上下面にリ
    ードパターンを有する両面配線シートから成ることを特
    徴とする請求項１記載のＩＣパッケージ。
  3. 【請求項３】上記基体がフレキシブル配線シートの中央
    部と端部に夫々貼り合せられて上下に重合された積層プ
    レートから成ることを特徴とする請求項１又は２記載の
    ＩＣパッケージ。
  4. 【請求項４】上記基体がＩＣの熱を吸収する金属から成
    る放熱体を形成していることを特徴とする請求項１又は
    ２又は３記載のＩＣパッケージ。
  5. 【請求項５】上記ＩＣと放熱体間に介在する上部フレキ
    シブル配線シート部に複数の貫通孔を設け、該各貫通孔
    に充填した熱伝導材から成る採熱路を介して上記ＩＣと
    放熱体間を短絡したことを特徴とする請求項４記載のＩ
    Ｃパッケージ。
  6. 【請求項６】上記放熱体がその端部にフレキシブル配線
    シートから突出する放熱フィンを有することを特徴とす
    る請求項４記載のＩＣパッケージ。
JP8109767A 1996-04-30 1996-04-30 Ｉｃパッケージ Expired - Fee Related JP2810647B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8109767A JP2810647B2 (ja) 1996-04-30 1996-04-30 Ｉｃパッケージ
US08/848,585 US5973395A (en) 1996-04-30 1997-04-29 IC package having a single wiring sheet with a lead pattern disposed thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8109767A JP2810647B2 (ja) 1996-04-30 1996-04-30 Ｉｃパッケージ

Publications (2)

Publication Number Publication Date
JPH09298251A JPH09298251A (ja) 1997-11-18
JP2810647B2 true JP2810647B2 (ja) 1998-10-15

Family

ID=14518721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8109767A Expired - Fee Related JP2810647B2 (ja) 1996-04-30 1996-04-30 Ｉｃパッケージ

Country Status (2)

Country Link
US (1) US5973395A (ja)
JP (1) JP2810647B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233684A (ja) * 1998-02-17 1999-08-27 Seiko Epson Corp 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
EP0949642B1 (en) * 1998-03-31 2010-11-03 TDK Corporation Chip-type electronic component and method for producing the same
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
JP3668066B2 (ja) * 1999-09-01 2005-07-06 富士通株式会社 半導体パッケージ用プリント配線板およびその製造方法
JP3878781B2 (ja) 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20050121226A1 (en) * 2003-10-21 2005-06-09 Park Electrochemical Corporation Laminates having a low dielectric constant, low disapation factor bond core and method of making same
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7446410B2 (en) * 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7579687B2 (en) * 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
JP4590294B2 (ja) * 2005-04-13 2010-12-01 株式会社リコー 三次元成形回路部品の製造方法
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8159830B2 (en) * 2009-04-17 2012-04-17 Atmel Corporation Surface mounting chip carrier module
TW201212187A (en) * 2010-09-02 2012-03-16 Hon Hai Prec Ind Co Ltd Chip
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641401A (en) * 1971-03-10 1972-02-08 American Lava Corp Leadless ceramic package for integrated circuits
US3930115A (en) * 1971-05-19 1975-12-30 Philips Corp Electric component assembly comprising insulating foil bearing conductor tracks
DE2250918C2 (de) * 1971-10-27 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung
JPS5220230B2 (ja) * 1973-06-22 1977-06-02
JPS6042620B2 (ja) * 1980-10-17 1985-09-24 松下電器産業株式会社 半導体装置の封止体
US4376287A (en) * 1980-10-29 1983-03-08 Rca Corporation Microwave power circuit with an active device mounted on a heat dissipating substrate
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
NL9000161A (nl) * 1990-01-23 1991-08-16 Koninkl Philips Electronics Nv Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
JPH06295935A (ja) * 1993-04-07 1994-10-21 Hitachi Ltd 半導体パッケージ
JPH07147347A (ja) * 1993-11-25 1995-06-06 Matsushita Electric Ind Co Ltd 集積回路装置
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits

Also Published As

Publication number Publication date
US5973395A (en) 1999-10-26
JPH09298251A (ja) 1997-11-18

Similar Documents

Publication Publication Date Title
JP2810647B2 (ja) Ｉｃパッケージ
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100298162B1 (ko) 수지봉지형반도체장치
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US5311060A (en) Heat sink for semiconductor device assembly
US5446313A (en) Thin type semiconductor device and module structure using the device
JP2541487B2 (ja) 半導体装置パッケ―ジ
US7132738B2 (en) Semiconductor device having multiple semiconductor chips stacked in layers and method for manufacturing the same, circuit substrate and electronic apparatus
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPH1070233A (ja) マルチ電子デバイス・パッケージ
JPH05211281A (ja) 段状電子装置パッケージ
JPH08213543A (ja) マルチダイパッケージ装置
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
US6781849B2 (en) Multi-chip package having improved heat spread characteristics and method for manufacturing the same
JPH05211275A (ja) 半導体装置及びその製造方法
JP3818359B2 (ja) 半導体装置、回路基板及び電子機器
KR19990069438A (ko) 칩 스택 패키지
JP3611957B2 (ja) 積層型実装体
JP2620611B2 (ja) 電子部品搭載用基板
US20070126106A1 (en) Multi-chip semiconductor connector and method
KR100277185B1 (ko) 스택칩패키지
JP3418759B2 (ja) 半導体パッケージ
JPH10321670A (ja) 半導体装置
JPH11204565A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees