JP2805035B2

JP2805035B2 - 薄膜トランジスタ

Info

Publication number: JP2805035B2
Application number: JP2140580A
Authority: JP
Inventors: 宏勇張
Original assignee: 株式会社半導体エネルギー研究所
Priority date: 1990-05-29
Filing date: 1990-05-29
Publication date: 1998-09-30
Anticipated expiration: 2013-09-30
Also published as: JPH0432267A

Description

【発明の詳細な説明】『産業上の利用分野』本発明は非単結晶半導体薄膜を用いた薄膜トランジス
タ（以下にTFTともいう）及びその製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高信頼性を持つ薄膜トランジスタに関す
る。

『従来の技術』最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。

この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で500℃程度と低温で形成でき、安価なソ
ーダーガラス，ホウケイ酸ガラス等を基板として用いる
ことができる。

この薄膜トランジスタは電界効果型であり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。

この従来より知られたTFTの代表的な構造を第２図に
概略的に示す。

（20）はガラスよりなる絶縁性基板であり、（21）は
非単結晶半導体よりなる薄膜半導体、（22），（23）は
ソースドレイン領域で、（24），（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。

このように構成された薄膜トランジスタはゲート電極
（27）に電圧を加えることにより、ソースドレイン（2
2），（23）間に流れる電流を調整するものでありま
す。

この時、この薄膜トランジスタの応答速度は次式で与
えられる。

Ｓ＝μ・V/L² ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
ート電圧。

この薄膜トランジスタに用いられる非単結晶半導体層
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因が単結晶の半導体に比べてキャリアの移動度が非
常に小さく、上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時その移動度はだいたい
0.1〜１（cm²/V・Sec）程度で、ほとんどTFTとして動作
しない程度のものであった。

このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。

特にチャネル長Ｌを短くすると、その２乗で応答速度
に影響するので非常に有効な手段である。

しかしながらTFTの特徴である大面積基板上に素子を
形成する場合、フォトリソラフィー技術を用いて、ソー
スドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として現在のところ有効な手
段は確立されていない。

一方、半導体層自身の持つ移動度（μ）を大きくする
方法としては、TFTに使用する半導体層として単結晶半
導体または多結晶半導体を採用したり、TFTの活性層部
分を単結晶半導体または多結晶半導体とすることが行わ
れている。

前者の方法では、半導体層を形成する際の温度を高く
する必要がある。一方、後者の方法は部分的に温度を高
くしてTFTの活性層部分を単結晶半導体または多結晶半
導体とするものであるが、いずれの方法においても通常
のTFT作製工程よりも若干高い温度が必要である。

例えば、（１）非晶質半導体薄膜トランジスタにおいて、非晶
質シリコンの成膜温度は約250℃程度でその後の熱アニ
ール工程の温度は最大で400℃程度必要である。

（２）熱再結晶多結晶半導体薄膜トランジスタにおい
て、減圧CVD法による多結晶シリコンの成膜温度と熱に
よる再結晶化工程の必要温度は500〜650℃である。

（３）活性層のみを多結晶化した薄膜トランジスタに
おいて、半導体層を形成するに必要なCVDの温度は250℃
〜450℃程度であるが、CWレーザによる活性層の再結晶
化工程では600℃を超える温度となる。

このように薄膜トランジスタの製造工程においては避
けられない熱処理工程が存在している。

一方、TFTはソーダ硝子等の基板上に形成されてお
り、特にスタガ型とコプラナ型はキャリアの表面導電チ
ャネルを持つ活性層がガラス基板と直接に接している。

TFT製造工程では前述のように避けられない熱処理工
程が存在するので、硝子基板中に存在するナトリウム、
カリウム等のアルカリ不純物並びに金属等が外部に拡散
し、活性層やTFTを構成する半導体層に侵入する。これ
によりTFTは移動度の低下やしきい値の変動等デバイス
特性を悪化させたり、長期の信頼性に悪影響を与える。

また、TFTの動作により、TFT自身が発熱するこれによ
りガラス基板の温度が上昇し、同様に基板より不純物が
拡散して、TFTに影響を与える。

『発明の効果』本発明は前述の如き問題解決するものであり、素子特
性の良い、長期の信頼性の高いTFTの構造を提供するこ
とをその目的とするものであります。

『発明の構成』本発明は上記の問題を解決する為に、TFT素子を形成
する前にガラス基板上にCVD法またはスパッタ法によりT
FT素子のゲート絶縁膜に使用可能な絶縁膜と同じ材料か
らなる膜を下地保護膜として設け、その下地保護膜上に
TFT素子を形成していることを特徴とするものでありま
す。

すなわち、ガラス基板はゲート絶縁膜に使用可能な絶
縁膜、例えばシリコン酸化膜で覆われているためTFT作
製工程等での熱処理工程またはTFT動作時の発熱による
基板温度上昇時におけるガラス基板よりの不純物の拡散
を防止し、TFT素子の特性の向上および長期の信頼性向
上を実現することができるものであります。

以下に実施例を示し本発明を説明する。

『実施例１』この実施例１に対応するプレーナ型薄膜トランジスタ
の概略的な作製工程を第１図に示す。

まず、ガラス基板（１）としてソーダガラスを用い、
このソーダガラス（１）上に公知のスパッタリング法に
より全面に下地保護膜として酸化珪素（２）を300nm スパッタガス酸素100％反応圧力 0.5Pa RFパワー 400W 基板温度 150℃ 成膜速度 5nm/min 次にこれらの上にＩ型の非単結晶珪素半導体膜（３）
を公知のプラズマCVD法で約100nmの厚さに形成した。そ
の作成したその作製条件を以下に示す。

基板温度 300℃ 反応圧力 0.05Torr Rfパワー（13.56MH_z） 80W 使用ガス SiH₄ その後所定のエッチング処理を行い第１図（Ａ）に示
す状態を得た。

この後この活性層を多結晶化する為にエキシマレーザ
ーを使用して、この活性層に対してレーザーアニール処
理を施した。

その条件を以下に示す。

レーザエネルギー密度 200mJ/cm² 照射ショット数 50回この上に低抵抗非単結晶半導体層としてＮ型の導電型
を有する非単結晶珪素膜（４）を形成する。この時の作
成条件は以下のとおりであった。

基板温度 220℃ 反応圧力 0.05Torr Rfパワー（13.56MH_z） 120W 使用ガス SiH₄＋PH₃ 膜厚 1500Å このＮ型の非単結晶珪素膜（４）は、その形成時にH₂
ガスを多量に導入しRfパワーを高くして、微結晶化させ
て電気抵抗を下げたものを使用してもよい。

次に公知のフォトリソグラフィー技術を用いて、この
非単結晶珪素膜（４）をソースドレイン領域（４）を残
しチャネル形成領域（７）をパターニングし、第１図
（Ｂ）に示す状態を得た。

この後、チャネル形成領域（７）の活性化の為水素プ
ラズマ処理を下記の条件で行いチャネル領域の活性化を
行った。

基板温度 250℃ RFパワー 100W 処理時間 60分この後、先の下地保護膜（２）と同じ材料でかつ同じ
形成方法にてゲート酸化膜（５）100nmの厚みに形成後
ソース、ドレイン領域のコンタクトホールを公知のエッ
チング法により形成し、その上にアルミニウム電極
（６）を形成して、第１図（Ｃ）の状態を得薄膜トラン
ジスタを完成した。

本実施例の場合、ソース、ドレイン電極（６）の下に
はゲート絶縁膜（５）、下地保護膜（２）が存在する。

これらは同じ材料、同じ形成方法により形成されてい
るので薄膜トランジスタ作製工程における熱処理又は薄
膜トランジスタ動作時の発熱によって発生するこれら膜
の熱膨張に差がなく、その上部に存在するアルミニウム
等の金属電極の断線又はピーリングを起こさず長期の信
頼性に優れたものとなった。

『実施例２』第３図に本実施例の作製方法の概略図を示す。

まず、ソーダガラス基板（１）上に公知のスパッタリ
ング法により実施例１同じ作製条件にて酸化珪素膜を作
製した。次にこの下地保護膜（２）上にモリブデン金属
（10）を200nmの厚さに形成した後にこの上に低抵抗非
単結晶半導体層としてＰ型の導電型を有する非単結晶珪
素膜（８）を形成する。この時の作製条件は以下のとお
りであった。

基板温度 230℃ 反応圧力 0.05Torr Rfパワー（13.56MH_z） 150W 使用ガス SiH₄＋B₂H₆ 膜厚 200Å この場合膜厚は200Åとし後工程で作製するＩ型半導
体層とのオーミックコンタクトをとる目的だけとした。

次にこれらを所定のパターンにエッチングして第３図
（Ａ）の状態を得た。

次にこれらの上にＩ型の非単結晶珪素半導体膜（３）
を公知のスパッタ法で200nmの厚さに形成した。その作
成したその作製条件を以下に示す。

基板温度 250℃ 反応圧力 0.2Pa Rfパワー（13.56MH_z） 80W 使用ガス Ar 次に、実施例１と同じようにこのＩ型半導体層（３）
の多結晶化と水素プラズマ処理による活性化を行い第３
図（Ｂ）に示す状態を得た。

さらに、スパッタリング法によりゲート絶縁膜（５）
を実施例１と同様に100nm形成した後、モリブデン金属
によりゲート電極（９）を形成し所定のパターンに形成
した。

このようにして第３図（Ｃ）に示す薄膜トランジスタ
を完成させた。

本実施例の場合、低抵抗半導体層下に金属電極を有し
ているので、その配線抵抗が非常に小さい特徴を有す
る。特に大面積の液晶装置のスイッチング素子としてTF
Tを用いる際、この配線抵抗が小さい為に、駆動信号波
形がなまることがなく、多量のTFTを高速で応答させる
ことができる。

また、本発明はその多のデバイス構造を持つ薄膜トラ
ンジスタにも当然応用可能である。

『効果』本発明の構成により、基板としての低温ガラス中に存
在する不純物が薄膜トランジスタの活性層さらには素子
自身へ侵入することを抑えることができ、高相互コンダ
クタンスおよび高電界効果移動度を持つ薄膜トランジス
タを提供することができた。

また、デバイス動作時における発熱により基板より拡
散する不純物をも抑えることができ、薄膜トランジスタ
の電機的特性の烈火を抑制でき良好で長期の安定性と信
頼性を持つ薄膜トランジスタを実現することができた。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）及び第３図（Ａ）〜（Ｃ）は本発
明の一実施例のTFTの製造工程を示す概略図である。第２図は従来のTFTの断面構造を示す。１……基板２……下地保護膜３……活性層４……ソース、ドレイン領域５……ゲート絶縁膜６……ゲート並びにソース、ドレイン電極７……チャネル形成領域８……ソース、ドレイン領域９……ゲート電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−172470（ＪＰ，Ａ) 特開昭61−183970（ＪＰ，Ａ) 特開昭59−108360（ＪＰ，Ａ) 特開昭62−152171（ＪＰ，Ａ) 特開昭63−301518（ＪＰ，Ａ) 特開昭62−286282（ＪＰ，Ａ) 特開昭62−254466（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】ガラス基板上にゲート絶縁膜と同一材料か
らなる下地保護膜と、前記下地保護膜上には少なくと
も、チャネル領域と、ソース領域と、ドレイン領域と、
ゲート絶縁膜と、ゲート電極とが設けられている薄膜ト
ランジスタにおいて、前記ソース領域及びドレイン領域は微結晶を有している
ことを特徴とする薄膜トランジスタ。
【請求項２】ガラス基板上に下地保護膜と、前記下地保護膜上にチャネル領域、ソース領域及びドレ
イン領域を有する半導体層と、該半導体層の上に前記下地保護膜と同一材料からなるゲ
ート絶縁膜と、該ゲート絶縁膜の上にゲート電極とを有し、前記ソース領域及びドレイン領域は微結晶を有すること
を特徴とする薄膜トランジスタ。