JP2800958B2 - Active matrix substrate - Google Patents
Active matrix substrateInfo
- Publication number
- JP2800958B2 JP2800958B2 JP9817192A JP9817192A JP2800958B2 JP 2800958 B2 JP2800958 B2 JP 2800958B2 JP 9817192 A JP9817192 A JP 9817192A JP 9817192 A JP9817192 A JP 9817192A JP 2800958 B2 JP2800958 B2 JP 2800958B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- conductive film
- active matrix
- line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 46
- 239000011159 matrix material Substances 0.000 title claims description 31
- 239000010410 layer Substances 0.000 description 34
- 239000000463 material Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は表示用の絵素電極をマト
リクス状に配列して高密度表示を行う表示装置用のアク
ティブマトリクス基板の構造に関し、さらに詳しくは、
表示用絵素電極にスイッチング素子を介して駆動信号を
印加することにより表示を実行するアクティブマトリク
ス基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an active matrix substrate for a display device which performs high-density display by arranging picture element electrodes for display in a matrix.
The present invention relates to an active matrix substrate that performs display by applying a drive signal to a display pixel electrode via a switching element.
【0002】[0002]
【従来の技術】液晶表示装置、EL表示装置、プラズマ
表示装置に於いては、マトリクス状に配列された表示絵
素を選択して光変調することにより、画面上に表示パタ
ーンを形成している。表示絵素を選択して光変調する場
合の方式としては、各絵素が独立した絵素電極によって
それぞれ光変調されるように配列して、各絵素電極のそ
れぞれにスイッチング素子を接続したアクティブマトリ
クス駆動方式が、高コントラストの表示が可能であるた
めに、液晶テレビジョン、ワードプロセッサやコンピュ
ータの端末表示等に実用化されている。絵素電極を選択
駆動するスイッチング素子としては、TFT(Thin Fi
lm Transistor)素子、MIM(金属−絶縁膜−金属)
素子、MOSトランジスタ素子、ダイオード、バリスタ
等が一般に用いられている。アクティブマトリクス基板
における各絵素電極は、液晶、EL発光層あるいはプラ
ズマ発光体等の表示媒体を挟んで対向電極が対向配置さ
れており、各絵素電極に印加される電圧をスイッチング
することにより、その間に介在する表示媒体が光学的に
変調されて、その光学的変調が表示パターンとして視認
される。2. Description of the Related Art In a liquid crystal display device, an EL display device, and a plasma display device, a display pattern is formed on a screen by selecting display pixels arranged in a matrix and performing light modulation. . In the case where the display picture elements are selected and the light modulation is performed, an active picture element in which each picture element is arranged so as to be light-modulated by an independent picture element electrode and a switching element is connected to each picture element electrode is used. The matrix driving method has been put to practical use for a liquid crystal television, a word processor, a terminal display of a computer, and the like because a high contrast display is possible. As a switching element for selectively driving a pixel electrode, a TFT (Thin Fi
lm Transistor) element, MIM (metal-insulating film-metal)
Devices, MOS transistor devices, diodes, varistors and the like are generally used. Each pixel electrode in the active matrix substrate has a counter electrode opposed to each other with a display medium such as a liquid crystal, an EL light emitting layer, or a plasma light emitter interposed therebetween, and by switching a voltage applied to each pixel electrode, The display medium interposed therebetween is optically modulated, and the optical modulation is visually recognized as a display pattern.
【0003】図7は、従来のアクティブマトリクス基板
の一例を示す。また、図8は図7のE−E線に於ける矢
視断面図を示す。図に示すように、この従来例のアクテ
ィブマトリクス基板50は、絶縁性基板であるガラス基
板52上に、複数の走査線(ゲートバスライン)60と
複数の信号線(ソースバスライン)70とがゲート絶縁
膜62(図8参照)を介して格子状になるように相互に
直交して設けられている。各走査線60及び各信号線7
0によって囲まれた矩形状のそれぞれの領域内には、絵
素電極90が配置されている。各領域内の隅部には、ス
イッチング素子としてのTFT80がそれぞれ設けられ
ている。そして、TFT80は、該TFT80が配設さ
れた領域内の各絵素電極90と、各絵素電極90に近接
する1本の走査線60及び1本の信号線70とにそれぞ
れ電気的に接続されている。走査線60からは、絵素電
極90に向けて枝線61が分岐しており、この枝線61
の先端部寄りの位置がスイッチング素子としてのTFT
80におけるゲート電極とされる。FIG. 7 shows an example of a conventional active matrix substrate. FIG. 8 is a sectional view taken along line EE in FIG. As shown in the drawing, in the active matrix substrate 50 of this conventional example, a plurality of scanning lines (gate bus lines) 60 and a plurality of signal lines (source bus lines) 70 are formed on a glass substrate 52 which is an insulating substrate. The gate insulating films 62 (see FIG. 8) intersect at right angles so as to form a lattice. Each scanning line 60 and each signal line 7
Pixel electrodes 90 are arranged in respective rectangular regions surrounded by zeros. TFTs 80 as switching elements are provided at the corners in each region. The TFT 80 is electrically connected to each of the pixel electrodes 90 in the region where the TFT 80 is provided, and one scanning line 60 and one signal line 70 adjacent to each of the pixel electrodes 90. Have been. A branch line 61 branches from the scanning line 60 toward the pixel electrode 90.
The position near the tip of the TFT is the TFT as the switching element
The gate electrode 80 is used.
【0004】信号線70は、下層71と該下層71とは
異なる材料であって絵素電極90と同様の導電膜によっ
て形成された上層73との2層構造になっている。The signal line 70 has a two-layer structure of a lower layer 71 and an upper layer 73 made of a material different from that of the lower layer 71 and made of the same conductive film as the pixel electrode 90.
【0005】このようなアクティブマトリクス基板50
では、信号線70における下層71をパターニングした
後に、絵素電極90を形成する導電体膜を走査線60、
信号線70の下層71上にも残してパターニングするこ
とにより上層73が形成される。[0005] Such an active matrix substrate 50
Then, after patterning the lower layer 71 in the signal line 70, the conductor film forming the pixel electrode 90 is changed to the scanning line 60,
The upper layer 73 is formed by patterning while leaving the lower layer 71 on the signal line 70.
【0006】信号線70における下層71は、アクティ
ブマトリクス基板の製造過程において、何等かの原因に
よって断線するおそれがある。しかし、このように、信
号線70を2層構造とすることによって、下層71が断
線した場合にも、その上に導電体膜の上層73が形成さ
れているために、信号線70としては電気的に分断する
おそれがなく、信号線として機能し得る。信号線が一層
構造の場合には、絵素電極に信号を供給する信号線が製
造過程において何等かの原因によって断線した場合、そ
の断線部分より先には、本来与えられるべき信号が入力
されず、結果として表示装置上において線欠陥として認
識される。このような線欠陥は、表示装置としての品位
を著しく損ない、製品歩止まりの観点からみて大きな問
題となる。しかし、上述のように、信号線70を2層構
造とすることにより、信号線70の断線が防止される。The lower layer 71 of the signal line 70 may be disconnected for some reason during the manufacturing process of the active matrix substrate. However, since the signal line 70 has the two-layer structure, even when the lower layer 71 is disconnected, the upper layer 73 of the conductive film is formed thereon, so that the signal line 70 is electrically There is no possibility of disconnection, and it can function as a signal line. In the case where the signal line has a single-layer structure, if the signal line for supplying a signal to the pixel electrode is disconnected for some reason in the manufacturing process, a signal to be originally supplied is not input before the disconnected portion. As a result, it is recognized as a line defect on the display device. Such a line defect significantly impairs the quality of the display device and becomes a serious problem from the viewpoint of product yield. However, as described above, disconnection of the signal line 70 is prevented by forming the signal line 70 in a two-layer structure.
【0007】[0007]
【発明が解決しようとする課題】このようなアクティブ
マトリクス基板では、信号線70の上層73として、絵
素電極90を構成する透明導電材料(ITOやSnO2
等)が使用されている。このような透明導電材料は、通
常、極端に低抵抗ではないために、走査線60および信
号線70の断線対策としては有用である。しかし、表示
装置を大型化するために、絶縁性基板52が大型化する
と、走査線60および信号線70も長くなるために、信
号の遅延が問題になる。信号の遅延は、走査線60およ
び信号線70の抵抗と容量に依存するため、走査線60
および信号線70の材料としては、より低抵抗なものが
望まれる。In such an active matrix substrate, as the upper layer 73 of the signal line 70, a transparent conductive material (ITO or SnO2) constituting the picture element electrode 90 is used.
Etc.) are used. Such a transparent conductive material is usually not extremely low in resistance, and thus is useful as a measure against disconnection of the scanning line 60 and the signal line 70. However, when the size of the insulating substrate 52 is increased in order to increase the size of the display device, the scanning lines 60 and the signal lines 70 also become longer, so that signal delay becomes a problem. Since the signal delay depends on the resistance and capacitance of the scanning line 60 and the signal line 70, the scanning line 60
As a material of the signal line 70, a material having a lower resistance is desired.
【0008】本発明は、上記従来技術の問題点を解決す
るものであり、その目的は、信号線の断線による欠陥を
防止する効果を更に高めるとともに、走査線、信号線の
抵抗を下げることにより、より高品位のアクティブマト
リクス基板を提供することにある。The present invention has been made to solve the above-mentioned problems of the prior art. It is an object of the present invention to further improve the effect of preventing defects due to disconnection of a signal line and to reduce the resistance of a scanning line and a signal line. Another object of the present invention is to provide a higher quality active matrix substrate.
【0009】[0009]
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板と、該絶縁性基板上に格子状
になるように相互に直交して設けられた複数の走査線及
び複数の信号線と、各走査線及び各信号線によって囲ま
れた領域内にそれぞれ配置された絵素電極と、各絵素電
極並びに各絵素電極に近接する1本の走査線及び1本の
信号線にそれぞれ電気的に接続されたスイッチング素子
とを具備するアクティブマトリクス基板であって、少な
くとも一層の絶縁膜を介して、該走査線との交差部分を
除いて該信号線の下方に該信号線より幅広に形成されて
おり、該絶縁膜に形成されたスルーホールを通して該信
号線と電気的に接続された導電膜を有し、該導電膜が少
なくとも一層の絶縁膜を介して該絵素電極とは異なる層
に配置されており、そのことにより上記目的は達成され
る。An active matrix substrate according to the present invention comprises: an insulating substrate; a plurality of scanning lines and a plurality of signals provided on the insulating substrate so as to be arranged in a grid pattern at right angles to each other. a line, and the pixel electrodes arranged respectively in a region surrounded by the scanning lines and the signal lines, the one scanning line and one signal line adjacent to each picture element electrode and each pixel electrode An active matrix substrate including switching elements electrically connected to each other, and having a width wider than the signal line below the signal line except for an intersection with the scanning line via at least one insulating film. are formed on, the signal through a through hole formed in the insulating film
Route electrically has a connection to a conductive film, the conductive film is low
A layer different from the pixel electrode via at least one insulating film
, Which achieves the above-mentioned object.
【0010】[0010]
【0011】[0011]
【0012】[0012]
【作用】本発明のアクティブマトリクス基板では、信号
線の下方に形成され、信号線とスルーホールにより電気
的に接続される導電膜を、絶縁膜を介して絵素電極とは
異なる層に配置している。このため、導電膜と絵素電極
とが短絡することがないので、導電膜の形成領域を絵素
電極の形成領域に近接させることができ、開口率に影響
を与えることなく、導電膜を可能な限り大きく形成する
ことが可能となる。 従って、信号線の形成領域が制限さ
れる場合にあっても、信号線より幅広に形成した導電膜
をスルーホールにより信号線と電気的に接続して低抵抗
の配線とすることが可能となる。 また、本発明のアクテ
ィブマトリクス基板では、信号線が何等かの原因で断線
した場合にも、その信号線によって伝達される信号は、
該信号線の下方に絶縁膜を介して積層された導電膜に、
絶縁膜に形成されたスルーホールを通して、伝達される
ために、信号線の断線による線欠陥が発生するおそれが
ない。導電膜として低抵抗な材料を選択することによ
り、信号線の抵抗を下げることが可能になる。 According to the active matrix substrate of the present invention, the signal
Formed underneath the wires, the signal wires and through holes
Is electrically connected to a pixel electrode via an insulating film.
They are arranged in different layers. Therefore, the conductive film and the pixel electrode
Is not short-circuited with the
Can be close to the electrode formation area, affecting the aperture ratio
Form conductive film as large as possible without giving
It becomes possible. Therefore, the formation area of the signal line is limited.
Even if it is, the conductive film formed wider than the signal line
Is electrically connected to signal lines by through holes to reduce resistance
Wiring. Further, in the active matrix substrate of the present invention, even when a signal line is disconnected for some reason, a signal transmitted by the signal line is:
A conductive film laminated below the signal line via an insulating film,
Since the signal is transmitted through the through hole formed in the insulating film, there is no possibility that a line defect due to disconnection of the signal line occurs. By selecting a low-resistance material for the conductive film, the resistance of the signal line can be reduced.
【0013】[0013]
【実施例】以下、本発明の実施例について説明する。本
発明アクティブマトリクス基板は図1に示すように、絶
縁性基板であるガラス基板2上に、複数の走査線(ゲー
トバスライン)10及び複数の信号線(ソースバスライ
ン)20が格子状になるように相互に直交して設けられ
ている。各走査線10及び各信号線20によって囲まれ
た矩形状のそれぞれの領域内には、絵素電極40が配置
されている。各絵素電極40が配置された領域内の隅部
には、走査線10から絵素電極40に向けて延出する枝
線11が分岐されており、該枝線11の先端部寄りの部
分が各TFT30のゲート電極になるように、各領域の
隅部にスイッチング素子としてのTFT30が形成され
ている。そして、各TFT30は、該TFT30が形成
された領域内の各絵素電極40、および各絵素電極40
に近接する信号線20にもそれぞれ電気的に接続されて
いる。Embodiments of the present invention will be described below. In the active matrix substrate of the present invention, as shown in FIG. 1, a plurality of scanning lines (gate bus lines) 10 and a plurality of signal lines (source bus lines) 20 are formed in a grid on a glass substrate 2 which is an insulating substrate. As shown in FIG. Pixel electrodes 40 are arranged in respective rectangular regions surrounded by the scanning lines 10 and the signal lines 20. A branch line 11 extending from the scanning line 10 toward the pixel electrode 40 is branched at a corner in a region where each of the pixel electrodes 40 is arranged. The TFTs 30 as switching elements are formed at the corners of each region so that is a gate electrode of each TFT 30. Each of the TFTs 30 has a corresponding one of the pixel electrodes 40 in the region where the TFT 30 is formed, and each of the pixel electrodes 40.
Are also electrically connected to the signal lines 20 adjacent to each other.
【0014】信号線20の下には、図に示すように走査
線10と交差する部分を除いて、導電膜21が、ゲート
絶縁膜12を挟んで該信号線20と積層状態となるよう
に設けられている。そして、該導電膜21は、絵素電極
40が配置された矩形状の領域におけるTFT30配設
位置の近傍部と、その領域におけるTFT30が配設さ
れた隅部とは異なる信号線20に沿った隅部近傍部とに
おいて、該導電膜21上のゲート絶縁膜12の一部がエ
ッチングによって除去されて、2つのスルーホール22
が形成されており、導電膜21上に積層される信号線2
0とは各スルーホール22を通して電気的に接続されて
いる。このような構成のアクティブマトリクス基板で
は、信号線20の断線を救うことが可能になると共に、
信号線20の全体の抵抗を下げることが可能になる。Under the signal line 20, the conductive film 21 is laminated with the signal line 20 with the gate insulating film 12 interposed therebetween, except for a portion intersecting the scanning line 10 as shown in the figure. Is provided. The conductive film 21 extends along the signal line 20 different from the vicinity of the position where the TFT 30 is provided in the rectangular region where the pixel electrodes 40 are provided and the corner where the TFT 30 is provided in that region. In the vicinity of the corner, part of the gate insulating film 12 on the conductive film 21 is removed by etching, and two through holes 22 are formed.
Is formed, and the signal line 2 laminated on the conductive film 21 is formed.
0 is electrically connected through each through hole 22. In the active matrix substrate having such a configuration, it is possible to relieve the disconnection of the signal line 20, and
It is possible to reduce the overall resistance of the signal line 20.
【0015】このような構成のアクティブマトリクス基
板の製作手順について説明する。まず、絶縁性基板であ
るガラス基板2上に走査線10を形成する。ガラス基板
2の表面には、ベースコート膜としてTa2O5等の絶縁
膜を形成してもよい。次いで、ガラス基板2上に、比較
的低抵抗な導電材料であるAlをスパッタリング法を用
いて帯状に積層し、これをパターニングして導電膜21
を形成した。導電膜21としては、Alに替えて、M
o、Ta等の低抵抗導電材料を使用してもよい。その後
に、Taを同様にスパッタリング法を用いて積層して、
パターニングすることによって走査線10を形成する。
さらに、プラズマCVD法を用いてSiNx膜を300
nm程積層し、ゲート絶縁膜12を形成する。なお、走
査線10を陽極酸化することによって、絶縁性をより高
めるようにしてもよい。A procedure for manufacturing the active matrix substrate having such a configuration will be described. First, the scanning lines 10 are formed on a glass substrate 2 which is an insulating substrate. On the surface of the glass substrate 2, an insulating film such as Ta2O5 may be formed as a base coat film. Next, Al, which is a conductive material having a relatively low resistance, is laminated in a strip shape on the glass substrate 2 by a sputtering method, and is patterned to form a conductive film 21.
Was formed. As the conductive film 21, instead of Al, M
A low-resistance conductive material such as o or Ta may be used. Thereafter, Ta is similarly laminated using a sputtering method,
The scanning lines 10 are formed by patterning.
Further, the SiNx film is formed by a plasma CVD method to a thickness of 300 nm.
The gate insulating film 12 is formed by laminating about nm. The insulating properties may be further improved by anodizing the scanning lines 10.
【0016】続いて、図3に示すように、半導体層4
1、エッチングストッパー層42をゲート絶縁膜12上
に連続して、プラズマCVD法を用いて積層する。半導
体層41は真性半導体アモルファスシリコン(以下では
a−Siと称する)、エッチングストッパ層42はゲー
ト絶縁膜12と同じSiNxである。膜厚はそれぞれ半
導体層41は60nm、エッチングストッパ層42は2
00nmとした。SiNxであるエッチングストッパ層
42は、パターニングによって所定形状とされている。Subsequently, as shown in FIG.
1. An etching stopper layer 42 is continuously formed on the gate insulating film 12 by using a plasma CVD method. The semiconductor layer 41 is intrinsic semiconductor amorphous silicon (hereinafter referred to as a-Si), and the etching stopper layer 42 is SiNx, which is the same as the gate insulating film 12. The thickness of the semiconductor layer 41 is 60 nm, and the thickness of the etching stopper layer 42 is 2 nm.
00 nm. The etching stopper layer 42 of SiNx has a predetermined shape by patterning.
【0017】次に、図2に示すように、導電膜21上に
積層されたゲート絶縁膜12に、信号線20と導電膜2
1とを電気的に接続するためのスルホール22を、パタ
ーニング工程、およびエッチング工程を経て形成する。
続いて、図3に示すように、リンを添加したn+型アモ
ルファスシリコン層(以下、a−Sin+と称する)を
80nmの厚みでプラズマCVD法で積層して、パター
ニングすることにより、コンタクト層43および44を
形成する。次に、このガラス基板2上の全面にソース導
電体としてTiをスパッタリング法によって形成して、
パターニングすることによって信号線20、ソース電極
31、およびドレイン電極32を形成した。信号線20
は、スルーホール22を介して導電膜21と電気的に接
続されている。ソース電極31またはドレイン電極32
は、半導体層41とは、コンタクト層43および44に
よって、オーミックコンタクトが良好になっている。な
お、Tiに替えて、Al、Cr、Mo等の金属層を使用
してもよい。Next, as shown in FIG. 2, the signal line 20 and the conductive film 2 are formed on the gate insulating film 12 laminated on the conductive film 21.
Through holes 22 for electrically connecting the through holes 1 are formed through a patterning step and an etching step.
Subsequently, as shown in FIG. 3, an n + -type amorphous silicon layer to which phosphorus is added (hereinafter, referred to as a-Sin + ) is laminated with a thickness of 80 nm by a plasma CVD method and patterned to form a contact layer. 43 and 44 are formed. Next, Ti is formed on the entire surface of the glass substrate 2 as a source conductor by sputtering.
The signal line 20, the source electrode 31, and the drain electrode 32 were formed by patterning. Signal line 20
Are electrically connected to the conductive film 21 through the through holes 22. Source electrode 31 or drain electrode 32
The ohmic contact with the semiconductor layer 41 is improved by the contact layers 43 and 44. Note that a metal layer of Al, Cr, Mo, or the like may be used instead of Ti.
【0018】次に、絵素電極40及び付加容量電極とな
るITOをスパッタリング法により積層し、これをパタ
ーニングすることにより絵素電極40を形成する。この
とき、従来のアクティブマトリクス基板のように、信号
線20上にも、ITOを積層状態で形成してもよい。そ
して、ガラス基板2の前面に、保護膜層45および配向
膜層46がそれぞれ積層される。これにより、本発明の
アクティブマトリクス基板が形成される。Next, the picture element electrode 40 and ITO serving as an additional capacitance electrode are laminated by a sputtering method, and this is patterned to form the picture element electrode 40. At this time, like the conventional active matrix substrate, ITO may be formed on the signal line 20 in a stacked state. Then, a protective film layer 45 and an alignment film layer 46 are respectively laminated on the front surface of the glass substrate 2. Thereby, the active matrix substrate of the present invention is formed.
【0019】なお、上記実施例では、導電膜21を走査
線10と、異なる材料によって形成したが、図4および
図5に示すように、ガラス基板2上に走査線10と同様
の材料によって導電膜21を形成するようにしてもよ
い。この場合には、走査線10の形成時に、同時に導電
膜21を形成されるために、前記実施例のように、前記
実施例のように、導電膜21を形成するために、導電膜
21の材料を積層するための工程が不要になる。In the above embodiment, the conductive film 21 is formed of a material different from that of the scanning line 10. However, as shown in FIGS. 4 and 5, the conductive film 21 is formed on the glass substrate 2 by the same material as the scanning line 10. The film 21 may be formed. In this case, since the conductive film 21 is formed at the same time as the formation of the scanning line 10, the conductive film 21 is formed at the same time as in the above-described embodiment. A process for laminating materials is not required.
【0020】さらに、導電膜21を走査線10と同様の
材料によって形成するとともに、信号線20として、絵
素電極40と同様の材料によって形成してもよい。この
場合には、信号線20の形成も容易になる。Further, the conductive film 21 may be formed of the same material as the scanning line 10, and the signal line 20 may be formed of the same material as the pixel electrode 40. In this case, the formation of the signal line 20 is also facilitated.
【0021】また、図4に示すように、各絵素電極40
の側方に位置する各導電膜21上のゲート絶縁膜12
を、各導電膜21のほぼ全長にわたってエッチングする
ことにより、各導電膜21のほぼ全長にわたりスルーホ
ール22を形成して、該スルーホール22を通して導電
膜21と信号線20とを接続してもよい。Further, as shown in FIG.
Gate insulating film 12 on each conductive film 21 located on the side of
Is etched over substantially the entire length of each conductive film 21 to form a through hole 22 over substantially the entire length of each conductive film 21, and the conductive film 21 and the signal line 20 may be connected through the through hole 22. .
【0022】さらに、図5および図6に示すように、ガ
ラス基板2上の導電膜21をその上方に積層される信号
線20よりも大きな幅寸法を有するように形成してもよ
い。Further, as shown in FIGS. 5 and 6, the conductive film 21 on the glass substrate 2 may be formed to have a larger width than the signal line 20 laminated thereon.
【0023】[0023]
【発明の効果】本発明のアクティブマトリクス基板によ
れば、信号線の下方に形成され、信号線とスルーホール
により電気的に接続される導電膜を、絶縁膜を介して絵
素電極とは異なる層に配置しているため、導電膜と絵素
電極とが短絡することがないので、導電膜の形成領域を
絵素電極の形成領域に近接させることができ、開口率に
影響を与えることなく、導電膜を可能な限り大きく形成
することができる。 従って、信号線の形成領域が制限さ
れる場合にあっても、信号線より幅広に形成した導電膜
をスルーホールにより信号線と電気的に接続して低抵抗
の配線とすることができる。 また、信号線に絶縁膜を介
して積層された導電膜が、絶縁膜に形成されたスルーホ
ールを介して信号線と電気的に接続されているために、
信号線が何等かの原因で断線した場合にも、信号線の信
号が導電膜を通って断線部以降にも伝わる。その結果、
信号線の断線が救われる。この導電膜に低抵抗な材料を
採用することにより、信号線の電気抵抗を下げることが
可能になる。これにより、高品位なアクティブマトリク
ス基板を高歩止まりで得ることができる。また、この導
電膜を走査線と同じ材料で同時に形成することによっ
て、成膜プロセスを増やすことなく上記の目的が達成さ
れる。According to the active matrix substrate of the present invention , the signal line and the through hole are formed below the signal line.
The conductive film electrically connected by the
Since it is arranged in a different layer from the pixel electrode, the conductive film and the pixel
Since there is no short circuit with the electrode,
It can be close to the pixel electrode formation area,
Form conductive film as large as possible without affecting
can do. Therefore, the formation area of the signal line is limited.
Even if it is, the conductive film formed wider than the signal line
Is electrically connected to signal lines by through holes to reduce resistance
Wiring. Further, in order to stacked conductive film to the signal lines through an insulating film, it was being electrically connected to the signal line via a through hole formed in the insulating film,
Even when the signal line is disconnected for some reason, the signal of the signal line is transmitted to the portion after the disconnection through the conductive film. as a result,
Disconnection of the signal line is saved. By using a low-resistance material for the conductive film, the electric resistance of the signal line can be reduced. Thus, a high-quality active matrix substrate can be obtained at a high yield. Further, by forming this conductive film simultaneously with the same material as the scanning line, the above object is achieved without increasing the film forming process.
【図1】本発明アクティブマトリクス基板の一実施例を
示す平面図。FIG. 1 is a plan view showing one embodiment of the active matrix substrate of the present invention.
【図2】図1のA−A線に於ける矢視断面図。FIG. 2 is a sectional view taken along line AA of FIG. 1;
【図3】図1のF−F線に於ける矢視断面図。FIG. 3 is a sectional view taken along line FF of FIG. 1;
【図4】本発明アクティブマトリクス基板の実施例2を
示す平面図。FIG. 4 is a plan view showing Embodiment 2 of the active matrix substrate of the present invention.
【図5】本発明アクティブマトリクス基板の実施例3を
示す平面図。FIG. 5 is a plan view showing Embodiment 3 of the active matrix substrate of the present invention.
【図6】図5のD−D線に於ける矢視断面図。FIG. 6 is a sectional view taken along line DD in FIG. 5;
【図7】従来のアクティブマトリクス基板の一例を示す
平面図。FIG. 7 is a plan view showing an example of a conventional active matrix substrate.
【図8】図7のE−E線に於ける矢視断面図。FIG. 8 is a sectional view taken along the line EE in FIG. 7;
1 アクティブマトリクス基板 2 ガラス基板 10 走査線 11 ゲート電極 12 ゲート絶縁膜 20 信号線 21 導電膜 22 スルーホール 30 TFT 31 ソース電極 32 ドレイン電極 40 絵素電極 41 半導体層 42 エッチングストッパ層 43、44 コンタクト層 45 保護膜層 46 配向膜 Reference Signs List 1 active matrix substrate 2 glass substrate 10 scanning line 11 gate electrode 12 gate insulating film 20 signal line 21 conductive film 22 through hole 30 TFT 31 source electrode 32 drain electrode 40 picture element electrode 41 semiconductor layer 42 etching stopper layer 43, 44 contact layer 45 Protective film layer 46 Alignment film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伴 厚志 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 中沢 清 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 梶谷 優 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平1−134342(JP,A) 特開 平3−122620(JP,A) 特開 昭60−66288(JP,A) 特開 昭63−136571(JP,A) 特開 昭63−253391(JP,A) 特開 平1−266513(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136 500──────────────────────────────────────────────────続 き Continued on the front page (72) Atsushi Ban, 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Prefecture Inside Sharp Corporation (72) Inventor Kiyoshi Nakazawa 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Sharp Corporation (72) Inventor: Yu Kajitani 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-1-134342 (JP, A) JP-A-3-122620 (JP, A) JP-A-60-66288 (JP, A) JP-A-63-136571 (JP, A) JP-A-63-253391 (JP, A) JP-A-1-266513 (JP, A) (58) (Int.Cl. 6 , DB name) G02F 1/136 500
Claims (1)
になるように相互に直交して設けられた複数の走査線及
び複数の信号線と、各走査線及び各信号線によって囲ま
れた領域内にそれぞれ配置された絵素電極と、各絵素電
極並びに各絵素電極に近接する1本の走査線及び1本の
信号線にそれぞれ電気的に接続されたスイッチング素子
とを具備するアクティブマトリクス基板であって、 少なくとも一層の絶縁膜を介して、該走査線との交差部
分を除いて該信号線の下方に該信号線より幅広に形成さ
れており、該絶縁膜に形成されたスルーホールを通して
該信号線と電気的に接続された導電膜を有し、該導電膜
が少なくとも一層の絶縁膜を介して該絵素電極とは異な
る層に配置されているアクティブマトリクス基板。1. An insulating substrate, a plurality of scanning lines and a plurality of signal lines provided orthogonally to each other in a grid pattern on the insulating substrate, and surrounded by each scanning line and each signal line. comprising: a picture element electrodes disposed respectively, and each pixel electrode and one electrically connected to the scan lines and one signal line is a switching element proximate to the respective picture element electrodes are within a region An active matrix substrate, which is formed wider than the signal line below the signal line except for an intersection with the scanning line via at least one insulating film, Through the through hole formed in the insulating film
It has a signal line electrically connected to the conductive film, conductive film
Is different from the pixel electrode via at least one insulating film.
Active matrix substrates arranged in different layers .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9817192A JP2800958B2 (en) | 1992-04-17 | 1992-04-17 | Active matrix substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9817192A JP2800958B2 (en) | 1992-04-17 | 1992-04-17 | Active matrix substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05297404A JPH05297404A (en) | 1993-11-12 |
JP2800958B2 true JP2800958B2 (en) | 1998-09-21 |
Family
ID=14212606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9817192A Expired - Lifetime JP2800958B2 (en) | 1992-04-17 | 1992-04-17 | Active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2800958B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429909B1 (en) * | 1997-10-18 | 2002-08-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
KR100488927B1 (en) * | 1997-12-08 | 2005-10-14 | 비오이 하이디스 테크놀로지 주식회사 | Staggered type thin film transistor liquid crystal display and method for manufacturing the same |
KR100488936B1 (en) * | 1997-12-29 | 2005-08-31 | 비오이 하이디스 테크놀로지 주식회사 | LCD |
KR100529574B1 (en) * | 1998-07-23 | 2006-03-14 | 삼성전자주식회사 | Planar drive type liquid crystal display device and manufacturing method thereof |
JP4360733B2 (en) * | 2000-03-07 | 2009-11-11 | シャープ株式会社 | Wiring structure |
KR20020064022A (en) * | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
WO2008004348A1 (en) * | 2006-07-05 | 2008-01-10 | Sharp Kabushiki Kaisha | El display device |
WO2014155458A1 (en) | 2013-03-29 | 2014-10-02 | パナソニック液晶ディスプレイ株式会社 | Display device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134342A (en) * | 1987-11-19 | 1989-05-26 | Sharp Corp | Active matrix substrate |
JPH03122620A (en) * | 1989-10-05 | 1991-05-24 | Sharp Corp | Display electrode substrate |
-
1992
- 1992-04-17 JP JP9817192A patent/JP2800958B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05297404A (en) | 1993-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3376379B2 (en) | Liquid crystal display panel, liquid crystal display device and method of manufacturing the same | |
US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
JP3258768B2 (en) | Matrix display device | |
US5604358A (en) | Device of thin film transistor liquid crystal display | |
JP2800958B2 (en) | Active matrix substrate | |
JP4422648B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2002116712A (en) | Display device and its manufacturing method | |
JP3235540B2 (en) | Thin film transistor array for liquid crystal display device and method of manufacturing the same | |
US7277148B2 (en) | Thin film array panel | |
US5287206A (en) | Active matrix display device | |
US5929949A (en) | Liquid crystal displays including light shading films that are electrically connected to pixel electrodes, and methods of manufacturing the same | |
JP2820738B2 (en) | Thin film transistor and crossover structure for liquid crystal display device and manufacturing method thereof | |
JPH04265945A (en) | Active matrix substrate | |
KR20010016714A (en) | Liquid crystal display device | |
JP2677714B2 (en) | Active matrix substrate and manufacturing method thereof | |
US5994155A (en) | Method of fabricating a thin film transistor liquid crystal display | |
JP2690404B2 (en) | Active matrix substrate | |
JPH0862629A (en) | Liquid crystal display device | |
JP3418684B2 (en) | Active matrix type liquid crystal display | |
JP2669512B2 (en) | Active matrix substrate | |
JP2947299B2 (en) | Matrix display device | |
JP2768590B2 (en) | Active matrix substrate | |
JPH04264527A (en) | Active matrix substrate | |
JP2895698B2 (en) | Active matrix substrate | |
JP3418683B2 (en) | Active matrix type liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |