JP2799468B2 - Flat package - Google Patents
Flat packageInfo
- Publication number
- JP2799468B2 JP2799468B2 JP1312545A JP31254589A JP2799468B2 JP 2799468 B2 JP2799468 B2 JP 2799468B2 JP 1312545 A JP1312545 A JP 1312545A JP 31254589 A JP31254589 A JP 31254589A JP 2799468 B2 JP2799468 B2 JP 2799468B2
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- outer lead
- printed wiring
- wiring board
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000463 material Substances 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000007789 sealing Methods 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はフラットパッケージ、すなわち互いに独立状
態で外方に突出する複数のアウターリードを有するフラ
ットパッケージに関するものである。Description: TECHNICAL FIELD The present invention relates to a flat package, that is, a flat package having a plurality of outer leads which protrude outward independently of each other.
（従来の技術） フラットパッケージは、所謂プリント配線板に電子部
品を実装し、この電子部品の接続端子と電気的につなが
るアウターリードを介して、他のプリント配線板等に平
面的に実装されるものである。そのために、このフラッ
トパッケージのアウターリードはそれぞれ互いに電気的
に独立した状態で外方に突出していなければならないも
のである。(Prior Art) A flat package mounts an electronic component on a so-called printed wiring board, and is planarly mounted on another printed wiring board or the like via an outer lead electrically connected to a connection terminal of the electronic component. Things. For this purpose, the outer leads of the flat package must project outward in a state of being electrically independent of each other.
このフラットパッケージの従来の一般的な構成及び製
造方法を、第７図〜第10図を参照して説明すると次の通
りである。まず、第７図の（ａ）にて示したようなフレ
キシブル基材（41）（フィルムキャリア）に、スプロケ
ット穴及びデバイス穴を打抜き加工等によって形成し、
これに導体回路及びアウターリード（42）となるべき銅
箔を、第７図の（ｂ）にて示すように貼付して一体化す
る。この場合、銅箔に代えて所謂リードフレームと呼ば
れるものを使用することもある。そして、この銅箔また
はリードフレームに対してエッチング等の処理を施すこ
とにより、第７図の（ｃ）にて示すように、アウターリ
ード（42）を有する導体回路を形成し、各導体回路のイ
ンナーリード部に、第７図の（ｄ）にて示すように電子
部品（20）を実装する。The conventional general configuration and manufacturing method of this flat package will be described below with reference to FIGS. 7 to 10. FIG. First, a sprocket hole and a device hole are formed in a flexible substrate (41) (film carrier) as shown in FIG.
A copper foil to be a conductor circuit and an outer lead (42) is adhered and integrated as shown in FIG. 7 (b). In this case, a so-called lead frame may be used instead of the copper foil. Then, the copper foil or the lead frame is subjected to processing such as etching to form conductor circuits having outer leads (42) as shown in FIG. 7 (c). The electronic component (20) is mounted on the inner lead portion as shown in FIG. 7 (d).
以上のようにして形成したものをフィルムキャリアか
ら分離したのが第８図に示してあるが、これに対して電
子部品（20）やその導体回路との接続部分を封止樹脂に
よって封止するか、あるいはトランスファーモールドす
ることにより、フラットパッケージとされるものであ
る。FIG. 8 shows the structure formed as described above separated from the film carrier. On the other hand, the connection between the electronic component (20) and its conductor circuit is sealed with a sealing resin. Alternatively, a flat package is obtained by transfer molding.
以上のように構成された従来の一般的なフラットパッ
ケージは、第９図あるいは第10図に示したように、他の
プリント配線板（30）に対して、第８図に示したように
外方に突出しているアウターリード（42）を利用して接
続されるのである。すなわち、第９図に示した実装方法
においては、その基材（41）を上側にした状態でプリン
ト配線板（30）上に配置するとともに、各アウターリー
ド（42）とプリント配線板（30）上の導体回路（31）と
をハンダ等によって接続するのである。また、第10図に
示した実装方法においては、基材（41）及び電子部品
（20）を下側となるようにプリント配線板（30）上に配
置してから、各アウターリード（42）とプリント配線板
（30）上の導体回路（31）とを接続したものである。As shown in FIG. 9 or FIG. 10, the conventional general flat package configured as described above is externally connected to another printed wiring board (30) as shown in FIG. The connection is made using the outer lead (42) projecting in the direction. That is, in the mounting method shown in FIG. 9, the substrate (41) is placed on the printed wiring board (30) with the base material (41) facing upward, and the outer leads (42) and the printed wiring board (30) are arranged. The upper conductor circuit (31) is connected by solder or the like. In the mounting method shown in FIG. 10, the base (41) and the electronic component (20) are arranged on the printed wiring board (30) so as to be on the lower side, and then each outer lead (42) And a conductor circuit (31) on a printed wiring board (30).
ところで、以上のようにプリント配線板（30）に実装
される従来のフラットパッケージにおいては、第７図及
び第８図に示したように、その各アウターリード（42）
が何等の保護もなされていないものであり、従って各ア
ウターリード（42）は言わば曲がり易い不安定な状態の
ままとなっているものである。つまり、この従来のフラ
ットパッケージは、これをフィルムキャリア（基材（4
1））から切り離す場合や、切り離し後プリント配線板
（30）の所定位置に配置する場合等において、ちょっと
した衝撃によって各アウターリード（42）が曲がってし
まう状態にあるものである。特に各アウターリード（4
2）を細くしかつ間隔を狭くしてファインパターン化を
行なう場合に、前述した不都合が顕著に現れるものであ
る。By the way, in the conventional flat package mounted on the printed wiring board (30) as described above, as shown in FIGS. 7 and 8, each outer lead (42) is provided.
However, the outer leads (42) are in an unstable state, so to speak, that they are easily bent. In other words, this conventional flat package uses a film carrier (substrate (4
The outer leads (42) are in a state where each outer lead (42) is bent by a slight impact when the printed circuit board (30) is separated from the printed wiring board (30) after the separation from 1)) or the like. In particular, each outer lead (4
When fine patterning is performed by narrowing 2) and narrowing the interval, the above-described inconveniences are noticeable.
そこで、本発明者等は、特にアウターリードを補強し
て実装し易いフラットパッケージにするためにはどうし
たらよいかについて種々検討を重ねてきた結果、本発明
を完成したのである。Then, the present inventors have repeatedly studied various ways to reinforce the outer leads and make a flat package which is easy to mount, and as a result, completed the present invention.
（発明が解決しようとする課題） 本発明は、以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、この種フラットパッ
ケージにおけるアウターリードの補強である。(Problems to be Solved by the Invention) The present invention has been made based on the above-described background, and a problem to be solved is to reinforce outer leads in this type of flat package.
そして、本発明の目的とするところは、アウターリー
ドを基材によって裏打ちすることにより補強して、各ア
ウターリードが容易には曲がらないようにすることので
きるフラットパッケージを簡単な構成によって提供する
ことにある。An object of the present invention is to provide a flat package having a simple configuration in which outer leads are reinforced by backing them with a base material so that each outer lead is not easily bent. It is in.
（課題を解決するための手段） 以上の課題を解決するために、本発明の採った手段
は、実施例において使用する符号を付して説明すると、 「基材（11）に導体回路（12）を一体的に形成したプ
リント配線板に電子部品（20）を実装して、導体回路
（12）と電気的に接続されて互いに独立状態で外方に突
出する複数のアウターリード（13）を有するフラットパ
ッケージ（10）において、 各アウターリード（13）の略全体をプリント配線板を
構成する基材（11）によって裏打ちすると共に、互いに
隣接するアウターリード（13）の裏打ちを行なっている
基材（11）を連続状態としたことを特徴とするフラット
パッケージ（10）」 である。(Means for Solving the Problems) In order to solve the above problems, the means adopted by the present invention will be described with reference numerals used in the embodiments. The electronic components (20) are mounted on a printed wiring board integrally formed with a plurality of outer leads (13) that are electrically connected to the conductor circuit (12) and protrude outward independently of each other. In a flat package (10) having a backing, substantially the entirety of each outer lead (13) is backed by a base material (11) constituting a printed wiring board, and a base material that backs adjacent outer leads (13) is provided. A flat package (10) "characterized by (11) in a continuous state.
すなわち、本発明に係るフラットパッケージ（10）
は、各アウターリード（13）の略全体をプリント配線板
を構成する基材（11）によって裏打ちすると共に、互い
に隣接するアウターリード（13）の裏打ちを行なってい
る基材（11）を連続状態のものとしたものである。That is, the flat package according to the present invention (10)
Indicates that substantially the entire outer leads (13) are lined with the base material (11) constituting the printed wiring board, and the base materials (11) lined with the adjacent outer leads (13) are in a continuous state. It is what was made.
（発明の作用） 以上のように構成した本発明に係るフラットパッケー
ジ（10）においては、次のような作用がある。(Operation of the Invention) The flat package (10) according to the present invention configured as described above has the following operation.
すなわち、まず、このフラットパッケージ（10）にお
いては、第１図及び第３図に示すように、その各アウタ
ーリード（13）が基材（11）により裏打ちされていると
共に、各アウターリード（13）を裏打ちしている基材
（11）が第２図及び第４図に示すように、互いに連続状
態となっているから、各アウターリード（13）は基材
（11）によって補強されていることは勿論、連続状態の
基材（11）によって互いに接触しないように保持されて
いる。That is, in this flat package (10), as shown in FIGS. 1 and 3, each outer lead (13) is lined with a base material (11), and each outer lead (13) is 2) and 4), the outer leads (13) are reinforced by the base material (11). Of course, they are held by the continuous base material (11) so as not to contact each other.
従って、このフラットパッケージ（10）は、これを形
成する場合や、これをプリント配線板（30）上に位置決
めする場合等において、各アウターリード（13）が他の
部分に接触したとしても簡単には折れ曲がらないものと
なっているとともに、そのように各アウターリード（1
3）が補強されているからこれらアウターリード（13）
のファイン化が十分可能なものとなっているのである。Therefore, when the flat package (10) is formed or is positioned on the printed wiring board (30), even if each outer lead (13) comes into contact with another part, the flat package (10) can be easily formed. Is not bendable and each outer lead (1
3) These outer leads (13) are reinforced
It has become possible to make finer.
また、このフラットパッケージ（10）は、以上のよう
に各アウターリード（13）がこれを裏打ちしている基材
（11）によって補強されているから、第３図に示した実
施例におけるように、各アウターリード（13）を所謂ガ
ルウイングタイプに積極的に曲げることが可能となって
いるものである。このように、各アウターリード（13）
を折曲した場合には、当該フラットパッケージ（10）の
略全体がプリント配線板（30）上から持ち上げられた状
態で実装されるから、このフラットパッケージ（10）と
プリント配線板（30）との間にフラットパッケージ（1
0）の放熱特性を向上させる空間（Ｒ）を積極的に形成
し得るものである。Further, in the flat package (10), as described above, since each outer lead (13) is reinforced by the base material (11) lining the outer lead (13), as in the embodiment shown in FIG. Each of the outer leads (13) can be positively bent into a so-called gull-wing type. Thus, each outer lead (13)
When the flat package (10) is bent, substantially the entire flat package (10) is mounted in a state of being lifted from above the printed wiring board (30). Flat package between (1
The space (R) for improving the heat radiation characteristic of (0) can be positively formed.
特に、この種のフラットパッケージ（10）をガルウイ
ングタイプのものとするためには、従来は導体回路（1
2）として金属板からなる所謂リードフレームを使用す
るとともに、このリードフレームによって形成される各
アウターリード（13）の間隔を大きくしなればならなか
ったのであるが、本発明に係るフラットパッケージ（1
0）においては、導体回路（12）を非常に薄い金属箔に
よって形成してもガルウイングタイプのものとして構成
することが可能であり、しかも金属箔によってアウター
リード（13）を構成できるのであるから、各アウターリ
ード（13）のファインパターン化を十分行えるものとな
っているのである。In particular, in order to make this type of flat package (10) a gull-wing type, a conventional conductor circuit (1
A so-called lead frame made of a metal plate was used as 2), and the interval between the outer leads (13) formed by the lead frame had to be increased.
In (0), even if the conductor circuit (12) is formed of a very thin metal foil, it can be configured as a gull-wing type, and the outer lead (13) can be configured of the metal foil. The fine patterning of each outer lead (13) can be sufficiently performed.
さらに、このフラットパッケージ（10）においては、
その各アウターリード（13）を裏打ちしている基材（1
1）に対して、第５図及び第６図に示すように、アウタ
ーリード（13）の一部を露出させる開口（11b）を積極
的に形成し得るものとなっている。この開口（11b）
は、当該フラットパッケージ（10）をプリント配線板
（30）上に実装する場合に使用されるハンダ（16）の上
がりを良好にするものであり、第６図にて示したよう
に、この開口（11b）内に充填されたハンダ（16）によ
ってアウターリード（13）を包み込み、これによってプ
リント配線板（30）上の導体回路（31）に対する各アウ
ターリード（13）のハンダ（16）による接続を確実にす
るのである。Furthermore, in this flat package (10),
The base material (1) lining each outer lead (13)
In contrast to 1), as shown in FIGS. 5 and 6, an opening (11b) for exposing a part of the outer lead (13) can be positively formed. This opening (11b)
Is to improve the rise of the solder (16) used when mounting the flat package (10) on the printed wiring board (30). As shown in FIG. The outer leads (13) are wrapped by the solder (16) filled in (11b), thereby connecting each outer lead (13) to the conductor circuit (31) on the printed wiring board (30) by the solder (16). Is to ensure.
（実施例） 次に、本発明を、図面に示した各実施例に従って詳細
に説明する。(Examples) Next, the present invention will be described in detail according to each example shown in the drawings.
実施例１ 第１図及び第２図には、本発明の第一実施例に係るフ
ラットパッケージ（10）が示してあり、このフラットパ
ッケージ（10）においては、第７図にて示したようなフ
ィルムキャリアとしての基材（11）上に貼付した金属箔
をエッチングすることに形成した導体回路（12）とによ
りプリント配線板が構成されていて、このプリント配線
板に対して電子部品（20）をボンディンフワイヤ（21）
等を使用して実装してある。また、このフラットパッケ
ージ（10）においては、基材（11）上の所定位置に電子
部品（20）を囲うダム枠（23）が固着してあり、このダ
ム枠（23）を利用して封止樹脂（22）が外方に流れでな
いようにしてあって、この封止樹脂（22）によってダム
枠（23）及びボンディンワイヤ（21）の樹脂封止がなさ
れている。なお、第１図中の符号（14）は、導体回路
（12）の主要部分を保護するためのソレダーレジストを
示している。Embodiment 1 FIGS. 1 and 2 show a flat package (10) according to a first embodiment of the present invention. In this flat package (10), as shown in FIG. A printed circuit board is composed of a conductive circuit (12) formed by etching a metal foil attached to a substrate (11) as a film carrier, and an electronic component (20) is formed on the printed circuit board. The bond wire (21)
And so on. In the flat package (10), a dam frame (23) surrounding the electronic component (20) is fixed at a predetermined position on the base material (11), and the dam frame (23) is used for sealing. The sealing resin (22) does not flow outward, and the sealing resin (22) seals the dam frame (23) and the bond wire (21). Reference numeral (14) in FIG. 1 indicates a solder resist for protecting a main part of the conductor circuit (12).
各導体回路（12）の外端部はソルダーレジスト（14）
から露出させてあり、この部分がアウターリード（13）
となっている。各アウターリード（13）は、第１図及び
第２図にて示したように、その全体がプリント配線板を
構成している基材（11）によって裏打ちされていて、第
２図にて示したように、電子部品（20）を中心にして外
方に突出するものとなっている。また、各アウターリー
ド（13）を裏打ちしている基材（11）は、第２図にて示
したように、複数（第２図に示した例においては４本）
のアウターリード（13）を一まとめにした状態で連続状
態のままとしてある。つまり、本実施例ににおけるフラ
ットパッケージ（10）にあっては、基材（11）が各アウ
ターリード（13）と同じ長さで外方に突出したものとし
てあるとともに、このフラットパッケージ（10）の４つ
の角度部に対応する基材（11）の部分が切除してあるの
である。The outer end of each conductor circuit (12) is solder resist (14)
It is exposed from the outer lead (13)
It has become. As shown in FIGS. 1 and 2, each outer lead (13) is entirely lined with a base material (11) constituting a printed wiring board, and is shown in FIG. As described above, it protrudes outward centering on the electronic component (20). Further, as shown in FIG. 2, the base material (11) lining each outer lead (13) is plural (four in the example shown in FIG. 2).
The outer leads (13) are kept together in a continuous state. That is, in the flat package (10) according to the present embodiment, the base (11) has the same length as each outer lead (13) and protrudes outward, and the flat package (10) The portions of the base material (11) corresponding to the four angles are cut off.
実施例２ 第３図及び第４図には、本発明の第二実施例に係るフ
ラットパッケージ（10）が示してあり、このフラットパ
ッケージ（10）においては、各アウターリード（13）が
これを裏打ちしている基材（11）とともに折曲したもの
であることが、前述した第一実施例に係るフラットパッ
ケージ（10）と大きく異なっているものである。なお、
この第一実施例に係るフラットパッケージ（10）に関し
て、前述した第一実施例と共通する部材については、同
一符号を図中に付して説明を省略する。Embodiment 2 FIGS. 3 and 4 show a flat package (10) according to a second embodiment of the present invention. In this flat package (10), each outer lead (13) has What is bent together with the backing substrate (11) is significantly different from the flat package (10) according to the first embodiment described above. In addition,
Regarding the flat package (10) according to the first embodiment, the same reference numerals are given to members common to those in the first embodiment described above, and description thereof is omitted.
このフラットパッケージ（10）の各アウターリード
（13）は、第３図にて示したように、これを裏打ちして
いる基材（11）とともに折曲することにより、所謂ガル
ウイングタイプのものとしてある。このように各アウタ
ーリード（13）を折曲する方法としては、熱プレスによ
って基材（11）と共にアウターリード（13）を折曲する
ことにより容易に行えるものである。このように、各ア
ウターリード（13）をガルウイングタイプのものにした
場合には、第３図にて示したように、当該フラットパッ
ケージ（10）と、これが実装されるプリント配線板（3
0）との間に放熱性を良好にするための空間（Ｒ）が積
極的に形成されるものである。また、このようにした場
合には、フラットパッケージ（10）の下方になるプリン
ト配線板（30）上には別の導体回路（31）を形成するこ
とができるものであるから、このフラットパッケージ
（10）はその各アウターリード（13）自体のファイン化
を行なうことができるだけでなく、プリント配線板（3
0）自体の導体回路（31）の引き回しを自由に行なえる
ようにすることができるものである。As shown in FIG. 3, each outer lead (13) of the flat package (10) is of a so-called gull-wing type by being bent together with the base material (11) that backs it. . As described above, the method of bending each outer lead (13) can be easily performed by bending the outer lead (13) together with the base material (11) by hot pressing. Thus, when each outer lead (13) is of a gull wing type, as shown in FIG. 3, the flat package (10) and the printed wiring board (3
0), a space (R) for improving heat dissipation is positively formed. In this case, another conductor circuit (31) can be formed on the printed wiring board (30) below the flat package (10). 10) can not only make the outer leads (13) themselves finer, but also make printed wiring boards (3).
0) The conductor circuit (31) itself can be freely routed.
なお、このフラットパッケージ（10）においては、第
４図にて示したように、各アウターリード（13）の周囲
に位置する基材（11）に切欠（11a）が形成してある。
この切欠（11a）は、基材（11）の連続状態を損なわな
ければどのような形状のものとして形成して実施しても
よいものであるが、この各切欠（11a）を通してフラッ
トパッケージ（10）の周囲に存在する空気の移動を良好
にして、フラットパッケージ（10）の放熱特性をより一
層向上させるものであり、かつフラットパッケージ（1
0）全体の重量の軽減をも図るものである。また、本実
施例においては、第１図にて示したような一定の面積を
有する金属製の補強枠（15）が、基材（11）の各アウタ
ーリード（13）とは反対側面に接着固定してある。この
補強枠（15）も、各アウターリード（13）等と同様に、
第３図に示したように折曲されるものであり、この補強
枠（15）は封止樹脂（22）の流れ防止を図るとともに、
基材（11）の折曲状態の保持をも行なうものであって、
必要に応じて使用されるものである。In this flat package (10), as shown in FIG. 4, a notch (11a) is formed in the base material (11) located around each outer lead (13).
The notch (11a) may be formed and implemented in any shape as long as the continuous state of the base material (11) is not impaired. ) To improve the heat transfer characteristics of the flat package (10) and to further improve the heat radiation characteristics of the flat package (1).
0) The overall weight is also reduced. In this embodiment, a metal reinforcing frame (15) having a certain area as shown in FIG. 1 is bonded to the side of the base (11) opposite to the outer leads (13). It is fixed. This reinforcing frame (15) is also similar to each outer lead (13), etc.
It is bent as shown in FIG. 3, and this reinforcing frame (15) prevents the flow of the sealing resin (22),
It also holds the bent state of the base material (11),
It is used as needed.
実施例３ 第５図及び第６図には、本発明の第三実施例が示して
あり、この実施例に係るフラットパッケージ（10）にお
いては、各アウターリード（13）の一部を外部に露出さ
せるとともにこのアウターリード（13）の幅より大きな
形状の開口（11b）を、各アウターリード（13）を裏打
ちしている基材（11）に対して形成したことが、前述の
各実施例とは異なっているものである。Embodiment 3 FIGS. 5 and 6 show a third embodiment of the present invention. In a flat package (10) according to this embodiment, a part of each outer lead (13) is externally provided. In each of the above-described embodiments, an opening (11b) having a shape larger than the width of the outer lead (13) was formed in the base material (11) lining each outer lead (13). Is different from
このような開口（11b）を基材（11）に形成した場合
には、第６図に示したように当該フラットパッケージ
（10）をプリント配線板（30）上に配置して、各アウタ
ーリード（13）とプリント配線板（30）上の導体回路
（31）とをハンダ（16）によって接続した場合に、この
ハンダ（16）が各アウターリード（13）を包み込むよう
に位置するので、当該フラットパッケージ（10）のプリ
ント配線板（30）に対する実装をより確実に行なうこと
ができるものである。When such an opening (11b) is formed in the base material (11), the flat package (10) is arranged on the printed wiring board (30) as shown in FIG. When the conductor (13) and the conductor circuit (31) on the printed wiring board (30) are connected by solder (16), the solder (16) is positioned so as to wrap each outer lead (13). The flat package (10) can be more reliably mounted on the printed wiring board (30).
なお、上記いずれの実施例においても、導体回路（1
2）及びアウターリード（13）を基材（11）上に一体化
した金属箔をエッチングすることに形成したものの場合
について説明したが、これらの導体回路（12）及びアウ
ターリード（13）は所謂リードフレームを使用して実施
してもよいことは当然である。In each of the above embodiments, the conductor circuit (1
2) and the case where the outer lead (13) is formed by etching a metal foil integrated on the base material (11) has been described. However, these conductor circuits (12) and the outer lead (13) are so-called Naturally, it may be implemented using a lead frame.
（発明の効果） 以上詳述した通り、本発明においては、上記各実施例
にて例示した如く、 「基材（11）に導体回路（12）を一体的に形成したプ
リント配線板に電子部品（20）を実装して、導体回路
（12）と電気的に接続されて互いに独立状態で外方に突
出する複数のアウターリード（13）を有するフラットパ
ッケージ（10）において、 各アウターリード（13）の略全体をプリント配線板を
構成する基材（11）によって裏打ちすると共に、互いに
隣接するアウターリード（13）の裏打ちを行なっている
基材（11）を連続状態としたこと」 にその構成上の特徴があり、これにより、各種作業時あ
るいは取り扱い時において、各アウターリード（13）が
容易には折れ曲がらないフラットパッケージ（10）を簡
単な構成によって提供することができるのである。(Effects of the Invention) As described in detail above, in the present invention, as exemplified in each of the above embodiments, the electronic component is formed on a printed wiring board in which a conductive circuit (12) is integrally formed on a base material (11). In the flat package (10) having the plurality of outer leads (13) electrically mounted to the conductor circuit (12) and protruding outward independently of each other by mounting the (20), each outer lead (13) ) Is substantially lined with the base material (11) constituting the printed wiring board, and the base material (11) lining the outer leads (13) adjacent to each other is in a continuous state. " With the above features, a flat package (10) in which each outer lead (13) does not easily bend can be provided with a simple configuration during various operations or handling. You.
第１図は本発明の第一実施例に係るフラットパッケージ
の拡大断面図、第２図は同平面図、第３図は本発明の第
二実施例に係るフラットパッケージの拡大断面図、第４
図は同平面図、第５図は本発明の第三実施例に係るフラ
ットパッケージを導体回路上に実装した状態を示す部分
拡大平面図、第６図は第５図のVI−VI線に沿ってみた断
面図である。 第７図〜第10図は従来の技術を示すものであり、第７図
はフレキシブル基材を使用してプリント配線板及びフィ
ルムキャリアを形成する工程を順に示した部分平面図、
第８図は第７図の工程で形成したフィルムキャリアの拡
大平面図、第９図及び第10図のそれぞれはこのフィルム
キャリアをプリント配線板上に実装した状態を示す拡大
断面図である。 符号の説明 10……フラットパッケージ、11……基材、11a……切
欠、11b……開口、12……導体回路、13……アウターリ
ード、15……補強枠、16……ハンダ、20……電子部品、
Ｒ……空間。FIG. 1 is an enlarged sectional view of a flat package according to a first embodiment of the present invention, FIG. 2 is a plan view thereof, FIG. 3 is an enlarged sectional view of a flat package according to a second embodiment of the present invention, FIG.
FIG. 5 is a plan view of the same, FIG. 5 is a partially enlarged plan view showing a state where the flat package according to the third embodiment of the present invention is mounted on a conductor circuit, and FIG. 6 is a view taken along the line VI-VI of FIG. FIG. 7 to 10 show a conventional technique, and FIG. 7 is a partial plan view showing a process of forming a printed wiring board and a film carrier using a flexible base material in order,
FIG. 8 is an enlarged plan view of the film carrier formed in the step of FIG. 7, and FIGS. 9 and 10 are enlarged sectional views showing a state where the film carrier is mounted on a printed wiring board. Explanation of reference numerals 10: Flat package, 11: Base material, 11a: Notch, 11b: Opening, 12: Conductor circuit, 13: Outer lead, 15: Reinforcement frame, 16: Solder, 20 ... … Electronic components,
R ... space.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 歩 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 特開 昭53−2078（ＪＰ，Ａ) 特開 昭61−75549（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/28 - 23/30 H05K 1/00──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Ayumu Suzuki 300 Aoyagi-cho, Ogaki-shi, Gifu IBIDEN Inside Aoyagi Plant (56) References JP-A-53-2078 (JP, A) JP-A-61-75549 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 23/28-23/30 H05K 1/00
Claims (1)
ト配線板に電子部品を実装して、前記導体回路と電気的
に接続されて互いに独立状態で外方に突出する複数のア
ウターリードを有するフラットパッケージにおいて、 前記各アウターリードの略全体を前記プリント配線板を
構成する前記基材によって裏打ちすると共に、互いに隣
接する前記アウターリードの裏打ちを行なっている前記
基材を連続状態としたことを特徴とするフラットパッケ
ージ。An electronic component is mounted on a printed wiring board in which a conductor circuit is integrally formed on a substrate, and a plurality of outer leads electrically connected to the conductor circuit and protruding outward independently of each other. In the flat package having the above, substantially all of the outer leads are lined with the base material constituting the printed wiring board, and the base materials that line the adjacent outer leads are in a continuous state. A flat package characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312545A JP2799468B2 (en) | 1989-11-30 | 1989-11-30 | Flat package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312545A JP2799468B2 (en) | 1989-11-30 | 1989-11-30 | Flat package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173165A JPH03173165A (en) | 1991-07-26 |
| JP2799468B2 true JP2799468B2 (en) | 1998-09-17 |
Family
ID=18030511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1312545A Expired - Lifetime JP2799468B2 (en) | 1989-11-30 | 1989-11-30 | Flat package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799468B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847445A (en) * | 1996-11-04 | 1998-12-08 | Micron Technology, Inc. | Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same |
| JP5656907B2 (en) | 2012-04-11 | 2015-01-21 | 三菱電機株式会社 | Power module |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175549A (en) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | Electronic circuit including semiconductor element and manufacture of the same |
-
1989
- 1989-11-30 JP JP1312545A patent/JP2799468B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173165A (en) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747877A (en) | Semiconductor chip package with enhanced thermal conductivity | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| EP0709883B1 (en) | Semiconductor package fabricated by using tape automated bonding | |
| US7781899B2 (en) | Leadframe having mold lock vent | |
| TW448514B (en) | Semiconductor device and its manufacture, circuit board and electronic apparatus | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JP2799468B2 (en) | Flat package | |
| JPH08139218A (en) | Hybrid integrated circuit device and manufacturing method thereof | |
| JP2001077228A (en) | Printed wiring board for semiconductor package and method of manufacturing the same | |
| JPH03125440A (en) | Electronic parts | |
| JPH03220736A (en) | Mounting method for semiconductor element | |
| JP2691352B2 (en) | Electronic component mounting device | |
| JPH0936275A (en) | Manufacture of surface mount semiconductor device | |
| JP2700253B2 (en) | Electronic component equipment | |
| JPH01135050A (en) | Semiconductor device | |
| JPH05326814A (en) | Lead frame for mounting electronic circuit device | |
| JPH11163197A (en) | Semiconductor mounting board | |
| JP3251688B2 (en) | Lead frame for mounting semiconductor elements | |
| JP3271500B2 (en) | Semiconductor device | |
| JPH07122701A (en) | Semiconductor device, manufacturing method thereof, and lead frame for PGA | |
| JP2822446B2 (en) | Hybrid integrated circuit device | |
| JPH06120403A (en) | Lead frame for mounting electronic circuit element | |
| JP3063733B2 (en) | Semiconductor package | |
| CN113130472A (en) | Fan-out type packaging structure and packaging method | |
| JP2794212B2 (en) | Substrate for mounting electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |