JP2798136B2 - サーミスタ - Google Patents
サーミスタInfo
- Publication number
- JP2798136B2 JP2798136B2 JP62224681A JP22468187A JP2798136B2 JP 2798136 B2 JP2798136 B2 JP 2798136B2 JP 62224681 A JP62224681 A JP 62224681A JP 22468187 A JP22468187 A JP 22468187A JP 2798136 B2 JP2798136 B2 JP 2798136B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- constant
- bodies
- resistance
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 18
- 230000002265 prevention Effects 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 229910020637 Co-Cu Inorganic materials 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002003 electrode paste Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はサーミスタ、殊に負特性サーミスタに関す
る。 従来の技術及びその問題点 一般に、負特性サーミスタの温度抵抗特性は Ｒ＝R0EXPB（1/T−1/T0） ……（１） で表される。ここでR,R0は周囲温度がT,T0〔Ｋ〕におけ
るサーミスタの抵抗値であり、Ｂ定数（サーミスタ定
数）は約2000〜5000K程度のものである。 ところで、前述のサーミスタは（１）式から明らかな
とおり抵抗ＲとＢ定数は相関関係にあり、最近とみに要
求されている高抵抗で低いＢ定数のサーミスタや低抵抗
で高いＢ定数のサーミスタといった製品を得るには極め
てむずかしいといった問題点がある。 そこで本発明は上記問題点に鑑みてなされたものであ
り、抵抗R,サーミスタ定数Ｂとも希望する値をもったサ
ーミスタを得ることのできる新規技術を提供することを
目的としている。 問題点を解決するための手段 上記目的を達成するため、本発明は、異なるサーミス
タ定数と比抵抗を持ち、両面に一対の内部電極が形成さ
れた複数のサーミスタ素体により積層体が形成され、前
記両面に一対の内部電極が形成された各サーミスタ素体
間にサーミスタ素体の拡散防止層が介在されており、前
記内部電極は、複数の前記サーミスタ素体が電気的に並
列接続となるように前記積層体の外部電極と接続されて
いることを特徴としている。 作用 上記構成のように、異なるサーミスタ定数（Ｂ定数）
と比抵抗をもつ複数のサーミスタ素体を電気的に並列接
続して、積層すれば、比抵抗、Ｂ定数とも個々のサーミ
スタ素体の合成値となるので、サーミスタ素体の積層数
及び個々のサーミスタ素体の抵抗、Ｂ定数を選択するこ
とにより希望する比抵抗、Ｂ定数をもったサーミスタを
得ることができる。 実 施 例 第１図は本発明の一実施例であるサーミスタの断面図
を示している。 図中、1,2,3はサーミスタ素体であって、このサーミ
スタ素体1,2,3はMn−Ni−Co−Cu系から形成されるもの
であり、その配合によってそれぞれ異なるＢ定数と比抵
抗を有するものである。各サーミスタ素体1,2,3は、内
部電極5a,5b,5c,5d,5e,5fに接触しており、この内部電
極5a,5b,5c,5d,5e,5fは左右両側面に配設された外部電
極6,6に各サーミスタ素体が電気的に並列になるように
接続されている。又、各サーミスタ素体1,2,3の境界面
に存する内部電極の間（5bと5c,5dと5eの間）には拡散
防止層4a,4bが設けられている。この拡散防止層4a,4b
は、Al2O3−ZrO2系により形成されており、製造工程に
おける各サーミスタ素体1,2,3の相互拡散を阻止するた
めのものである。 次に上記サーミスタの製造工程を説明する。Mn−Ni−
Co−Cu系の組成をもつ３種類の原料粉末にそれぞれバイ
ンダーを添加し、スラリーを作り、このスラリーよりド
クター・ブレード法を用いて３種類のシートを作成す
る。次いで、この３種類のシートのそれぞれ所定の個所
にAg−Pdからなる内部電極を印刷する。更にAl2O2−ZrO
2系の粉末から拡散防止層４用のペーストを作成してお
く。次に積層した場合この３種類のシートの境界となる
２個所の内部電極間（5bと5c,5dと5eの間）に拡散防止
層4a,4b用のペーストを塗布し乾燥させ、第１図のよう
に積層し、所定の条件下で熱圧着する。この際各シート
の内部電極が対向する方向に取り出させるように各シー
トの重ね合わせを行なう。続いて単一ユニットに切断
し、1300℃で２時間焼成する。その後外部電極となる電
極ペーストを塗布し焼付けてサーミスタを得る。尚、こ
の場合外部電極は焼成前に塗布してもよい。 第２図は、本発明の他の実施例としてのサーミスタの
断面図を示している。この実施例と、前述した第１図で
示すサーミスタとは、サーミスタ素体を積層している点
は同じであるが、サーミスタ素体が２層21,22である点
及び全体をAl2O3系の絶縁性セラミックス23で被覆して
いる点が相違する。もっとも、サーミスタ素体は２層に
限らず、３層以上の複数層であっても良いことは勿論で
ある。図中24a,24b,24cは拡散防止層、25…は内部電
極、26は外部電極である。次に上記実施例のサーミスタ
の製造手順を説明する。Al2O3粉末に有機バインダー、
溶剤、可塑剤及び分散剤を加えて絶縁セラミックス23用
のスラリーを作り、このスラリーよりドクター・ブレー
ド法を用いてシートを作成する。又、Mn−Ni−Co−Cu系
の組成をもつサーミスタ素体21,22のペーストを作成し
ておく。更にAl2O4−ZrO2系の粉末から同様に拡散防止
層24a,24b,24c用のペーストを作成しておく。 このAl2O3系の絶縁性セラミックス23用のシート上に
拡散防止層24c用のペーストを塗布して乾燥させる。乾
燥後内部電極25形成用のペーストを塗布して乾燥させ、
この上からサーミスタ素体22形成用のペーストを塗布し
乾燥させる。続いて、内部電極用ペースト、拡散防止層
24bのペースト、又内部電極用ペースト、更にはサーミ
スタ21用のペースト、内部電極用ペースト、拡散防止層
24a用ペーストと順次塗布、乾燥させながら積層してい
き、最後に絶縁性セラミックス23用のシートを連ね、所
定の条件下で熱圧着する。この際、各サーミスタ素体2
1,22の上下の両側面には存する内部電極25…が対向する
方向に取り出せるように第２図に示す断面図のように各
シートの重ね合わせを行なう。 次に個々のサーミスタの大きさに切断し1300℃で２時
間焼成する。その後外部電極となる電極ペーストを塗布
し焼付けてサーミスタを得る。尚、この場合も前述のよ
うに外部電極は焼成前の塗布してもよいのは勿論であ
る。 第２の実施例で示した２層のサーミスタ素体を積層し
た場合、個々のサーミスタ素体の抵抗値R1,R2は次式で
与えられる。 従って、合成の抵抗値Ｒは、で与えられる ここで、各サーミスタ素体のＢ定数が略々等しい（B1
≒B2＝Ｂ）とすると、上記（ｃ）式は次式のように表せ
る。 （ｄ）式をみれば、B1≒B2の場合において合成抵抗Ｒ
は各サーミスタ素体を並列接続した値となるが、合成の
Ｂ定数は個々のサーミスタ素体のＢ定数に等しいことが
わかる。 次に、２つのサーミスタ素体のＢ定数が大きく異なっ
ている場合（B1＞＞B2）には、上記（ｃ）式は次式のよ
うになる。 ここで、B1＞＞B2＞０から、EXP（−B1）Ｋ＜＜１、
つまり、EXP（−B1）Ｋ≒０とおけば、上記（ｅ）式は Ｒ≒R02EXP（B2K） …（ｆ） となる。 この（ｆ）式をみれば、B1＞＞B2の場合には合成抵抗
及び合成Ｂ定数とも抵抗値の低いサーミスタ素体側の値
に近づくことがわかる。 以上のことから、合成の抵抗値はサーミスタ素体の積
層枚数及び各サーミスタ素体の抵抗値に依存し、他方、
合成のＢ定数は積層枚数にあまり依存せず、個々のサー
ミスタ素体のＢ定数の値に依存することがわかる。 従って、個々のサーミスタ素体としてＢ定数の高いも
のを多数積層すれば、合成のサーミスタは低抵抗で高Ｂ
定数のものが得られるし、他方、Ｂ定数の低いサーミス
タ素体を層数少なく積層すれば、高抵抗、低Ｂ定数のも
のが得られる。つまり、サーミスタ素体の積層数及び個
々のサーミスタ素体のＢ定数を選択することにより、抵
抗値、Ｂ定数を広範囲の中から選ぶことができる。第３
図はこのことを示したＢ定数と抵抗値との関係図であ
る。なお、以上の実施例においては、積層された各サー
ミスタ素体間の境界面に存在する内部電極の間に拡散防
止層を介在させて、焼成時に各サーミスタ素体が内部電
極を越えて互いに拡散するのを防いだ例を示した。これ
により、両面に一対の内部電極が形成されたサーミスタ
素体の中でサーミスタの電気特性にも最も大きく影響を
及ぼす、一対の内部電極が垂直方向で互いに重なり合っ
ている箇所のサーミスタ素体の、拡散による特性変化を
防止することができる。 しかしながら、本願発明はこの実施例の構造に限定さ
れるものではない。即ち、一対の内部電極が垂直方向で
互いに重なり合っていない箇所のサーミスタ素体は、互
いに重なり合っている箇所のサーミスタ素体と比較して
相対的に特性への寄与率は小さいが、電気力線が回り込
むことにより特性への寄与があるため、積層された互い
に異なる組成のサーミスタ素体の組み合わせによって
は、特性への寄与を無視できなくなる場合がある。した
がって、各サーミスタ素体間の境界面に存在する内部電
極の間を越えて拡散防止層を形成することによって、一
対の内部電極が垂直方向で互いに重なり合っていず、特
定への寄与率が相対的に小さいサーミスタの部分につい
ても、拡散を防止して特定の向上を図ることができる。 発明の効果 以上説明したように本発明によれば、異なるサーミス
タ定数（Ｂ定数）と比抵抗をもつ複数のサーミスタ素体
が積層され、電気的に並列接続されてサーミスタが構成
されていることによって、幅広い抵抗値ＲとＢ定数の関
係が得られ、Ｂ定数及び抵抗値Ｒを自由に選択すること
のできるサーミスタが得られた。 又、本発明のサーミスタ内には、拡散防止層を設け、
製造工程における原材料間の拡散の防止を行ったので信
頼性のすぐれたサーミスタを提供することができるとい
った効果も奏する。
る。 従来の技術及びその問題点 一般に、負特性サーミスタの温度抵抗特性は Ｒ＝R0EXPB（1/T−1/T0） ……（１） で表される。ここでR,R0は周囲温度がT,T0〔Ｋ〕におけ
るサーミスタの抵抗値であり、Ｂ定数（サーミスタ定
数）は約2000〜5000K程度のものである。 ところで、前述のサーミスタは（１）式から明らかな
とおり抵抗ＲとＢ定数は相関関係にあり、最近とみに要
求されている高抵抗で低いＢ定数のサーミスタや低抵抗
で高いＢ定数のサーミスタといった製品を得るには極め
てむずかしいといった問題点がある。 そこで本発明は上記問題点に鑑みてなされたものであ
り、抵抗R,サーミスタ定数Ｂとも希望する値をもったサ
ーミスタを得ることのできる新規技術を提供することを
目的としている。 問題点を解決するための手段 上記目的を達成するため、本発明は、異なるサーミス
タ定数と比抵抗を持ち、両面に一対の内部電極が形成さ
れた複数のサーミスタ素体により積層体が形成され、前
記両面に一対の内部電極が形成された各サーミスタ素体
間にサーミスタ素体の拡散防止層が介在されており、前
記内部電極は、複数の前記サーミスタ素体が電気的に並
列接続となるように前記積層体の外部電極と接続されて
いることを特徴としている。 作用 上記構成のように、異なるサーミスタ定数（Ｂ定数）
と比抵抗をもつ複数のサーミスタ素体を電気的に並列接
続して、積層すれば、比抵抗、Ｂ定数とも個々のサーミ
スタ素体の合成値となるので、サーミスタ素体の積層数
及び個々のサーミスタ素体の抵抗、Ｂ定数を選択するこ
とにより希望する比抵抗、Ｂ定数をもったサーミスタを
得ることができる。 実 施 例 第１図は本発明の一実施例であるサーミスタの断面図
を示している。 図中、1,2,3はサーミスタ素体であって、このサーミ
スタ素体1,2,3はMn−Ni−Co−Cu系から形成されるもの
であり、その配合によってそれぞれ異なるＢ定数と比抵
抗を有するものである。各サーミスタ素体1,2,3は、内
部電極5a,5b,5c,5d,5e,5fに接触しており、この内部電
極5a,5b,5c,5d,5e,5fは左右両側面に配設された外部電
極6,6に各サーミスタ素体が電気的に並列になるように
接続されている。又、各サーミスタ素体1,2,3の境界面
に存する内部電極の間（5bと5c,5dと5eの間）には拡散
防止層4a,4bが設けられている。この拡散防止層4a,4b
は、Al2O3−ZrO2系により形成されており、製造工程に
おける各サーミスタ素体1,2,3の相互拡散を阻止するた
めのものである。 次に上記サーミスタの製造工程を説明する。Mn−Ni−
Co−Cu系の組成をもつ３種類の原料粉末にそれぞれバイ
ンダーを添加し、スラリーを作り、このスラリーよりド
クター・ブレード法を用いて３種類のシートを作成す
る。次いで、この３種類のシートのそれぞれ所定の個所
にAg−Pdからなる内部電極を印刷する。更にAl2O2−ZrO
2系の粉末から拡散防止層４用のペーストを作成してお
く。次に積層した場合この３種類のシートの境界となる
２個所の内部電極間（5bと5c,5dと5eの間）に拡散防止
層4a,4b用のペーストを塗布し乾燥させ、第１図のよう
に積層し、所定の条件下で熱圧着する。この際各シート
の内部電極が対向する方向に取り出させるように各シー
トの重ね合わせを行なう。続いて単一ユニットに切断
し、1300℃で２時間焼成する。その後外部電極となる電
極ペーストを塗布し焼付けてサーミスタを得る。尚、こ
の場合外部電極は焼成前に塗布してもよい。 第２図は、本発明の他の実施例としてのサーミスタの
断面図を示している。この実施例と、前述した第１図で
示すサーミスタとは、サーミスタ素体を積層している点
は同じであるが、サーミスタ素体が２層21,22である点
及び全体をAl2O3系の絶縁性セラミックス23で被覆して
いる点が相違する。もっとも、サーミスタ素体は２層に
限らず、３層以上の複数層であっても良いことは勿論で
ある。図中24a,24b,24cは拡散防止層、25…は内部電
極、26は外部電極である。次に上記実施例のサーミスタ
の製造手順を説明する。Al2O3粉末に有機バインダー、
溶剤、可塑剤及び分散剤を加えて絶縁セラミックス23用
のスラリーを作り、このスラリーよりドクター・ブレー
ド法を用いてシートを作成する。又、Mn−Ni−Co−Cu系
の組成をもつサーミスタ素体21,22のペーストを作成し
ておく。更にAl2O4−ZrO2系の粉末から同様に拡散防止
層24a,24b,24c用のペーストを作成しておく。 このAl2O3系の絶縁性セラミックス23用のシート上に
拡散防止層24c用のペーストを塗布して乾燥させる。乾
燥後内部電極25形成用のペーストを塗布して乾燥させ、
この上からサーミスタ素体22形成用のペーストを塗布し
乾燥させる。続いて、内部電極用ペースト、拡散防止層
24bのペースト、又内部電極用ペースト、更にはサーミ
スタ21用のペースト、内部電極用ペースト、拡散防止層
24a用ペーストと順次塗布、乾燥させながら積層してい
き、最後に絶縁性セラミックス23用のシートを連ね、所
定の条件下で熱圧着する。この際、各サーミスタ素体2
1,22の上下の両側面には存する内部電極25…が対向する
方向に取り出せるように第２図に示す断面図のように各
シートの重ね合わせを行なう。 次に個々のサーミスタの大きさに切断し1300℃で２時
間焼成する。その後外部電極となる電極ペーストを塗布
し焼付けてサーミスタを得る。尚、この場合も前述のよ
うに外部電極は焼成前の塗布してもよいのは勿論であ
る。 第２の実施例で示した２層のサーミスタ素体を積層し
た場合、個々のサーミスタ素体の抵抗値R1,R2は次式で
与えられる。 従って、合成の抵抗値Ｒは、で与えられる ここで、各サーミスタ素体のＢ定数が略々等しい（B1
≒B2＝Ｂ）とすると、上記（ｃ）式は次式のように表せ
る。 （ｄ）式をみれば、B1≒B2の場合において合成抵抗Ｒ
は各サーミスタ素体を並列接続した値となるが、合成の
Ｂ定数は個々のサーミスタ素体のＢ定数に等しいことが
わかる。 次に、２つのサーミスタ素体のＢ定数が大きく異なっ
ている場合（B1＞＞B2）には、上記（ｃ）式は次式のよ
うになる。 ここで、B1＞＞B2＞０から、EXP（−B1）Ｋ＜＜１、
つまり、EXP（−B1）Ｋ≒０とおけば、上記（ｅ）式は Ｒ≒R02EXP（B2K） …（ｆ） となる。 この（ｆ）式をみれば、B1＞＞B2の場合には合成抵抗
及び合成Ｂ定数とも抵抗値の低いサーミスタ素体側の値
に近づくことがわかる。 以上のことから、合成の抵抗値はサーミスタ素体の積
層枚数及び各サーミスタ素体の抵抗値に依存し、他方、
合成のＢ定数は積層枚数にあまり依存せず、個々のサー
ミスタ素体のＢ定数の値に依存することがわかる。 従って、個々のサーミスタ素体としてＢ定数の高いも
のを多数積層すれば、合成のサーミスタは低抵抗で高Ｂ
定数のものが得られるし、他方、Ｂ定数の低いサーミス
タ素体を層数少なく積層すれば、高抵抗、低Ｂ定数のも
のが得られる。つまり、サーミスタ素体の積層数及び個
々のサーミスタ素体のＢ定数を選択することにより、抵
抗値、Ｂ定数を広範囲の中から選ぶことができる。第３
図はこのことを示したＢ定数と抵抗値との関係図であ
る。なお、以上の実施例においては、積層された各サー
ミスタ素体間の境界面に存在する内部電極の間に拡散防
止層を介在させて、焼成時に各サーミスタ素体が内部電
極を越えて互いに拡散するのを防いだ例を示した。これ
により、両面に一対の内部電極が形成されたサーミスタ
素体の中でサーミスタの電気特性にも最も大きく影響を
及ぼす、一対の内部電極が垂直方向で互いに重なり合っ
ている箇所のサーミスタ素体の、拡散による特性変化を
防止することができる。 しかしながら、本願発明はこの実施例の構造に限定さ
れるものではない。即ち、一対の内部電極が垂直方向で
互いに重なり合っていない箇所のサーミスタ素体は、互
いに重なり合っている箇所のサーミスタ素体と比較して
相対的に特性への寄与率は小さいが、電気力線が回り込
むことにより特性への寄与があるため、積層された互い
に異なる組成のサーミスタ素体の組み合わせによって
は、特性への寄与を無視できなくなる場合がある。した
がって、各サーミスタ素体間の境界面に存在する内部電
極の間を越えて拡散防止層を形成することによって、一
対の内部電極が垂直方向で互いに重なり合っていず、特
定への寄与率が相対的に小さいサーミスタの部分につい
ても、拡散を防止して特定の向上を図ることができる。 発明の効果 以上説明したように本発明によれば、異なるサーミス
タ定数（Ｂ定数）と比抵抗をもつ複数のサーミスタ素体
が積層され、電気的に並列接続されてサーミスタが構成
されていることによって、幅広い抵抗値ＲとＢ定数の関
係が得られ、Ｂ定数及び抵抗値Ｒを自由に選択すること
のできるサーミスタが得られた。 又、本発明のサーミスタ内には、拡散防止層を設け、
製造工程における原材料間の拡散の防止を行ったので信
頼性のすぐれたサーミスタを提供することができるとい
った効果も奏する。
【図面の簡単な説明】
第１図は本発明に係る一実施例のサーミスタの断面図、
第２図は本発明に係る他の実施例のサーミスタの断面
図、第３図は抵抗値ＲとＢ定数の関係を示すグラフであ
る。 1,2,3……サーミスタ素体、4a,4b……拡散防止層、5a,5
b,5c,5d,5e,5f……内部電極、６……外部電極、21,22…
…サーミスタ素体、23……絶縁性セラミックス、24a,24
b,24c……拡散防止層、25……内部電極、26……外部電
極。
第２図は本発明に係る他の実施例のサーミスタの断面
図、第３図は抵抗値ＲとＢ定数の関係を示すグラフであ
る。 1,2,3……サーミスタ素体、4a,4b……拡散防止層、5a,5
b,5c,5d,5e,5f……内部電極、６……外部電極、21,22…
…サーミスタ素体、23……絶縁性セラミックス、24a,24
b,24c……拡散防止層、25……内部電極、26……外部電
極。
Claims (1)
- (57)【特許請求の範囲】 １．異なるサーミスタ定数と比抵抗を持ち、両面に一対
の内部電極が形成された複数のサーミスタ素体により積
層体が形成され、 前記両面に一対の内部電極が形成された各サーミスタ素
体間にサーミスタ素体の拡散防止層が介在されており、 前記内部電極は、複数の前記サーミスタ素体が電気的に
並列接続となるように前記積層体の外部電極と接続され
ていることを特徴とするサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62224681A JP2798136B2 (ja) | 1987-09-07 | 1987-09-07 | サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62224681A JP2798136B2 (ja) | 1987-09-07 | 1987-09-07 | サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6466906A JPS6466906A (en) | 1989-03-13 |
| JP2798136B2 true JP2798136B2 (ja) | 1998-09-17 |
Family
ID=16817557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62224681A Expired - Lifetime JP2798136B2 (ja) | 1987-09-07 | 1987-09-07 | サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798136B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299103A (ja) * | 2001-03-29 | 2002-10-11 | Murata Mfg Co Ltd | 積層電子部品及びその製造方法 |
| DE10159451A1 (de) * | 2001-12-04 | 2003-06-26 | Epcos Ag | Elektrisches Bauelement mit einem negativen Temperaturkoeffizienten |
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| US6720859B2 (en) * | 2002-01-10 | 2004-04-13 | Lamina Ceramics, Inc. | Temperature compensating device with embedded columnar thermistors |
| JP4492598B2 (ja) * | 2006-09-25 | 2010-06-30 | Ｔｄｋ株式会社 | Ｎｔｃ組成物及びｎｔｃ素子 |
| KR101434136B1 (ko) * | 2014-04-25 | 2014-08-27 | 스마트전자 주식회사 | 회로 보호 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54755B2 (ja) * | 1973-05-31 | 1979-01-16 | ||
| JPS55135403A (en) * | 1979-09-20 | 1980-10-22 | Nec Corp | Manufacture of waveguide |
-
1987
- 1987-09-07 JP JP62224681A patent/JP2798136B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6466906A (en) | 1989-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04333295A (ja) | 電歪効果素子およびその製造方法 | |
| JPH04299588A (ja) | 電歪効果素子 | |
| JP2798136B2 (ja) | サーミスタ | |
| US4267634A (en) | Method for making a chip circuit component | |
| JPH0360471A (ja) | 積層セラミックスの製造方法 | |
| JP4907138B2 (ja) | チップ型ｎｔｃ素子 | |
| JPH04150001A (ja) | サーミスタ素子 | |
| JP3528972B2 (ja) | Ｎｔｃサーミスタ | |
| JP2000252537A (ja) | 積層型圧電セラミック | |
| JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
| JP3667099B2 (ja) | 高温サーミスタ素子とその製造方法およびそれを用いた高温用温度センサ | |
| JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
| JPH0376202A (ja) | 積層正特性サーミスタおよびその製造方法 | |
| JP2737778B2 (ja) | 積層サーミスタ | |
| JPH08181032A (ja) | 積層セラミックコンデンサ | |
| JPH05152103A (ja) | サーミスタ素子の製造方法 | |
| JP2580628B2 (ja) | サーミスタ | |
| JP2536101B2 (ja) | 電歪効果素子 | |
| JPH01186601A (ja) | Ｖ↓２ｏ↓３系セラミクス抵抗体素子 | |
| JP2820791B2 (ja) | 積層型圧電素子およびその製造方法 | |
| JPH0532916B2 (ja) | ||
| KR101333259B1 (ko) | 저항가변소자 및 그 제조 방법 | |
| JPH0634201U (ja) | 積層型サ−ミスタ | |
| JPH01101601A (ja) | サーミスタ | |
| JPH01147879A (ja) | 積層型圧電素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |