JP2786324B2 - 画像読取装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、画像読取装置に関し、詳しくは、連続階調
画像より得られた入力画像信号を暗時のマスク画素デー
タに応じてデジタル的にノイズ低減処理を施して、画像
信号から好適にノイズを低減する画像読取装置に関す
る。

＜従来の技術＞ 画像読取装置や画像読取記録装置などにおいては、ま
ず光電子像倍管（フォトマルチプライヤ）、撮像管およ
びCCD等の固体撮像素子等を用いて、原稿画像を読み取
り、読み取られた画像信号に画像処理装置において種々
の画像処理を施した後にこれを適当な画像記録装置によ
って感光材料や感光体等の記録材料に記録している。

例えば、写真やフィルムなどの連続階調画像の原稿を
CCDで読み取って電気信号に変換した後、網点階調画像
を有する印刷用フィルムなどを作製するスキャナーなど
の画像読取記録装置においては、CCDで読み取った画像
信号をゲイン補正などのアナログ的な補正を行った後、
A/D変換し、シェーディング補正や画素毎の暗時補正な
どのCCD用の補正をし、次いで、対数変換、階調変換、
倍率変換、平滑化、鮮鋭化などの各処理後、網掛処理し
て、網点画像信号とし、この網点画像信号を画像記録装
置において、光源の発光信号に変調してフィルム上に網
点画像を再生している。

このような画像処理装置や画像記録装置の変調処理装
置（以下、総称して画像処理装置という）においては、
連続階調画像をCCD等の固体撮像素子を用いて電気信号
に変換した後、フィルム等に再生する場合、固体撮像素
子等の特性により再生画像上にノイズが混入される場合
がある。再生画像にノイズが混入されると、再生画像の
ザラツキまたはムラが生じ、再生画像は見苦しいものと
なってしまう。このようなノイズが混入された入力画像
信号は、A/D変換器にてデジタル信号に変換される前
に、適切な回路にてノイズ補正が行われている。また、
実際の回路素子においては、零点がずれているためオフ
セット補正が行われている。

従来の装置において、例えば、第10図に示すように固
体撮像素子100から増幅器102を経た信号はアナログ的な
クランプ回路104,106にて暗時電圧をクランプしてノイ
ズ低減を行った後、もう一度第２の増幅器108を用いて
信号を増幅して、その後A/D変換器110にてアナログ信号
をデジタル信号に変換する方式がある。かかる方式にお
いても増幅器102,108やA/D変換器などのアナログ素子の
オフセット誤差を各素子ごとに調整している。

＜発明が解決しようとする課題＞ しかし、かかる画像処理装置では、実際の動作におい
て、画像読み取り時および動作停止時の間での画像読取
回路素子の温度が変動する。この画像読取回路素子の熱
変動のため特性が変わり、このため固体撮像素子から出
力される基準電圧、即ち画像読み取りのない暗時電圧に
変動が生じてしまう。温度が変動するときには、ある温
度でオフセット誤差を補償しても使用中にオフセット誤
差が変動することもある。しかも一回の読み取り走査内
においても、基準電圧のシフトにより、読み取り濃度に
対応する画像出力電圧がシフトし、このため増幅され、
A/D変換された後のデジタル入力画像データは、画像に
正確に対応したものとならない。このため後段の画像処
理回路で画像処理をして得られた画像に上述したような
画像ムラ等が発生する。

このような比較的長い振幅を有するノイズが生じてい
るような場合にあっては、例えば、従来のノイズ低減方
式における上記従来の装置では、第10図に示したよう
に、第１の増幅器102と第２の増幅器108の間に配設され
るクランプ回路104,106で画像信号の正確なクランプ処
理を行う場合は、コンデンサ104、スイッチ106、および
前後段の増幅器102,108のリーク等により一走査周期の
長い信号を正確に補正するのは困難であり、このためノ
イズが第２の増幅器にて電圧変動等の比較的長い周期の
ノイズが増幅されて、デジタル信号化される。またクラ
ンプ回路によるオフセット補正も温度変動に対応できな
いため、得られるデジタル信号は不正確なものとなる。

このようにアナログ素子のリークによる長い周期のノ
イズや、温度変動によるオフセット誤差については、ア
ナログ回路で解決するのは従来困難であった。

また、マスク信号にもアナログ素子系からのノイズが
混入し、マスク画素信号を用いて補正を行うと、各走査
における補正画像信号にノイズが相乗され、各走査間に
おけるレベル差となることがある。

この発明の目的は、装置の周囲温度および動作状況に
よって変動する固体撮像素子の入力画像データに含まれ
る基準電圧変動に対応する比較的長い周期のノイズを上
記マスク画素信号を用いて補正し、マスク画素信号に混
入したノイズを有効画素数を減らすことなく適切に低減
し、この補正された入力画像信号から鮮明な画像を得る
ようにする画像読取装置を提供するにある。

＜課題を解決するための手段＞ 上記問題点を解決するため、本発明によれば、連続階
調画像を読み取る有効画素領域および遮光されたマスク
画素領域を一方向に有し、１走査ライン中に前記有効画
素領域からの画像データおよび前記マスク画素領域から
のマスク画素データを有するアナログ入力画像データを
出力するラインセンサと、このラインセンサによって読
み取られた、前記１走査ラインのアナログ入力画像デー
タの画像データおよびマスク画素データをデジタルデー
タに変換するA/D変換器と、このA/D変換器によってデジ
タルデータに変換された１走査ライン中のマスク画素デ
ータを、前記ラインセンサによって前記連続階調画像を
読み取りつつ、所定ライン数にわたって累積保存し、こ
の累積保存されたマスク画素データを平均してマスク画
素データの平均値を算出する画像補正値演算手段と、前
記A/D変換器によってデジタルデータに変換された画像
データから前記マスク画素データの平均値を減算してノ
イズ成分を除去し、さらに予め設定されたバイアスデー
タを加算するオフセット演算手段とを備えることを特徴
とする画像読取装置を提供することができる。

＜発明の作用＞ 本発明の画像読取装置では、１走査ラインの画像デー
タとマスク画素データとを有する入力画像信号を、A/D
変換器にてデジタル信号にし、デジタル信号からマスク
画素データを分離し、分離されたマスク画素データを画
像補正値演算手段にて所定ライン数にわたって累積保存
し、その累積保存データの推移からマスク画素データの
平均値を算出する。オフセット演算手段では、マスク画
素データの平均値を画像データから減算し、バイアスデ
ータを加算して、ノイズ成分を除去しつつ正規の画像デ
ータレベルを求めている。

従来、A/D変換する前に行っていた画像信号のゲイン
補正などをアナログ的に行っていたのに対し、本願発明
ではA/D変換した後に、上記補正をデジタル的に行って
いるため、微妙な調整を必要とするアナログ的な回路技
術を用いなくてもより簡単に補正を達成することができ
る。

なお、本発明におけるマスク画素信号またはデータと
は、読み取られる画素をマスキングした時のCCDから出
力される画素信号を意味し、このマスク画素信号は暗時
電圧に対応している。マスキングの方法としては、CCD
ラインセンサの光電変換素子の複数の画素の一部をマス
キングする方法などが挙げられる。

＜実施態様＞ 以下に本発明に係る画像読取装置について好適な実施
態様を挙げ、添付の図面を参照しながら以下に詳細に説
明する。

本発明に係る画像読取装置の全体を第１図に示す。参
照符号10は、本実施態様に係る画像読取装置が適用され
る画像読取記録装置を示す。この画像読取記録装置10で
は原稿Ｇの連続階調画像が電気信号に変換された後、網
点階調画像としてフィルムＦ上に再生されるものであ
る。

すなわち、原稿Ｇは図示しないが、搬送手段により矢
印Ａ方向に副走査搬送されるように構成されており、原
稿Ｇの連続階調画像は集光光学系12を介して光電変換手
段であるCCD14によって矢印Ｂ方向に主走査される。CCD
14によって光電変換され、増幅された連続階調画像は、
クロック発生器16からの主走査クロックおよび副走査ク
ロックに基づきA/D変換器18によりデジタル画像信号Ｓ
に変換された後、本発明の画像読取装置を構成する画像
処理部20に供給される。

画像処理部20ではクロック発生器16からのクロック信
号に基づきデジタル画像信号Ｓに対してCCDのゲイン補
正、オフセット補正等を行った後、CCDによる欠陥画素
補正、暗時補正、対数変換処理、シェーデング補正、階
調変換処理、倍率変換処理、鮮鋭化処理、網掛処理等の
画像処理などを施し、２値化された網点画像信号Ｒとし
て画像記録部22に出力される。画像記録部22は網点画像
信号Ｒをレーザ光などの光信号に電気光学変換してフィ
ルムＦ上に導くことで網点階調画像を記録する。

第２図は、第１図の画像処理部20の構成を示したもの
である。この場合、画像処理部20は、前処理回路24、CC
D補正回路26、変換処理回路28、鮮鋭化処理回路30、網
掛処理回路32を備えている。

前処理回路24は、本発明の最も特徴的な部分であり、
CCD、増幅器およびA/D変換器などのアナログ素子ノイズ
や、温度ドリフトによるオフセット誤差の変動を、暗時
のマスク画素信号を用いて、補償するもので、例えば、
暗時のマスク画素信号レベルが複数の走査ラインにわた
って変動する場合にノイズやオフセット誤差を１ライン
ごとに補正するものである。

CCD補正回路26は、各画素毎の（光が入射していない
時にも存在する）ベースの不均一を補正する暗時補正お
よび固体撮像素子であるCCD14の各画素毎のばらつきに
よる入射光量に対する出力電圧の不均一を（照明の不均
一をも含めて）補正するシェーディング補正などを行う
もので、各画素の受光信号をベースのそろった均一なも
のとする、例えば同じ原稿画像濃度であれば同じ画像デ
ータ（画像信号）となるようにするものである。

変換処理回路28は、画像信号を対数変換する対数変換
回路、階調特性（露光量−濃度特性）に対応する画像信
号に変換する階調変換回路および主走査方向の画素密度
に対応する画像信号に変換する倍率変換回路などからな
るもので、画像記録のため信号に変換するものである。

鮮鋭化処理回路30は、画像の輪郭などのエッジを強調
し、鮮鋭化（シャープネス）処理するもので、例えば、
原画像データから平滑化された平滑化画像の定数倍を引
き、アンシャープマスキングをして画像鮮鋭度を増し、
エッジ強調を行うものである。

網掛処理回路32は、画像濃度信号から網点画像信号を
生成するもので、この網点画像信号は、所望の角度およ
び線数に応じて画像濃度を面積変調するものである。こ
の網点画像信号は、画像記録部22に出力される。

以上説明した画像処理部20のうち、CCD補正回路26、
変換回路28、鮮鋭化処理回路30および網掛処理回路32
は、従来公知の回路を用いることができる。

前処理回路24は、本発明の最も特徴とする部分で本発
明の画像読取装置を構成するものの１つであり、CCDの
画像信号から暗時信号を減算して、画像信号をオフセッ
トし、さらにバイアスデータを加算する前処理を行うも
のである。

その具体的一実施例を第３図に示す。

前処理回路24は、例えばCCDが偶数画素と奇数画素と
を並列に出力する場合、CCDからの偶数画素用および奇
数画素用に応じて、２系統に別れており、まず、偶数画
素用の系統は、マスク画素加算回路34、偶数用レジスタ
群38、レベルシフタ（×（−１））42、偶数加算値計算
回路46、および累積演算および1/128回路50から構成さ
れ、奇数画素用の系統は、同様に、マスク画素加算回路
36、奇数用レジスタ群40、レベルシフタ（×（−１））
44、奇数加算値計算回路48、および累積演算および1/12
8回路52から構成され、さらに偶数画素補正値と奇数画
素補正値を選択する加算する選択・加算回路54から、前
処理回路24が構成される。

入力画像信号Ｓは第11図に示すように、１走査ライン
中にマスク画素信号と画像信号とが含まれている。この
入力画像信号Ｓを搬送する信号線は、まず、偶数画素用
マスク画素加算回路34に接続される信号線ａと、奇数画
素用マスク画素加算回路36に接続される信号線ｂと、選
択・加算回路54に接続される信号線ｃとに分岐される。

偶数画素用の系統において、マスク画素加算回路34の
出力側は、偶数用レジスタ群38の入力側に接続されると
ともに偶数加算値計算回路46の入力側にも接続される。
偶数用レジスタ群38の出力側はレベルシフタ42を経て偶
数加算値計算回路46の入力側に接続される。偶数加算値
計算回路46の出力側は累積演算および1/128回路50の入
力側に接続され、累積演算および1/128回路50の出力側
は選択・加算回路54の入力側に接続される。

奇数画素用の系統においても同様な接続形態であるの
でここでは説明を省略する。

以下において、偶数画素用と奇数画素用の系統は同一
の構成であるため、偶数画素用の系統について説明す
る。なお、偶数／奇数交互に１つづつ読み出す合成モー
ドのような動作速度が遅い場合、偶数画素用と奇数画素
用の系統を大部分にわたって併用することができる。ま
た、CCDが画素を偶数／奇数ごとに読み出すのではな
く、順次読み出す場合には、前述した２系統を１系統に
することもできる。

マスク画素加算回路34は、CCDが読み取った読取画素
信号のうち１ライン内の偶数画素のマスク画素を取り込
み、これらを全て加算する。さらに、マスク画素加算回
路34の一例として第４図に詳細な回路にて示すように、
読取画像信号はインバータ56で反転され、加算器58にて
反転信号に“1"が加算され、Ｄ型フリプフロップ60にて
ホールドされ、画素信号ごとに読み出される。

偶数用レジスタ群38は、マスク画素加算回路34で合計
された１ライン内の偶数画素のマスク画素を所定のライ
ン数にわたって格納する。さらにレジスタ群38を第５図
に詳細な回路図にて例示するように、例えば現在のライ
ンの８ライン前のマスク画素データをレジスタに格納す
る場合には、レジスタとして８個のレジスタR1〜R8を準
備し、新しいデータが随時レジスタ１から入力され、レ
ジスタR1のデータはレジスタR2に移され、レジスタR2の
データはレジスタR3に移される、……というように、新
しいデータが入力されるたびにレジスタ内のデータがシ
フト移動し、レジスタR8に格納されていたデータは新し
いデータの入力の毎に出力される。

レベルシフタ42は、偶数加算値回路46とともに減算回
路を構成し、レジスタ群38から取り出された所定ライン
前のマスク画素データにレベルをシフトするために（−
１）が加算される。即ち、マスク画素データの２の補数
がとられる。さらにこの回路42の一例として第６図に詳
細な回路図にて例示するように、入力される所定ライン
前のマスク画素データをインバータ62で反転し、さらに
加算器64にて“1"が加算されて、その結果として（−
１）加算処理が行われる。

偶数加算値計算回路46は、レベルシフタ42とともに減
算回路を構成し、マスク画素加算回路34からの現在のラ
インのマスク画素データと、レベルシフタ42からの所定
ライン前のマスク画素データとの減算を行う。さらにこ
の回路46の一例として第７図に詳細な回路図にて例示す
るように、現在のラインのマスク画素データの累計と、
第６図にて示した回路42にて２の補数がとられた８ライ
ン前のマスク画素データの累計との加算が加算器66にて
行われる。すなわち、現在のデータと８ライン前のデー
タとの差分が取られる。

累積演算および1/128回路50は、偶数加算値計算46か
らの現在のラインのマスク画素データと所定ライン前の
マスク画素データとの差分が累積加算され、さらにバイ
アス加算および乱数加算がされ、1/128演算がなされた
後、偶数画素補正値を出力する。さらにこの回路50の一
例として第８図に詳細な回路図にて例示するように、加
算器68にて偶数加算値計算回路46からの現在のラインの
マスク画素データと所定ライン前のマスク画素データと
の差分が累積加算され、Ｄ型フリップフロップ70にて保
持されるとともに加算器にフィードバックされ、さらに
1/2画素クロック信号により累積加算値が出力され、出
力された累積加算値に加算器72にてバイアス値および乱
数値が加算され、メモリ74に保持される。メモリ74から
は1/128演算に相当する７ビットシフトが行われ、偶数
画素補正値を出力する。なお、バイアス補正は、信号に
所定の信号レベルを保持させるために行われ、このバイ
アス補正におけるバイアスデータは、例えば64〜128ま
での所定ビット数が所定のメモリに蓄積されており、随
時取り出されるようにしてもよいし、DIPスイッチにて
予め設定してもよい。

選択・加算回路54は、累積演算および1/128回路50か
らの偶数画素補正値は、適切な同期のもとに読取画素信
号Ｓの偶数画素に加算される。さらに回路54の一例とし
て第９図に詳細な回路図にて例示するように、セレクタ
76にて偶数画素補正値または奇数画素補正値を1/2画素
クロックの同期に基づいて選択して加算器78の一方の入
力端子に入力し、加算器78にて他の入力端子に、選択さ
れた画素種類と同一の画素データが入力されて、この画
素データに画素補正値が加算される。

このようにして入力画像データをデジタル的にオフセ
ット補正処理する。オフセット補正を行った後、画像信
号Ｑが出力される。

以上、偶数画素用の系統における各回路について説明
した。奇数画素用の系統についても全く同様の機能を有
する回路である。

以上説明した前処理回路24の実際の回路構成について
は、論理演算回路素子を適宜組み合わせて種々に実現す
ることができる。例えば、上記前処理回路中における加
算器は、各ビット幅に応じ複数の演算回路構成素子、例
えば、標準ロジック、TTL、ECL、CMOSロジックなどを適
宜用いて構成することができる。

本発明に係る画像読取装置が適用される画像読取装置
は基本的に以上のように構成されるものであり、A/D変
換後におけるデータの差分レベルをデジタル値で一定に
保持するような、回路または装置に適用することがで
き、また画像処理系などの基準信号と入力信号との差異
をデジタル出力値に正確に反映させたい場合などに適用
できるものである。

以上、本発明について好適実施例を挙げて説明した
が、本発明は、これに限定されるものではなく、本発明
の要旨を逸脱しない範囲において種々の改良ならびに設
計の変更が可能なことは勿論である。

＜発明の効果＞ 以上、詳述したように、本発明によれば、１走査ライ
ンの画像データとマスク画素データとを有する信号を、
A/D変換器にてデジタル信号にし、デジタル信号からマ
スク画素データを分離し、分離されたマスク画素データ
を画像補正値演算手段にて所定ライン数にわたって累積
保存し、その累積保存データの推移からマスク画素デー
タの平均値を算出し、マスク画素データの平均値を画像
データから減算し、バイアスデータを加算して、ノイズ
成分を除去しつつ正規の画像データレベルを求めている
ため、従来最初にアナログマスク画素信号を読み込んで
それを一定にしてアナログ的にオフセット補正を行って
いたのに比べ、動作中における各ライン毎に変化する暗
時電圧を平均化した補正値を用いて、アナログ回路を原
因とする種々の画像信号の変動を１走査ライン毎に補正
することができるので、正確なオフセット補正が行われ
る。また、アナログ回路を用いて補正するのに比べて、
調整が簡単であり、A/D変換前に、多数のセンサ増幅器
を用いる場合でも各センサ増幅器の調整をそれほど厳密
にせずにある程度ばらついた基準電圧であっても、十分
かつ正確な補正がなされるので、アナログ系の調整が楽
になる。

また、マスク画素データを所定ライン数累積して、そ
の平均値にて補正を行っているため、各走査ラインにお
けるノイズ除去のために占有されるマスク画素数を減ら
す、すなわち有効画素数を増加させることができる。

【図面の簡単な説明】

第１図は、本発明に係る画像読取装置が適用される画像
読取記録装置の概略構成図である。 第２図は、第１図に示す画像処理部の一実施例を示すブ
ロック構成図である。 第３図は、第２図の前処理回路の一実施例を示すブロッ
ク構成図である。 第４図は、第３図のマスク画素加算回路の一実施例を示
すブロック図である。 第５図は、第３図のレジスタ群の一実施例を示すブロッ
ク図である。 第６図は、第３図のレベルシフタの一実施例を示すブロ
ック図である。 第７図は、第３図の加算値計算回路の一実施例を示すブ
ロック図である。 第８図は、第３図の累積演算および1/128演算回路の一
実施例を示すブロック図である。 第９図は、第３図の選択および加算回路の一実施例を示
すブロック図である。 第10図は、従来のアナログ補正回路を示すブロック図で
ある。 第11図は、画像処理部に入力される画像信号の波形図で
ある。 符号の説明 10……画像読取記録装置、 14……CCD、 20……画像処理部、 24……前処理回路、 34,36……マスク画素加算回路、 38,40……レジスタ群、 42,44……レベルシフト回路、 46,48……加算値計算回路、 50,52……累積演算および1/128演算回路、 54……選択および加算回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】連続階調画像を読み取る有効画素領域およ
   び遮光されたマスク画素領域を一方向に有し、１走査ラ
   イン中に前記有効画素領域からの画像データおよび前記
   マスク画素領域からのマスク画素データを有するアナロ
   グ入力画像データを出力するラインセンサと、このライ
   ンセンサによって読み取られた、前記１走査ラインのア
   ナログ入力画像データの画像データおよびマスク画素デ
   ータをデジタルデータに変換するA/D変換器と、このA/D
   変換器によってデジタルデータに変換された１走査ライ
   ン中のマスク画素データを、前記ラインセンサによって
   前記連続階調画像を読み取りつつ、所定ライン数にわた
   って累積保存し、この累積保存されたマスク画素データ
   を平均してマスク画素データの平均値を算出する画像補
   正値演算手段と、前記A/D変換器によってデジタルデー
   タに変換された画像データから前記マスク画素データの
   平均値を減算してノイズ成分を除去し、さらに予め設定
   されたバイアスデータを加算するオフセット演算手段と
   を備えることを特徴とする画像読取装置。