JP2784793B2 - Semiconductor inspection apparatus and semiconductor element alignment method - Google Patents
Semiconductor inspection apparatus and semiconductor element alignment methodInfo
- Publication number
- JP2784793B2 JP2784793B2 JP1095561A JP9556189A JP2784793B2 JP 2784793 B2 JP2784793 B2 JP 2784793B2 JP 1095561 A JP1095561 A JP 1095561A JP 9556189 A JP9556189 A JP 9556189A JP 2784793 B2 JP2784793 B2 JP 2784793B2
- Authority
- JP
- Japan
- Prior art keywords
- tray
- semiconductor
- alignment
- inspection
- gravity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 90
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000000034 method Methods 0.000 title description 12
- 230000007246 mechanism Effects 0.000 claims description 97
- 238000012546 transfer Methods 0.000 claims description 35
- 230000005484 gravity Effects 0.000 claims description 27
- 239000000523 sample Substances 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 230000007723 transport mechanism Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体検査装置及び半導体素子のアライメ
ント方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor inspection apparatus and a semiconductor element alignment method.
(従来の技術) 従来、パッケージング済みの半導体の電気的諸特性を
検査する工程では、半導体素子のパッケージが多種多用
にわたるため、夫々のパッケージの種類に合わせた専用
検査装置(ICハンドラ)が必要とされていたが、近年の
半導体素子の多品種少量生産化に対応し、測定部のユニ
ット等を交換することで1台で多くの形状の半導体素子
の測定が可能ないわゆるユニバーサルハンドラが開発さ
れている。(Prior art) Conventionally, in the process of inspecting the electrical characteristics of a packaged semiconductor, a wide variety of semiconductor element packages are used, so a dedicated inspection device (IC handler) is required for each type of package. However, in response to recent high-mix low-volume production of semiconductor devices, a so-called universal handler has been developed that can measure many shapes of semiconductor devices with a single unit by exchanging units and the like of the measurement unit. ing.
このようなユニバーサルハンドラへの半導体素子供給
形態として、トレー方式が知られている。A tray method is known as a semiconductor element supply mode to such a universal handler.
このトレー方式のICハンドラは、トレー上に多数例え
ば格子状に素子収容部を設け、この素子収容部内にパッ
ケージ済みの半導体素子例えばQFP、SOP等を収容し、該
トレーから半導体素子を1つずつ取出して、ICハンドラ
のテストヘッドに設けられたプローブ針等の検査端子に
上記トレー上の各半導体素子を順次当接して検査するよ
うに構成されている。In the tray type IC handler, a large number of device housings are provided on a tray, for example, in a lattice shape, semiconductor devices such as QFPs and SOPs are housed in the device housings, and semiconductor devices are one by one from the tray. The semiconductor elements on the tray are inspected by taking out the semiconductor elements on the tray in order to contact the inspection terminals such as probe needles provided on the test head of the IC handler.
ところで、半導体素子の高集積化に伴い、このパッケ
ージングされた半導体素子の端子も多端子化、端子の狭
ピッチ化が進んでおり、このような多端子化、狭ピッチ
化された半導体素子の測定を行う場合には、高精度の位
置合せが必要とされ、また、装置のスループットを向上
させるために、この高精度の位置合せを高速にて行う必
要があるため、高精度の位置合せおよび位置合せの高速
化が可能な半導体検査装置の開発が要望されていた。By the way, with the high integration of semiconductor elements, the terminals of the packaged semiconductor elements have also been increased in number and pitch of terminals has been advanced. When performing measurement, high-precision alignment is required, and in order to improve the throughput of the apparatus, it is necessary to perform this high-precision alignment at high speed. There has been a demand for the development of a semiconductor inspection device capable of speeding up the alignment.
(発明が解決しようとする課題) 本発明し、上述した従来の事情を鑑みてなされたもの
で、高精度の位置合せが高速で行え、検査精度および装
置スループットの向上が図れる半導体検査装置及び半導
体素子のアライメント方法を提供することを目的とする
ものである。(Problems to be Solved by the Invention) The present invention has been made in view of the above-mentioned conventional circumstances, and enables a high-accuracy alignment to be performed at a high speed, thereby improving an inspection accuracy and an apparatus throughput. It is an object of the present invention to provide an element alignment method.
[発明の構成] (課題を解決するための手段) 本発明の半導体検査装置は、半導体素子の電極端子と
プローブ針とを当接させて検査を行う半導体検査装置に
おいて、 検査対象の半導体素子を収容したトレーを複数収容し
たトレーセンダー機構と、 検査終了済みの半導体素子を収容するためのトレーを
複数収容したレシーバ機構と、 前記半導体素子を搭載し3次元および回転方向に移動
自在な検査台と、 前記検査台と、前記トレーセンダー機構及び前記レシ
ーバ機構に設けられた前記トレーとの間で半導体素子の
移載を行う素子移載機構と、 前記検査台を移動して半導体素子と前記プローブ針と
のプリアライメントおよびファインアライメントを行う
アライメント機構とを具備し、 前記半導体素子を撮像し、この半導体素子のモールド
部の重心位置を測定し、この測定した重心と予め定めら
れた重心の基準位置情報とを比較してずれ量を求めて前
記プリアライメントを行うように構成されたことを特徴
とするものである。[Structure of the Invention] (Means for Solving the Problems) A semiconductor inspection apparatus according to the present invention is a semiconductor inspection apparatus that performs an inspection by bringing an electrode terminal of a semiconductor element into contact with a probe needle. A tray sender mechanism accommodating a plurality of accommodated trays, a receiver mechanism accommodating a plurality of trays for accommodating semiconductor elements that have been inspected, and an inspection table mounted with the semiconductor elements and movable in a three-dimensional and rotational direction. An element transfer mechanism for transferring a semiconductor element between the inspection table and the tray provided in the tray sender mechanism and the receiver mechanism; and a semiconductor element and the probe needle by moving the inspection table. An alignment mechanism for performing pre-alignment and fine alignment with the semiconductor device, imaging the semiconductor device, and forming a mold portion of the semiconductor device. The centroid position is measured, it is characterized in that is configured to perform the pre-alignment seeking deviation amount by comparing the reference position information of a predetermined gravity center and the measured center of gravity.
請求項2の半導体検査装置は、半導体素子の電極端子
とプローブ針とを当接させて検査を行う半導体検査装置
において、 検査対象の半導体素子を収容したトレーを複数収容し
たトレーセンダー機構と、 検査終了済みの半導体素子を収容するためのトレーを
複数収容したレシーバ機構と、 前記半導体素子を搭載し3次元および回転方向に移動
自在な検査台と、 前記検査台と、前記トレーセンダー機構及び前記レシ
ーバ機構に設けられた前記トレーとの間で半導体素子の
移載を行う素子移載機構と、 前記検査台を移動して半導体素子と前記プローブ針と
のプリアライメントおよびファインアライメントを行う
アライメント機構とを具備し、 少なくとも前記半導体素子の直交する2辺のリード列
の一部を撮像し、この撮像情報から撮像部の重心位置を
算出し、この算出した重心と予め定められた重心の基準
位置情報とを比較してずれ量を求めて前記ファインアラ
イメントを行うよう構成されたことを特徴とするもので
ある。A semiconductor inspection apparatus according to claim 2, wherein the inspection is performed by bringing an electrode terminal of the semiconductor element into contact with a probe needle, wherein a tray sender mechanism accommodating a plurality of trays accommodating the semiconductor element to be inspected, A receiver mechanism accommodating a plurality of trays for accommodating completed semiconductor elements; an inspection table mounted with the semiconductor elements and movable in a three-dimensional and rotational direction; the inspection table; the tray sender mechanism; and the receiver An element transfer mechanism for transferring a semiconductor element to and from the tray provided in the mechanism; and an alignment mechanism for moving the inspection table to perform pre-alignment and fine alignment between the semiconductor element and the probe needle. An image of at least a part of a lead row on two orthogonal sides of the semiconductor element, and a center of gravity of an image pickup unit is obtained from the image pickup information. Calculating the location, it is characterized in that it has been configured to perform the fine alignment seeking deviation amount by comparing the reference position information of the predetermined centroid and the calculated center of gravity.
請求項3の半導体素子のアライメント方法は、半導体
素子を取出して所定位置にアライメントするに際し、 前記半導体素子を撮像し、この半導体素子のモードル
部の重心位置を測定し、この測定した重心と予め定めら
れた第1の重心の基準位置情報とを比較してずれ量を求
めてプリアライメントを行う工程と、 少なくとも前記半導体素子の直交する2辺のリード列
の一部を撮像し、この撮像情報から撮像部の重心位置を
算出し、この算出した重心と予め定められた第2の重心
の基準位置情報とを比較してずれ量を求めてファインア
ライメント行う工程と を具備したことを特徴とするものである。In the method of aligning a semiconductor element according to claim 3, when the semiconductor element is taken out and aligned at a predetermined position, the semiconductor element is imaged, a center of gravity of a modal portion of the semiconductor element is measured, and the measured center of gravity is predetermined. Comparing the obtained reference position information of the first center of gravity to obtain a shift amount and performing pre-alignment; and taking an image of at least a part of a lead array on two orthogonal sides of the semiconductor element, Calculating the position of the center of gravity of the imaging unit, and comparing the calculated center of gravity with predetermined reference position information of the second center of gravity to obtain a shift amount and perform fine alignment. It is.
(作用) 本発明は、上述した手段により、半導体素子の位置合
せを高精度かつ高速で行うことが可能となり、検査精度
の向上とともに装置のスループット向上を図ることが可
能となる。(Operation) According to the present invention, it is possible to perform the alignment of the semiconductor element with high accuracy and high speed by the above-mentioned means, and it is possible to improve the inspection accuracy and the throughput of the apparatus.
(実施例) 以下、本発明の一実施例について図を参照して説明す
る。Example An example of the present invention will be described below with reference to the drawings.
装置本体1は、半導体素子(以下、チップと呼ぶ)2
を多数例えば格子状に配列収容したトレー3をロード・
アンロードするためのトレーローダー系4と、このトレ
ー3から一つずつ取出されたチップ2を検査台上に搭載
し、該チップ2を検査部へ搬送する検査ステージ系5と
から構成されている。また、上記トレーローダー系4の
検査ステージ系側境界部には、チップ2を一つずつ保持
してトレーローダー系4検査ステージ系5間でのチッ
プ移載を行うためのチップ移載機構6が具備されてい
る。The apparatus main body 1 includes a semiconductor element (hereinafter referred to as a chip) 2
Load trays 3 containing a large number of
It comprises a tray loader system 4 for unloading, and an inspection stage system 5 for mounting the chips 2 taken out one by one from the tray 3 on an inspection table and transporting the chips 2 to an inspection unit. . A chip transfer mechanism 6 for holding chips 2 one by one and transferring chips between the tray loader system 4 and the inspection stage system 5 is provided at the boundary between the tray loader system 4 and the inspection stage system. Provided.
本実施例に用いるトレー3は、例えば第2図に示すよ
うに、導電性樹脂からなる260×220mm、厚さ6.5mmの長
方形状のトレー本体31の表面にチップ2を収容する収容
凹部32を5行6列の格子状に形成し、該収容凹部32にチ
ップ2を収容するように構成されている。また、トレー
本体31の4隅から2行2列の凹部は、後述するトレー搬
送機構の保持部によりトレー2を保持するための保持板
33を形成している。また、トレー本体31の4隅の一角に
は、トレー2の方向性を規定するための面取り部34が形
成されている。As shown in FIG. 2, for example, the tray 3 used in the present embodiment has a receiving recess 32 for receiving the chip 2 on the surface of a rectangular tray body 31 of 260 × 220 mm and 6.5 mm thick made of conductive resin. The chip 2 is formed in a lattice shape of 5 rows and 6 columns, and the chip 2 is housed in the housing recess 32. In addition, recesses of two rows and two columns from the four corners of the tray main body 31 are provided with holding plates for holding the tray 2 by holding portions of a tray transport mechanism described later.
33 are formed. A chamfered portion 34 for defining the direction of the tray 2 is formed at one of the four corners of the tray main body 31.
ところで、上記トレーローダー系4には、トレー3を
多数棚積み積層した昇降自在のセンダー機構7、空トレ
ーを一時保管するためのトレーバッファ機構8、検査の
終了したチップ2を収容したトレー3を多数棚積み積層
した昇降自在のレシーバ機構9が夫々上記チップ移載機
構6に沿って並設されている。以下これらセンダー機構
7、トレーバッファ機構8、レシーバ機構9の並設方向
をY方向とし、これに直交する方向をX方向とする。Incidentally, the tray loader system 4 includes a vertically movable sender mechanism 7 in which a number of trays 3 are stacked and stacked, a tray buffer mechanism 8 for temporarily storing empty trays, and a tray 3 containing chips 2 whose inspection has been completed. A multiplicity of vertically stacked receiver mechanisms 9 are stacked and stacked along the chip transfer mechanism 6. Hereinafter, the direction in which the sender mechanism 7, the tray buffer mechanism 8, and the receiver mechanism 9 are juxtaposed is referred to as Y direction, and the direction orthogonal thereto is referred to as X direction.
チップ移載機構6の構成は、トレーローダー系4と検
査ステージ系5の境界に配置した基台10を中心にしてチ
ップ移載のための各種機構を展開した構成となってお
り、基台10のトレーローダー系4の側面には、センダー
機構7、トレーバッファ機構8、レシーバ機構9の上方
に沿ってY−Z方向に移動自在なトレー移載機構11が配
設されている。このトレー移載機構11の保持部11aによ
り上述第2図に示したトレー3の保持板33が吸着保持さ
れる。The chip transfer mechanism 6 has a configuration in which various mechanisms for chip transfer are developed around a base 10 arranged at the boundary between the tray loader system 4 and the inspection stage system 5. On the side surface of the tray loader system 4, a tray transfer mechanism 11 that is movable in the YZ directions along the upper side of the sender mechanism 7, the tray buffer mechanism 8, and the receiver mechanism 9 is disposed. The holding plate 33 of the tray 3 shown in FIG. 2 is suction-held by the holding portion 11a of the tray transfer mechanism 11.
また、基台10のセンダー機構7側端部に直交して、セ
ンダー機構7の最上段に棚積みされたトレー3から一つ
ずつチップ2を保持して検査ステージ系5へと搬送する
チップ搬入機構12が設けられており、一方基台10のレシ
ーバ機構9側端部に直交して、検査ステージ系5で検査
の終了したチップ2を保持してレシーバ機構9の最上段
に棚積みされたトレー3上へと搬送するチップ搬出機構
13が設けられている。In addition, the chip is loaded perpendicularly to the end of the base 10 on the side of the sender mechanism 7 to hold the chips 2 one by one from the trays 3 stacked on the uppermost stage of the sender mechanism 7 and transport the chips 2 to the inspection stage system 5. A mechanism 12 is provided. On the other hand, the chip 2 having been inspected by the inspection stage system 5 is held at the top of the receiver mechanism 9 while being orthogonal to the end of the base 10 on the side of the receiver mechanism 9. Chip unloading mechanism for transporting onto tray 3
13 are provided.
これらチップ搬入機構12およびチップ搬出機構13は、
夫々、Y方向へ突出した搬送腕14をX−Z方向に移動さ
せるための例えばLMガイドとボールスクリュー等から組
合されるX−Zステージ15と、搬送腕14の側面にY方向
に対して移動自在に設けられチップ2を保持例えば吸着
保持するための保持部16とから構成されている。The chip loading mechanism 12 and the chip unloading mechanism 13
For example, an X-Z stage 15 combined with, for example, an LM guide and a ball screw for moving the transfer arm 14 protruding in the Y direction in the X-Z direction, and moving the transfer arm 14 in the Y-direction on the side surface of the transfer arm 14 A holding portion 16 for freely holding the chip 2, for example, for holding it by suction.
基台10の検査ステージ系5側側面には、チップ2を保
持例えば吸着保持するための保持部17a、17bを所定の間
隔をおいて一対設け、一方の保持部17aで上記チップ搬
入機構12により検査ステージ系5へと搬送されたチップ
2を検査ステージ系5の検査台18上へと移載すると同時
に、他方の保持部17bで検査台18上の検査終了済みのチ
ップ2を上記チップ搬出機構13への受渡し部へと移載す
るダブル移載機構17がY−Z方向に移動自在に配設され
ている。On the side surface of the base 10 on the side of the inspection stage system 5, a pair of holding portions 17 a and 17 b for holding the chip 2, for example, by suction, are provided at a predetermined interval, and one of the holding portions 17 a is provided by the chip loading mechanism 12. The chip 2 conveyed to the inspection stage system 5 is transferred onto the inspection table 18 of the inspection stage system 5 and, at the same time, the chip 2 having been inspected on the inspection table 18 is removed by the other holding unit 17b. A double transfer mechanism 17 for transferring the image to the transfer section 13 is provided movably in the YZ directions.
また、検査ステージ系5は、チップ2を載置する検査
台18と、この検査台18を搭載し該検査台18をX−Y−Z
−θ方向に移動させる検査台ステージ19と、検査台18の
移動軌道上に配設され検査台18上のチップ2の画像を撮
像し、最終の位置合せ(以下、ファインアライメントと
呼ぶ)時における位置合せ情報を検査台ステージ19の駆
動制御機構へと提供するファインアライメント機構20と
から構成されている。In addition, the inspection stage system 5 includes an inspection table 18 on which the chip 2 is mounted, and the inspection table 18 mounted on the inspection table 18, and the inspection table 18 is mounted in XYZ.
An image of the inspection table stage 19 to be moved in the −θ direction and an image of the chip 2 disposed on the movement track of the inspection table 18 and taken at the time of final alignment (hereinafter, referred to as fine alignment) And a fine alignment mechanism 20 for providing alignment information to a drive control mechanism of the inspection table stage 19.
このような機構の半導体検査装置の動作について以下
に説明する。The operation of the semiconductor inspection apparatus having such a mechanism will be described below.
まず、チップ搬入機構12のX−Yステージを駆動し
て、搬送腕14をトレー3上の所定のチップ列上へ搬送さ
せた後、搬送腕14のチップ保持部16をY方向に移動させ
て検査を行うチップ上に移動し、搬送腕14を下降させて
チップ2を保持部16にて保持例えば吸着保持する。First, the XY stage of the chip loading mechanism 12 is driven to transport the transport arm 14 onto a predetermined row of chips on the tray 3, and then the chip holding unit 16 of the transport arm 14 is moved in the Y direction. The chip 2 is moved onto the chip to be inspected, the transport arm 14 is lowered, and the chip 2 is held by the holding unit 16, for example, by suction.
この後、チップ搬入機構12を駆動して吸着保持したチ
ップ2を検査ステージ系5側の粗位置合せ(以下、プリ
アライメントと呼ぶ)用載置台21上へと搬送し、該プリ
アライメント用載置台21上に移載する。Thereafter, the chip 2 sucked and held by driving the chip loading mechanism 12 is transported onto a mounting table 21 for rough alignment (hereinafter, referred to as pre-alignment) on the inspection stage system 5 side, and the mounting table for pre-alignment is transferred. Relocated on 21.
このプリアライメント用載置台21上方には、この載置
台21上のチップ2の画像を撮像して正規の基準位置情報
とのずれ量を検出するプリアライメント用画像認識機構
22が設けられている。Above the pre-alignment mounting table 21, a pre-alignment image recognition mechanism for capturing an image of the chip 2 on the mounting table 21 and detecting an amount of deviation from normal reference position information.
22 are provided.
プリアライメント用画像認識機構22における位置情報
の検出方式としては、例えばチップ2のモールド部にお
ける所定の部位の面積を撮像し、その撮像部における基
準位置例えば重心を測定し、該測定した重心情報と予め
定められている正規の重心の基準位置情報とを比較して
そのずれ量情報を求める方式等が好適である。As a method of detecting position information in the pre-alignment image recognition mechanism 22, for example, an area of a predetermined portion in a mold portion of the chip 2 is imaged, a reference position in the imaging portion, for example, a center of gravity is measured, and the measured center of gravity information and It is preferable to use, for example, a method of comparing the information with a predetermined reference position of the normal center of gravity to obtain the shift amount information.
こうして、プリアライメント用の位置情報を測定した
後、ダブル移載機構17の一方のチップ保持部17aにてプ
リアライメント用載置台21上のチップ2を保持し、検査
ステージ系5の検査台18上へと搬送移載するとともに、
ダブル移載機構17の他方のチップ保持部17bにて検査台1
8上の検査終了済みチップ2を上記チップ搬出機構13へ
の受渡し部である受渡し載置台23上へと搬送移載する。After measuring the pre-alignment position information in this manner, the chip 2 on the pre-alignment mounting table 21 is held by the one chip holding portion 17a of the double transfer mechanism 17, and the chip 2 is held on the inspection table 18 of the inspection stage system 5. And transfer to
Inspection table 1 at the other chip holder 17b of the double transfer mechanism 17
The inspection-completed chip 2 on 8 is conveyed and transferred onto a transfer table 23 which is a transfer section to the chip unloading mechanism 13.
このプリアライメント用載置台21から検査台18へのチ
ップ移載動作の際には、検査台18は予め所定の受渡し位
置例えば基台10の検査ステージ系5側側面の略中央部に
て待機しているが、上記プリアライメント用画像認識機
構22によりチップ2の位置ずれが検出された場合には、
この位置ずれ情報に基づいて、チップ2が検査台18の予
め定められた基準位置上に載置されように検査ステージ
系5は位置ずれ分移動補正した状態で待機する。こうし
て、チップ2は、常に、チップ2のプリアライメントさ
れた検査台18の定められた位置上に搭載される。During the chip transfer operation from the pre-alignment mounting table 21 to the inspection table 18, the inspection table 18 waits in advance at a predetermined delivery position, for example, at the approximate center of the side surface of the base 10 on the side of the inspection stage system 5. However, if the pre-alignment image recognition mechanism 22 detects a misalignment of the chip 2,
On the basis of the positional deviation information, the inspection stage system 5 waits in a state where the movement has been corrected by the positional deviation so that the chip 2 is mounted on a predetermined reference position of the inspection table 18. Thus, the chip 2 is always mounted on a predetermined position of the inspection table 18 pre-aligned with the chip 2.
チップ2を搭載した検査台18は、テストヘッド24等を
配設した検査部25へ移動する途中、ファインアライメン
ト機構20下方で一旦停止し、ここでチップ2のファイン
アライメント動作が行われる。The inspection table 18 on which the chip 2 is mounted temporarily stops below the fine alignment mechanism 20 while moving to the inspection section 25 in which the test head 24 and the like are arranged, and the fine alignment operation of the chip 2 is performed here.
本実施例のファインアライメント機構20は、画像認識
機構により行われるように構成されており、その位置合
せ方式としては、例えばチップ2の直交する2辺のリー
ド列の一部を撮像し、この撮像した情報から撮像部の重
心位置を算出し、該算出した重心位置情報と、予め定め
られている基準の重心位置情報とを比較して位置ずれ量
を求め、該位置ずれ量の情報に基づいてチップ2が正規
の位置となるように検査台18を移動させる方式等が好適
である。The fine alignment mechanism 20 according to the present embodiment is configured to be performed by an image recognition mechanism. As an alignment method, for example, an image of a part of a lead array on two orthogonal sides of the chip 2 is taken, and this imaging is performed. The position of the center of gravity of the imaging unit is calculated from the obtained information, the calculated position of the center of gravity is compared with the predetermined reference position of the center of gravity to obtain a position shift amount, and based on the information of the position shift amount. It is preferable to use a method in which the inspection table 18 is moved so that the chip 2 is at a regular position.
こうしてチップ2のファインアライメントを終了した
後、検査台18をテストヘッド24下方の予め定められた位
置へ移動させ、次に検査台18を上昇させてチップ2のリ
ード列をテストヘッド24下面に設けられた図示を省略し
たプローブ針列に当接させ検査を行う。After the fine alignment of the chip 2 is completed, the inspection table 18 is moved to a predetermined position below the test head 24, and then the inspection table 18 is raised to provide a lead row of the chip 2 on the lower surface of the test head 24. Inspection is performed by contacting the probe needle row (not shown).
検査終了後は、検査台18を再び移載位置まで移動させ
て、ここで、ダブル移載機構17の一方のチップ保持部17
bにて検査台18上の検査終了済みチップ2を保持しチッ
プ受渡し載置台23上へと搬送移載するとともに、ダブル
移載機構17の他方のチップ保持部17aにてプリアライメ
ント用載置台21上の次検査用チップ2を保持し、検査台
18上へと搬送移載する。After the inspection, the inspection table 18 is moved to the transfer position again, and here, one of the chip holding portions 17 of the double transfer mechanism 17 is moved.
b, the chip 2 which has been inspected on the inspection table 18 is held, transported and transferred onto the chip transfer table 23, and the pre-alignment table 21 is held by the other chip holder 17a of the double transfer mechanism 17. Holds the next inspection chip 2 on the
18 to be transported and transferred.
検査終了済みチップ2をチップ受渡し載置台23上へ移
載した後、チップ搬出機構13の搬送腕14に設けられたチ
ップ保持部16にてチップ2を保持例えば吸着保持し、こ
の搬送腕14をレシーバ機構9のトレー3上へと移動さ
せ、トレー3上の所定の位置に該チップ2を搭載する。
このとき、検査により不良と判定されたチップ2は、搬
送腕14の移動軌道の下方に配置された不良品収容箱26に
落される。After the chip 2 having been inspected is transferred onto the chip delivery table 23, the chip 2 is held, for example, by suction, in the chip holding unit 16 provided on the transfer arm 14 of the chip unloading mechanism 13, and the transfer arm 14 is The chip 2 is mounted at a predetermined position on the tray 3 by moving the receiver mechanism 9 onto the tray 3.
At this time, the chip 2 determined to be defective by the inspection is dropped into the defective product storage box 26 arranged below the movement trajectory of the transfer arm 14.
上述した一連の動作を繰返すことにより、センダー機
構7のトレー3に収容されたチップ2が順次検査されて
レシーバ機構9のトレー3上へと収容される。By repeating the above-described series of operations, the chips 2 stored in the tray 3 of the sender mechanism 7 are sequentially inspected and stored on the tray 3 of the receiver mechanism 9.
そして、センダー機構7のトレー3上のチップ2が全
て検査終了し、レシーバ機構9のトレー2がチップ2を
満載した状態となると、トレー移載機構11がそのトレー
保持部11aによりセンダー機構7の空トレー3aを保持例
えば吸着保持してレシーバ機構9のチップ2を満載した
トレー3上へ搬送しこれを搭載する。この後、センダー
機構7は、次検査用のトレーが上記空トレー3aのあった
位置と同様の位置になるように該次検査用トレーを上昇
させ、一方、レシーバ機構9は、搭載された空トレー3a
が上記チップ2を満載したトレー3と同様な位置となる
ように該空トレー3aを下降させる。When all the chips 2 on the tray 3 of the sender mechanism 7 have been inspected and the tray 2 of the receiver mechanism 9 is fully loaded with the chips 2, the tray transfer mechanism 11 is moved by the tray holding unit 11a to the The empty tray 3a is held, for example, sucked and held, and is conveyed onto the tray 3 on which the chips 2 of the receiver mechanism 9 are fully loaded and mounted. Thereafter, the sender mechanism 7 raises the next inspection tray so that the next inspection tray is located at the same position as the empty tray 3a, while the receiver mechanism 9 mounts the empty tray 3a. Tray 3a
The empty tray 3a is lowered so that the empty tray 3a is located at the same position as the tray 3 on which the chips 2 are loaded.
また、不良チップが発生した場合には、レシーバ機構
9のトレー3がチップ満載状態となる前にセンダー機構
7のトレー3が空トレーとなり、次検査用トレーをセッ
ティングすることが不可能となるが、このような場合に
は、センダー機構7とレシーバ機構9間に配設されたト
レーバッファ機構8上にて空トレー3aを一時待機させ
る。そして、レシーバ機構9のトレー2がチップ満載状
態となった際に、上記動作と同様にしてトレーバッファ
機構8に待機した空トレー3aをレシーバ機構9へ搭載す
ることにより、センダー機構7の次検査トレーが空トレ
ー3aによりセッティング不可能となる状態が防止でき、
連続的な処理が可能となる。Further, when a defective chip occurs, the tray 3 of the sender mechanism 7 becomes empty before the tray 3 of the receiver mechanism 9 becomes full of chips, and it becomes impossible to set the next inspection tray. In such a case, the empty tray 3a is temporarily put on standby on the tray buffer mechanism 8 provided between the sender mechanism 7 and the receiver mechanism 9. When the tray 2 of the receiver mechanism 9 becomes full of chips, the empty tray 3a waiting in the tray buffer mechanism 8 is mounted on the receiver mechanism 9 in the same manner as described above, so that the next inspection of the sender mechanism 7 is performed. The situation where the tray cannot be set due to the empty tray 3a can be prevented,
Continuous processing becomes possible.
このように、本実施例の半導体検査装置によれば、プ
リアライメントおよびファインアライメントを検査台18
上で直接行うことが可能であるため、従来行われている
ようなプリアライメントを独立したアライメント機構に
より行った後検査台に移載する間接的な方式と異なり、
プリアライメント後の検査台移載時における位置ずれの
発生がなく高精度の位置合せが可能となる。As described above, according to the semiconductor inspection apparatus of the present embodiment, the pre-alignment and the fine alignment are performed on the inspection table 18.
Unlike the indirect method of performing pre-alignment by an independent alignment mechanism and then transferring it to the inspection table, as it is conventionally possible,
There is no displacement during the transfer of the inspection table after the pre-alignment, and high-accuracy positioning can be performed.
また検査台18上で全ての位置合せを行う位置合せ機構
を用いたことにより位置合せ速度が向上し、また検査終
了済みチップと次検査チップとを同時搬送するチップ移
載機構により搬送効率が向上し、これらの作用により装
置スループットの向上を図ることが可能である。In addition, the positioning speed is improved by using the alignment mechanism that performs all alignments on the inspection table 18, and the transfer efficiency is improved by the chip transfer mechanism that simultaneously transfers the chip after inspection and the next inspection chip. However, it is possible to improve the apparatus throughput by these actions.
さらに、従来のような独立したプリアライメント機構
が不要となることから、装置が簡素化し、低コスト化を
図ることもできる。Further, since an independent pre-alignment mechanism as in the related art is not required, the apparatus can be simplified and the cost can be reduced.
[発明の効果] 以上説明したように、本発明の半導体検査装置及び半
導体素子のアライメント方法によれば、半導体素子の位
置合せを高精度かつ高速で行うことが可能となり、検査
精度の向上とともに装置のスループット向上を図ること
が可能となる。また、位置合せ機構の簡素化により装置
の低コスト化を図ることもできる。[Effects of the Invention] As described above, according to the semiconductor inspection apparatus and the semiconductor element alignment method of the present invention, it is possible to perform the alignment of the semiconductor element with high accuracy and high speed. Can be improved. Further, the cost of the apparatus can be reduced by simplifying the alignment mechanism.
第1は本発明の一実施例による半導体検査装置の構成を
示す平面図、第2図は第1図の実施例に用いるトレーの
一例を示す平面図である。 1……装置本体、2……チップ、3……トレー、4……
トレーローダー系、5……検査ステージ系、6……チッ
プ移載機構、7……センダー機構、8……バッファ機
構、9……レシーバ機構、10……基台、11……トレー搬
送機構、12……チップ搬入機構、13……チップ搬送機
構、14……搬送腕、17……ダブル移載機構、18……検査
台、19……X−Y−Z−θテーブル、20……ファインア
ライメント機構、22……プリアライメント用画像認識機
構、24……テストヘッド、25……検査部。1 is a plan view showing a configuration of a semiconductor inspection apparatus according to one embodiment of the present invention, and FIG. 2 is a plan view showing an example of a tray used in the embodiment of FIG. 1 ... apparatus main body, 2 ... chips, 3 ... trays, 4 ...
Tray loader system, 5 inspection stage system, 6 chip transfer mechanism, 7 sender mechanism, 8 buffer mechanism, 9 receiver mechanism, 10 base, 11 tray transport mechanism, 12: chip loading mechanism, 13: chip transport mechanism, 14: transport arm, 17: double transfer mechanism, 18: inspection table, 19: XYZ-θ table, 20: fine Alignment mechanism, 22: Image recognition mechanism for pre-alignment, 24: Test head, 25: Inspection unit.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G01R 31/26 H01L 21/66 H01L 21/68 H05K 13/00──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) G01R 31/26 H01L 21/66 H01L 21/68 H05K 13/00
Claims (3)
接させて検査を行う半導体検査装置において、 検査対象の半導体素子を収容したトレーを複数収容した
トレーセンダー機構と、 検査終了済みの半導体素子を収容するためのトレーを複
数収容したレシーバ機構と、 前記半導体素子を搭載し3次元および回転方向に移動自
在な検査台と、 前記検査台と、前記トレーセンダー機構及び前記レシー
バ機構に設けられた前記トレーとの間で半導体素子の移
載を行う素子移載機構と、 前記検査台を移動して半導体素子と前記プローブ針との
プリアライメントおよびファインアライメントを行うア
ライメント機構とを具備し、 前記半導体素子を撮像し、この半導体素子のモールド部
の重心位置を測定し、この測定した重心と予め定められ
た重心の基準位置情報とを比較してずれ量を求めて前記
プリアライメントを行うように構成されたことを特徴と
する半導体検査装置。1. A semiconductor inspection apparatus for performing an inspection by bringing an electrode terminal of a semiconductor element into contact with a probe needle, a tray sender mechanism accommodating a plurality of trays accommodating a semiconductor element to be inspected, and a semiconductor having been inspected. A receiver mechanism accommodating a plurality of trays for accommodating elements, an inspection table mounted with the semiconductor element and movable in a three-dimensional and rotational direction, provided on the inspection table, the tray sender mechanism, and the receiver mechanism An element transfer mechanism for transferring semiconductor elements to and from the tray; and an alignment mechanism for moving the inspection table to perform pre-alignment and fine alignment of the semiconductor element and the probe needle. The semiconductor device is imaged, the position of the center of gravity of the mold portion of the semiconductor device is measured, and the measured center of gravity and a predetermined center of gravity are measured. Semiconductor inspection apparatus characterized by being configured to perform the pre-alignment seeking deviation amount by comparing the reference position information.
接させて検査を行う半導体検査装置において、 検査対象の半導体素子を収容したトレーを複数収容した
トレーセンダー機構と、 検査終了済みの半導体素子を収容するためのトレーを複
数収容したレシーバ機構と、 前記半導体素子を搭載し3次元および回転方向に移動自
在な検査台と、 前記検査台と、前記トレーセンダー機構及び前記レシー
バ機構に設けられた前記トレーとの間で半導体素子の移
載を行う素子移載機構と、 前記検査台を移動して半導体素子と前記プローブ針との
プリアライメントおよびファインアライメントを行うア
ライメント機構とを具備し、 少なくとも前記半導体素子の直交する2辺のリード列の
一部を撮像し、この撮像情報から撮像部の重心位置を算
出し、この算出した重心と予め定められた重心の基準位
置情報とを比較してずれ量を求めて前記ファインアライ
メントを行うよう構成されたことを特徴とする半導体検
査装置。2. A semiconductor inspection apparatus for performing an inspection by bringing an electrode terminal of a semiconductor element into contact with a probe needle, comprising: a tray sender mechanism accommodating a plurality of trays accommodating a semiconductor element to be inspected; A receiver mechanism accommodating a plurality of trays for accommodating elements, an inspection table mounted with the semiconductor element and movable in a three-dimensional and rotational direction, provided on the inspection table, the tray sender mechanism, and the receiver mechanism An element transfer mechanism for transferring a semiconductor element to and from the tray, and an alignment mechanism for moving the inspection table to perform pre-alignment and fine alignment of the semiconductor element and the probe needle. An image of a part of a lead row on two orthogonal sides of the semiconductor element is taken, a position of the center of gravity of the imaging unit is calculated from this imaging information, and Semiconductor inspection apparatus characterized by being configured to perform the fine alignment seeking calculated centroid and the deviation amount by comparing the reference position information of the center of gravity determined in advance.
ントするに際し、 前記半導体素子を撮像し、この半導体素子のモールド部
の重心位置を測定し、この測定した重心と予め定められ
た第1の重心の基準位置情報とを比較してずれ量を求め
てプリアライメントを行う工程と、 少なくとも前記半導体素子の直交する2辺のリード列の
一部を撮像し、この撮像情報から撮像部の重心位置を算
出し、この算出した重心と予め定められた第2の重心の
基準位置情報とを比較してずれ量を求めてファインアラ
イメント行う工程と を具備したことを特徴とする半導体素子のアライメント
方法。3. A semiconductor device is taken out and aligned at a predetermined position, an image of the semiconductor device is taken, a position of a center of gravity of a mold portion of the semiconductor device is measured, and the measured center of gravity and a predetermined first center of gravity are used. Performing a pre-alignment by calculating a shift amount by comparing the reference position information with the reference position information of at least a part of a lead row on two orthogonal sides of the semiconductor element; Calculating the calculated center of gravity, and comparing the calculated center of gravity with predetermined reference position information of the second center of gravity to obtain a shift amount and performing fine alignment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1095561A JP2784793B2 (en) | 1989-04-13 | 1989-04-13 | Semiconductor inspection apparatus and semiconductor element alignment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1095561A JP2784793B2 (en) | 1989-04-13 | 1989-04-13 | Semiconductor inspection apparatus and semiconductor element alignment method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02272371A JPH02272371A (en) | 1990-11-07 |
JP2784793B2 true JP2784793B2 (en) | 1998-08-06 |
Family
ID=14141003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1095561A Expired - Fee Related JP2784793B2 (en) | 1989-04-13 | 1989-04-13 | Semiconductor inspection apparatus and semiconductor element alignment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2784793B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235638A (en) * | 1985-08-09 | 1987-02-16 | Nippon Kogaku Kk <Nikon> | Automatic wafer positioning device |
JPS63215974A (en) * | 1987-03-04 | 1988-09-08 | Nec Corp | Handling apparatus |
-
1989
- 1989-04-13 JP JP1095561A patent/JP2784793B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02272371A (en) | 1990-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5956134A (en) | Inspection system and method for leads of semiconductor devices | |
US5955877A (en) | Method and apparatus for automatically positioning electronic dice within component packages | |
US5872458A (en) | Method for electrically contacting semiconductor devices in trays and test contactor useful therefor | |
JP3951436B2 (en) | IC test equipment | |
CN111742399A (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection device | |
US6791346B2 (en) | Testing of BGA and other CSP packages using probing techniques | |
US5151651A (en) | Apparatus for testing IC elements | |
US5619145A (en) | Probe apparatus and method for inspecting object using the probe apparatus | |
JP4222442B2 (en) | Insert for electronic component testing equipment | |
TWI387769B (en) | Method for testing micro sd devices | |
US4633584A (en) | Accurate positioning of solid components for a robotic pickup | |
JP2784793B2 (en) | Semiconductor inspection apparatus and semiconductor element alignment method | |
JPH02281101A (en) | Semiconductor inspecting apparatus | |
TWI387761B (en) | Method for testing micro sd devices | |
JP2652711B2 (en) | Semiconductor inspection apparatus and inspection method | |
JPH02278166A (en) | Apparatus for inspecting semiconductor | |
JP2750448B2 (en) | Semiconductor inspection equipment | |
JPH02278169A (en) | Apparatus for inspecting semiconductor | |
JP2741043B2 (en) | Semiconductor element sorting method | |
JPH02281159A (en) | Semiconductor inspection apparatus | |
JPH03141657A (en) | Inspecting apparatus | |
JPH0266474A (en) | Method for inspecting semiconductor element | |
JPH02278745A (en) | Alignment device | |
KR20110024963A (en) | Device inspection device and inspection method | |
JPH02281166A (en) | Semiconductor inspection apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |