JP2776533B2 - Power control circuit - Google Patents
Power control circuitInfo
- Publication number
- JP2776533B2 JP2776533B2 JP4244589A JP4244589A JP2776533B2 JP 2776533 B2 JP2776533 B2 JP 2776533B2 JP 4244589 A JP4244589 A JP 4244589A JP 4244589 A JP4244589 A JP 4244589A JP 2776533 B2 JP2776533 B2 JP 2776533B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- output
- circuit
- input
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源制御回路に係り、特にスイッチングレ
ギュレータにおけるパルス幅制御に際して、入力に同期
して制御パルスを発生するとともに、そのパルス幅を所
望値に制限することができる電源制御回路に関するもの
である。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control circuit, and more particularly, to generating a control pulse in synchronization with an input when controlling a pulse width in a switching regulator. The present invention relates to a power supply control circuit that can be limited to a value.
従来、この種の目的に用いられる電源制御回路には、
同期運転できるものはあまりなく、抵抗やコンデンサを
介してスレーブ側の回路にトリガをかける程度のものが
使われているにすぎなかった。Conventionally, power supply control circuits used for this kind of purpose include:
There were not many things that could be operated synchronously, and only those that could trigger a slave circuit via a resistor or capacitor were used.
また、パルス幅制限時のパルス幅の設定は、三角波発
振器を別に用いてパルス幅を設定するものであった。The setting of the pulse width at the time of limiting the pulse width is to set the pulse width by using a triangular wave oscillator separately.
第2図にパルス発生回路を同期入力に対して同期運転
させる場合の従来回路の一例を示す。FIG. 2 shows an example of a conventional circuit when the pulse generation circuit is operated synchronously with the synchronous input.
この第2図に示す従来例にあっては、自走形マルチバ
イブレータからなるマスタ発振器1の出力クロック6に
よってトランジスタ2をオン,オフさせ、エミッタ出力
を抵抗3およびコンデンサ4からなる微分回路を経て微
分して出力パルスを得る。この出力パルスを同期入力7
としてモノステーブルマルチバイブレータからなるスレ
ーブ発振器5に加え、これによって、スレーブ発信器5
をマスタ発振器1に対して同期運転させてパルス出力を
発生することができる。In the conventional example shown in FIG. 2, the transistor 2 is turned on and off by an output clock 6 of a master oscillator 1 composed of a free-running multivibrator, and the emitter output is passed through a differentiating circuit composed of a resistor 3 and a capacitor 4. Differentiate to obtain the output pulse. This output pulse is applied to the synchronous input 7
As a slave oscillator 5 composed of a monostable multivibrator.
Can be synchronized with the master oscillator 1 to generate a pulse output.
第3図に、パルス幅を制限するための制限パルス幅出
力を得ることを目的とする従来回路の一例を示す。FIG. 3 shows an example of a conventional circuit for obtaining a limited pulse width output for limiting a pulse width.
この第3図の三角波発振器8からの三角波出力はコン
パレータ11のプラスの入力端子に加えられる。コンパレ
ータ11のマイナスの入力端子は、一定電圧を抵抗9,10に
より分圧して得られた入力電圧が加えられる。コンパレ
ータ11は、三角波が分圧入力を越える期間に応じて長さ
の変化する制限パルス幅出力12を発生する。The triangular wave output from the triangular wave oscillator 8 in FIG. 3 is applied to the positive input terminal of the comparator 11. An input voltage obtained by dividing a constant voltage by the resistors 9 and 10 is applied to a negative input terminal of the comparator 11. The comparator 11 generates a limited pulse width output 12 whose length changes according to the period during which the triangular wave exceeds the divided voltage input.
フォトカプラ31は、図示されないスイッチングレギュ
レータの出力電源電圧を検出するものであり、そのイン
ピーダンスは電源電圧によって変化する。従って、一定
電圧からフォトカプラ31と設定用抵抗32との並列回路を
経て得られた電圧と三角波発振器8の三角波出力とを別
のコンパレータ33によって比較することによって、電源
電圧に応じて変化するパルス幅の信号を得る。この信号
はナンド回路34にて制限パルス幅出力12の論理積をとる
ことによって、制限パルス幅出力12を越えないパルス幅
に制限される。The photocoupler 31 detects an output power supply voltage of a switching regulator (not shown), and its impedance changes according to the power supply voltage. Therefore, by comparing a voltage obtained from a constant voltage through a parallel circuit of the photocoupler 31 and the setting resistor 32 with the triangular wave output of the triangular wave oscillator 8 by another comparator 33, a pulse that changes according to the power supply voltage is obtained. Get the width signal. This signal is limited to a pulse width not exceeding the limited pulse width output 12 by taking the logical product of the limited pulse width output 12 in the NAND circuit 34.
ナンド回路34の出力は図示されないスイッチングレギ
ュレータの出力電圧を制御するドライブ回路におけるパ
ルス幅変調(PWM)部の入力制御パルスとなるものであ
り、そのパルス幅は制限パルス幅出力12によって制限さ
れる。従って、パルス幅が過大になることに起因するス
イッチングレギュレータ回路における電源トランスの飽
和を防止することができるようになる。The output of the NAND circuit 34 serves as an input control pulse of a pulse width modulation (PWM) unit in a drive circuit that controls the output voltage of a switching regulator (not shown), and the pulse width is limited by the limited pulse width output 12. Therefore, it is possible to prevent saturation of the power transformer in the switching regulator circuit due to an excessive pulse width.
このように、従来、同期入力に同期してパルスを発生
する回路と、パルス幅を制限するための制限パルス幅出
力を得るための回路は知られていた。As described above, conventionally, a circuit that generates a pulse in synchronization with a synchronization input and a circuit that obtains a limited pulse width output for limiting a pulse width are known.
しかしながら、同期入力に同期してパルスを発生する
とともに制限パルス幅出力を得るためには、これら既知
の回路を別々に用いなければならず、従って、部品点数
が多くなり、効率的な回路構成ができないという問題が
あった。However, in order to generate a pulse in synchronization with the synchronization input and to obtain a limited pulse width output, these known circuits must be used separately, so that the number of components increases and an efficient circuit configuration is required. There was a problem that it was not possible.
本発明は、このような従来技術の課題を解決しようと
するものであって、同一の回路によって同期入力に同期
してパルスを発生するとともに制限パルス幅出力を得る
ことができる電源制御回路を提供することを、その目的
としている。The present invention is to solve such a problem of the prior art, and provides a power supply control circuit capable of generating a pulse in synchronization with a synchronization input and obtaining a limited pulse width output by the same circuit. Its purpose is to do.
本発明では、電源制御回路は、スイッチングレギュレ
ータにおけるパルス幅変調部を駆動するため三角波を用
いて出力電源電圧に応じて変化するパルス幅の制御パル
スを発生し、制限パルス幅出力を用いて該制御パルスの
パルス幅を所定値に制限するスイッチングレギュレータ
を備えている。In the present invention, the power supply control circuit generates a control pulse having a pulse width that varies according to the output power supply voltage using a triangular wave to drive a pulse width modulation unit in the switching regulator, and performs the control using the limited pulse width output. A switching regulator for limiting the pulse width of the pulse to a predetermined value is provided.
さらに、アンド回路を経て同期入力をトリガ端子に入
力され,外部に接続された抵抗とコンデンサとからなる
一方の時定数回路によって定まるパルス幅のパルスを該
同期入力に応じて発生するとともに、その一方の時定数
回路のコンデンサの両端に三角波出力を発生する第1の
モノマルチと、このモノマルチの出力をトリガ端子に接
続され、外部に接続された抵抗とコンデンサとからなる
他方の時定数回路によって定まるパルス幅のパルスを制
限パルス幅出力として得るとともに,該パルスの反転出
力パルスをアンド回路の一方の入力に接続された第2の
モノマルチとを備え、同期入力7に同期して三角波出力
と制限パルス幅出力12とを得るという構成を採ってい
る。これによって前述した目的を達成しようとするもの
である。Further, a synchronous input is input to a trigger terminal via an AND circuit, and a pulse having a pulse width determined by one of the time constant circuits composed of an externally connected resistor and a capacitor is generated in accordance with the synchronous input. A first mono-multi that generates a triangular wave output at both ends of the capacitor of the time constant circuit, and the output of this mono-multi is connected to the trigger terminal, and the other time constant circuit composed of an externally connected resistor and capacitor A pulse having a determined pulse width is obtained as a limited pulse width output, and an inverted output pulse of the pulse is provided with a second mono-multi connected to one input of an AND circuit. The configuration is such that a limited pulse width output 12 is obtained. This aims to achieve the above-mentioned object.
以下、本発明の一実施例を第1図に基づいて説明す
る。この第1図において、同期入力7としては、図示さ
れないマスタ発振器の出力が与えられている。この同期
入力7は、アンド回路17を経てモノステーブルマルチバ
イブレータ(M/M;以下「モノマルチ」と略す)18aのト
リガ端子21aに入力されている。Hereinafter, an embodiment of the present invention will be described with reference to FIG. In FIG. 1, an output of a master oscillator (not shown) is provided as a synchronization input 7. The synchronization input 7 is input to a trigger terminal 21a of a monostable multivibrator (M / M; hereinafter abbreviated as "monomulti") 18a via an AND circuit 17.
モノマルチ18aは、電源13によって動作し、トリガ端
子21aにおけるパルスの立ち上がりをトリガとして、一
定のパルス幅を有するハイレベルのパルスをQ出力に発
生する。従って、この出力は同期入力7に同期してい
る。ここで、抵抗15,コンデンサ16は一方の時定数回路
をなし、その時定数によってモノマルチ18aの出力パル
ス幅が定まる。この際、コンデンサ16の両端には、周知
のように三角波出力14が発生する。The mono-multi 18a is operated by the power supply 13, and generates a high-level pulse having a constant pulse width at the Q output, triggered by the rise of the pulse at the trigger terminal 21a. Therefore, this output is synchronized with the synchronization input 7. Here, the resistor 15 and the capacitor 16 form one time constant circuit, and the time constant determines the output pulse width of the mono-multi 18a. At this time, a triangular wave output 14 is generated at both ends of the capacitor 16 as is well known.
モノマルチ18bは、電源13によって動作し、トリガ端
子21bにおけるモノマルチ18aの出力パルスの立ち上がり
をトリガとして、一定のパルス幅を有するハイレベルの
パルスをQ出力に発生する。ここで、抵抗20及びコンデ
ンサ19は、他方の時定数回路をなし、その時定数によっ
てもモノマルチ18bの出力パルス幅が任意に定められ
る。モノマルチ18bのQ出力は、同期入力に同期した、
所望の制限パルス幅出力12である。The mono-multi 18b is operated by the power supply 13, and generates a high-level pulse having a constant pulse width on the Q output, triggered by the rise of the output pulse of the mono-multi 18a at the trigger terminal 21b. Here, the resistor 20 and the capacitor 19 form the other time constant circuit, and the output pulse width of the mono-multi 18b is arbitrarily determined by the time constant. The Q output of the mono multi 18b is synchronized with the synchronization input,
This is the desired limited pulse width output 12.
一方、フォトカプラ31は、図示されないスイッチング
レギュレータの電源出力電圧を検出するものであり、そ
のインピーダンスは電源電圧によって変化する。従っ
て、一定電圧からフォトカプラ31と設定用抵抗32との並
列回路を経て得られた電圧と、コンデンサ16の両端にお
ける三角波出力14とを別のコンパレータ33によって比較
することによって、電源電圧に応じて変化するパルス幅
の信号を得る。On the other hand, the photocoupler 31 detects a power supply output voltage of a switching regulator (not shown), and its impedance changes according to the power supply voltage. Therefore, the voltage obtained through a parallel circuit of the photocoupler 31 and the setting resistor 32 from the constant voltage and the triangular wave output 14 at both ends of the capacitor 16 are compared by another comparator 33, so that the voltage is determined according to the power supply voltage. Obtain a signal of varying pulse width.
この信号は、ナンド回路34において制限パルス幅出力
12との論理積をとることによって、制限パルス幅出力12
を越えないパルス幅に制限される。ナンド回路34の出力
は、図示されないスイッチングレギュレータの出力電圧
を制御するドライブ回路におけるパルス幅変調(PMW)
部の入力となるものであり、そのパルス幅が制限パルス
幅出力12によって制限される。従って、パルス幅が過大
になることによる、スイッチングレギュレータ回路にお
ける電源トランスの飽和を防止することができるように
なる。This signal is output to the limited pulse width in the NAND circuit 34.
By ANDing with 12, the limited pulse width output 12
Is limited to a pulse width not exceeding. The output of the NAND circuit 34 is a pulse width modulation (PMW) in a drive circuit that controls the output voltage of a switching regulator (not shown).
The pulse width is limited by the limited pulse width output 12. Therefore, it is possible to prevent saturation of the power transformer in the switching regulator circuit due to an excessive pulse width.
尚、モノマルチ18のQ出力はモノマルチ18aの同期入
力におけるアンド回路17の一方の入力として用いられ、
制限パルス幅出力発生中の同期入力を遮断することによ
って、電源制御回路の誤動作を防止する。Incidentally, the Q output of the monomulti 18 is used as one input of the AND circuit 17 in the synchronous input of the monomulti 18a,
By interrupting the synchronous input during the generation of the limited pulse width output, malfunction of the power supply control circuit is prevented.
以上説明したように、本発明によれば、モノマルチを
二回路接続して用いることによって、スイッチングレギ
ュレータのパルス幅変調部の入力パルス幅を制限する制
限パルス幅出力を、同期入力に同期して得ることかで
き、また、スイッチングレギュレータの電源出力を識別
する三角波出力を得ることができる。さらに、本発明に
よれば、同一目的を達成する上で従来回路と比較して部
品点数を大幅に削減することができるという従来にない
優れた電源制御回路を提供することができる。As described above, according to the present invention, by using a mono-multi connected in two circuits, the limited pulse width output for limiting the input pulse width of the pulse width modulation unit of the switching regulator is synchronized with the synchronization input. It is possible to obtain a triangular wave output for identifying the power supply output of the switching regulator. Further, according to the present invention, it is possible to provide an unprecedented superior power supply control circuit capable of greatly reducing the number of components as compared with a conventional circuit to achieve the same object.
第1図は本発明の一実施例を示す回路図、第2図はパル
ス発生回路を同期運転させる場合の従来回路の一例を示
す図、第3図は制限パルス幅出力を得るための従来回路
の一例を示す図である。 12……制限パルス幅出力、13……電源、14……三角波出
力、15,20……抵抗、16,19……コンデンサ、17……アン
ド回路、18a,18b……モノステーブルマルチバイブレー
タ(M/M)、21a,21b……トリガ端子、31……フォトカプ
ラ、32……設定用抵抗、33……コンパレータ、34……ナ
ンド回路。1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of a conventional circuit when a pulse generating circuit is operated synchronously, and FIG. 3 is a conventional circuit for obtaining a limited pulse width output. It is a figure showing an example of. 12: Limited pulse width output, 13: Power supply, 14: Triangular wave output, 15, 20: Resistor, 16, 19: Capacitor, 17: AND circuit, 18a, 18b: Monostable multivibrator (M / M), 21a, 21b: Trigger terminal, 31: Photocoupler, 32: Setting resistor, 33: Comparator, 34: NAND circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−129863(JP,A) 特開 昭58−31427(JP,A) 特開 昭61−251472(JP,A) 特開 昭62−221872(JP,A) 実開 昭63−90986(JP,U) (58)調査した分野(Int.Cl.6,DB名) H02M 3/00 - 3/44──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-129863 (JP, A) JP-A-58-31427 (JP, A) JP-A-61-251472 (JP, A) JP-A-62 221872 (JP, A) Japanese Utility Model 63-90986 (JP, U) (58) Field surveyed (Int. Cl. 6 , DB name) H02M 3/00-3/44
Claims (1)
幅変調部を駆動するため三角波を用いて出力電源電圧に
応じて変化するパルス幅の制御パルスを発生し、制御パ
ルス幅出力を用いて該制御パルスのパルス幅を所定値に
制限するスイッチングレギュレータの電源制御回路にお
いて、 アンド回路を経て同期入力をトリガ端末に入力され、外
部に接続された抵抗とコンデンサとからなる時定数回路
によって定まるパルス幅のパルスを該同期入力に応じて
発生するとともに、前記コンデンサの両端に三角波出力
を発生する第1のモノステーブルマルチバイブレータ
(以下、モノマルチと略す)と、 該モノマルチの出力をトリガ端子に接続され、外部に接
続された抵抗とコンデンサとからなる時定数回路によっ
て定まるパルス幅のパルスを制限するパルス幅出力とし
て得るとともに、該パルスの反転出力パルスを前記アン
ド回路の一方の入力に接続された第2のモノマルチとを
備え、 前記同期入力に同期して前記三角波出力と制限パルス幅
出力とを得ることを特徴とした電源制御回路。1. A control pulse having a pulse width varying in accordance with an output power supply voltage is generated by using a triangular wave to drive a pulse width modulation unit in a switching regulator, and the control pulse width is output by using a control pulse width output. In a power supply control circuit of a switching regulator, a synchronization input is input to a trigger terminal via an AND circuit, and a pulse having a pulse width determined by a time constant circuit including a resistor and a capacitor connected externally is used for the synchronization. A first monostable multivibrator (hereinafter abbreviated as "monomulti") that generates a triangular wave output at both ends of the capacitor while being generated in accordance with the input; Limits the pulse width determined by the time constant circuit consisting of the selected resistor and capacitor A second mono-multi connected to one input of the AND circuit, the triangular wave output and the limited pulse width output in synchronization with the synchronization input. And a power supply control circuit characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4244589A JP2776533B2 (en) | 1989-02-22 | 1989-02-22 | Power control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4244589A JP2776533B2 (en) | 1989-02-22 | 1989-02-22 | Power control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02223381A JPH02223381A (en) | 1990-09-05 |
JP2776533B2 true JP2776533B2 (en) | 1998-07-16 |
Family
ID=12636273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4244589A Expired - Lifetime JP2776533B2 (en) | 1989-02-22 | 1989-02-22 | Power control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2776533B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2649024B2 (en) * | 1995-07-27 | 1997-09-03 | 太陽石油株式会社 | Method for removing mercury from liquid hydrocarbons |
-
1989
- 1989-02-22 JP JP4244589A patent/JP2776533B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02223381A (en) | 1990-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59182747U (en) | interface circuit | |
JP2776533B2 (en) | Power control circuit | |
JPH0468650B2 (en) | ||
JP2995804B2 (en) | Switching regulator soft start circuit | |
JPH01298956A (en) | switching power supply | |
JPS63129863A (en) | Switching power device | |
JPH05122933A (en) | Oscillation circuit of switching regulator | |
JPS63206159A (en) | Switching power source control circuit | |
JPS6069584U (en) | switching regulator | |
JPS62143331U (en) | ||
JPS58133905U (en) | solenoid control circuit | |
JPS613488U (en) | FM transmitter circuit for fish finder | |
JPS6065803U (en) | controller | |
JPS6090797U (en) | Dimmer device | |
JPS5930695U (en) | Motor rotation speed control circuit | |
JPS62186512U (en) | ||
JPH0237591U (en) | ||
JPS588230U (en) | pulse delay circuit | |
JPS59174733U (en) | pulse generator | |
JPS6320172A (en) | Power source of pulse arc welding | |
JPH02133189U (en) | ||
JPS6122198U (en) | Ventilation fan speed control circuit | |
JPS59132396U (en) | Pulse motor drive circuit | |
JPS5832371U (en) | frequency counter device | |
JPS5844601U (en) | variable output circuit |