[go: up one dir, main page]

JP2775772B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2775772B2
JP2775772B2 JP26969088A JP26969088A JP2775772B2 JP 2775772 B2 JP2775772 B2 JP 2775772B2 JP 26969088 A JP26969088 A JP 26969088A JP 26969088 A JP26969088 A JP 26969088A JP 2775772 B2 JP2775772 B2 JP 2775772B2
Authority
JP
Japan
Prior art keywords
film
sio
oxidation
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26969088A
Other languages
Japanese (ja)
Other versions
JPH02116131A (en
Inventor
直史 大門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP26969088A priority Critical patent/JP2775772B2/en
Publication of JPH02116131A publication Critical patent/JPH02116131A/en
Application granted granted Critical
Publication of JP2775772B2 publication Critical patent/JP2775772B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に素子形成
領域の絶縁分離膜の形成方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming an insulating isolation film in an element formation region.

〔従来の技術〕[Conventional technology]

半導体集積回路では共通基板上に多くの回路素子を形
成し、それらを電気的に絶縁分離する必要がある。その
方法の一つに酸化膜による絶縁分離方法がある。これは
半導体基板上に耐酸化膜を部分的に残し、半導体基板と
の酸化速度の差を利用して、いわゆる選択酸化を行な
い、基板内に埋設酸化膜を形成して絶縁分離膜とするも
のである。以下図面を用いて説明する。
In a semiconductor integrated circuit, it is necessary to form many circuit elements on a common substrate and electrically insulate them. One of the methods is an insulation separation method using an oxide film. In this method, an oxidation-resistant film is partially left on a semiconductor substrate, and so-called selective oxidation is performed using the difference in oxidation rate with the semiconductor substrate to form a buried oxide film in the substrate to form an insulating isolation film. It is. This will be described below with reference to the drawings.

第3図(a)〜(d)は従来の埋設酸化膜の製造方法
を説明するための工程順に示した半導体チプの断面図で
ある。
3 (a) to 3 (d) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining a conventional method of manufacturing a buried oxide film.

まず第3図(a)に示すように、Si基板1を熱酸化し
て厚さ500Å程度のうすい第1のパッドSiO2膜2を形成
し、その上に厚さ1000Å程の第1のシリコン窒化膜(Si
3N4膜)3をCVD法などにより被着し、次でこの第1のSi
3N4膜3をフォトリソグラフィー技術によりパターニン
グする。次に、この第1のSi3N4膜3をマスクとしてSi
基板1の表面を選択酸化し、厚さ12000Å程度の厚いSiO
2膜を形成する。この厚いSiO2膜をバッファード弗酸等
により除去し、再度厚さ500Å程度の第2のパッドSiO2
膜4を形成後、厚さ500Å程度の第2のSi3N4膜5を被着
する。
First, as shown in FIG. 3 (a), a Si substrate 1 is thermally oxidized to form a thin first pad SiO 2 film 2 having a thickness of about 500 °, and a first silicon film having a thickness of about 1000 ° is formed thereon. Nitride film (Si
3 N 4 film) 3 is deposited by a CVD method or the like, and then the first Si
The 3 N 4 film 3 is patterned by photolithography. Next, using this first Si 3 N 4 film 3 as a mask,
Selectively oxidize the surface of the substrate 1 to obtain a thick SiO
Two films are formed. The thick SiO 2 film is removed by buffered hydrofluoric acid or the like, and the second pad SiO 2 having a thickness of about 500 mm is again formed.
After forming the film 4, a second Si 3 N 4 film 5 having a thickness of about 500 ° is deposited.

次に第3図(b)に示すように、第2のSi3N4膜5が
除去される程度までSi基板1の全面を異方性エッチング
するとバーズビーク部分のSi3N4膜5A,5Bが残る。
Next, as shown in FIG. 3B, when the entire surface of the Si substrate 1 is anisotropically etched until the second Si 3 N 4 film 5 is removed, the bird's beak portions of the Si 3 N 4 films 5A and 5B are formed. Remains.

次に第3図(c)に示すように、これらのSi3N4膜5A,
5Bをマスクに第2の選択酸化をすると、絶縁分離用の厚
さ12000Å程度の厚いSiO2膜6が形成される。第3図
(c)における7は、第2の選択酸化で形成されたSi3N
4膜上のSiO2である。
Next, as shown in FIG. 3 (c), these Si 3 N 4 films 5A,
When the second selective oxidation is performed using 5B as a mask, a thick SiO 2 film 6 having a thickness of about 12000 ° for insulation separation is formed. 7 in FIG. 3 (c) is the Si 3 N formed by the second selective oxidation.
4 SiO 2 on the film.

次に、第3図(d)に示すように、Si3N4膜上のSiO2
膜7をバッファード弗酸により除去後、Si3N4膜を熱リ
ン酸等により除去する。
Next, as shown in FIG. 3 (d), the SiO 2 on the Si 3 N 4 film
After removing the film 7 with buffered hydrofluoric acid, the Si 3 N 4 film is removed with hot phosphoric acid or the like.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、上述した従来の酸化膜絶縁分離方法は第3図
(c)に示した様に、第2の選択酸化後、Si3N4膜上SiO
2膜7がはさまれた形で第2のSi2N4膜5Aと5Bがくっつい
てしまうという問題がある。
However, as the method of oxide film isolation prior described above shown in FIG. 3 (c), after the second selective oxidation, Si 3 N 4 film on the SiO
There is a problem that the second Si 2 N 4 films 5A and 5B stick together with the two films 7 sandwiched therebetween.

このSi3N4膜がくっつくと、第3図(d)に示す様
に、熱リン酸でウェットエッチングをした後も第2のSi
3N4膜5Bの部分が残ってしまい、これが後工程になりひ
げ状にでてきて製造ラインにおけるごみの原因となり、
半導体装置の歩留の低下および品質の低下を招くという
欠点があった。
When the Si 3 N 4 film adheres, as shown in FIG. 3 (d), the second Si 3 N 4 film is wet-etched with hot phosphoric acid.
3 N 4 film 5B part will remain, this will be a later process and appear in a whisker-like form, causing waste in the production line,
There is a disadvantage that the yield and quality of the semiconductor device are reduced.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置の製造方法は、シリコン基板上に
第1のパッド酸化膜と第1の耐酸化膜とを順次形成する
工程と、前記第1の耐酸化膜をパターニングし素子分離
領域に開口部を形成したのち選択酸化を行ない該開口部
内にバーズビークを有する厚い第1の酸化膜を形成する
工程と、前記第1の酸化膜を除去したのち第2のパッド
酸化膜と第2の耐酸化膜とを順次形成する工程と、異方
性エッチング法により前記第1の酸化膜のバーズビーク
部を除く前記第2の耐酸化膜を除去したのち全面にポリ
シリコン膜を形成する工程と、選択酸化法により前記開
口部内の前記ポリシリコン膜と前記シリコン基板とを酸
化し厚い第2の酸化膜を形成する工程とを含んで構成さ
れる。
According to the method of manufacturing a semiconductor device of the present invention, a first pad oxide film and a first oxidation resistant film are sequentially formed on a silicon substrate, and the first oxidation resistant film is patterned to form an opening in an element isolation region. Forming a thick first oxide film having a bird's beak in the opening after forming the portion, and forming a second pad oxide film and a second oxidation-resistant film after removing the first oxide film. Forming a polysilicon film over the entire surface after removing the second oxidation-resistant film except for a bird's beak portion of the first oxide film by anisotropic etching, and selectively oxidizing the film. Oxidizing the polysilicon film in the opening and the silicon substrate in the opening to form a thick second oxide film.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(a)〜(e)は本発明の第1の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
FIGS. 1A to 1E are sectional views of a semiconductor chip shown in the order of steps for explaining a first embodiment of the present invention.

まず第1図(a),(b)に示すように、従来の製造
工程と同様に処理する。すなわち、Si基板1上に第1の
パッドSiO2膜2と第1のSi3N4膜3を形成したのち、こ
の第1のSi3N4膜3をパターニングする。次でこの第1
のSi3N4膜3をマスクとして選択酸化を行ない厚いSiO2
膜を形成したのち、この厚いSiO2膜をバッファード弗酸
により除去する。次で第2のパッドSiO2膜4を形成した
のち第2のSi3N4膜5を被着する。次で異方性エッチン
グにより第2のSi3N4膜5をエッチングし、バーズビー
ク部のみにSi3N4膜5A,5Bを形成する。
First, as shown in FIGS. 1 (a) and 1 (b), processing is performed in the same manner as in a conventional manufacturing process. That is, after forming the first pad SiO 2 film 2 and the first Si 3 N 4 film 3 on the Si substrate 1, the first Si 3 N 4 film 3 is patterned. Next in this first
Thick SiO 2 by selective oxidation using the Si 3 N 4 film 3 as a mask
After forming the film, the thick SiO 2 film is removed by buffered hydrofluoric acid. Next, after a second pad SiO 2 film 4 is formed, a second Si 3 N 4 film 5 is deposited. Next, the second Si 3 N 4 film 5 is etched by anisotropic etching to form the Si 3 N 4 films 5A and 5B only in the bird's beak portion.

次に第1図(c)に示すように、厚さ1000Å程度のポ
リシリコン膜18を被着する。当然ながらSi3N4膜5A,5Bの
間にもポリシリコン膜が被着される。
Next, as shown in FIG. 1C, a polysilicon film 18 having a thickness of about 1000 ° is deposited. Of course, a polysilicon film is also deposited between the Si 3 N 4 films 5A and 5B.

次に第1図(d)に示すように、第2の選択酸化を行
ない溝部のトータルSiO2膜が14000Å程度になる様にす
る。この時の表面の厚さ約2000ÅのSiO2膜19はポリシリ
コン膜18によるものとなる。ここでSi3N4膜上にも厚さ
約2000Å程度のポリシリコンによるSiO2膜19が形成され
当然ながらSi3N4膜5A,5Bの間にもSiO2膜19が形成される
ことになり、Si3N4膜5,5Bがくっつくのが防止される。
Next, as shown in FIG. 1 (d), a second selective oxidation is performed so that the total SiO 2 film in the groove is about 14000 °. At this time, the SiO 2 film 19 having a surface thickness of about 2000 ° is made of the polysilicon film 18. Here Si 3 N 4 SiO 2 film 19 is formed of polysilicon having a thickness of about about 2000Å also on the membrane of course the Si 3 N 4 film 5A, that the SiO 2 film 19 in between 5B is formed This prevents the Si 3 N 4 films 5, 5B from sticking to each other.

次に第1図(e)に示すように、このSi3N4膜5A,5B上
の厚さ2000ÅのSiO2膜19をバッファード弗酸等によりウ
ェットエッチングし、更にSi3N4膜5A,5Bを熱リン酸によ
り除去する。
Next, as shown in FIG. 1 (e), the SiO 2 film 19 having a thickness of 2000 ° on the Si 3 N 4 films 5A and 5B is wet-etched with buffered hydrofluoric acid or the like, and furthermore, the Si 3 N 4 film 5A , 5B are removed by hot phosphoric acid.

この操作によりSi3N4膜残りのない理想的な埋設酸化
膜による絶縁分離が可能となる。又、第1の実施例によ
れば、第2の選択酸化でのSiO2の膜厚と第1の選択酸化
でのSiO2の膜厚を配慮する必要はなく、第2の選択酸化
を任意に設定することが可能である。
By this operation, insulation separation by an ideal buried oxide film having no remaining Si 3 N 4 film becomes possible. Further, according to the first embodiment, it is not necessary to consider the thickness of SiO 2 in the second selective oxidation and the thickness of SiO 2 in the first selective oxidation. Can be set to

第2図(a)〜(e)は本発明の第2の実施例を説明
するための工程順に示した半導体チプの断面図である。
2 (a) to 2 (e) are sectional views of a semiconductor chip shown in the order of steps for explaining a second embodiment of the present invention.

まず第2図(a)に示すように、従来と同様の操作に
よりSi基板1上に第のパッドSiO2膜2、第1のSi3N4
4を形成しパターニングしたのち選択酸化する。次で選
択酸化により形成された厚いSiO2膜を除去したのち厚さ
500Å程度の薄い第2のパッドSiO2膜3、厚さ1000Å程
度の第2のSi3N4膜を被着する。
First, as shown in FIG. 2 (a), a second pad SiO 2 film 2 and a first Si 3 N 4 film 4 are formed on a Si substrate 1 by the same operation as in the prior art, patterned, and then selectively oxidized. Next, after removing the thick SiO 2 film formed by selective oxidation,
A thin second pad SiO 2 film 3 having a thickness of about 500 ° and a second Si 3 N 4 film having a thickness of about 1000 ° are deposited.

次に第2図(b)に示すように、厚さ約1000Åのポリ
シリコン膜28を被着させる。
Next, as shown in FIG. 2B, a polysilicon film 28 having a thickness of about 1000 ° is deposited.

次に第2図(c)に示す様にポリシリコン膜28および
第2のSi3N4膜5を異方性エッチングする。
Next, as shown in FIG. 2C, the polysilicon film 28 and the second Si 3 N 4 film 5 are anisotropically etched.

次に第2図(d)に示す様に、第2の選択酸化を行い
厚さ14000Å程度のSiO2膜26を形成する。この時もSi3N4
膜5Aと5Bの間には厚さ2000Å程度のポリシリコンにより
形成されたSiO2膜29が形成されるため、Si3N4膜同志が
くっつくということはない。
Next, as shown in FIG. 2D, a second selective oxidation is performed to form a SiO 2 film 26 having a thickness of about 14000 °. Also at this time, Si 3 N 4
Since the SiO 2 film 29 made of polysilicon having a thickness of about 2000 mm is formed between the films 5A and 5B, the Si 3 N 4 films do not stick together.

次に第2図(e)に示す様に、SiO2膜29をバッファー
ド弗酸でエッチング後熱リン酸でSi3N4膜をエッチング
することにより厚いSiO2膜26による素子分離膜が形成さ
れる。
Next, as shown in FIG. 2 (e), the SiO 2 film 29 is etched with buffered hydrofluoric acid and then the Si 3 N 4 film is etched with hot phosphoric acid to form an element isolation film with a thick SiO 2 film 26. Is done.

この第2の実施例では、第1の実施例と比較して、第
2の選択酸化前にパッドSiO2膜上にポリシリコンがない
ため、深い方向に絶縁酸化膜を形成でき、寄生容量を少
なくできるという利点がある。又、ポリシリコン膜、Si
3N4膜をイオンエッチングした時、ポリシリコンの膜厚
分のみSi3N4膜5Bが長くなり、第2の選択酸化後のくい
こみ量をへらすという利点もある。
In the second embodiment, as compared with the first embodiment, since there is no polysilicon on the pad SiO 2 film before the second selective oxidation, an insulating oxide film can be formed in a deep direction, and the parasitic capacitance can be reduced. There is an advantage that it can be reduced. Also, polysilicon film, Si
3 N 4 when the membrane was ion etching, the film thickness of the polysilicon fraction only the Si 3 N 4 film 5B is increased, there is also an advantage of reducing the bite amount after the second selective oxidation.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、従来の製造方法と比較
し、第2の耐酸化膜を成長後にポリシリコン膜を成長さ
せ、第2の選択酸化時にこれを酸化膜に交換することに
よりSi3N4膜同志のくっつきを防止できるため、Si3N4
の残りのない絶縁分離膜が形成できる。従ってSi3N4
によるごみの発生がなくなるため歩留及び信頼性の高い
半導体装置を製造できる効果がある。
The present invention described above, compared with the conventional manufacturing method, Si 3 by the second anti-oxidation film is grown polysilicon film after growth, replacing the oxide film this during the second selective oxidation Since the N 4 films can be prevented from sticking to each other, an insulating separation film having no remaining Si 3 N 4 film can be formed. Accordingly, since the generation of dust due to the Si 3 N 4 film is eliminated, a semiconductor device having high yield and high reliability can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(e)及び第2図(a)〜(e)は本発
明の第1及び第2の実施例を説明するための工程順に示
した半導体チップの断面図、第3図(a)〜(d)は従
来の半導体装置の製造方法を説明するための工程順に示
した半導体チップの断面図である。 1……Si基板、2……第1のパッドSiO2膜、3……第1
のSi3N4膜、4……第2のパッドSiO2膜、5……第2のS
i3N4膜、5A,5B……Si3N4膜、6,16,26……SiO2膜、7,27
……SiO2膜、18,28……ポリシリコン膜、19,29……SiO2
膜。
FIGS. 1 (a) to 1 (e) and 2 (a) to 2 (e) are sectional views of a semiconductor chip shown in the order of steps for explaining the first and second embodiments of the present invention. 1A to 1D are cross-sectional views of a semiconductor chip shown in the order of steps for explaining a conventional method of manufacturing a semiconductor device. 1... Si substrate, 2... First pad SiO 2 film, 3.
The Si 3 N 4 film of 4 ...... second pad SiO 2 film, 5 ...... second S
i 3 N 4 film, 5A, 5B …… Si 3 N 4 film, 6,16,26 …… SiO 2 film, 7,27
…… SiO 2 film, 18,28 …… Polysilicon film, 19,29 …… SiO 2
film.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】シリコン基板上に第1のパッド酸化膜と第
1の耐酸化膜とを順次形成する工程と、前記第1の耐酸
化膜をパターニングし素子分離領域に開口部を形成した
のち選択酸化を行い該開口部内にバーズビークを有する
厚い第1の酸化膜を形成する工程と、前記第1の酸化膜
を除去したのち第2のパッド酸化膜と第2の耐酸化膜と
を順次形成する工程と、異方性エッチング法により前記
第1の酸化膜のバーズビーク部を除く前記第2の耐酸化
膜を除去したのち全面にポリシリコン膜を形成する工程
と、選択酸化法により前記開口部内の前記ポリシリコン
膜と前記シリコン基板とを酸化し厚い第2の酸化膜を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
A step of sequentially forming a first pad oxide film and a first oxidation-resistant film on a silicon substrate; and forming an opening in an element isolation region by patterning the first oxidation-resistant film. Forming a thick first oxide film having a bird's beak in the opening by performing selective oxidation, and sequentially forming a second pad oxide film and a second oxidation-resistant film after removing the first oxide film Forming a polysilicon film over the entire surface after removing the second oxidation-resistant film except for a bird's beak portion of the first oxide film by anisotropic etching, and forming a polysilicon film in the opening by selective oxidation. Oxidizing the polysilicon film and the silicon substrate to form a thick second oxide film.
JP26969088A 1988-10-25 1988-10-25 Method for manufacturing semiconductor device Expired - Lifetime JP2775772B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26969088A JP2775772B2 (en) 1988-10-25 1988-10-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26969088A JP2775772B2 (en) 1988-10-25 1988-10-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02116131A JPH02116131A (en) 1990-04-27
JP2775772B2 true JP2775772B2 (en) 1998-07-16

Family

ID=17475833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26969088A Expired - Lifetime JP2775772B2 (en) 1988-10-25 1988-10-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2775772B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306726B1 (en) 1999-08-30 2001-10-23 Micron Technology, Inc. Method of forming field oxide
CN101924059A (en) * 2009-06-13 2010-12-22 无锡华润上华半导体有限公司 Field insulation manufacturing method
CN105225938A (en) * 2014-06-03 2016-01-06 无锡华润上华半导体有限公司 The manufacture method of partial thin layer silicon

Also Published As

Publication number Publication date
JPH02116131A (en) 1990-04-27

Similar Documents

Publication Publication Date Title
JPS6281727A (en) Method for forming a buried device isolation trench
EP0090624B1 (en) Mos semiconductor device and method of producing the same
JP2775772B2 (en) Method for manufacturing semiconductor device
US4885261A (en) Method for isolating a semiconductor element
JP2812013B2 (en) Method for manufacturing semiconductor device
JP2722518B2 (en) Method for manufacturing semiconductor device
JPH0555361A (en) Semiconductor device and manufacture thereof
JPS6359538B2 (en)
JPS61119056A (en) Manufacture of semiconductor device
JPS5849027B2 (en) Manufacturing method for semiconductor integrated circuit devices
JPS6021541A (en) Manufacture of semiconductor device
JPS60161632A (en) Semiconductor device and manufacture thereof
JP4228414B2 (en) Manufacturing method of semiconductor device
JPH079930B2 (en) Method for manufacturing semiconductor device
JPS63142831A (en) Forming method for element separating region of semiconductor device
KR100244397B1 (en) Method of forming an element isolation region in a semiconductor device
JPH079985B2 (en) Method for forming electrode of charge coupled device
JPH0595045A (en) Manufacture of semiconductor device
JPH065742B2 (en) Method for manufacturing semiconductor device
JPS58169935A (en) Manufacture of semiconductor device
JPS61107740A (en) Manufacture of semiconductor device
JPH02132830A (en) Selective oxidation
JPH0713999B2 (en) Method for manufacturing semiconductor device
JPS62252950A (en) Manufacture of semiconductor integrated circuit
JPH05109881A (en) Manufacture of semiconductor device