JP2774183B2 - Manufacturing method of electromagnetically shielded printed circuit board - Google Patents
Manufacturing method of electromagnetically shielded printed circuit boardInfo
- Publication number
- JP2774183B2 JP2774183B2 JP2141261A JP14126190A JP2774183B2 JP 2774183 B2 JP2774183 B2 JP 2774183B2 JP 2141261 A JP2141261 A JP 2141261A JP 14126190 A JP14126190 A JP 14126190A JP 2774183 B2 JP2774183 B2 JP 2774183B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- forming
- metal
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000007747 plating Methods 0.000 claims description 63
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 48
- 229910052802 copper Inorganic materials 0.000 claims description 43
- 239000010949 copper Substances 0.000 claims description 43
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 239000002923 metal particle Substances 0.000 claims description 12
- 239000003054 catalyst Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 description 22
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- TXUICONDJPYNPY-UHFFFAOYSA-N (1,10,13-trimethyl-3-oxo-4,5,6,7,8,9,11,12,14,15,16,17-dodecahydrocyclopenta[a]phenanthren-17-yl) heptanoate Chemical compound C1CC2CC(=O)C=C(C)C2(C)C2C1C1CCC(OC(=O)CCCCCC)C1(C)CC2 TXUICONDJPYNPY-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910021626 Tin(II) chloride Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000011150 stannous chloride Nutrition 0.000 description 1
- 239000001119 stannous chloride Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電磁波障害対策（以下、電磁シールドと称す
る）が施されたプリント基板の製造法に関する。Description: TECHNICAL FIELD The present invention relates to a method of manufacturing a printed circuit board provided with measures against electromagnetic interference (hereinafter referred to as electromagnetic shielding).
［従来の技術］ 従来の電磁波シールドプリント基板としては、例え
ば、ナショナル・テクニカル・レポートVol.35 No.4 19
89年８月〔National Technical Report Vol.35 No.4 Au
g.（1989）〕および実開昭55−2976号公報に記載のよう
に、プリント基板の上に銅ペースト（銅粉末を樹脂中に
分散させたもの）を塗布し、この塗膜を電磁シールド層
としたもの、さらには、例えば特開昭64−89585号公報
および特開平１−214100号公報に記載のように、この銅
ペースト上に無電解銅めっき（化学銅めっきとも称す
る）層を形成したもの等が知られている。[Prior art] As a conventional electromagnetic wave shielding printed circuit board, for example, National Technical Report Vol.35 No.4 19
August 1989 [National Technical Report Vol.35 No.4 Au
g. (1989)] and Japanese Utility Model Application Laid-Open No. 55-2976, a copper paste (a dispersion of copper powder in a resin) is applied on a printed circuit board, and this coating is applied to an electromagnetic shield. An electroless copper plating (also referred to as chemical copper plating) layer is formed on the copper paste as described in JP-A-64-89585 and JP-A-1-214100. Are known.
［発明が解決しようとする課題］ 従来技術の銅ペーストのみでシールド層を形成した場
合には、抵抗値が高くシールド性能が不十分であり、ま
た、銅ペースト上へリードをはんだ付けする際には、は
んだ付け性の欠陥によるアース不良等について配慮がさ
れていない。[Problems to be Solved by the Invention] When a shield layer is formed only with a conventional copper paste, the resistance value is high and the shielding performance is insufficient, and when a lead is soldered onto the copper paste, No consideration is given to poor grounding due to defects in solderability.
また、銅ペースト上に化学銅めっき層を形成したもの
の場合は、この化学銅めっき層が電磁シールド層となる
ため電磁シールド効果は改善されるが、従来の構成では
スルーホール内壁の銅層が厚くなるためそれを見込んで
予め大きな径のスルーホールを設けざるを得ず、高密度
実装上の問題となっていた。また、部品接続用のスルー
ホール径のバラツキが大きく実装時における部品リード
挿入の問題もある。つまり、従来はスルーホール内壁に
予め銅めっき層を形成した後、ソルダーレジスト上に銅
ペースト層を設け、その上に電磁シールド用の化学銅め
っきを施すため、スルーホール内壁の銅めっき層は１層
目の銅下地層上に電磁シールド層の形成と同時に２層目
の化学銅めっき層が形成された２層構造となる。したが
つて、製造工程の上からもスルーホール内の化学銅めっ
きと、電磁シールド用の化学銅めっきの２工程を必要と
し、工程が複雑化するという問題もある。In the case where a chemical copper plating layer is formed on a copper paste, the chemical copper plating layer becomes an electromagnetic shielding layer, so that the electromagnetic shielding effect is improved.However, in the conventional configuration, the copper layer on the inner wall of the through hole is thick. For this reason, a large diameter through-hole must be provided in advance in consideration of this, which has been a problem in high-density mounting. In addition, there is a problem in that the through holes for connecting the components have large variations in the diameter of the component leads, and the component leads are inserted during mounting. That is, conventionally, a copper plating layer is formed on the inner wall of the through hole in advance, and then a copper paste layer is provided on the solder resist, and chemical copper plating for electromagnetic shielding is performed thereon. It has a two-layer structure in which a second chemical copper plating layer is formed simultaneously with the formation of the electromagnetic shield layer on the second copper underlayer. Therefore, two steps of the chemical copper plating in the through hole and the chemical copper plating for electromagnetic shielding are required from the top of the manufacturing process, and there is a problem that the process is complicated.
したがって、本発明の目的はこれらの問題点を解消す
ることにあり、スルーホール内のめっき処理と電磁シー
ルド用のめっき処理とを同一工程で同時に施すことので
きる改良された電磁シールドプリント基板の製造方法を
提供することにある。Accordingly, an object of the present invention is to solve these problems, and to manufacture an improved electromagnetically shielded printed circuit board in which plating in a through hole and plating for electromagnetic shielding can be simultaneously performed in the same step. It is to provide a method.
［課題を解決するための手段］ 上記本発明の目的は、 （１）．予め絶縁基板の両面に導体層が形成された配線
基板に、部品搭載用及びアース用のスルーホールを形成
する工程と、少なくとも前記スルーホール内壁に無電解
めっき用の触媒を付着する工程と、基板表面の導体層を
所定のマスクを介して選択エッチングすることにより前
記スルーホールの開口部にランドを設けると共に導体回
路パターンを形成する工程と、前記スルーホールの開口
部ランドを除く前記導体回路パターンを含む基板上に絶
縁物から成るソルダーレジスト層を形成する工程と、前
記ソルダーレジスト層上及びアース用スルーホールの開
口部ランド上に金属粒子を含む金属ペースト層を形成す
る工程と、前記金属ペースト層表面を研磨し金属粒子を
露出させた後、無電解金属めっきを施すことにより、少
なくとも前記金属ペースト層表面とスルーホールの内壁
とに無電解金属めっき層を同時に形成し、前記アース用
スルーホール内の無電解金属めっき層を前記金属ペース
ト層表面のそれと一体的に接続形成する工程とを有して
成る電磁シールドプリント基板の製造方法により、ま
た、 （２）．予め絶縁基板の両面に導体層が形成された配線
基板に、部品搭載用及びアース用のスルーホールを形成
する工程と、少なくとも前記スルーホール内壁に無電解
めっき用の触媒を付着する工程と、基板表面の導体層を
所定のマスクを介して選択エッチングすることにより前
記スルーホールの開口部にランドを設けると共に導体回
路パターンを形成する工程と、前記スルーホールの開口
部ランドを除く前記導体回路パターンを含む基板上に絶
縁物から成る第１のソルダーレジスト層を形成する工程
と、前記第１のソルダーレジスト層上及びアース用スル
ーホールの開口部ランド上に金属粒子を含む金属ペース
ト層を形成する工程と、前記金属ペースト層表面を研磨
し金属粒子を露出させた後、無電解金属めっきを施すこ
とにより、少なくとも前記金属ペースト層表面とスルー
ホールの内壁とに無電解金属めっき層を同時に形成し、
前記アース用スルーホール内の無電解金属めっき層を前
記金属ペースト層表面のそれと一体的に接続形成する工
程と、前記金属ペースト層表面に形成された無電解金属
めっき層上に第２のソルダーレジスト層を形成する工程
とを有して成る電磁シールドプリント基板の製造方法に
より、また、 （３）．上記無電解金属めっき層を0.2〜50μｍの厚さ
形成して成る上記（１）もしくは（２）記載の電磁シー
ルドプリント基板の製造方法により、そしてまた、 （４）．上記無電解金属めっき層を形成するめっき液
が、銅もしくはニッケルを含む無電解金属めっき液から
成る上記（１）乃至（３）の何れか一つに記載の電磁シ
ールドプリント基板の製造方法により、達成される。[Means for Solving the Problems] The object of the present invention is to provide ( 1 ). A step of forming through holes for component mounting and grounding on a wiring board in which a conductor layer is formed on both surfaces of an insulating substrate in advance, a step of attaching a catalyst for electroless plating to at least the inner wall of the through hole, Providing a land in the opening of the through-hole by selectively etching the conductive layer on the surface via a predetermined mask, and forming a conductive circuit pattern, and forming the conductive circuit pattern excluding the opening land of the through-hole. Forming a solder resist layer made of an insulator on a substrate including the metal paste layer; forming a metal paste layer containing metal particles on the solder resist layer and on an opening land of a through hole for grounding; After the surface is polished to expose the metal particles, at least the metal paste is applied by electroless metal plating. Simultaneously forming an electroless metal plating layer on the surface and the inner wall of the through-hole, and integrally forming the electroless metal plating layer in the grounding through-hole with that of the surface of the metal paste layer. ( 2 ). A step of forming through holes for component mounting and grounding on a wiring board in which a conductor layer is formed on both surfaces of an insulating substrate in advance; a step of attaching a catalyst for electroless plating to at least the inner wall of the through hole; Providing a land in the opening of the through-hole by selectively etching the conductor layer on the surface via a predetermined mask and forming a conductor circuit pattern, and removing the conductor circuit pattern excluding the opening land of the through-hole. Forming a first solder resist layer made of an insulator on the substrate including the first metal layer, and forming a metal paste layer containing metal particles on the first solder resist layer and on the land of the opening of the ground through hole. By polishing the surface of the metal paste layer to expose metal particles, and then performing electroless metal plating, at least the Simultaneously forming an electroless metal plating layer on the inner wall of the genus paste layer surface and a through hole,
A step of integrally forming an electroless metal plating layer in the through hole for grounding with that of the surface of the metal paste layer; and forming a second solder resist on the electroless metal plating layer formed on the surface of the metal paste layer. the method of manufacturing an electromagnetic shield printed circuit board comprising a step of forming a layer, also (3). ( 4 ) The method of manufacturing an electromagnetic shield printed board according to the above ( 1 ) or ( 2 ), wherein the electroless metal plating layer is formed to a thickness of 0.2 to 50 μm. The method for manufacturing an electromagnetically shielded printed circuit board according to any one of ( 1 ) to ( 3 ), wherein the plating solution for forming the electroless metal plating layer is an electroless metal plating solution containing copper or nickel. Achieved.
つまり、この製造方法によればスルーホール内壁のめ
っき処理と、金属ペースト層表面のめっき処理とが同一
工程で同時に施されるため両者のめっき層の厚みは必然
的に同一となる。そして、スルーホールのうちアース用
のスルーホールにおいては金属ペースト層表面の電磁シ
ールド用めっき層と一体化し連続しためっき層として形
成される。一方、部品搭載用のスルーホールにおいて
は、スルーホール開口部のランド周縁がソルダーレジス
トにより隔絶されているため金属ペースト層表面の電磁
シールド用めっき層とは接続されず、スルーホール内壁
とそれに続くランド上にのみめっき層が形成される。That is, according to this manufacturing method, the plating of the inner wall of the through hole and the plating of the surface of the metal paste layer are simultaneously performed in the same step, so that the thicknesses of both plating layers are necessarily the same. In the through hole for grounding, the through hole is formed as a continuous plating layer integrated with the plating layer for electromagnetic shielding on the surface of the metal paste layer. On the other hand, in the through hole for mounting components, the land periphery of the opening of the through hole is separated by the solder resist, so that it is not connected to the plating layer for electromagnetic shielding on the surface of the metal paste layer. A plating layer is formed only on the top.
なお、ソルダーレジスト層としては、良く知られたパ
ートリーアディティブ用のレジストであればいずれでも
よい。The solder resist layer may be any well-known resist for partly additive.
［作用］ 金属ペースト層は例えば銅粉の如き金属粒および接着
剤から構成されているため、金属粒どうしが接触しない
とシールド層としての役目を果たさない。その上に無電
解金属めっき（ここでは化学銅めっきを例として説明す
る）により銅を析出させるとめっき皮膜が完全な金属膜
を形成するため充分なシールド層を確保できることにな
る。当然金属ペースト上にはんだ付けを行っても接着剤
が存在するため、はんだ付け不足を発生し充分な接続は
とれないが、銅めっき皮膜には充分はんだ付けが行える
ため接続は充分にとれる。[Operation] Since the metal paste layer is composed of metal particles such as copper powder and an adhesive, the metal paste layer does not serve as a shield layer unless the metal particles contact each other. If copper is deposited thereon by electroless metal plating (here, chemical copper plating will be described as an example), a sufficient shield layer can be secured because the plating film forms a complete metal film. Naturally, even if soldering is performed on the metal paste, the adhesive is present, so that insufficient soldering occurs and a sufficient connection cannot be obtained. However, a sufficient soldering can be performed on the copper plating film so that a sufficient connection can be obtained.
金属ペースト膜の形成時に、回路間および回路と金属
ペースト膜とを絶縁するための絶縁層としてソルダーレ
ジスト膜を用いるが、前述したようにパートリーアディ
ティブ用のレジストは耐薬品性がすぐれていること、欠
陥が少なく、事前に欠陥が判明することから、電磁シー
ルドプリント基板用絶縁膜として用いることが可能であ
る。At the time of forming the metal paste film, a solder resist film is used as an insulating layer for insulating between circuits and between the circuit and the metal paste film, but the resist for partly additive has excellent chemical resistance as described above, Since the number of defects is small and the defects are found in advance, it can be used as an insulating film for an electromagnetic shield printed board.
金属ペースト上への電磁シールド層としての化学銅め
っきは、スルーホール内のめっき処理と同時に行われ
る。したがって化学銅めっきを可能とするために、金属
ペーストについては、めっき工程に入る前にその表面を
研磨工程により金属粒の表面が露出するように研磨する
ことが必要である。また、スルーホールについては、基
板にスルーホールを設けた後、触媒付与工程でその内壁
に予め触媒が保持されていることから化学めっきを可能
とする。The chemical copper plating as an electromagnetic shielding layer on the metal paste is performed simultaneously with the plating treatment in the through holes. Therefore, in order to enable chemical copper plating, it is necessary to polish the surface of the metal paste by a polishing process so that the surface of the metal particles is exposed before entering the plating process. Further, as for the through-hole, after the through-hole is provided in the substrate, the catalyst is previously held on the inner wall in the catalyst applying step, so that the chemical plating can be performed.
［実施例］ 以下、本発明の一実施例を図面にしたがい説明する。Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
実施例1. 第１図は製造工程図を示した断面図である。Example 1 FIG. 1 is a sectional view showing a manufacturing process diagram.
先ず第１図（ａ）に示したように、両面に銅箔２を貼
り付けた銅張り積層板１または予め内層回路を積層プレ
スで形成した内層入り銅張り積層板１を準備する。First, as shown in FIG. 1 (a), a copper-clad laminate 1 having copper foils 2 adhered to both sides or an inner-layer copper-clad laminate 1 in which an inner circuit is formed in advance by a lamination press is prepared.
ついで第１図（ｂ）に示したように、予め定められた
所定の位置に貫通孔（スルーホール）として部品搭載用
スルーホール３およびアース用スルーホール４を設け、
その後スルーホール３、４内壁を含む基板表裏全面に、
塩化パラジウム、塩化第１スズ等から構成される触媒液
に浸し、パラジウム触媒３′を析出させる。Then, as shown in FIG. 1 (b), a through hole 3 for mounting a component and a through hole 4 for grounding are provided as through holes at predetermined positions.
Then, on the entire front and back of the board including the inner walls of through holes 3 and 4,
It is immersed in a catalyst solution composed of palladium chloride, stannous chloride or the like to precipitate a palladium catalyst 3 '.
次ぎに第１図（ｃ）に示したように、所定の回路マス
クを用い、基板表裏の銅箔２を選択エッチングすること
により導体回路パターン５、アースランド部６およびス
ルーホールランド部７を形成する。この時スルーホール
３、４内の触媒３′が脱落しないように、例えば周知の
方法であるドライフィルムをマスクとして用いたテンテ
ィング法とアンモニア水ベースの銅エッチング液で余剰
の銅をエッチング除去するパターン形成方法が適してい
る。なお、テンティング法とは、スルーホール内の触媒
が脱落しないようにその開口部をマスクで封じて選択エ
ッチングする周知のパターン形成方法である。Next, as shown in FIG. 1 (c), a conductor circuit pattern 5, an earth land portion 6 and a through-hole land portion 7 are formed by selectively etching the copper foil 2 on the front and back of the substrate using a predetermined circuit mask. I do. At this time, in order to prevent the catalyst 3 'in the through holes 3 and 4 from falling off, excess copper is removed by etching using a well-known tenting method using a dry film as a mask and an aqueous ammonia-based copper etchant. A pattern forming method is suitable. The tenting method is a well-known pattern forming method in which an opening is sealed with a mask and selective etching is performed so that a catalyst in a through hole does not fall off.
次ぎに第１図（ｄ）に示したように、銅めっきの必要
な部分となるスルーホールランド部７、アースランド部
６、接栓端子部等を露出させる形でソルダーレジスト膜
８を印刷法もしくは露光現像法で形成する。この時に用
いるソルダーレジスト材質としては、パートリーアディ
ティブ用のレジストとして用いられている伊藤薬品
（株）製の商品名HS−08またはHS140−Ｐがレジストに
欠陥がなく、高耐薬品性を有していることから適してい
る。膜厚としては５μｍ以上を確保することが望まし
い。Next, as shown in FIG. 1 (d), a solder resist film 8 is printed by exposing a through-hole land portion 7, an earth land portion 6, a plug terminal portion, etc., which are necessary portions of copper plating. Alternatively, it is formed by an exposure development method. As a solder resist material used at this time, HS-08 or HS140-P (trade name, manufactured by Ito Pharmaceutical Co., Ltd.), which is used as a resist for partly additive, has no defect in the resist and has high chemical resistance. It is suitable because it is. It is desirable to secure a film thickness of 5 μm or more.
次いで第１図（ｅ）に示したように、所定のシールド
回路を有したスクリーン版を用いソルダーレジスト８上
に銅ペースト９を形成するが、アースランド部６の一部
にも銅ペースト９を形成する。ここに用いる銅ペースト
９としては古河電工製商品名FS−7000もしくはタツタ電
線製商品名NF−2000が適している。Next, as shown in FIG. 1E, a copper paste 9 is formed on the solder resist 8 by using a screen plate having a predetermined shield circuit. Form. As the copper paste 9 used here, FS-7000 manufactured by Furukawa Electric or NF-2000 manufactured by Tatsuta Electric Wire is suitable.
その後、第１図（ｆ）に示したように、銅ペースト９
の表面を研磨することにより銅ペースト９に含まれる接
着剤成分を除去し銅粒を露出させた後、パートリーアデ
ィティブにより化学銅めっき層10および11を銅ペースト
９上およびスルーホールランド部７上、スルーホール
３、４内壁面上に所定厚さ折出させ、電磁シールド層10
の形成と基板の表裏接続導体の形成とを同時に行う。Thereafter, as shown in FIG.
After the adhesive component contained in the copper paste 9 is removed by polishing the surface of the copper paste 9 to expose the copper grains, the chemical copper plating layers 10 and 11 are partly additively added on the copper paste 9 and the through-hole land portion 7, The electromagnetic shielding layer 10 is formed by projecting a predetermined thickness on the inner wall surfaces of the through holes 3 and 4.
And the formation of the front and back connection conductors of the substrate are performed simultaneously.
このようにしてアース用スルーホール内壁４には、化
学銅めっき層が銅ペースト９上の電磁シールド層10と一
体的に形成される。なお、化学銅めっき層10、11の厚み
は0.2〜50μｍが好ましく、より好ましくは1.5〜35μｍ
であった。In this way, a chemical copper plating layer is formed integrally with the electromagnetic shielding layer 10 on the copper paste 9 on the inner wall 4 of the ground through hole. Incidentally, the thickness of the chemical copper plating layers 10 and 11 is preferably 0.2 to 50 μm, more preferably 1.5 to 35 μm
Met.
実施例2. 上記実施例１の最終工程〔第１図（ｆ）〕の後に、再
度ソルダーレジスト膜12を電磁シールド層10の上に形成
し第２図に示した構造とする。この時電磁シールド層10
が表面に露出しないようにソルダーレジスト膜12を被覆
形成した。Embodiment 2 After the final step (FIG. 1 (f)) of Embodiment 1, a solder resist film 12 is formed again on the electromagnetic shield layer 10 to obtain the structure shown in FIG. At this time, the electromagnetic shield layer 10
A solder resist film 12 was formed so as to cover the surface so as not to be exposed on the surface.
このようにして基板表面の主要部が第２のソルダーレ
ジスト膜12で絶縁保護され部品実装時の取扱をより容易
にすることができた。In this way, the main part of the substrate surface is insulated and protected by the second solder resist film 12, so that handling at the time of mounting components can be more easily performed.
なお、上記実施例では金属ペースト層として銅ペース
トの例を示したが、本発明においてはこれに限らず、そ
の他ニッケル等の金属粒子を接着剤に分散せしめたペー
ストを使用しても同様の結果を得ることができる。ま
た、化学めっき処理についても銅めっきに限らず、その
他周知の例えばニッケルやクロム等の化学めっきでも良
いことはいうまでもない。しかし、導電性とめっき処理
の容易さを考慮すると化学銅めっきが実用的で好まし
い。In the above embodiment, the example of the copper paste is shown as the metal paste layer. However, the present invention is not limited to this, and the same result can be obtained by using a paste in which metal particles such as nickel are dispersed in an adhesive. Can be obtained. Also, the chemical plating process is not limited to copper plating, and it is needless to say that other well-known chemical plating such as nickel and chromium may be used. However, considering the conductivity and the ease of plating, chemical copper plating is practical and preferable.
［発明の効果］ 上述のように、本発明によれば電磁シールド特性に優
れ、しかも高密度実装に好適なめっきシールドプリント
基板を容易に製造することができる。すなわち、スルー
ホール内壁のめっき処理と金属ペースト膜上への電磁シ
ールド層形成のためのめっき処理とを同一の化学金属め
っき工程で同時に施すことができ、合理的な製造工程を
備えた優れた製造方法を実現することができる。[Effects of the Invention] As described above, according to the present invention, it is possible to easily manufacture a plated shield printed circuit board having excellent electromagnetic shield characteristics and suitable for high-density mounting. In other words, the plating process for the inner wall of the through hole and the plating process for forming the electromagnetic shield layer on the metal paste film can be simultaneously performed in the same chemical metal plating process, and an excellent manufacturing process with a reasonable manufacturing process The method can be realized.
さらにまた、プリント基板の材質として積層プレス方
式の多層板を使用する場合には、その内層シールド層を
外層に出すことが可能となることから安価な電磁シール
ドプリント基板の製造も可能となる。Furthermore, when a multilayer board of a laminated press system is used as the material of the printed circuit board, the inner shield layer can be exposed to the outer layer, so that an inexpensive electromagnetically shielded printed circuit board can be manufactured.
第１図は本発明の一実施例となる電磁シールドプリント
基板の断面工程図、そして第２図は同じく本発明の他の
実施例となる電磁シールドプリント基板の断面図であ
る。 ＜符号の説明＞ １……銅張り積層板基材、２……銅箔、 ３……部品搭載用貫通孔（スルーホール）、３′……触
媒、 ４……アース用スルーホール、５……導体回路、 ６……アースランド部、７……スルーホールランド部、 ８……ソルダーレジスト、９……銅ペースト、 10……電磁シールド化学銅めっき層、11……スルーホー
ル化学銅めっき層、 12……ソルダーレジスト。FIG. 1 is a sectional view of an electromagnetic shield printed circuit board according to one embodiment of the present invention, and FIG. 2 is a sectional view of an electromagnetic shield printed circuit board according to another embodiment of the present invention. <Description of symbols> 1 ... copper-clad laminate base material 2 ... copper foil 3 ... through-hole (through-hole) for component mounting 3 '... catalyst 4 ... through-hole for ground 5 ... ... Conductor circuit, 6 ... Earth land part, 7 ... Through hole land part, 8 ... Solder resist, 9 ... Copper paste, 10 ... Electromagnetic shield chemical copper plating layer, 11 ... Through hole chemical copper plating layer , 12 ... Solder resist.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板倉 栄 神奈川県横浜市戸塚区戸塚町292番地 株式会社日立製作所戸塚工場内 (72)発明者 古谷 豊 埼玉県羽生市大沼２丁目47番地 株式会 社大和電子内 (56)参考文献 特開 平１−214100（ＪＰ，Ａ) 特開 平１−305596（ＪＰ，Ａ) 実開 昭63−16498（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/42,1/11,9/00,1/02──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Sakae Itakura 292 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Totsuka Plant of Hitachi, Ltd. (72) Inventor Yutaka Furuya 2-47 Onuma Onuma, Hanyu-shi, Saitama (56) References JP-A-1-214100 (JP, A) JP-A-1-305596 (JP, A) JP-A-63-16498 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H05K 3 / 42,1 / 11,9 / 00,1 / 02
Claims (4)
配線基板に、部品搭載用及びアース用のスルーホールを
形成する工程と、少なくとも前記スルーホール内壁に無
電解めっき用の触媒を付着する工程と、基板表面の導体
層を所定のマスクを介して選択エッチングすることによ
り前記スルーホールの開口部にランドを設けると共に導
体回路パターンを形成する工程と、前記スルーホールの
開口部ランドを除く前記導体回路パターンを含む基板上
に絶縁物から成るソルダーレジスト層を形成する工程
と、前記ソルダーレジスト層上及びアース用スルーホー
ルの開口部ランド上に金属粒子を含む金属ペースト層を
形成する工程と、前記金属ペースト層表面を研磨し金属
粒子を露出させた後、無電解金属めっきを施すことによ
り、少なくとも前記金属ペースト属表面とスルーホール
の内壁とに無電解金属めっき層を同時に形成し、前記ア
ース用スルーホール内の無電解金属めっき層を前記金属
ペースト層表面のそれと一体的に接続形成する工程とを
有して成る電磁シールドプリント基板の製造方法。1. A step of forming through holes for mounting components and grounding on a wiring board having conductor layers formed on both sides of an insulating substrate in advance, and attaching a catalyst for electroless plating to at least the inner wall of the through hole. Forming a conductive circuit pattern while providing a land in the opening of the through-hole by selectively etching the conductive layer on the substrate surface through a predetermined mask, excluding the land at the opening of the through-hole. A step of forming a solder resist layer made of an insulator on the substrate including the conductive circuit pattern, and a step of forming a metal paste layer containing metal particles on the solder resist layer and on the opening lands of the through holes for grounding. After polishing the surface of the metal paste layer to expose the metal particles, by applying electroless metal plating, at least the Simultaneously forming an electroless metal plating layer on the surface of the genus paste and the inner wall of the through hole, and integrally forming the electroless metal plating layer in the through hole for grounding with that of the surface of the metal paste layer. A method for manufacturing an electromagnetically shielded printed circuit board comprising the same.
配線基板に、部品搭載用及びアース用のスルーホールを
形成する工程と、少なくとも前記スルーホール内壁に無
電解めっき用の触媒を付着する工程と、基板表面の導体
層を所定のマスクを介して選択エッチングすることによ
り前記スルーホールの開口部にランドを設けると共に導
体回路パターンを形成する工程と、前記スルーホールの
開口部ランドを除く前記導体回路パターンを含む基板上
に絶縁物から成る第１のソルダーレジスト層を形成する
工程と、前記第１のソルダーレジスト層上及びアース用
スルーホールの開口部ランド上に金属粒子を含む金属ペ
ースト層を形成する工程と、前記金属ペースト層表面を
研磨し金属粒子を露出させた後、無電解金属めっきを施
すことにより、少なくとも前記金属ペースト層表面とス
ルーホールの内壁とに無電解金属めっき層を同時に形成
し、前記アース用スルーホール内の無電解金属めっき層
を前記金属ペースト層表面のそれと一体的に接続形成す
る工程と、前記金属ペースト層表面に形成された無電解
金属めっき層上に第２のソルダーレジスト層を形成する
工程とを有して成る電磁シールドプリント基板の製造方
法。2. A step of forming through holes for component mounting and grounding on a wiring board having conductor layers formed on both surfaces of an insulating substrate in advance, and attaching a catalyst for electroless plating to at least the inner wall of the through hole. Forming a conductive circuit pattern while providing a land in the opening of the through-hole by selectively etching the conductive layer on the substrate surface through a predetermined mask, excluding the land at the opening of the through-hole. Forming a first solder resist layer made of an insulator on a substrate including the conductive circuit pattern; and a metal paste containing metal particles on the first solder resist layer and on an opening land of a through hole for grounding. Forming a layer, polishing the surface of the metal paste layer to expose metal particles, and then performing electroless metal plating to reduce the At least an electroless metal plating layer is simultaneously formed on the surface of the metal paste layer and the inner wall of the through hole, and the electroless metal plating layer in the through hole for grounding is integrally formed with that of the surface of the metal paste layer. A method for manufacturing an electromagnetic shield printed circuit board, comprising: a step of forming a second solder resist layer on an electroless metal plating layer formed on a surface of the metal paste layer.
厚さ形成して成る請求項１もしくは２記載の電磁シール
ドプリント基板の製造方法。3. The method according to claim 1, wherein said electroless metal plating layer is formed to a thickness of 0.2 to 50 μm.
液が、銅もしくはニッケルを含む無電解金属めっき液か
ら成る請求項１乃至３の何れか一つに記載の電磁シール
ドプリント基板の製造方法。4. The method according to claim 1, wherein the plating solution for forming the electroless metal plating layer comprises an electroless metal plating solution containing copper or nickel. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141261A JP2774183B2 (en) | 1990-06-01 | 1990-06-01 | Manufacturing method of electromagnetically shielded printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141261A JP2774183B2 (en) | 1990-06-01 | 1990-06-01 | Manufacturing method of electromagnetically shielded printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437086A JPH0437086A (en) | 1992-02-07 |
| JP2774183B2 true JP2774183B2 (en) | 1998-07-09 |
Family
ID=15287794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141261A Expired - Fee Related JP2774183B2 (en) | 1990-06-01 | 1990-06-01 | Manufacturing method of electromagnetically shielded printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2774183B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273488A (en) * | 1994-03-28 | 1995-10-20 | Nec Corp | Printed wiring board with electromagnetic shield and manufacturing method thereof |
| JP2003092468A (en) | 2001-09-18 | 2003-03-28 | Fujitsu Ltd | Multilayer wiring board |
| JP2004297763A (en) | 2003-03-07 | 2004-10-21 | Hitachi Ltd | Frequency selective shield structure and electronic device having the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6316498U (en) * | 1986-07-16 | 1988-02-03 | ||
| JPH01214100A (en) * | 1988-02-21 | 1989-08-28 | Asahi Chem Res Lab Ltd | Electromagnetic wave shield circuit and manufacture of the same |
| JPH0828575B2 (en) * | 1988-06-03 | 1996-03-21 | 株式会社ジャパンエナジー | Manufacturing method of printed wiring board |
-
1990
- 1990-06-01 JP JP2141261A patent/JP2774183B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437086A (en) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW456162B (en) | Rigid/flex printed circuit board and manufacturing method therefor | |
| JPS5819160B2 (en) | multilayer printed circuit board | |
| JPH04151899A (en) | Manufacture of electromagnetic wave shielded printed wiring boards | |
| JP2774183B2 (en) | Manufacturing method of electromagnetically shielded printed circuit board | |
| JPH1168313A (en) | Printed wiring board | |
| JP2653905B2 (en) | Printed circuit board manufacturing method and electronic component mounting method | |
| JP2741090B2 (en) | Printed board | |
| CN209861268U (en) | Multi-layer circuit board structure with through hole and blind hole simultaneously | |
| JPH04139783A (en) | Flexible circuit board for ic mounting and its manufacture | |
| JPH0378793B2 (en) | ||
| CN111629513A (en) | Multilayer circuit board structure with through holes and blind holes at the same time and its manufacturing method | |
| JPH1051094A (en) | Printed wiring board and manufacturing method thereof | |
| JP2769723B2 (en) | Film carrier | |
| JP2594075B2 (en) | Manufacturing method of square electronic components | |
| JPH07273488A (en) | Printed wiring board with electromagnetic shield and manufacturing method thereof | |
| JPH10135629A (en) | Printed wiring board | |
| JP2724351B2 (en) | Manufacturing method of radio wave shielding printed wiring board | |
| JPH04354355A (en) | Chip carrier | |
| JPH03255691A (en) | Printed wiring board | |
| JPS5877287A (en) | Method of producing printed circuit board | |
| JPH0823158A (en) | Electronic circuit board and manufacturing method thereof | |
| JPH0644170U (en) | Printed wiring board | |
| JPS59112692A (en) | Method of producing through hole circuit board | |
| JPH03194992A (en) | Manufacture of printed board | |
| JPH10190218A (en) | Manufacture of printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |