[go: up one dir, main page]

JP2768646B2 - 動きベクトル探索方法および探索装置 - Google Patents

動きベクトル探索方法および探索装置

Info

Publication number
JP2768646B2
JP2768646B2 JP8000095A JP8000095A JP2768646B2 JP 2768646 B2 JP2768646 B2 JP 2768646B2 JP 8000095 A JP8000095 A JP 8000095A JP 8000095 A JP8000095 A JP 8000095A JP 2768646 B2 JP2768646 B2 JP 2768646B2
Authority
JP
Japan
Prior art keywords
column
processor element
pixel data
data
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8000095A
Other languages
English (en)
Other versions
JPH08280023A (ja
Inventor
孝之 小林
デイビット ワテル
豊 岡田
Original Assignee
株式会社グラフィックス・コミュニケーション・ラボラトリーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社グラフィックス・コミュニケーション・ラボラトリーズ filed Critical 株式会社グラフィックス・コミュニケーション・ラボラトリーズ
Priority to JP8000095A priority Critical patent/JP2768646B2/ja
Priority to US08/622,786 priority patent/US5715016A/en
Priority to EP96302161A priority patent/EP0739144A2/en
Publication of JPH08280023A publication Critical patent/JPH08280023A/ja
Priority to US08/880,646 priority patent/US5859673A/en
Priority to US08/880,861 priority patent/US5844631A/en
Application granted granted Critical
Publication of JP2768646B2 publication Critical patent/JP2768646B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/223—Analysis of motion using block-matching
    • G06T7/231—Analysis of motion using block-matching using full search
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル動画像デー
タの圧縮に用いられる動きベクトルの探索方法および装
置に関する。
【０００２】
【従来の技術】近年、マルチメディアという言葉が一躍
注目を浴びるようになってきている。マルチメディアと
は、従来異なるデータ形式で扱われていた文字、図形、
音声および画像等の異なる各種メディアを統合してコン
ピュータで処理できるようにすることを意味する。コン
ピュータで音声や画像のデータを扱うにはデータをディ
ジタル化する必要があるが、これらのデータをディジタ
ル化、特に動画像データをディジタル化すると、データ
量が膨大になるため、ディジタル動画像データを記憶媒
体に蓄積したり回線を通して伝送したりするときにはデ
ータを大幅に圧縮して処理する必要がある。
【０００３】動画像データの圧縮方法の一つとして、動
画像の一部を構成する２つの画面間の相関関係（時間的
な相関関係）に従って画像データを圧縮する方法が知ら
れており、この圧縮方法には、以下に説明する単純フレ
ーム間予測符号化、動き補償フレーム間予測符号化、双
方向内挿予測符号化およびデュアルプライム予測符号化
等の各種符号化方法が用いられる。また、以下に記述さ
れる画像とは、一つのフレームまたは一つのフィールド
を意味する。フレームは一対のフィールドにより構成さ
れ、一方がフレーム上の奇数走査ラインからなるフィー
ルド、他方がフレーム上の偶数走査ラインからなるフィ
ールドである。
【０００４】図５７は、単純フレーム間予測符号化方式
を説明する図である。単純フレーム間予測においては、
現符号化画像１２の各画素データと前符号化画像１１の
位置的に対応する各画素データとの差分を算出し、この
差分を適当な閾値と比較して、現符号化画像１２の各画
素データを、閾値より大きな差分に対応する有意画素デ
ータと閾値以下の差分に対応する非有意画素データとに
分ける。有意画素データは、前符号化画像１１から現符
号化画像１２を予測する際には、省略することのできな
い有用な画素データである。一方、非有意画素データ
は、前符号化画像１１から現符号化画像１２を予測する
際には、必要のない画素データである。なお、前符号化
画像１１は、現符号化画像１２よりも過去の画像であっ
てもよく、未来の画像であってもよいが、現符号化画像
１２よりも時間的に先に符号化される画像である。
【０００５】例えば、図５７に示すように、前符号化画
像１１における人物像１０が現符号化画像１２において
は右方向に移動してる場合、上述の有意画素の領域は２
つあり、符号１３および１４で示される。現符号化画像
１２の画素データのうちの有意画素領域１３および１４
に位置的に対応する画素データは、有意画素領域１３お
よび１４に位置的に対応する前符号化画像１１の画素デ
ータに、両画素データの差分データを加算することによ
って表すことができ、残りの非有意画素領域は、該領域
と位置的に対応する前符号化画像１１の画素データその
ものによって表すことができる。
【０００６】単純フレーム間予測符号化方式では、有意
画素の数が少ない程、予測の際に必要な差分データのデ
ータ量を少なくすることができ、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって、
有意画素の数を少なくして圧縮効率をさらに向上するこ
ともできるが、閾値を高くしすぎると、画像の動きがぎ
くしゃくして不自然になったり、動いている部分の一部
がそのまま前の場所に張り付いて見えるようになったり
して、画像品質が著しく劣化するといった不具合が発生
することになる。
【０００７】上述のような単純フレーム間予測の特性を
考慮すると、単純フレーム間予測では、現符号化画像を
前符号化画像の同一位置の画素データに基づいて予測す
るので、前符号化画像と現符号化画像の間の画像上の変
化が小さいときには高い圧縮効率を実現することができ
るが、図５７に示されるように、画像の一部が画像上で
大幅に移動するような場合には、単純フレーム間予測符
号化方式よりも後述の動き補償フレーム間予測符号化方
式を用いた方が圧縮効率は高くなる。
【０００８】動き補償フレーム間予測符号化方式では、
図５８に示されるように人物像１０が移動した場合、図
５８に示される動きベクトルＭＶを算出する。動きベク
トルＭＶは人物像１０の移動方向および移動距離を表し
ており、この動きベクトルＭＶと前符号化画像１１の人
物像１０を形成する画素データとによって、現符号化画
像１２上の人物像１０を予測する。この場合、有意画素
の領域は領域１３のみになる。したがって、動き補償フ
レーム間予測符号化方式の方が、有意画素の数を大幅に
少なくすることができ、圧縮効率を大幅に向上すること
ができる。
【０００９】上述の動き補償フレーム間予測方式を、以
下に詳細に説明する。ＩＴＵ−Ｔ（International tele
communication Union-Telecommunication Standardizat
ion Sector） Ｈ．２６１による動き補償フレーム間予
測方式では、図５９に示される現符号化画像２０を複数
のブロックに分割し、その一つのブロック（以下、現符
号化ブロックと呼ぶ）２１に類似したブロック（以下、
候補ブロックと呼ぶ）を含むサーチウインドウ３１を、
前符号化画像３０上で特定し、サーチウインド３１内に
含まれる各候補ブロックと現符号化ブロック２１とのデ
ィストーションを算出する。ディストーションとは、２
つのブロック間の位置的に対応する画素データの差分
を、例えば絶対値演算や二乗演算によって正数データに
変換してブロック単位に総和したものを意味する。
【００１０】次いで、算出されたディストーションの中
で最小ディストーションに対応する候補ブロック３２を
サーチウインドウ３１内で特定し、候補ブロック３２が
ブロック２１に移動する距離および方向、すなわち、上
述の動きベクトルＭＶを算出する。このようにして算出
された動きベクトルＭＶと、前符号化画像３０内の候補
ブロック３２と現符号化ブロック２１との差分データと
が符号化されることになる。
【００１１】上述の現符号化ブロック、サーチウインド
ウ、候補ブロックの関係は、図６０に示される。図６０
（ｂ）に示すように、現符号化ブロック２１がＮ×Ｍ画
素からなり、図６０（ａ）に示すように、サーチウイン
ドウ３１がＨ×Ｌ画素からなるとすると、現符号化ブロ
ック２１に類似した候補ブロック３２は、サーチウイン
ドウ３１内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在す
る。また、現符号化ブロック２１の左上角の画素データ
をａ（０，０）で表わすとすると、この画素データａ
（０，０）に位置的に対応する各候補ブロック３２の画
素のとりうる範囲は、図６０（ａ）の斜線領域で示され
る。
【００１２】現符号化ブロック２１内の画素データと候
補ブロック３２内の位置的に対応する画素データとの関
係は、図６１（ａ）、（ｂ）に示される。同図（ｂ）に
示される現符号化ブロック２１内の画素データａ（ｍ，
ｎ）に位置的に対応する候補ブロック内の画素データ
は、同図（ａ）に示されるサーチウインドウ３１内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）になる。ここに、ｈおよ
びｌはサーチウインドウ３１内の候補ブロック３２を特
定する値であり、サーチウインドウ３１内の画素データ
ｂ（ｌ，ｈ）は候補ブロック３２の左上角の画素データ
であり、現符号化ブロック２１の左上角の画素データａ
（０，０）に位置的に対応するものである。
【００１３】図６０および図６１に示された現符号化ブ
ロック２１、サーチウインドウ３１および候補ブロック
３２において、現符号化ブロック２１と候補ブロック３
２とのディストーションをＤ（ｌ，ｈ）とすると、Ｄ
（ｌ，ｈ）は以下の式により示される。
【００１４】
【数１】
【００１５】ただし、‖‖はディストーションを演算す
るためのノルムを表しており、ｄ（ｍ，ｎ）はｄ（ｍ，
ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ）であり、位
置的に対応する画素データの差分、すなわち局所ディス
トーションを表している。上述のノルム演算としては、
絶対値演算、二乗演算等がよく用いられているが、絶対
値演算が最も頻繁に用いられている。なお、上述の動き
補償フレーム間予測方式において、現符号化画像と前符
号化画像をブロック単位で比較する方法は、ブロック・
マッチング法と呼ばれており、また、サーチウインドウ
内に含まれる全ての候補ブロックと現符号化ブロックと
を比較する場合には、フル・サーチ・ブロック・マッチ
ング法（全点探索法）と呼ばれている。
【００１６】この全点探索法を用い動きベクトルを求め
る方法として、例えば、特許出願公開平２−２１３２９
１号公報に記載されたものが知られている。この方法に
おいては、演算時間を短縮するため、探索ブロックの数
だけプロセッサエレメントを配置して、サーチウインド
ウのデータ全体を上方向スキャンや下方向スキャンおよ
び左方向スキャンを切り換えながらディストーションを
求めていた。
【００１７】詳しくは、図６２および図６３に示すよう
に、各プロセッサエレメントにサーチウインドウの画素
データが入力されたサイクル１のとき、各プロセッサエ
レメントでは、｜ｂ（ｌ、ｈ）−ａ（０，０）｜が計算
（ここで、ｌ＝０，１，２、ｈ＝０，１，２）され、次
のサイクル２では、｜ｂ（ｌ、ｈ＋１）−ａ（１，０）
｜を計算するため、サーチウインドウの画素データ全体
を上に移動していた。さらに、サイクル３においては、
各プロセッサエレメントが、｜ｂ（ｌ＋１、ｈ＋１）−
ａ（１，１）｜を計算するため、サーチウインドウの画
素データを左に移動し、サイクル４では、｜ｂ（ｌ＋
１、ｈ）−ａ（０，１）｜を計算するため、サーチウイ
ンドウの画素データを下に移動していた。
【００１８】
【発明が解決しようとする課題】しかしながら、上述の
動きベクトル探索方法にあっては、サーチウインドウの
画素データを上方向に転送するサイクルと下方向に転送
するサイクルの両方が存在していたため、各プロセッサ
エレメントには上方向用のバスと下方向用のバスの両方
を接続する必要があり、各ディストーションを算出する
ための回路が複雑になるといった問題点があった。
【００１９】そこで、本発明は、各プロセッサエレメン
トの列位置に応じて、サーチウインドウの画素データの
上下の転送方向を上方向か下方向かのどちらか一方に固
定することによって、サーチウインドウの画素データを
プロセッサエレメント中を効率良く転送するという目標
を達成しつつ、各ディストーションを算出するための回
路を簡素化することを目的とする。
【００２０】
【課題を解決するための手段】請求項１記載の発明は、
Ｈ、Ｌ、ＮおよびＭを整数とし、現符号化画像よりも先
に符号化された前符号化画像に含まれるＨ行Ｌ列の画素
からなるサーチウインドウをそれぞれ部分的に構成する
Ｎ行Ｍ列の画素からなる複数の前符号化候補ブロックの
中から、前記現符号化画像を部分的に構成するＮ行Ｍ列
の画素からなる現符号化ブロックに類似した前符号化候
補ブロックを選択することによって、前記現符号化ブロ
ックの現符号化画像上の位置と選択された前符号化候補
ブロックの前符号化画像上の位置とにより特定される動
きベクトルを探索する動きベクトル探索方法において、
前記サーチウインドウに含まれる各前符号化候補ブロッ
クと現符号化ブロックとの間の各ディストーションをそ
れぞれ算出する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個のプ
ロセッサエレメントと、データを入力して一時的に保持
した後に出力する（Ｌ−Ｍ＋１）個のサイドレジスタユ
ニットと、データを入力して一時的に保持した後に出力
する入力レジスタユニットと、を準備する第１ステップ
を有し、前記プロセッサエレメントが、（Ｈ−Ｎ＋１）
行（Ｌ−Ｍ＋１）列のマトリックス状に想像上配置され
るものとするとき、各サイドレジスタユニットが、各列
の１行目および（Ｈ−Ｎ＋１）行目のプロセッサエレメ
ントに電気的に接続され、ｎを（Ｈ−Ｎ＋１）以下の自
然数およびｍを（Ｌ−Ｍ＋１）以下の自然数とし、ｍ列
目の１行目および（Ｈ−Ｎ＋１）行目のプロセッサエレ
メントに接続されたサイドレジスタユニットをｍ列目の
サイドレジスタユニットと呼ぶとするとき、２列目以降
のｍ列目のサイドレジスタユニットが、ｍ−１列目のサ
イドレジスタユニットに電気的に接続され、（Ｌ−Ｍ＋
１）列目のサイドレジスタユニットが、前記入力レジス
タユニットに電気的に接続されるとともに、（Ｌ−Ｍ＋
１）列目の各プロセッサエレメントが入力レジスタユニ
ットに電気的に接続され、さらに、サーチウインドウに
含まれる各前符号化候補ブロックの画素データを前記入
力レジスタユニットに入力させる第２ステップと、（Ｌ
−Ｍ＋１）列目のサイドレジスタユニットと（Ｌ−Ｍ＋
１）列目の各プロセッサエレメントとに、入力レジスタ
ユニットから互いに異なる１画素分の画素データを転送
する第３ステップと、該第３ステップに同期して、２列
目以降のｍ列目の各プロセッサエレメントからｍ−１列
目の各プロセッサエレメントに、並びに、２列目以降の
ｍ列目のサイドレジスタユニットからｍ−１列目のサイ
ドレジスタユニットに、１画素分の画素データを転送す
る第４ステップと、該第４ステップの後、奇数列のサイ
ドレジスタユニットから奇数列の１行目のプロセッサエ
レメントに、奇数列の１行目から（Ｈ−Ｎ）行目までの
ｎ行目のプロセッサエレメントからｎ＋１行目のプロセ
ッサエレメントに、並びに、奇数列の（Ｈ−Ｎ＋１）行
目のプロセッサエレメントから奇数列のサイドレジスタ
ユニットに、１画素分の画素データを転送する第５ステ
ップと、該第５ステップに同期して、偶数列のサイドレ
ジスタユニットから偶数列の（Ｈ−Ｎ＋１）行目のプロ
セッサエレメントに、偶数列の（Ｈ−Ｎ＋１）行目から
２行目までのｎ行目のプロセッサエレメントからｎ−１
行目のプロセッサエレメントに、並びに、偶数列の１行
目のプロセッサエレメントから偶数列のサイドレジスタ
ユニットに、１画素分の画素データを転送する第６ステ
ップと、第３ステップから第６ステップまでを繰り返す
第７ステップと、１列目のプロセッサエレメントに前記
サーチウインドウの画素データが初めて転送されるタイ
ミングに同期して、奇数列の各プロセッサエレメントに
前記現符号化ブロックの１画素分の画素データを入力
し、以後、第４ステップおよび第５ステップの画素デー
タの転送タイミングに同期して奇数列の各プロセッサエ
レメントに、前記現符号化ブロックの全ての画素データ
が入力されるまで１画素分づつ画素データを入力する第
８ステップと、１列目のプロセッサエレメントに前記サ
ーチウインドウの画素データが初めて転送されるタイミ
ングに同期して、偶数列の各プロセッサエレメントに、
前記第８ステップで奇数列の各プロセッサエレメントに
最初に入力された画素データとは異なる前記現符号化ブ
ロックの１画素分の画素データを入力し、以後、第４ス
テップおよび第６ステップの画素データの転送タイミン
グに同期して偶数列の各プロセッサエレメントに、前記
現符号化ブロックの全ての画素データが入力されるまで
１画素分づつ画素データを入力する第９ステップと、前
記各プロセッサエレメントに第８ステップおよび第９ス
テップで入力された現符号化ブロックの画素データと第
８ステップおよび第９ステップのデータ入力タイミング
に同期して入力された前符号化ブロックの画素データと
に基づいて、各現符号化ブロックと前符号化ブロックと
の差を表わすディストーションを算出する第１０ステッ
プと、を備えたことを特徴とする。
【００２１】請求項２記載の発明は、請求項１記載の動
きベクトル探索方法において、全てのプロセッサエレメ
ントで算出されたディストーションのうちの最小のディ
ストーションを検出する最小ディストーション検出ユニ
ットを準備する準備ステップを有することを特徴とし、
さらに、各プロセッサエレメントがディストーションの
算出を終了した後、全てのプロセッサエレメントで算出
されたディストーションを最小ディストーション検出ユ
ニットに転送する第１１ステップを有することを特徴と
する。
【００２２】請求項３記載の発明は、請求項１記載の動
きベクトル探索方法において、前記第１ステップが、１
列目の各プロセッサエレメントに電気的に接続され、全
てのプロセッサエレメントで算出されたディストーショ
ンのうちの最小のディストーションを検出する最小ディ
ストーション検出ユニットを準備する準備ステップを有
することを特徴とし、さらに、各プロセッサエレメント
がディストーションの算出を終了した後、１列目の各プ
ロセッサエレメントから最小ディストーション検出ユニ
ットにディストーションを転送するとともに、２列目以
降のｍ列目の各プロセッサエレメントからｍ−１列目の
各プロセッサエレメントにディストーションを転送する
第１１ステップと、全てのプロセッサエレメントで算出
されたディストーションが最小ディストーション検出ユ
ニットに転送されるまで、前記第１１ステップを繰り返
す第１２ステップと、を有することを特徴とする。
【００２３】請求項４記載の発明は、請求項１記載の動
きベクトル探索方法において、前記第１ステップが、１
行目の各プロセッサエレメントに電気的に接続され、全
てのプロセッサエレメントで算出されたディストーショ
ンのうちの最小のディストーションを検出する最小ディ
ストーション検出ユニットを準備する準備ステップを有
することを特徴とし、さらに、各プロセッサエレメント
がディストーションの算出を終了した後、１行目の各プ
ロセッサエレメントから最小ディストーション検出ユニ
ットにディストーションを転送するとともに、２行目以
降のｎ行目の各プロセッサエレメントからｎ−１行目の
各プロセッサエレメントにディストーションを転送する
第１１ステップと、全てのプロセッサエレメントで算出
されたディストーションが最小ディストーション検出ユ
ニットに転送されるまで、前記第１１ステップを繰り返
す第１２ステップと、を有することを特徴とする。
【００２４】請求項５記載の発明は、請求項２記載の動
きベクトル探索方法において、前記サーチウインドウ
を、該サーチウインドウからＭ画素分だけ列方向にずれ
たもう一つのサーチウインドウに置き換えるとともに、
前記現符号化ブロックを、該現符号化ブロックに対して
列方向に隣接するもう一つの現符号化ブロックに置き換
えて、前記第８ステップおよび第９ステップを繰り返す
第１２ステップを有し、前記第２ステップが、サーチウ
インドウ内の画素データを列毎に昇順に入力レジスタユ
ニットに入力させる入力ステップを有し、各列の画素デ
ータが１行目の画素から順に入力レジスタユニットに入
力され、さらに、前記第２ステップが、該入力ステップ
を前記サーチウインドウの範囲を越えて前記もう一つの
サーチウインドウの範囲まで繰り返す繰り返しステップ
を有し、前記第１２ステップが開始される前に、第１１
ステップが終了するようにしたことを特徴とする。
【００２５】請求項６記載の発明は、Ｈ、Ｌ、Ｎおよび
Ｍを整数とし、現符号化画像よりも先に符号化された前
符号化画像に含まれるＨ行Ｌ列の画素からなるサーチウ
インドウをそれぞれ部分的に構成するＮ行Ｍ列の画素か
らなる複数の前符号化候補ブロックの中から、前記現符
号化画像を部分的に構成するＮ行Ｍ列の画素からなる現
符号化ブロックに類似した前符号化候補ブロックを選択
することによって、前記現符号化ブロックの現符号化画
像上の位置と選択された前符号化候補ブロックの前符号
化画像上の位置とにより特定される動きベクトルを探索
する動きベクトル探索方法において、前記サーチウイン
ドウに含まれる各前符号化候補ブロックと現符号化ブロ
ックとの間の各ディストーションを算出する複数のプロ
セッサエレメントと、データを入力して一時的に保持し
た後に出力する複数の中間レジスタと、データを入力し
て一時的に保持した後に出力する（Ｌ−Ｍ＋１）個のサ
イドレジスタユニットと、データを入力して一時的に保
持した後に出力する入力レジスタユニットと、を準備す
る第１ステップを有し、前記中間レジスタおよび前記プ
ロセッサエレメントの総数が（Ｈ−Ｎ＋１）×（Ｌ−Ｍ
＋１）個からなり、前記中間レジスタとともに前記プロ
セッサエレメントが、（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）
列のマトリックス状に想像上配置されるものとすると
き、各サイドレジスタユニットが、各列の１行目および
（Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは中間
レジスタに電気的に接続され、ｎを（Ｈ−Ｎ＋１）以下
の自然数およびｍを（Ｌ−Ｍ＋１）以下の自然数とし、
ｍ列目の１行目および（Ｈ−Ｎ＋１）行目のプロセッサ
エレメントまたは中間レジスタに接続されたサイドレジ
スタユニットをｍ列目のサイドレジスタユニットと呼ぶ
とするとき、２列目以降のｍ列目のサイドレジスタユニ
ットが、ｍ−１列目のサイドレジスタユニットに電気的
に接続され、（Ｌ−Ｍ＋１）列目のサイドレジスタユニ
ットが、前記入力レジスタユニットに電気的に接続され
るとともに、（Ｌ−Ｍ＋１）列目の各プロセッサエレメ
ントおよび中間レジスタが入力レジスタユニットに電気
的に接続され、さらに、サーチウインドウに含まれる各
前符号化候補ブロックの画素データを前記入力レジスタ
ユニットに入力させる第２ステップと、（Ｌ−Ｍ＋１）
列目のサイドレジスタユニットと、（Ｌ−Ｍ＋１）列目
の各プロセッサエレメントおよび中間レジスタとに、入
力レジスタユニットから互いに異なる１画素分の画素デ
ータを転送する第３ステップと、該第３ステップに同期
して、２列目以降のｍ列目の各プロセッサエレメントか
らｍ−１列目の各プロセッサエレメントおよび各中間レ
ジスタに、２列目以降のｍ列目の各中間レジスタからｍ
−１列目の各プロセッサエレメントおよび各中間レジス
タに、並びに、２列目以降のｍ列目のサイドレジスタユ
ニットからｍ−１列目のサイドレジスタユニットに、１
画素分の画素データを転送する第４ステップと、該第４
ステップの後、少なくとも一つのプロセッサエレメント
を含む列のみをカウントするものとして、奇数列のサイ
ドレジスタユニットから奇数列の１行目のプロセッサエ
レメントまたは中間レジスタに、奇数列の１行目から
（Ｈ−Ｎ）行目までのｎ行目のプロセッサエレメントま
たは中間レジスタからｎ＋１行目のプロセッサエレメン
トまたは中間レジスタに、並びに、奇数列の（Ｈ−Ｎ＋
１）行目のプロセッサエレメントまたは中間レジスタか
ら奇数列のサイドレジスタユニットに、１画素分の画素
データを転送する第５ステップと、該第５ステップに同
期して、偶数列のサイドレジスタユニットから偶数列の
（Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは中間
レジスタに、偶数列の（Ｈ−Ｎ＋１）行目から２行目ま
でのｎ行目のプロセッサエレメントまたは中間レジスタ
からｎ−１行目のプロセッサエレメントまたは中間レジ
スタに、並びに、偶数列の１行目のプロセッサエレメン
トまたは中間レジスタから偶数列のサイドレジスタユニ
ットに、１画素分の画素データを転送する第６ステップ
と、第３ステップから第６ステップまでを繰り返す第７
ステップと、１列目のプロセッサエレメントに前記サー
チウインドウの画素データが初めて転送されるタイミン
グに同期して、奇数列の各プロセッサエレメントに前記
現符号化ブロックの１画素分の画素データを入力し、以
後、第４ステップおよび第５ステップの画素データの転
送タイミングに同期して奇数列の各プロセッサエレメン
トに、前記現符号化ブロックの全ての画素データが入力
されるまで１画素分づつ画素データを入力する第８ステ
ップと、１列目のプロセッサエレメントに前記サーチウ
インドウの画素データが初めて転送されるタイミングに
同期して、偶数列の各プロセッサエレメントに、前記第
８ステップで奇数列の各プロセッサエレメントに最初に
入力された画素データとは異なる前記現符号化ブロック
の１画素分の画素データを入力し、以後、第４ステップ
および第６ステップの画素データの転送タイミングに同
期して偶数列の各プロセッサエレメントに、前記現符号
化ブロックの全ての画素データが入力されるまで１画素
分づつ画素データを入力する第９ステップと、前記各プ
ロセッサエレメントに第８ステップおよび第９ステップ
で入力された現符号化ブロックの画素データと第８ステ
ップおよび第９ステップのデータ入力タイミングに同期
して入力された前符号化ブロックの画素データとに基づ
いて、各現符号化ブロックと前符号化ブロックとの差を
表わすディストーションを算出する第１０ステップと、
を備えたことを特徴とする。
【００２６】請求項７記載の発明は、請求項６記載の動
きベクトル探索方法において、全てのプロセッサエレメ
ントで算出されたディストーションのうちの最小のディ
ストーションを検出する最小ディストーション検出ユニ
ットを準備する準備ステップを有することを特徴とし、
さらに、各プロセッサエレメントがディストーションの
算出を終了した後、全てのプロセッサエレメントで算出
されたディストーションを最小ディストーション検出ユ
ニットに転送する第１１ステップを有することを特徴と
する。
【００２７】請求項８記載の発明は、請求項６記載の動
きベクトル探索方法において、前記第１ステップが、１
列目の各プロセッサエレメントに電気的に接続され、全
てのプロセッサエレメントで算出されたディストーショ
ンのうちの最小のディストーションを検出する最小ディ
ストーション検出ユニットを準備する準備ステップを有
することを特徴とし、さらに、各プロセッサエレメント
がディストーションの算出を終了した後、１列目の各プ
ロセッサエレメントから最小ディストーション検出ユニ
ットにディストーションを転送するとともに、２列目以
降の各プロセッサエレメントから列数の少ない隣の列の
各プロセッサエレメントにディストーションを転送する
第１１０ステップと、全てのプロセッサエレメントで算
出されたディストーションが最小ディストーション検出
ユニットに転送されるまで、前記第１１ステップを繰り
返す第１２ステップと、を有することを特徴とする。
【００２８】請求項９記載の発明は、請求項６記載の動
きベクトル探索方法において、前記第１ステップが、１
行目の各プロセッサエレメントに電気的に接続され、全
てのプロセッサエレメントで算出されたディストーショ
ンのうちの最小のディストーションを検出する最小ディ
ストーション検出ユニットを準備する準備ステップを有
することを特徴とし、さらに、各プロセッサエレメント
がディストーションの算出を終了した後、１行目の各プ
ロセッサエレメントから最小ディストーション検出ユニ
ットにディストーションを転送するとともに、２行目以
降の各プロセッサエレメントから行数の少ない隣の行の
各プロセッサエレメントにディストーションを転送する
第１１ステップと、全てのプロセッサエレメントで算出
されたディストーションが最小ディストーション検出ユ
ニットに転送されるまで、前記第１１ステップを繰り返
す第１２ステップと、を有することを特徴とする。
【００２９】請求項１０記載の発明は、請求項７記載の
動きベクトル探索方法において、前記サーチウインドウ
を、該サーチウインドウからＭ画素分だけ列方向にずれ
たもう一つのサーチウインドウに置き換えるとともに、
前記現符号化ブロックを、該現符号化ブロックに対して
列方向に隣接するもう一つの現符号化ブロックに置き換
えて、前記第８ステップおよび第９ステップを繰り返す
第１２ステップを有し、前記第２ステップが、サーチウ
インドウ内の画素データを列毎に昇順に入力レジスタユ
ニットに入力させる入力ステップを有し、各列の画素デ
ータが１行目の画素から順に入力レジスタユニットに入
力され、さらに、前記第２ステップが、該入力ステップ
を前記サーチウインドウの範囲を越えて前記もう一つの
サーチウインドウの範囲まで繰り返す繰り返しステップ
を有し、前記第１２ステップが開始される前に、第１１
ステップが終了するようにしたことを特徴とする。
【００３０】請求項１１記載の発明は、Ｈ、Ｌ、Ｎおよ
びＭを整数とし、現符号化画像よりも先に符号化された
前符号化画像に含まれるＨ行Ｌ列の画素からなるサーチ
ウインドウをそれぞれ部分的に構成するＮ行Ｍ列の画素
からなる複数の前符号化候補ブロックの中から、前記現
符号化画像を部分的に構成するＮ行Ｍ列の画素からなる
現符号化ブロックに類似した前符号化候補ブロックを選
択することによって、前記現符号化ブロックの現符号化
画像上の位置と選択された前符号化候補ブロックの前符
号化画像上の位置とにより特定される動きベクトルを探
索する動きベクトル探索装置において、前記サーチウイ
ンドウに含まれる各前符号化候補ブロックと現符号化ブ
ロックとの間の各ディストーションをそれぞれ算出する
（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個のプロセッサエレメ
ントと、データを入力して一時的に保持した後に出力す
る（Ｌ−Ｍ＋１）個のサイドレジスタユニットと、デー
タを入力して一時的に保持した後に出力する入力レジス
タユニットと、を有し、前記プロセッサエレメントが、
（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列のマトリックス状に
想像上配置されるものとするとき、各サイドレジスタユ
ニットが、各列の１行目および（Ｈ−Ｎ＋１）行目のプ
ロセッサエレメントに電気的に接続され、ｎを（Ｈ−Ｎ
＋１）以下の自然数およびｍを（Ｌ−Ｍ＋１）以下の自
然数とし、ｍ列目の１行目および（Ｈ−Ｎ＋１）行目の
プロセッサエレメントに接続されたサイドレジスタユニ
ットをｍ列目のサイドレジスタユニットと呼ぶとすると
き、２列目以降のｍ列目のサイドレジスタユニットが、
ｍ−１列目のサイドレジスタユニットに電気的に接続さ
れ、（Ｌ−Ｍ＋１）列目のサイドレジスタユニットが、
前記入力レジスタユニットに電気的に接続されるととも
に、（Ｌ−Ｍ＋１）列目の各プロセッサエレメントが入
力レジスタユニットに電気的に接続され、さらに、サー
チウインドウに含まれる各前符号化候補ブロックの画素
データを前記入力レジスタユニットに供給する候補ブロ
ックデータ供給ユニットと、現符号化ブロックの画素デ
ータを各プロセッサエレメントに供給する現符号化ブロ
ックデータ供給ユニットと、（Ｌ−Ｍ＋１）列目のサイ
ドレジスタユニットと（Ｌ−Ｍ＋１）列目の各プロセッ
サエレメントとに、入力レジスタユニットから互いに異
なる１画素分の画素データを転送させる第１転送制御手
段と、該第１転送制御手段による画素データの転送動作
に同期して、２列目以降のｍ列目の各プロセッサエレメ
ントからｍ−１列目の各プロセッサエレメントに、並び
に、２列目以降のｍ列目のサイドレジスタユニットから
ｍ−１列目のサイドレジスタユニットに、１画素分の画
素データを転送させる第２転送制御手段と、該第２転送
制御手段による画素データの転送動作の後、奇数列のサ
イドレジスタユニットから奇数列の１行目のプロセッサ
エレメントに、奇数列の１行目から（Ｈ−Ｎ）行目まで
のｎ行目のプロセッサエレメントからｎ＋１行目のプロ
セッサエレメントに、並びに、奇数列の（Ｈ−Ｎ＋１）
行目のプロセッサエレメントから奇数列のサイドレジス
タユニットに、１画素分の画素データを転送させる第３
転送制御手段と、該第３転送制御手段による画素データ
の転送動作に同期して、偶数列のサイドレジスタユニッ
トから偶数列の（Ｈ−Ｎ＋１）行目のプロセッサエレメ
ントに、偶数列の（Ｈ−Ｎ＋１）行目から２行目までの
ｎ行目のプロセッサエレメントからｎ−１行目のプロセ
ッサエレメントに、並びに、偶数列の１行目のプロセッ
サエレメントから偶数列のサイドレジスタユニットに、
１画素分の画素データを転送させる第４転送制御手段
と、第１転送制御手段による画素データの転送動作から
第４転送制御手段による画素データの転送動作までを繰
り返させる第５転送制御手段と、１列目のプロセッサエ
レメントに前記サーチウインドウの画素データが初めて
転送されるタイミングに同期して、奇数列の各プロセッ
サエレメントに前記現符号化ブロックの１画素分の画素
データを入力し、以後、第２転送制御手段および第３転
送制御手段による画素データの転送タイミングに同期し
て奇数列の各プロセッサエレメントに、前記現符号化ブ
ロックの全ての画素データが入力されるまで、現符号化
ブロックデータ供給ユニットから１画素分づつ画素デー
タを転送させる第６転送制御手段と、１列目のプロセッ
サエレメントに前記サーチウインドウの画素データが初
めて転送されるタイミングに同期して、偶数列の各プロ
セッサエレメントに、前記第６転送制御手段により奇数
列の各プロセッサエレメントに最初に入力された画素デ
ータとは異なる前記現符号化ブロックの１画素分の画素
データを入力し、以後、第２転送制御手段および第４転
送制御手段による画素データの転送タイミングに同期し
て偶数列の各プロセッサエレメントに、前記現符号化ブ
ロックの全ての画素データが入力されるまで、現符号化
ブロックデータ供給ユニットから１画素分づつ画素デー
タを転送させる第７転送制御手段と、を備え、前記各プ
ロセッサエレメントに第６転送制御手段および第７転送
制御手段で入力された現符号化ブロックの画素データと
第６転送制御手段および第７転送制御手段による画素デ
ータの転送タイミングに同期して入力された前符号化ブ
ロックの画素データとに基づいて、各現符号化ブロック
と前符号化ブロックとの差を表わすディストーションを
各プロセッサエレメントに算出させるディストーション
算出制御手段と、を有することを特徴とする。
【００３１】請求項１２記載の発明は、請求項１１記載
の動きベクトル探索装置において、前記各サイドレジス
タユニットが、各列の１行目のプロセッサエレメントに
電気的に接続された第１サイドレジスタユニットと、各
列の（Ｈ−Ｎ＋１）行目のプロセッサエレメントに電気
的に接続された第２サイドレジスタユニットからなり、
第１サイドレジスタユニットが、画素データを入力して
一時的に保持した後出力する直列に互いに電気的に接続
された（Ｎ−１）個のレジスタからなり、第２サイドレ
ジスタユニットが、画素データを入力して一時的に保持
した後出力する直列に互いに電気的に接続された（Ｎ−
１）個のレジスタからなることを特徴とする。
【００３２】請求項１３記載の発明は、請求項１１記載
の動きベクトル探索装置において、前記各サイドレジス
タユニットが、画素データを入力して一時的に保持した
後出力する直列に互いに電気的に接続された（Ｎ−１）
個のレジスタからなることを特徴とする。請求項１４記
載の発明は、請求項１１記載の動きベクトル探索装置に
おいて、前記入力レジスタユニットが、第１レジスタユ
ニットと第２レジスタユニットからなり、前記第１レジ
スタユニットが、直列に互いに電気的に接続された（Ｈ
−Ｎ＋１）個のフリップフロップを有し、前記フリップ
フロップのうちの一端のフリップフロップの入力端子が
候補ブロックデータ供給ユニットに電気的に接続され、
他端のフリップフロップの出力端子が第２レジスタユニ
ットに電気的に接続され、上記各フリップフロップの出
力端子が、（Ｌ−Ｍ＋１）列目のプロセッサエレメント
に電気的に接続され、前記第２レジスタユニットの出力
端子が、（Ｌ−Ｍ＋１）列目のサイドレジスタユニット
に電気的に接続され、候補ブロックデータ供給ユニット
が、前記第１転送制御手段および第３転送制御手段の画
素データの転送周期のＮ／Ｈの周期でサーチウインドウ
内の同列の画素データを行数の昇順に第１レジスタユニ
ットの上記一端のフリップフロップの入力端子に入力す
る動作を、列数の昇順に繰り返し、各フリップフロップ
が、入力端子に入力されているデータを出力端子に、前
記第１転送制御手段および第３転送制御手段の画素デー
タの転送周期のＮ／Ｈの周期でラッチし、第２レジスタ
ユニットが、入力端子に入力されているデータを出力端
子に、前記第１転送制御手段の画素データの転送周期で
（Ｌ−Ｍ＋１）列目のサイドレジスタユニットに出力す
ることを特徴とする。
【００３３】請求項１５記載の発明は、請求項１４記載
の動きベクトル探索装置において、前記第２レジスタユ
ニットが、直列に互いに電気的に接続された（Ｎ−１）
個のフリップフロップからなることを特徴とする。請求
項１６記載の発明は、請求項１５記載の動きベクトル探
索装置において、前記現符号化ブロックデータ供給ユニ
ットが、現符号化ブロックの各列の画素データを第１行
目から第Ｎ行目まで昇順に入力する動作を、第１列から
第Ｍ列まで昇順に実行し、入力した現符号化ブロックの
各列の画素データを行の昇順に出力する動作を列の昇順
に実行すると同時に、各列の画素データを行の降順に出
力する動作を列の昇順に実行することを特徴とする。
【００３４】請求項１７記載の発明は、請求項１１記載
の動きベクトル探索装置において、全てのプロセッサエ
レメントで算出されたディストーションのうちの最小の
ディストーションを検出する最小ディストーション検出
ユニットと、各プロセッサエレメントがディストーショ
ンの算出を終了した後、全てのプロセッサエレメントで
算出されたディストーションを最小ディストーション検
出ユニットに転送させるディストーション転送制御手段
を設けたことを特徴とする。
【００３５】請求項１８記載の発明は、請求項１１記載
の動きベクトル探索装置において、１列目の各プロセッ
サエレメントに電気的に接続され、全てのプロセッサエ
レメントで算出されたディストーションのうちの最小の
ディストーションを検出する最小ディストーション検出
ユニットと、各プロセッサエレメントがディストーショ
ンの算出を終了した後、１列目の各プロセッサエレメン
トから最小ディストーション検出ユニットにディストー
ションを転送させるとともに、２列目以降の各プロセッ
サエレメントから列数の少ない側の隣の各プロセッサエ
レメントにディストーションを転送させるディストーシ
ョン転送制御手段と、を設け、前記ディストーション転
送制御手段が、全てのプロセッサエレメントで算出され
たディストーションが最小ディストーション検出ユニッ
トに転送されるまで、前記ディストーションの転送動作
を繰り返すことを特徴とする。
【００３６】請求項１９記載の発明は、請求項１１記載
の動きベクトル探索装置において、１行目の各プロセッ
サエレメントに電気的に接続され、全てのプロセッサエ
レメントで算出されたディストーションのうちの最小の
ディストーションを検出する最小ディストーション検出
ユニットと、各プロセッサエレメントがディストーショ
ンの算出を終了した後、１行目の各プロセッサエレメン
トから最小ディストーション検出ユニットにディストー
ションを転送させるとともに、２行目以降の各プロセッ
サエレメントから行数の少ない側の隣の各プロセッサエ
レメントにディストーションを転送させるディストーシ
ョン転送制御手段と、を設け、前記ディストーション転
送制御手段が、全てのプロセッサエレメントで算出され
たディストーションが最小ディストーション検出ユニッ
トに転送されるまで、前記ディストーションの転送動作
を繰り返すことを特徴とする。
【００３７】請求項１９記載の発明は、請求項１７記載
の動きベクトル探索装置において、候補ブロックデータ
供給ユニットが、前記サーチウインドウの範囲を越え
て、該サーチウインドウからＭ画素分だけ列方向にずれ
たもう一つのサーチウインドウの範囲の画素データまで
入力レジスタユニットに入力するとともに、現符号化ブ
ロックデータ供給ユニットが、前記現符号化ブロック
を、該現符号化ブロックに対して列方向に隣接するもう
一つの現符号化ブロックに置き換えて、現符号化ブロッ
クの画素データを転送する前記第６転送制御手段および
第７転送制御手段を繰り返し動作させ、前記候補ブロッ
クデータ供給ユニットが、サーチウインドウ内の画素デ
ータを列毎に昇順に入力レジスタユニットに入力し、各
列の画素データを１行目の画素から昇順に入力レジスタ
ユニットに入力し、さらに、前記候補ブロックデータ供
給ユニットが、該入力動作を前記サーチウインドウの範
囲を越えて前記もう一つのサーチウインドウの範囲まで
繰り返し、前記ディストーション算出制御手段による前
記もう一つのサーチウインドウに対応するディストーシ
ョンの算出が終了する前に、前記ディストーション転送
制御手段による前記サーチウインドウに対応するディス
トーションの転送動作が終了することを特徴とする。
【００３８】請求項２１記載の発明は、Ｈ、Ｌ、Ｎおよ
びＭを整数とし、現符号化画像よりも先に符号化された
前符号化画像に含まれるＨ行Ｌ列の画素からなるサーチ
ウインドウをそれぞれ部分的に構成するＮ行Ｍ列の画素
からなる複数の前符号化候補ブロックの中から、前記現
符号化画像を部分的に構成するＮ行Ｍ列の画素からなる
現符号化ブロックに類似した前符号化候補ブロックを選
択することによって、前記現符号化ブロックの現符号化
画像上の位置と選択された前符号化候補ブロックの前符
号化画像上の位置とにより特定される動きベクトルを探
索する動きベクトル探索装置において、前記サーチウイ
ンドウに含まれる各前符号化候補ブロックと現符号化ブ
ロックとの間の各ディストーションを算出する複数のプ
ロセッサエレメントと、データを入力して一時的に保持
した後に出力する複数の中間レジスタと、データを入力
して一時的に保持した後に出力する（Ｌ−Ｍ＋１）個の
サイドレジスタユニットと、データを入力して一時的に
保持した後に出力する入力レジスタユニットと、を有
し、前記中間レジスタおよび前記プロセッサエレメント
の総数が（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個からなり、
前記中間レジスタとともに前記プロセッサエレメント
が、（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列のマトリックス
状に想像上配置されるものとするとき、各サイドレジス
タユニットが、各列の１行目および（Ｈ−Ｎ＋１）行目
のプロセッサエレメントまたは中間レジスタに電気的に
接続され、ｎを（Ｈ−Ｎ＋１）以下の自然数およびｍを
（Ｌ−Ｍ＋１）以下の自然数とし、ｍ列目の１行目およ
び（Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは中
間レジスタに接続されたサイドレジスタユニットをｍ列
目のサイドレジスタユニットと呼ぶとするとき、２列目
以降のｍ列目のサイドレジスタユニットが、ｍ−１列目
のサイドレジスタユニットに電気的に接続され、（Ｌ−
Ｍ＋１）列目のサイドレジスタユニットが、前記入力レ
ジスタユニットに電気的に接続されるとともに、（Ｌ−
Ｍ＋１）列目の各プロセッサエレメントおよび中間レジ
スタが入力レジスタユニットに電気的に接続され、さら
に、サーチウインドウに含まれる各前符号化候補ブロッ
クの画素データを前記入力レジスタユニットに供給する
候補ブロックデータ供給ユニットと、現符号化ブロック
の画素データを各プロセッサエレメントに供給する現符
号化ブロックデータ供給ユニットと、（Ｌ−Ｍ＋１）列
目のサイドレジスタユニットと、（Ｌ−Ｍ＋１）列目の
各プロセッサエレメントおよび中間レジスタとに、入力
レジスタユニットから互いに異なる１画素分の画素デー
タを転送させる第１転送制御手段と、該第１転送制御手
段による画素データの転送動作に同期して、２列目以降
のｍ列目の各プロセッサエレメントからｍ−１列目の各
プロセッサエレメントおよび各中間レジスタに、２列目
以降のｍ列目の各中間レジスタからｍ−１列目の各プロ
セッサエレメントおよび各中間レジスタに、並びに、２
列目以降のｍ列目のサイドレジスタユニットからｍ−１
列目のサイドレジスタユニットに、１画素分の画素デー
タを転送させる第２転送制御手段と、該第２転送制御手
段による画素データの転送動作の後、少なくとも一つの
プロセッサエレメントを含む列のみをカウントするもの
として、奇数列のサイドレジスタユニットから奇数列の
１行目のプロセッサエレメントまたは中間レジスタに、
奇数列の１行目から（Ｈ−Ｎ）行目までのｎ行目のプロ
セッサエレメントまたは中間レジスタからｎ＋１行目の
プロセッサエレメントまたは中間レジスタに、並びに、
奇数列の（Ｈ−Ｎ＋１）行目のプロセッサエレメントま
たは中間レジスタから奇数列のサイドレジスタユニット
に、１画素分の画素データを転送させる第３転送制御手
段と、該第３転送制御手段による画素データの転送動作
に同期して、偶数列のサイドレジスタユニットから偶数
列の（Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは
中間レジスタに、偶数列の（Ｈ−Ｎ＋１）行目から２行
目までのｎ行目のプロセッサエレメントまたは中間レジ
スタからｎ−１行目のプロセッサエレメントまたは中間
レジスタに、並びに、偶数列の１行目のプロセッサエレ
メントまたは中間レジスタから偶数列のサイドレジスタ
ユニットに、１画素分の画素データを転送させる第４転
送制御手段と、第１転送制御手段による画素データの転
送動作から第４転送制御手段による画素データの転送動
作までを繰り返させる第５転送制御手段と、１列目のプ
ロセッサエレメントに前記サーチウインドウの画素デー
タが初めて転送されるタイミングに同期して、奇数列の
各プロセッサエレメントに前記現符号化ブロックの１画
素分の画素データを入力し、以後、第２転送制御手段お
よび第３転送制御手段による画素データの転送タイミン
グに同期して奇数列の各プロセッサエレメントに、前記
現符号化ブロックの全ての画素データが入力されるま
で、現符号化ブロックデータ供給ユニットから１画素分
づつ画素データを転送させる第６転送制御手段と、１列
目のプロセッサエレメントに前記サーチウインドウの画
素データが初めて転送されるタイミングに同期して、偶
数列の各プロセッサエレメントに、前記第６転送制御手
段により奇数列の各プロセッサエレメントに最初に入力
された画素データとは異なる前記現符号化ブロックの１
画素分の画素データを入力し、以後、第２転送制御手段
および第４転送制御手段による画素データの転送タイミ
ングに同期して偶数列の各プロセッサエレメントに、前
記現符号化ブロックの全ての画素データが入力されるま
で、現符号化ブロックデータ供給ユニットから１画素分
づつ画素データを転送させる第７転送制御手段と、を備
え、前記各プロセッサエレメントに第６転送制御手段お
よび第７転送制御手段で入力された現符号化ブロックの
画素データと第６転送制御手段および第７転送制御手段
による画素データの転送タイミングに同期して入力され
た前符号化ブロックの画素データとに基づいて、各現符
号化ブロックと前符号化ブロックとの差を表わすディス
トーションを各プロセッサエレメントに算出させるディ
ストーション算出制御手段と、を有することを特徴とす
る。
【００３９】請求項２２記載の発明は、請求項２１記載
の動きベクトル探索装置において、前記各サイドレジス
タユニットが、各列の１行目のプロセッサエレメントお
よび中間レジスタに電気的に接続された第１サイドレジ
スタユニットと、各列の（Ｈ−Ｎ＋１）行目のプロセッ
サエレメントおよび中間レジスタに電気的に接続された
第２サイドレジスタユニットからなり、第１サイドレジ
スタユニットが、画素データを入力して一時的に保持し
た後出力する直列に互いに電気的に接続された（Ｎ−
１）個のレジスタからなり、第２サイドレジスタユニッ
トが、画素データを入力して一時的に保持した後出力す
る直列に互いに電気的に接続された（Ｎ−１）個のレジ
スタからなることを特徴とする。
【００４０】請求項２３記載の発明は、請求項２１記載
の動きベクトル探索装置において、前記各サイドレジス
タユニットが、画素データを入力して一時的に保持した
後出力する直列に互いに電気的に接続された（Ｎ−１）
個のレジスタからなることを特徴とする。請求項２４記
載の発明は、請求項２１記載の動きベクトル探索装置に
おいて、前記入力レジスタユニットが、第１レジスタユ
ニットと第２レジスタユニットからなり、前記第１レジ
スタユニットが、直列に互いに電気的に接続された（Ｈ
−Ｎ＋１）個のフリップフロップを有し、前記フリップ
フロップのうちの一端のフリップフロップの入力端子が
候補ブロックデータ供給ユニットに電気的に接続され、
他端のフリップフロップの出力端子が第２レジスタユニ
ットに電気的に接続され、上記各フリップフロップの出
力端子が、（Ｌ−Ｍ＋１）列目のプロセッサエレメント
および中間レジスタに電気的に接続され、前記第２レジ
スタユニットの出力端子が、（Ｌ−Ｍ＋１）列目のサイ
ドレジスタユニットに電気的に接続され、候補ブロック
データ供給ユニットが、前記第１転送制御手段および第
３転送制御手段の画素データの転送周期のＮ／Ｈの周期
でサーチウインドウ内の同列の画素データを行数の昇順
に第１レジスタユニットの上記一端のフリップフロップ
の入力端子に入力する動作を、列数の昇順に繰り返し、
各フリップフロップが、入力端子に入力されているデー
タを出力端子に、前記第１転送制御手段および第３転送
制御手段の画素データの転送周期のＮ／Ｈの周期でラッ
チし、第２レジスタユニットが、入力端子に入力されて
いるデータを出力端子に、前記第１転送制御手段の画素
データの転送周期で（Ｌ−Ｍ＋１）列目のサイドレジス
タユニットに出力することを特徴とする。
【００４１】請求項２５記載の発明は、請求項２４記載
の動きベクトル探索装置において、前記第２レジスタユ
ニットが、直列に互いに電気的に接続された（Ｎ−１）
個のフリップフロップからなることを特徴とする。請求
項２６記載の発明は、請求項２５記載の動きベクトル探
索装置において、前記現符号化ブロックデータ供給ユニ
ットが、現符号化ブロックの各列の画素データを第１行
目から第Ｎ行目まで昇順に入力する動作を、第１列から
第Ｍ列まで昇順に実行し、入力した現符号化ブロックの
各列の画素データを行の昇順に出力する動作を列の昇順
に実行すると同時に、各列の画素データを行の降順に出
力する動作を列の昇順に実行することを特徴とする。
【００４２】請求項２７記載の発明は、請求項２１記載
の動きベクトル探索装置において、全てのプロセッサエ
レメントで算出されたディストーションのうちの最小の
ディストーションを検出する最小ディストーション検出
ユニットと、各プロセッサエレメントがディストーショ
ンの算出を終了した後、全てのプロセッサエレメントで
算出されたディストーションを最小ディストーション検
出ユニットに転送させるディストーション転送制御手段
を設けたことを特徴とする。
【００４３】請求項２８記載の発明は、請求項２１記載
の動きベクトル探索装置において、１列目の各プロセッ
サエレメントに電気的に接続され、全てのプロセッサエ
レメントで算出されたディストーションのうちの最小の
ディストーションを検出する最小ディストーション検出
ユニットと、各プロセッサエレメントがディストーショ
ンの算出を終了した後、１列目の各プロセッサエレメン
トから最小ディストーション検出ユニットにディストー
ションを転送させるとともに、２列目以降の各プロセッ
サエレメントから列数の少ない隣の列の各プロセッサエ
レメントにディストーションを転送させるディストーシ
ョン転送制御手段と、を設け、前記ディストーション転
送制御手段が、全てのプロセッサエレメントで算出され
たディストーションが最小ディストーション検出ユニッ
トに転送されるまで、前記ディストーションの転送動作
を繰り返すことを特徴とする。
【００４４】請求項２９記載の発明は、請求項２１記載
の動きベクトル探索装置において、１行目の各プロセッ
サエレメントに電気的に接続され、全てのプロセッサエ
レメントで算出されたディストーションのうちの最小の
ディストーションを検出する最小ディストーション検出
ユニットと、各プロセッサエレメントがディストーショ
ンの算出を終了した後、１行目の各プロセッサエレメン
トから最小ディストーション検出ユニットにディストー
ションを転送させるとともに、２行目以降の各プロセッ
サエレメントから行数の少ない隣の行の各プロセッサエ
レメントにディストーションを転送させるディストーシ
ョン転送制御手段と、を設け、前記ディストーション転
送制御手段が、全てのプロセッサエレメントで算出され
たディストーションが最小ディストーション検出ユニッ
トに転送されるまで、前記ディストーションの転送動作
を繰り返すことを特徴とする。
【００４５】請求項３０記載の発明は、請求項２７記載
の動きベクトル探索装置において、候補ブロックデータ
供給ユニットが、前記サーチウインドウの範囲を越え
て、該サーチウインドウからＭ画素分だけ列方向にずれ
たもう一つのサーチウインドウの範囲の画素データまで
入力レジスタユニットに入力するとともに、現符号化ブ
ロックデータ供給ユニットが、前記現符号化ブロック
を、該現符号化ブロックに対して列方向に隣接するもう
一つの現符号化ブロックに置き換えて、現符号化ブロッ
クの画素データを転送する前記第６転送制御手段および
第７転送制御手段を繰り返し動作させ、前記候補ブロッ
クデータ供給ユニットが、サーチウインドウ内の画素デ
ータを列毎に昇順に入力レジスタユニットに入力し、各
列の画素データを１行目の画素から昇順に入力レジスタ
ユニットに入力し、さらに、前記候補ブロックデータ供
給ユニットが、該入力動作を前記サーチウインドウの範
囲を越えて前記もう一つのサーチウインドウの範囲まで
繰り返し、前記ディストーション算出制御手段による前
記もう一つのサーチウインドウに対応するディストーシ
ョンの算出が終了する前に、前記ディストーション転送
制御手段による前記サーチウインドウに対応するディス
トーションの転送動作が終了することを特徴とする。
【００４６】
【作用】請求項１記載の発明では、（Ｈ−Ｎ＋１）×
（Ｌ−Ｍ＋１）個のプロセッサエレメントと、（Ｌ−Ｍ
＋１）個のサイドレジスタユニットと、入力レジスタユ
ニットとを第１ステップにより準備し、前記サーチエリ
アの画素データを入力レジスタユニットに第２ステップ
により入力させ、（Ｌ−Ｍ＋１）列目のサイドレジスタ
ユニットと（Ｌ−Ｍ＋１）列目の各プロセッサエレメン
トとに、入力レジスタユニットから互いに異なる１画素
分の画素データを第３ステップにより転送し、該第３ス
テップに同期して、２列目以降のｍ列目の各プロセッサ
エレメントからｍ−１列目の各プロセッサエレメント
に、並びに、２列目以降のｍ列目のサイドレジスタユニ
ットからｍ−１列目のサイドレジスタユニットに、１画
素分の画素データを第４ステップにより転送し、該第４
ステップの後、奇数列のサイドレジスタユニットから奇
数列の１行目のプロセッサエレメントに、奇数列の１行
目から（Ｈ−Ｎ）行目までのｎ行目のプロセッサエレメ
ントからｎ＋１行目のプロセッサエレメントに、並び
に、奇数列の（Ｈ−Ｎ＋１）行目のプロセッサエレメン
トから奇数列のサイドレジスタユニットに、１画素分の
画素データを第５ステップにより転送し、該第５ステッ
プに同期して、偶数列のサイドレジスタユニットから偶
数列の（Ｈ−Ｎ＋１）行目のプロセッサエレメントに、
偶数列の（Ｈ−Ｎ＋１）行目から２行目までのｎ行目の
プロセッサエレメントからｎ−１行目のプロセッサエレ
メントに、並びに、偶数列の１行目のプロセッサエレメ
ントから偶数列のサイドレジスタユニットに、１画素分
の画素データを第６ステップにより転送し、第３ステッ
プから第６ステップまでを第７ステップにより繰り返
し、１列目のプロセッサエレメントに前記サーチウイン
ドウの画素データが初めて転送されるタイミングに同期
して、奇数列の各プロセッサエレメントに前記現符号化
ブロックの１画素分の画素データを入力し、以後、第４
ステップおよび第５ステップの画素データの転送タイミ
ングに同期して奇数列の各プロセッサエレメントに、前
記現符号化ブロックの全ての画素データが入力されるま
で１画素分づつ画素データを第８ステップにより入力
し、１列目のプロセッサエレメントに前記サーチウイン
ドウの画素データが初めて転送されるタイミングに同期
して、偶数列の各プロセッサエレメントに、前記第８ス
テップで奇数列の各プロセッサエレメントに最初に入力
された画素データとは異なる前記現符号化ブロックの１
画素分の画素データを入力し、以後、第４ステップおよ
び第６ステップの画素データの転送タイミングに同期し
て偶数列の各プロセッサエレメントに、前記現符号化ブ
ロックの全ての画素データが入力されるまで１画素分づ
つ画素データを第９ステップにより入力し、さらに、前
記各プロセッサエレメントに、第８ステップおよび第９
ステップで入力された現符号化ブロックの画素データと
第８ステップおよび第９ステップのデータ入力タイミン
グに同期して入力された前符号化ブロックの画素データ
とに基づいて、各現符号化ブロックと前符号化ブロック
との差を表わすディストーションを第１０ステップによ
り算出する。
【００４７】例えば、現符号化ブロックの各画素データ
がａ（ｕ，ｖ）、サーチウインドウ内の各前符号化ブロ
ックの各画素データがｂ（ｐ＋ｕ，ｑ＋ｖ）により表わ
され、サーチウインドウ内の各前符号化ブロックの各画
素データｂ（ｐ＋ｕ，ｑ＋ｖ）と現符号化ブロックの各
画素データａ（ｕ，ｖ）との間の各局所ディストーショ
ンが、ｄ（ｕ，ｖ）で表わされ、サーチウインドウ内の
各前符号化ブロックと現符号化ブロックとの間の各ディ
ストーションが、Ｄ（ｐ，ｑ）で表わされるとすると、
下記式が成り立つ、
【００４８】
【数２】
【００４９】
【数３】
【００５０】一方、上記方法で個々に算出しているもの
は、式（Ｅ１）であり、繰り返し算出したものの合計
は、式（Ｅ２）である。したがって、上記方法によっ
て、サーチウインドウ内の各画素データを順番に入力
し、プロセッサエレメントの並ぶ各列でデータの上下方
向の転送を交互に行ない、各列においての転送方向を上
方向か下方向のどちらか一方に限定して、各ディストー
ションを算出することができる。このため、各プロセッ
サエレメント間のデータの転送バスを減らすことがで
き、回路構成を簡素化することができる。
【００５１】請求項２記載の発明では、請求項１記載の
発明において、前記第１ステップが、全てのプロセッサ
エレメントで算出されたディストーションのうちの最小
のディストーションを検出する最小ディストーション検
出ユニットを準備し、さらに、各プロセッサエレメント
がディストーションの算出を終了した後、全てのプロセ
ッサエレメントで算出されたディストーションを最小デ
ィストーション検出ユニットに第１１ステップにより転
送する。
【００５２】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項３記載の発明では、請求項１記
載の発明において、前記第１ステップが、１列目の各プ
ロセッサエレメントに電気的に接続され、全てのプロセ
ッサエレメントで算出されたディストーションのうちの
最小のディストーションを検出する最小ディストーショ
ン検出ユニットを準備し、さらに、各プロセッサエレメ
ントがディストーションの算出を終了した後、１列目の
各プロセッサエレメントから最小ディストーション検出
ユニットにディストーションを転送するとともに、２列
目以降のｍ列目の各プロセッサエレメントからｍ−１列
目の各プロセッサエレメントにディストーションを第１
１ステップにより転送し、全てのプロセッサエレメント
で算出されたディストーションが最小ディストーション
検出ユニットに転送されるまで、前記第１１ステップを
第１２ステップにより繰り返す。
【００５３】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項４記載の発明では、請求項１記
載の発明において、前記第１ステップが、１行目の各プ
ロセッサエレメントに電気的に接続され、全てのプロセ
ッサエレメントで算出されたディストーションのうちの
最小のディストーションを検出する最小ディストーショ
ン検出ユニットを準備し、さらに、各プロセッサエレメ
ントがディストーションの算出を終了した後、１行目の
各プロセッサエレメントから最小ディストーション検出
ユニットにディストーションを転送するとともに、２行
目以降のｍ行目の各プロセッサエレメントからｍ−１行
目の各プロセッサエレメントにディストーションを第１
１ステップにより転送し、全てのプロセッサエレメント
で算出されたディストーションが最小ディストーション
検出ユニットに転送されるまで、前記第１１ステップを
第１２ステップにより繰り返す。
【００５４】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項５記載の発明では、請求項２記
載の発明において、前記サーチウインドウを、該サーチ
ウインドウからＭ画素分だけ列方向にずれたもう一つの
サーチウインドウに置き換えるとともに、前記現符号化
ブロックを、該現符号化ブロックに対して列方向に隣接
するもう一つの現符号化ブロックに置き換えて、前記第
８ステップおよび第９ステップを第１２ステップにより
繰り返し、前記第２ステップが、サーチウインドウ内の
画素データを列毎に昇順に入力レジスタユニットに入力
ステップにより入力させ、各列の画素データが１行目の
画素から順に入力レジスタユニットに入力され、さら
に、前記第２ステップが、該入力ステップを前記サーチ
ウインドウの範囲を越えて前記もう一つのサーチウイン
ドウの範囲まで繰り返し、前記第１２ステップが開始さ
れる前に、第１１ステップが終了する。
【００５５】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削減でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【００５６】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【００５７】請求項６記載の発明では、複数のプロセッ
サエレメントと、複数の中間レジスタと、（Ｌ−Ｍ＋
１）個のサイドレジスタユニットと、入力レジスタユニ
ットと、を第１ステップにより準備し、前記中間レジス
タおよび前記プロセッサエレメントの総数が（Ｈ−Ｎ＋
１）×（Ｌ−Ｍ＋１）個からなり、前記中間レジスタと
ともに前記プロセッサエレメントが、（Ｈ−Ｎ＋１）行
（Ｌ−Ｍ＋１）列のマトリックス状に配置され、サーチ
ウインドウに含まれる画素データを前記入力レジスタユ
ニットに第２ステップにより入力させ、（Ｌ−Ｍ＋１）
列目のサイドレジスタユニットと、（Ｌ−Ｍ＋１）列目
の各プロセッサエレメントおよび中間レジスタとに、入
力レジスタユニットから互いに異なる１画素分の画素デ
ータを第３ステップにより転送し、該第３ステップに同
期して、２列目以降のｍ列目の各プロセッサエレメント
からｍ−１列目の各プロセッサエレメントおよび各中間
レジスタに、２列目以降のｍ列目の各中間レジスタから
ｍ−１列目の各プロセッサエレメントおよび各中間レジ
スタに、並びに、２列目以降のｍ列目のサイドレジスタ
ユニットからｍ−１列目のサイドレジスタユニットに、
１画素分の画素データを第４ステップにより転送し、該
第４ステップの後、少なくとも一つのプロセッサエレメ
ントを含む列のみをカウントするものとして、奇数列の
サイドレジスタユニットから奇数列の１行目のプロセッ
サエレメントまたは中間レジスタに、奇数列の１行目か
ら（Ｈ−Ｎ）行目までのｎ行目のプロセッサエレメント
または中間レジスタからｎ＋１行目のプロセッサエレメ
ントまたは中間レジスタに、並びに、奇数列の（Ｈ−Ｎ
＋１）行目のプロセッサエレメントまたは中間レジスタ
から奇数列のサイドレジスタユニットに、１画素分の画
素データを第５ステップにより転送し、該第５ステップ
に同期して、偶数列のサイドレジスタユニットから偶数
列の（Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは
中間レジスタに、偶数列の（Ｈ−Ｎ＋１）行目から２行
目までのｎ行目のプロセッサエレメントまたは中間レジ
スタからｎ−１行目のプロセッサエレメントまたは中間
レジスタに、並びに、偶数列の１行目のプロセッサエレ
メントまたは中間レジスタから偶数列のサイドレジスタ
ユニットに、１画素分の画素データを第６ステップによ
り転送し、第３ステップから第６ステップまでを第７ス
テップにより繰り返し、１列目のプロセッサエレメント
に前記サーチウインドウの画素データが初めて転送され
るタイミングに同期して、奇数列の各プロセッサエレメ
ントに前記現符号化ブロックの１画素分の画素データを
入力し、以後、第４ステップおよび第５ステップの画素
データの転送タイミングに同期して奇数列の各プロセッ
サエレメントに、前記現符号化ブロックの全ての画素デ
ータが入力されるまで１画素分づつ画素データを第８ス
テップにより入力し、１列目のプロセッサエレメントに
前記サーチウインドウの画素データが初めて転送される
タイミングに同期して、偶数列の各プロセッサエレメン
トに、前記第８ステップで奇数列の各プロセッサエレメ
ントに最初に入力された画素データとは異なる前記現符
号化ブロックの１画素分の画素データを入力し、以後、
第４ステップおよび第６ステップの画素データの転送タ
イミングに同期して偶数列の各プロセッサエレメント
に、前記現符号化ブロックの全ての画素データが入力さ
れるまで１画素分づつ画素データを第９ステップにより
入力し、さらに、前記各プロセッサエレメントに第８ス
テップおよび第９ステップで入力された現符号化ブロッ
クの画素データと第８ステップおよび第９ステップのデ
ータ入力タイミングに同期して入力された前符号化ブロ
ックの画素データとに基づいて、各現符号化ブロックと
前符号化ブロックとの差を表わすディストーションを第
１０ステップにより算出する。
【００５８】例えば、現符号化ブロックの各画素データ
がａ（ｕ，ｖ）、サーチウインドウ内の各前符号化ブロ
ックの各画素データがｂ（ｐ＋ｕ，ｑ＋ｖ）により表わ
され、サーチウインドウ内の各前符号化ブロックの各画
素データｂ（ｐ＋ｕ，ｑ＋ｖ）と現符号化ブロックの各
画素データａ（ｕ，ｖ）との間の各局所ディストーショ
ンが、ｄ（ｕ，ｖ）で表わされ、サーチウインドウ内の
各前符号化ブロックと現符号化ブロックとの間の各ディ
ストーションが、Ｄ（ｐ，ｑ）で表わされるとすると、
下記式が成り立つ、
【００５９】
【数４】
【００６０】
【数５】
【００６１】一方、上記方法で個々に算出しているもの
は、式（Ｅ３）であり、繰り返し算出したものの合計
は、式（Ｅ４）である。したがって、上記方法によっ
て、サーチウインドウ内の各画素データを順番に入力
し、プロセッサエレメントの並ぶ各列でデータの上下方
向の転送を交互に行ない、各列においての転送方向を上
方向か下方向のどちらか一方に限定して、各ディストー
ションを算出することができる。このため、各プロセッ
サエレメント間のデータの転送バスを減らすことがで
き、回路構成を簡素化することができる。
【００６２】請求項７記載の発明では、請求項６記載の
発明において、前記第１ステップが、全てのプロセッサ
エレメントで算出されたディストーションのうちの最小
のディストーションを検出する最小ディストーション検
出ユニットを準備し、さらに、各プロセッサエレメント
がディストーションの算出を終了した後、全てのプロセ
ッサエレメントで算出されたディストーションを最小デ
ィストーション検出ユニットに第１１ステップにより転
送する。
【００６３】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項８記載の発明では、請求項６記
載の発明において、前記第１ステップが、１列目の各プ
ロセッサエレメントに電気的に接続され、全てのプロセ
ッサエレメントで算出されたディストーションのうちの
最小のディストーションを検出する最小ディストーショ
ン検出ユニットを準備し、さらに、各プロセッサエレメ
ントがディストーションの算出を終了した後、１列目の
各プロセッサエレメントから最小ディストーション検出
ユニットにディストーションを転送するとともに、２列
目以降の各プロセッサエレメントから列数の少ない隣の
列の各プロセッサエレメントにディストーションを第１
１ステップにより転送し、全てのプロセッサエレメント
で算出されたディストーションが最小ディストーション
検出ユニットに転送されるまで、前記第１１ステップを
第１２ステップにより繰り返す。
【００６４】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項９記載の発明では、請求項６記
載の発明において、前記第１ステップが、１行目の各プ
ロセッサエレメントに電気的に接続され、全てのプロセ
ッサエレメントで算出されたディストーションのうちの
最小のディストーションを検出する最小ディストーショ
ン検出ユニットを準備し、さらに、各プロセッサエレメ
ントがディストーションの算出を終了した後、１行目の
各プロセッサエレメントから最小ディストーション検出
ユニットにディストーションを転送するとともに、２行
目以降の各プロセッサエレメントから行数の少ない隣の
行の各プロセッサエレメントにディストーションを第１
１ステップにより転送し、全てのプロセッサエレメント
で算出されたディストーションが最小ディストーション
検出ユニットに転送されるまで、前記第１１ステップを
第１２ステップにより繰り返す。
【００６５】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項１０記載の発明では、請求項７
記載の発明において、前記サーチウインドウを、該サー
チウインドウからＭ画素分だけ列方向にずれたもう一つ
のサーチウインドウに置き換えるとともに、前記現符号
化ブロックを、該現符号化ブロックに対して列方向に隣
接するもう一つの現符号化ブロックに置き換えて、前記
第８ステップおよび第９ステップを第１２ステップによ
り繰り返し、前記第２ステップが、サーチウインドウ内
の画素データを列毎に昇順に入力レジスタユニットに入
力させる入力ステップを有し、各列の画素データが１行
目の画素から順に入力レジスタユニットに入力され、さ
らに、前記第２ステップが、該入力ステップを前記サー
チウインドウの範囲を越えて前記もう一つのサーチウイ
ンドウの範囲まで繰り返し、前記第１２ステップが開始
される前に、第１１ステップを終了させる。
【００６６】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削減でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【００６７】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【００６８】請求項１１記載の発明では、（Ｈ−Ｎ＋
１）×（Ｌ−Ｍ＋１）個のプロセッサエレメントと、
（Ｌ−Ｍ＋１）個のサイドレジスタユニットと、入力レ
ジスタユニットと、を有し、前記プロセッサエレメント
が、（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列のマトリックス
状に配置される。さらに、サーチウインドウに含まれる
各前符号化候補ブロックの画素データを前記入力レジス
タユニットに供給する候補ブロックデータ供給ユニット
と、現符号化ブロックの画素データを各プロセッサエレ
メントに供給する現符号化ブロックデータ供給ユニット
と、を有し、（Ｌ−Ｍ＋１）列目のサイドレジスタユニ
ットと（Ｌ−Ｍ＋１）列目の各プロセッサエレメントと
に、入力レジスタユニットから互いに異なる１画素分の
画素データを第１転送制御手段により転送させ、該第１
転送制御手段による画素データの転送動作に同期して、
２列目以降のｍ列目の各プロセッサエレメントからｍ−
１列目の各プロセッサエレメントに、並びに、２列目以
降のｍ列目のサイドレジスタユニットからｍ−１列目の
サイドレジスタユニットに、１画素分の画素データを第
２転送制御手段により転送させ、該第２転送制御手段に
よる画素データの転送動作の後、奇数列のサイドレジス
タユニットから奇数列の１行目のプロセッサエレメント
に、奇数列の１行目から（Ｈ−Ｎ）行目までのｎ行目の
プロセッサエレメントからｎ＋１行目のプロセッサエレ
メントに、並びに、奇数列の（Ｈ−Ｎ＋１）行目のプロ
セッサエレメントから奇数列のサイドレジスタユニット
に、１画素分の画素データを第３転送制御手段により転
送させ、該第３転送制御手段による画素データの転送動
作に同期して、偶数列のサイドレジスタユニットから偶
数列の（Ｈ−Ｎ＋１）行目のプロセッサエレメントに、
偶数列の（Ｈ−Ｎ＋１）行目から２行目までのｎ行目の
プロセッサエレメントからｎ−１行目のプロセッサエレ
メントに、並びに、偶数列の１行目のプロセッサエレメ
ントから偶数列のサイドレジスタユニットに、１画素分
の画素データを第４転送制御手段により転送させ、第１
転送制御手段による画素データの転送動作から第４転送
制御手段による画素データの転送動作までを第５転送制
御手段により繰り返させ、１列目のプロセッサエレメン
トに前記サーチウインドウの画素データが初めて転送さ
れるタイミングに同期して、奇数列の各プロセッサエレ
メントに前記現符号化ブロックの１画素分の画素データ
を入力し、以後、第２転送制御手段および第３転送制御
手段による画素データの転送タイミングに同期して奇数
列の各プロセッサエレメントに、前記現符号化ブロック
の全ての画素データが入力されるまで、現符号化ブロッ
クデータ供給ユニットから１画素分づつ画素データを第
６転送制御手段により転送させ、１列目のプロセッサエ
レメントに前記サーチウインドウの画素データが初めて
転送されるタイミングに同期して、偶数列の各プロセッ
サエレメントに、前記第６転送制御手段により奇数列の
各プロセッサエレメントに最初に入力された画素データ
とは異なる前記現符号化ブロックの１画素分の画素デー
タを入力し、以後、第２転送制御手段および第４転送制
御手段による画素データの転送タイミングに同期して偶
数列の各プロセッサエレメントに、前記現符号化ブロッ
クの全ての画素データが入力されるまで、現符号化ブロ
ックデータ供給ユニットから１画素分づつ画素データを
第７転送制御手段により転送させ、さらに、前記各プロ
セッサエレメントに第６転送制御手段および第７転送制
御手段で入力された現符号化ブロックの画素データと第
６転送制御手段および第７転送制御手段による画素デー
タの転送タイミングに同期して入力された前符号化ブロ
ックの画素データとに基づいて、各現符号化ブロックと
前符号化ブロックとの差を表わすディストーションを各
プロセッサエレメントにディストーション算出制御手段
により算出させる。
【００６９】例えば、現符号化ブロックの各画素データ
がａ（ｕ，ｖ）、サーチウインドウ内の各前符号化ブロ
ックの各画素データがｂ（ｐ＋ｕ，ｑ＋ｖ）により表わ
され、サーチウインドウ内の各前符号化ブロックの各画
素データｂ（ｐ＋ｕ，ｑ＋ｖ）と現符号化ブロックの各
画素データａ（ｕ，ｖ）との間の各局所ディストーショ
ンが、ｄ（ｕ，ｖ）で表わされ、サーチウインドウ内の
各前符号化ブロックと現符号化ブロックとの間の各ディ
ストーションが、Ｄ（ｐ，ｑ）で表わされるとすると、
下記式が成り立つ、
【００７０】
【数６】
【００７１】
【数７】
【００７２】一方、上記装置で個々に算出しているもの
は、式（Ｅ５）であり、繰り返し算出したものの合計
は、式（Ｅ６）である。したがって、上記装置によっ
て、サーチウインドウ内の各画素データを順番に入力
し、プロセッサエレメントの並ぶ各列でデータの上下方
向の転送を交互に行ない、各列においての転送方向を上
方向か下方向のどちらか一方に限定して、各ディストー
ションを算出することができる。このため、各プロセッ
サエレメント間のデータの転送バスを減らすことがで
き、回路構成を簡素化することができる。
【００７３】請求項１２記載の発明では、請求項１１記
載の発明において、前記各サイドレジスタユニットが、
各列の１行目のプロセッサエレメントに電気的に接続さ
れた第１サイドレジスタユニットと、各列の（Ｈ−Ｎ＋
１）行目のプロセッサエレメントに電気的に接続された
第２サイドレジスタユニットからなり、第１サイドレジ
スタユニットが、画素データを入力して一時的に保持し
出力する直列に互いに電気的に接続された（Ｎ−１）個
のレジスタからなり、第２サイドレジスタユニットが、
画素データを入力して一時的に保持し出力する直列に互
いに電気的に接続された（Ｎ−１）個のレジスタからな
る。また、上記レジスタはフリップフロップとセレクタ
のみから構成できる。
【００７４】このため、簡単なフリップフロップを用い
て、データの転送を行なうことができる。請求項１３記
載の発明では、請求項１１記載の発明において、前記各
サイドレジスタユニットが、画素データを入力して一時
的に保持し出力する直列に互いに電気的に接続された
（Ｎ−１）個のレジスタからなる。また、上記レジスタ
はフリップフロップとセレクタのみから構成できる。
【００７５】このため、フリップフロップの数を極力押
えて、データの転送を行なうことができる。また、プロ
セッサエレメントとサイドレジスタをリング状に配置、
接続することにより、データの転送バスの長さを短く一
定にでき、転送時間を一定にすることができる。請求項
１４記載の発明では、請求項１１記載の発明において、
前記入力レジスタユニットが、第１レジスタユニットと
第２レジスタユニットからなり、前記第１レジスタユニ
ットが、直列に互いに電気的に接続された（Ｈ−Ｎ＋
１）個のフリップフロップを有し、前記フリップフロッ
プのうちの一端のフリップフロップの入力端子が候補ブ
ロックデータ供給ユニットに電気的に接続され、他端の
フリップフロップの出力端子が第２レジスタユニットに
電気的に接続され、上記各フリップフロップの出力端子
が、（Ｌ−Ｍ＋１）列目のプロセッサエレメントに電気
的に接続され、前記第２レジスタユニットの出力端子
が、（Ｌ−Ｍ＋１）列目のサイドレジスタユニットに電
気的に接続され、候補ブロックデータ供給ユニットが、
前記第１転送制御手段および第３転送制御手段の画素デ
ータの転送周期のＮ／Ｈの周期でサーチウインドウ内の
同列の画素データを行数の昇順に第１レジスタユニット
の上記一端のフリップフロップの入力端子に入力する動
作を、列数の昇順に繰り返し、各フリップフロップが、
入力端子に入力されているデータを出力端子に、前記第
１転送制御手段および第３転送制御手段の画素データの
転送周期のＮ／Ｈの周期でラッチし、第２レジスタユニ
ットが、入力端子に入力されているデータを出力端子
に、前記第１転送制御手段の画素データの転送周期で
（Ｌ−Ｍ＋１）列目のサイドレジスタユニットに出力す
る。
【００７６】このため、すべてのプロセッサエレメント
において候補ブロックの画素データの入力ができ、ディ
ストーションの算出ができる。請求項１５記載の発明で
は、請求項１４記載の発明において、前記第２レジスタ
ユニットが、直列に互いに電気的に接続された（Ｎ−
１）個のフリップフロップからなる。このため、現符号
化ブロックの大きさが大きくなっても、簡単なフリップ
フロップを用いることにより、候補ブロックの画素デー
タを各プロセッサエレメントに供給することができる。
【００７７】請求項１６記載の発明では、請求項１５記
載の発明において、前記現符号化ブロックデータ供給ユ
ニットが、現符号化ブロックの各列の画素データを第１
行目から第Ｎ行目まで昇順に入力する動作を、第１列か
ら第Ｍ列まで昇順に実行し、入力した現符号化ブロック
の各列の画素データを行の昇順に出力する動作を列の昇
順に実行すると同時に、各列の画素データを行の降順に
出力する動作を列の昇順に実行する。
【００７８】このため、現符号化ブロックデータを順序
よく抽出し、列毎に行の昇順と行の降順に現符号化ブロ
ックデータを出力でき、各プロセッサエレメントにおい
て、それぞれ現符号化ブロックと候補ブロックの対応す
るディストーションの算出を行なうことができる。請求
項１７記載の発明では、請求項１１記載の発明におい
て、全てのプロセッサエレメントで算出されたディスト
ーションのうちの最小のディストーションを検出する最
小ディストーション検出ユニットと、各プロセッサエレ
メントがディストーションの算出を終了した後、全ての
プロセッサエレメントで算出されたディストーションを
最小ディストーション検出ユニットに転送させるディス
トーション転送制御手段を設けた。
【００７９】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項１８記載の発明では、請求項１
１記載の発明において、１列目の各プロセッサエレメン
トに電気的に接続され、全てのプロセッサエレメントで
算出されたディストーションのうちの最小のディストー
ションを検出する最小ディストーション検出ユニット
と、各プロセッサエレメントがディストーションの算出
を終了した後、１列目の各プロセッサエレメントから最
小ディストーション検出ユニットにディストーションを
転送させるとともに、２列目以降の各プロセッサエレメ
ントから列数の少ない各プロセッサエレメントにディス
トーションを転送させるディストーション転送制御手段
とを設け、前記ディストーション転送制御手段が、全て
のプロセッサエレメントで算出されたディストーション
が最小ディストーション検出ユニットに転送されるま
で、ディストーションの転送動作を繰り返す。
【００８０】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項１９記載の発明では、請求項１
１記載の発明において、１行目の各プロセッサエレメン
トに電気的に接続され、全てのプロセッサエレメントで
算出されたディストーションのうちの最小のディストー
ションを検出する最小ディストーション検出ユニット
と、各プロセッサエレメントがディストーションの算出
を終了した後、１行目の各プロセッサエレメントから最
小ディストーション検出ユニットにディストーションを
転送させるとともに、２行目以降の各プロセッサエレメ
ントから行数の少ない各プロセッサエレメントにディス
トーションを転送させるディストーション転送制御手段
とを設け、前記ディストーション転送制御手段が、全て
のプロセッサエレメントで算出されたディストーション
が最小ディストーション検出ユニットに転送されるま
で、ディストーションの転送動作を繰り返す。
【００８１】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項２０記載の発明では、請求項１
７記載の発明において、候補ブロックデータ供給ユニッ
トが、前記サーチウインドウの範囲を越えて、該サーチ
ウインドウからＭ画素分だけ列方向にずれたもう一つの
サーチウインドウの範囲の画素データまで入力レジスタ
ユニットに入力するとともに、現符号化ブロックデータ
供給ユニットが、前記現符号化ブロックを、該現符号化
ブロックに対して列方向に隣接するもう一つの現符号化
ブロックに置き換えて、現符号化ブロックの画素データ
を転送する前記第６転送制御手段および第７転送制御手
段を繰り返し動作させ、前記候補ブロックデータ供給ユ
ニットが、サーチウインドウ内の画素データを列毎に昇
順に入力レジスタユニットに入力し、各列の画素データ
を１行目の画素から昇順に入力レジスタユニットに入力
し、さらに、前記候補ブロックデータ供給ユニットが、
該入力動作を前記サーチウインドウの範囲を越えて前記
もう一つのサーチウインドウの範囲まで繰り返し、前記
ディストーション算出制御手段による前記もう一つのサ
ーチウインドウに対応するディストーションの算出が終
了する前に、前記ディストーション転送制御手段による
前記サーチウインドウに対応するディストーションの転
送動作が終了する。
【００８２】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削除でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【００８３】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【００８４】請求項２１記載の発明では、サーチウイン
ドウに含まれる各前符号化候補ブロックと現符号化ブロ
ックとの間の各ディストーションを算出する複数のプロ
セッサエレメントと、データを入力して一時的に保持し
出力する複数の中間レジスタと、データを入力して一時
的に保持し出力する（Ｌ−Ｍ＋１）個のサイドレジスタ
ユニットと、データを入力して一時的に保持し出力する
入力レジスタユニットと、を有し、前記中間レジスタお
よび前記プロセッサエレメントの総数が（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）個からなり、前記中間レジスタととも
に前記プロセッサエレメントが、（Ｈ−Ｎ＋１）行（Ｌ
−Ｍ＋１）列のマトリックス状に配置されるものとする
とき、各サイドレジスタユニットが、各列の１行目およ
び（Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは中
間レジスタに電気的に接続され、２列目以降のｍ列目の
サイドレジスタユニットが、ｍ−１列目のサイドレジス
タユニットに電気的に接続され、（Ｌ−Ｍ＋１）列目の
サイドレジスタユニットが、前記入力レジスタユニット
に電気的に接続されるとともに、（Ｌ−Ｍ＋１）列目の
各プロセッサエレメントおよび中間レジスタが入力レジ
スタユニットに電気的に接続され、さらに、サーチウイ
ンドウに含まれる各前符号化候補ブロックの画素データ
を前記入力レジスタユニットに供給する候補ブロックデ
ータ供給ユニットと、現符号化ブロックの画素データを
各プロセッサエレメントに供給する現符号化ブロックデ
ータ供給ユニットと、（Ｌ−Ｍ＋１）列目のサイドレジ
スタユニットと、（Ｌ−Ｍ＋１）列目の各プロセッサエ
レメントおよび中間レジスタとに、入力レジスタユニッ
トから互いに異なる１画素分の画素データを転送させる
第１転送制御手段と、該第１転送制御手段による画素デ
ータの転送動作に同期して、２列目以降のｍ列目の各プ
ロセッサエレメントからｍ−１列目の各プロセッサエレ
メントおよび各中間レジスタに、２列目以降のｍ列目の
各中間レジスタからｍ−１列目の各プロセッサエレメン
トおよび各中間レジスタに、並びに、２列目以降のｍ列
目のサイドレジスタユニットからｍ−１列目のサイドレ
ジスタユニットに、１画素分の画素データを転送させる
第２転送制御手段と、該第２転送制御手段による画素デ
ータの転送動作の後、少なくとも一つのプロセッサエレ
メントを含む列のみをカウントするものとして、奇数列
のサイドレジスタユニットから奇数列の１行目のプロセ
ッサエレメントまたは中間レジスタに、奇数列の１行目
から（Ｈ−Ｎ）行目までのｎ行目のプロセッサエレメン
トまたは中間レジスタからｎ＋１行目のプロセッサエレ
メントまたは中間レジスタに、並びに、奇数列の（Ｈ−
Ｎ＋１）行目のプロセッサエレメントまたは中間レジス
タから奇数列のサイドレジスタユニットに、１画素分の
画素データを転送させる第３転送制御手段と、該第３転
送制御手段による画素データの転送動作に同期して、偶
数列のサイドレジスタユニットから偶数列の（Ｈ−Ｎ＋
１）行目のプロセッサエレメントまたは中間レジスタ
に、偶数列の（Ｈ−Ｎ＋１）行目から２行目までのｎ行
目のプロセッサエレメントまたは中間レジスタからｎ−
１行目のプロセッサエレメントまたは中間レジスタに、
並びに、偶数列の１行目のプロセッサエレメントまたは
中間レジスタから偶数列のサイドレジスタユニットに、
１画素分の画素データを転送させる第４転送制御手段
と、第１転送制御手段による画素データの転送動作から
第４転送制御手段による画素データの転送動作までを繰
り返させる第５転送制御手段と、１列目のプロセッサエ
レメントに前記サーチウインドウの画素データが初めて
転送されるタイミングに同期して、奇数列の各プロセッ
サエレメントに前記現符号化ブロックの１画素分の画素
データを入力し、以後、第２転送制御手段および第３転
送制御手段による画素データの転送タイミングに同期し
て奇数列の各プロセッサエレメントに、前記現符号化ブ
ロックの全ての画素データが入力されるまで、現符号化
ブロックデータ供給ユニットから１画素分づつ画素デー
タを転送させる第６転送制御手段と、１列目のプロセッ
サエレメントに前記サーチウインドウの画素データが初
めて転送されるタイミングに同期して、偶数列の各プロ
セッサエレメントに、前記第６転送制御手段により奇数
列の各プロセッサエレメントに最初に入力された画素デ
ータとは異なる前記現符号化ブロックの１画素分の画素
データを入力し、以後、第２転送制御手段および第４転
送制御手段による画素データの転送タイミングに同期し
て偶数列の各プロセッサエレメントに、前記現符号化ブ
ロックの全ての画素データが入力されるまで、現符号化
ブロックデータ供給ユニットから１画素分づつ画素デー
タを転送させる第７転送制御手段とを備え、前記各プロ
セッサエレメントに第６転送制御手段および第７転送制
御手段で入力された現符号化ブロックの画素データと第
６転送制御手段および第７転送制御手段による画素デー
タの転送タイミングに同期して入力された前符号化ブロ
ックの画素データとに基づいて、各現符号化ブロックと
前符号化ブロックとの差を表わすディストーションを各
プロセッサエレメントに算出させるディストーション算
出制御手段とを有する。
【００８５】例えば、現符号化ブロックの各画素データ
がａ（ｕ，ｖ）、サーチウインドウ内の各前符号化ブロ
ックの各画素データがｂ（ｐ＋ｕ，ｑ＋ｖ）により表わ
され、サーチウインドウ内の各前符号化ブロックの各画
素データｂ（ｐ＋ｕ，ｑ＋ｖ）と現符号化ブロックの各
画素データａ（ｕ，ｖ）との間の各局所ディストーショ
ンが、ｄ（ｕ，ｖ）で表わされ、サーチウインドウ内の
各前符号化ブロックと現符号化ブロックとの間の各ディ
ストーションが、Ｄ（ｐ，ｑ）で表わされるとすると、
下記式が成り立つ、
【００８６】
【数８】
【００８７】
【数９】
【００８８】一方、上記装置で個々に算出しているもの
は、式（Ｅ７）であり、繰り返し算出したものの合計
は、式（Ｅ８）である。したがって、上記装置によっ
て、サーチウインドウ内の各画素データを順番に入力
し、プロセッサエレメントの並ぶ各列でデータの上下方
向の転送を交互に行ない、各列においての転送方向を上
方向か下方向のどちらか一方に限定して、各ディストー
ションを算出することができる。このため、各プロセッ
サエレメント間のデータの転送バスを減らすことがで
き、回路構成を簡素化することができる。
【００８９】請求項２２記載の発明では、請求項２１記
載の発明において、前記各サイドレジスタユニットが、
各列の１行目のプロセッサエレメントおよび中間レジス
タに電気的に接続された第１サイドレジスタユニット
と、各列の（Ｈ−Ｎ＋１）行目のプロセッサエレメント
および中間レジスタに電気的に接続された第２サイドレ
ジスタユニットからなり、第１サイドレジスタユニット
が、画素データを入力して一時的に保持し出力する直列
に互いに電気的に接続された（Ｎ−１）個のレジスタか
らなり、第２サイドレジスタユニットが、画素データを
入力して一時的に保持し出力する直列に互いに電気的に
接続された（Ｎ−１）個のレジスタからなる。また、上
記レジスタはフリップフロップとセレクタのみから構成
できる。
【００９０】このため、簡単なフリップフロップを用い
て、データの転送を行なうことができる。請求項２３記
載の発明では、請求項２１記載の発明において、前記各
サイドレジスタユニットが、画素データを入力して一時
的に保持し出力する直列に互いに電気的に接続された
（Ｎ−１）個のレジスタからなる。また、上記レジスタ
はフリップフロップとセレクタのみから構成できる。
【００９１】このため、フリップフロップの数を極力押
えて、データの転送を行なうことができる。また、プロ
セッサエレメントとサイドレジスタをリング状に接続す
ることにより、データの転送バスの長さを短く一定にで
き、転送時間を一定にすることができる。請求項２４記
載の発明では、請求項２１記載の発明において、前記入
力レジスタユニットが、第１レジスタユニットと第２レ
ジスタユニットからなり、前記第１レジスタユニット
が、直列に互いに電気的に接続された（Ｈ−Ｎ＋１）個
のフリップフロップを有し、前記フリップフロップのう
ちの一端のフリップフロップの入力端子が候補ブロック
データ供給ユニットに電気的に接続され、他端のフリッ
プフロップの出力端子が第２レジスタユニットに電気的
に接続され、上記各フリップフロップの出力端子が、
（Ｌ−Ｍ＋１）列目のプロセッサエレメントおよび中間
レジスタに電気的に接続され、前記第２レジスタユニッ
トの出力端子が、（Ｌ−Ｍ＋１）列目のサイドレジスタ
ユニットに電気的に接続され、候補ブロックデータ供給
ユニットが、前記第１転送制御手段および第３転送制御
手段の画素データの転送周期のＮ／Ｈの周期でサーチウ
インドウ内の同列の画素データを行数の昇順に第１レジ
スタユニットの上記一端のフリップフロップの入力端子
に入力する動作を、列数の昇順に繰り返し、各フリップ
フロップが、入力端子に入力されているデータを出力端
子に、前記第１転送制御手段および第３転送制御手段の
画素データの転送周期のＮ／Ｈの周期でラッチし、第２
レジスタユニットが、入力端子に入力されているデータ
を出力端子に、前記第１転送制御手段の画素データの転
送周期で（Ｌ−Ｍ＋１）列目のサイドレジスタユニット
に出力する。
【００９２】このため、すべてのプロセッサエレメント
において候補ブロックの画素データの入力ができ、ディ
ストーションの算出ができる。請求項２５記載の発明で
は、請求項２４記載の発明において、前記第２レジスタ
ユニットが、直列に互いに電気的に接続された（Ｎ−
１）個のフリップフロップからなる。
【００９３】このため、現符号化ブロックの大きさが大
きくなっても、簡単なフリップフロップを用いることに
より、候補ブロックの画素データを各プロセッサエレメ
ントに供給することができる。請求項２６記載の発明で
は、請求項２５記載の発明において、前記現符号化ブロ
ックデータ供給ユニットが、現符号化ブロックの各列の
画素データを第１行目から第Ｎ行目まで昇順に入力する
動作を、第１列から第Ｍ列まで昇順に実行し、入力した
現符号化ブロックの各列の画素データを行の昇順に出力
する動作を列の昇順に実行すると同時に、各列の画素デ
ータを行の降順に出力する動作を列の昇順に実行する このため、現符号化ブロックデータを順序よく抽出し、
列毎に行の昇順と行の降順に現符号化ブロックデータを
出力でき、各プロセッサエレメントにおいて、それぞれ
現符号化ブロックと候補ブロックの対応するディストー
ションの算出を行なうことができる。
【００９４】請求項２７記載の発明では、請求項２１記
載の発明において、全てのプロセッサエレメントで算出
されたディストーションのうちの最小のディストーショ
ンを検出する最小ディストーション検出ユニットと、各
プロセッサエレメントがディストーションの算出を終了
した後、全てのプロセッサエレメントで算出されたディ
ストーションを最小ディストーション検出ユニットに転
送させるディストーション転送制御手段を設けた。
【００９５】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項２８記載の発明では、請求項２
１記載の発明において、１列目の各プロセッサエレメン
トに電気的に接続され、全てのプロセッサエレメントで
算出されたディストーションのうちの最小のディストー
ションを検出する最小ディストーション検出ユニット
と、各プロセッサエレメントがディストーションの算出
を終了した後、１列目の各プロセッサエレメントから最
小ディストーション検出ユニットにディストーションを
転送するとともに、２列目以降の各プロセッサエレメン
トから列数の少ない隣の列の各プロセッサエレメントに
ディストーションを転送させるディストーション転送制
御手段とを設け、前記ディストーション転送制御手段
が、全てのプロセッサエレメントで算出されたディスト
ーションが最小ディストーション検出ユニットに転送さ
れるまで、前記ディストーションの転送動作を繰り返
す。
【００９６】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項２９記載の発明では、請求項２
１記載の発明において、１行目の各プロセッサエレメン
トに電気的に接続され、全てのプロセッサエレメントで
算出されたディストーションのうちの最小のディストー
ションを検出する最小ディストーション検出ユニット
と、各プロセッサエレメントがディストーションの算出
を終了した後、１行目の各プロセッサエレメントから最
小ディストーション検出ユニットにディストーションを
転送するとともに、２行目以降の各プロセッサエレメン
トから行数の少ない隣の行の各プロセッサエレメントに
ディストーションを転送させるディストーション転送制
御手段とを設け、前記ディストーション転送制御手段
が、全てのプロセッサエレメントで算出されたディスト
ーションが最小ディストーション検出ユニットに転送さ
れるまで、前記ディストーションの転送動作を繰り返
す。
【００９７】このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。請求項３０記載の発明では、請求項２
７記載の発明において、候補ブロックデータ供給ユニッ
トが、前記サーチウインドウの範囲を越えて、該サーチ
ウインドウからＭ画素分だけ列方向にずれたもう一つの
サーチウインドウの範囲の画素データまで入力レジスタ
ユニットに入力するとともに、現符号化ブロックデータ
供給ユニットが、前記現符号化ブロックを、該現符号化
ブロックに対して列方向に隣接するもう一つの現符号化
ブロックに置き換えて、現符号化ブロックの画素データ
を転送する前記第６転送制御手段および第７転送制御手
段を繰り返し動作させ、前記候補ブロックデータ供給ユ
ニットが、サーチウインドウ内の画素データを列毎に昇
順に入力レジスタユニットに入力し、各列の画素データ
を１行目の画素から昇順に入力レジスタユニットに入力
し、さらに、前記候補ブロックデータ供給ユニットが、
該入力動作を前記サーチウインドウの範囲を越えて前記
もう一つのサーチウインドウの範囲まで繰り返し、前記
ディストーション算出制御手段による前記もう一つのサ
ーチウインドウに対応するディストーションの算出が終
了する前に、前記ディストーション転送制御手段による
前記サーチウインドウに対応するディストーションの転
送動作が終了する。
【００９８】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削減でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【００９９】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【０１００】
【実施例】以下、本発明を図面に基づいて説明する。図
１〜図２９は、本発明に係る動きベクトル探索装置の一
実施例を示す図である。図１に示すように、動きベクト
ル探索装置は、現符号化ブロックデータ供給ユニット１
００、候補ブロックデータ供給ユニット２００、ディス
トーション算出ユニット１０００、最小ディストーショ
ン検出ユニット４００および信号出力ユニット３００か
らなり、図２（ａ）に示された現符号化画像Ｐａを部分
的に構成する一つの現符号化ブロック１の動きベクトル
を、現符号化画像Ｐａよりも先に符号化された前符号化
画像Ｐｂに基づいて探索するものである。
【０１０１】現符号化ブロックデータ供給ユニット１０
０は、現符号化画像Ｐａを部分的に構成する一つの現符
号化ブロック１の画素データをディストーション算出ユ
ニット１０００に出力するものである。現符号化ブロッ
ク１は任意のブロックサイズであってよいが、以下の説
明では、図２（ａ）に示されるように、現符号化ブロッ
ク１は、画素データａ（０，０）、ａ（０，１）、ａ
（１，０）およびａ（１，１）からなる２×２画素サイ
ズのブロックとする。
【０１０２】候補ブロックデータ供給ユニット２００
は、現符号化ブロック１に類似した複数の前符号化ブロ
ックを含む前符号化画像Ｐｂ上の範囲を図２（ｂ）に示
すようにサーチウインドウ２として特定されたサーチウ
インドウ２内の各前符号化ブロック内の各画素データを
ディストーション算出ユニット１０００に出力するもの
である。サーチウインドウ２のサイズは、現符号化ブロ
ック１より大きければ任意のサイズでよいが、以下の説
明では、サーチウインドウ２は、図２（ｂ）に示すよう
に画素データｂ（０，０）、ｂ（０，１）、ｂ（０，
２）、ｂ（０，３）、ｂ（１，０）、ｂ（１，１）、ｂ
（１，２）、ｂ（１，３）、ｂ（２，０）、ｂ（２，
１）、ｂ（２，２）、ｂ（２，３）、ｂ（３，０）、ｂ
（３，１）、ｂ（３，２）およびｂ（３，３）からなる
４×４画素サイズである。
【０１０３】ディストーション算出ユニット１０００
は、現符号化ブロック１内の各画素データをサーチウイ
ンドウ２の中の各候補ブロック内の位置的に対応する各
画素データから減算したものを正数データに変換し、正
数変換後の各画素のディストーションすなわち局所ディ
ストーションをブロック単位に合計することによって、
現符号化画像Ｐａ上の現符号化ブロック１と前符号化画
像Ｐｂ上の前符号化ブロックとの間の各ディストーショ
ンを算出するものである。
【０１０４】最小ディストーション検出ユニット４００
は、ディストーション算出ユニット１０００により算出
されたディストーションの中から最小のディストーショ
ンを特定し、特定された最小のディストーションに対応
する候補ブロックの位置に基づいて、動きベクトルを算
出するものである。信号出力ユニット３００は、現符号
化ブロックデータ供給ユニット１００、候補ブロックデ
ータ供給ユニット２００、ディストーション算出ユニッ
ト１０００および最小ディストーション検出ユニット４
００の動作を制御するものである。
【０１０５】図１に示された動きベクトル探索装置は、
図５に示される信号出力ユニット３００を備えており、
信号出力ユニット３００は、第１〜第７信号出力端子Ｐ
１〜Ｐ７を有しており、各信号出力端子Ｐ１〜Ｐ７から
出力される各信号は、各ユニットの動作を制御するため
の信号であり、図５に示されるように各ユニットに出力
される。
【０１０６】信号出力ユニット３００の各信号出力端子
Ｐ１〜Ｐ７から出力される各信号は、図１４および図１
５に示され、第１信号出力端子Ｐ１からは、クロックパ
ルス信号ＣＫ０が出力され、第２信号出力端子Ｐ１から
は、クロックパルス信号ＣＫ０の２倍のパルス幅のパル
ス信号ＣＫ１がクロックパルス信号ＣＫ０の１パルス目
に同期して出力され、以後クロックパルス信号ＣＫ０の
２パルス毎に出力される。第３信号出力端子Ｐ３から
は、パルス信号ＣＫ１と同じ上記パルス信号ＣＫ２が出
力される。
【０１０７】第４信号出力端子Ｐ４からは、クロックパ
ルス信号ＣＫ０の４倍のパルス幅のパルス信号ＳＬがク
ロックパルス信号ＣＫ０の２パルス目に同期して出力さ
れ、以後クロックパルス信号ＣＫ０の４パルス毎に出力
される。第５信号出力端子Ｐ５からは、クロックパルス
信号ＣＫ０の４倍のパルス幅のパルス信号ＬＤがクロッ
クパルス信号ＣＫ０の１２パルス目に同期して出力さ
れ、以後クロックパルス信号ＣＫ０の８パルス目毎に出
力される。第６信号出力端子Ｐ６からは、パルス信号Ｌ
Ｄと同じ上記パルス信号ＣＬが出力される。
【０１０８】第７信号出力端子Ｐ７からは、クロックパ
ルス信号ＣＫ０の２倍のパルス幅のパルス信号ＣＫ３が
クロックパルス信号ＣＫ０の２７パルス目に同期して出
力され、以後クロックパルス信号ＣＫ０の８パルス毎に
出力される。動きベクトル探索装置の各ユニットの具体
例を以下に説明するが、最初にディストーション算出ユ
ニット１０００を有する動きベクトル探索装置の場合に
ついて説明する。
【０１０９】ディストーション算出ユニット１０００
は、図４に示されるように、画素データ供給手段１２０
０、差分データ算出手段１３００、差分データ変換手段
１４００および差分データ総和手段１５００から構成さ
れる。差分データ算出手段１３００は、現符号化ブロッ
ク供給ユニット１００から入力される一つの画素データ
を候補ブロックデータ供給ユニット２００から入力され
る位置的に対応する一つの画素データから減算すること
によって、現符号化ブロックの一つの画素と前符号化ブ
ロックの位置的に対応する一つの画素との差分を表す差
分データを、各候補ブロック毎に算出するものである。
【０１１０】画素データ供給手段１２００は、現符号化
ブロックデータ供給ユニット１００および候補ブロック
データ供給ユニット２００から現符号化ブロックデータ
および候補ブロックデータを入力して、各候補ブロック
と現符号化ブロック１との位置的に対応する画素データ
の全ての組を順々に差分データ算出手段１３００に供給
して、差分データ算出手段１３００の動作を、位置的に
対応する画素データの組の数だけ繰り返させるものであ
る。
【０１１１】差分データ変換手段１４００は、差分デー
タ算出手段１３００により算出された全ての差分データ
を正数データに変換するものである。差分データ総和手
段１５００は、差分データ算出手段１３００により算出
され正数変換された差分データの総和を各候補ブロック
毎に算出して、各候補ブロックに対応する各ディストー
ションを求めるものである。
【０１１２】図６は、上記のように構成されるディスト
ーション算出手段１０００を備えた動きベクトル探索装
置の各手段の概略図を示し、図７は、ディストーション
算出手段１０００を備えた動きベクトル探索装置の各手
段の具体例を示している。図７において、現符号化ブロ
ックデータ供給ユニット１００は、図１２に示すよう
に、フリップフロップ１１０、１２０、１３０、１４
０、１５０およびセレクタ１６０からなる。
【０１１３】フリップフロップ１１０、１２０、１３
０、１４０および１５０は、Ｄフリップフロップからな
り、データ入力端子、信号入力端子およびデータ出力端
子を有し、信号入力端子に入力されたパルスに同期し
て、データ入力端子に入力されているデータをデータ出
力端子にラッチするものである。セレクタ１６０は、第
１データ入力端子Ａ、第２データ入力端子Ｂ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号が０のとき第１データ入力端子Ａに入
力されているデータをデータ出力端子Ｙから出力し、信
号入力端子Ｓに入力された信号が１のとき第２データ入
力端子Ｂに入力されているデータをデータ出力端子Ｙか
ら出力するものである。
【０１１４】詳しくは、フリップフロップ１１０のデー
タ入力端子に現符号化ブロックの画素データａ（０，
０）、ａ（０，１）、ａ（１，０）、ａ（１，１）、ａ
（２，０）、ａ（２，１）・・・が、図１４、図１５に
示すパルス信号ＣＫ１の５、６、７、８、９、１０・・
・パルス目のそれぞれのパルスに同期して記載順に入力
されるようになっている。そして、フリップフロップ１
３０のデータ出力端子から画素データａ（０，０）、ａ
（０，１）、ａ（１，０）、ａ（１，１）、ａ（２，
０）、ａ（２，１）・・・が、パルス信号ＣＫ１の７、
８、９、１０、１１、１２・・・パルス目のそれぞれの
パルスに同期して記載順に出力されるようになってお
り、フリップフロップ１５０のデータ出力端子から画素
データａ（０，１）、ａ（０，０）、ａ（１，１）、ａ
（１，０）、ａ（２，１）、ａ（２，０）・・・が、パ
ルス信号ＣＫ１の７、８、９、１０、１１、１２・・・
パルス目のそれぞれのパルスに同期して記載順に出力さ
れるようになっている。
【０１１５】候補ブロックデータ供給ユニット２００
は、図１６に示されるディストーション算出ユニット１
０００のフリップフロップＤ２（３，２）の入力端子に
前符号化ブロックの画素データｂ（０，０）、ｂ（０，
１）、ｂ（０，２）、ｂ（０，３）、ｂ（１，０）、ｂ
（１，１）、ｂ（１，２）、ｂ（１，３）、ｂ（２，
０）、ｂ（２，１）、ｂ（２，２）、ｂ（２，３）、ｂ
（３，０）、ｂ（３，１）、ｂ（３，２）、ｂ（３，
３）、ｂ（４，０）、ｂ（４，１）、ｂ（４，２）、ｂ
（４，３）・・・を、クロックパルス信号ＣＫ０の１パ
ルス毎にそれぞれのパルスに同期して記載順に出力され
るようになっている。
【０１１６】ディストーション算出手段１０００は、９
個のプロセッサエレメントＰＥ（０，０）、ＰＥ（０，
１）、ＰＥ（０，２）、ＰＥ（１，０）、ＰＥ（１，
１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ（２，
１）、ＰＥ（２，２）、５個の第１フリップフロップＤ
１（０，−１）、Ｄ１（１，−１）、Ｄ１（２，−
１）、Ｄ１（１，３）、Ｄ１（２，３）、並びに、４個
の第２フリップフロップＤ２（３，−１）、Ｄ２（３，
０）、Ｄ２（３，１）、Ｄ２（３，２）を有している。
ｘ＝０，１，２，３、ｙ＝−１，０，１，２，３とし
て、上述の各プロセッサエレエントＰＥをＰＥ（ｘ，
ｙ）、各第１フリップフロップＤ１をＤ１（ｘ，ｙ）、
各第２フリップフロップＤ２をＤ２（ｘ，ｙ）と表すも
のとする。
【０１１７】ここで、本実施例では、現符号化ブロック
の画素サイズを２×２としたので、サイドレジスタユニ
ットの第１フリップフロップＤ１が一つしかないが、現
符号化ブロックの画素サイズが３列以上の場合、サイド
レジスタユニットの一番外側の第１フリップフロップＤ
１を除くプロセッサエレメントよりの第１フリップフロ
ップＤ１は、図８に示されるように、偶数列では入力端
子ＹＬｉおよびＹＵｉ、並びに、出力端子ＹＵｏおよび
ＹＬｏを有し、さらに信号出力ユニット３００の各信号
出力端子に接続された入力端子（図示省略）を有し、ま
た、奇数列の第１フリップフロップＤ１では、ＹＵｉ、
ＹＵｏのかわりに入力端子ＹＤｉおよび出力端子ＹＤｏ
を有する。
【０１１８】第１フリップフロップＤ１の具体的構成例
を図９に示す。同図に示されるように、第１フリップフ
ロップＤ１はセレクタ１６２１およびＤフリップフロッ
プ１６２２からなり、セレクタ１６２１に入力される信
号によって、セレクタ１６２１に入力されている二つの
データから一方を選び、Ｄフリップフロップ１６２２に
出力する。Ｄフリップフロップ１６２２は、入力された
データをパルス信号ＣＫ１のタイミングに同期して出力
する。
【０１１９】図１０に示されるように、各プロセッサエ
レメントＰＥ（ｘ，ｙ）は、偶数列のプロセッサエレメ
ントでは、入力端子Ｘ、ＹＬｉ、ＤｉおよびＹＵｉ、並
びに、出力端子ＹＵｏ、ＤｏおよびＹＬｏを有し、さら
に信号出力ユニット３００の各信号出力端子に接続され
た入力端子（図示省略）を有している。また、奇数列の
プロセッサエレメントでは、ＹＵｉ、ＹＵｏのかわりに
入力端子ＹＤｉおよび出力端子ＹＤｏを有している。
【０１２０】図１１において、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）は、第１セレクタ１０１０、第１フリップ
フロップ１０２０、減算器１０３０、正数変換器１０４
０、加算器１０５０、第２フリップフロップ１０６０、
第２セレクタ１０７０、第３フリップフロップ１０８
０、反転素子１０９０および論理積素子１１００を備え
ている。
【０１２１】第１セレクタ１０１０は、データ入力端子
Ａ、データ入力端子Ｂ、信号入力端子Ｓおよびデータ出
力端子Ｙを有し、信号入力端子Ｓに入力された信号が０
のときデータ入力端子Ａに入力されているデータをデー
タ出力端子Ｙから出力し、信号入力端子Ｓに入力された
信号が１のときデータ入力端子Ｂに入力されているデー
タをデータ出力端子Ｙから出力するものである。
【０１２２】第１フリップフロップ１０２０は、Ｄフリ
ップフロップからなり、データ入力端子、信号入力端子
１０２０ａおよびデータ出力端子を有し、信号入力端子
１０２０ａに入力されたパルスに同期して、データ入力
端子に入力されているデータをデータ出力端子にラッチ
するものである。減算器１０３０は、データ入力端子
Ａ、Ｂおよびデータ出力端子を有し、データ入力端子Ａ
に入力されたデータからデータ入力端子Ｂに入力された
データを減算してデータ出力端子から出力するものであ
る。
【０１２３】正数変換器１０４０は、データ入力端子お
よびデータ出力端子を有し、データ入力端子に入力され
たデータを絶対値演算または二乗演算により正数データ
に変換してデータ出力端子から出力するものである。反
転素子１０９０は、信号入力端子およびデータ出力端子
を有し、信号入力端子に入力された信号が０を表わす信
号である場合には、データ出力端子に１を表わすデータ
を出力し、入力された信号が１を表わす信号である場合
には、データ出力端子に０を表わすデータを出力するも
のである。
【０１２４】論理積素子１１００は、第１データ入力端
子Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを
有し、第１データ入力端子Ａおよび第２データ入力端子
Ｂに入力されたデータが共に１を表わすデータであると
きのみ１を表わすデータをデータ出力端子Ｙに出力し、
どちらかのデータが０を表わすデータである場合には、
０を表わすデータをデータ出力端子Ｙに出力するもので
ある。言い換えれば、第１データ入力端子Ａに入力され
たデータが０を表わすデータのとき、データ出力端子Ｙ
に０を表わすデータを出力し、第１データ入力端子Ａに
入力されたデータが１を表わすデータのとき、データ出
力端子Ｙには、第２データ入力端子Ｂに入力されたデー
タを出力するものである。
【０１２５】加算器１０５０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよびデータ出力端子を有
し、データ入力端子Ａに入力されたデータとデータ入力
端子Ｂに入力されたデータを加算してデータ出力端子か
ら出力するものである。第２フリップフロップ１０６０
は、Ｄフリップフロップからなり、データ入力端子、信
号入力端子１０６０ａおよびデータ出力端子を有し、信
号入力端子１０６０ａに入力された信号のパルスに同期
して、データ入力端子に入力されているデータをデータ
出力端子にラッチするものである。
【０１２６】第２セレクタ１０７０は、第１データ入力
端子Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよび
データ出力端子Ｙを有し、信号入力端子Ｓに入力された
信号が０を表わす信号のとき第１データ入力端子Ａに入
力されているデータをデータ出力端子Ｙから出力し、信
号入力端子Ｓに入力された信号が１を表わす信号のとき
第２データ入力端子Ｂに入力されているデータをデータ
出力端子Ｙから出力するものである。
【０１２７】第３フリップフロップ１０８０は、データ
入力端子、信号入力端子１０８０ａおよびデータ出力端
子を有し、信号入力端子１０８０ａに入力された信号の
パルスに同期して、データ入力端子に入力されているデ
ータをデータ出力端子にラッチするものである。各プロ
セッサエレメントＰＥ（ｘ，ｙ）の第１セレクタ１０１
０の第１データ入力端子Ａは、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）が奇数列にある場合には、別のプロセッサ
エレメントＰＥ（ｘ，ｙ−１）の第１フリップフロップ
１０２０のデータ出力端子またはフリップフロップＤ１
（ｘ，ｙ−１）のデータ出力端子に入力端子ＹＤｉを介
して電気的に接続され、プロセッサエレメントＰＥ
（ｘ，ｙ）が偶数列にある場合には、別のプロセッサエ
レメントＰＥ（ｘ，ｙ＋１）の第１フリップフロップ１
０２０のデータ出力端子またはフリップフロップＤ１
（ｘ，ｙ＋１）のデータ出力端子に入力端子ＹＵｉを介
して電気的に接続され、第１セレクタ１０１０の第２デ
ータ入力端子Ｂは別のプロセッサエレメントＰＥ（ｘ，
ｙ＋１）の第１フリップフロップのデータ出力端子また
はフリップフロップＤ２（ｘ，ｙ＋１）のデータ出力端
子に入力端子ＹＬｉを介して電気的に接続されている。
【０１２８】また、各プロセッサエレメントＰＥ（ｘ，
ｙ）の第１セレクタ１０１０の信号入力端子Ｓは信号出
力ユニット３００の第４信号出力端子Ｐ４に電気的に接
続されている。各プロセッサエレメントＰＥ（ｘ，ｙ）
の第１フリップフロップ１０２０のデータ入力端子は同
じプロセッサエレメントＰＥ（ｘ，ｙ）の第１セレクタ
１０１０のデータ出力端子Ｙに電気的に接続され、第１
フリップフロップ１０２０の信号入力端子１０２０ａは
信号出力ユニット３００の第２信号出力端子Ｐ２に電気
的に接続されている。
【０１２９】各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器１０３０の第１データ入力端子Ａは同じプロセッ
サエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ１
０２０のデータ出力端子に電気的に接続され、減算器１
０３０の第２データ入力端子Ｂは、奇数列のプロセッサ
エレメントにおいては、現符号化ブロックデータ供給ユ
ニット１００の第５フリップフロップ１５０のデータ出
力端子に入力端子Ｘを介して電気的に接続され、偶数列
のプロセッサエレメントにおいては、現符号化ブロック
データ供給ユニット１００の第３フリップフロップ１３
０のデータ出力端子に入力端子Ｘを介して電気的に接続
されている。
【０１３０】各プロセッサエレメントＰＥ（ｘ，ｙ）の
正数変換器１０４０のデータ入力端子は同じプロセッサ
エレメントＰＥ（ｘ，ｙ）の減算器１０３０のデータ出
力端子に電気的に接続されている。各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の反転素子１０９０の信号入力端子
は信号出力ユニット３００の第５信号出力端子Ｐ５に電
気的に接続されている。
【０１３１】各プロセッサエレメントＰＥ（ｘ，ｙ）の
論理積素子１１００の第１データ入力端子Ａは同じプロ
セッサエレメントＰＥ（ｘ，ｙ）の反転素子１０９０の
データ出力端子に電気的に接続され、論理積素子１１０
０の第２データ入力端子Ｂは同じプロセッサエレメント
ＰＥ（ｘ，ｙ）の第２フリップフロップ１０６０のデー
タ出力端子に電気的に接続されている。
【０１３２】各プロセッサエレメントＰＥ（ｘ，ｙ）の
加算器１０５０の第１データ入力端子Ａは同じプロセッ
サエレメントＰＥ（ｘ，ｙ）の正数変換器１０４０のデ
ータ出力端子に電気的に接続され、加算器１０５０の第
２データ入力端子Ｂは同じプロセッサエレメントＰＥ
（ｘ，ｙ）の論理積素子１１００のデータ出力端子に電
気的に接続されている。
【０１３３】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２フリップフロップ１０６０のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の加算器１０５０
のデータ出力端子に電気的に接続され、第２フリップフ
ロップ１０６０の信号入力端子１０６０ａは信号出力ユ
ニット３００の第２信号出力端子Ｐ２に電気的に接続さ
れている。
【０１３４】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２セレクタ１０７０の第１データ入力端子Ａは別のプ
ロセッサエレメントＰＥ（ｘ＋１，ｙ）の第３フリップ
フロップ１０８０のデータ出力端子に入力端子Ｄｉを介
して電気的に接続され、第２セレクタ１０７０の第２デ
ータ入力端子Ｂは同じプロセッサエレメントＰＥ（ｘ，
ｙ）の第２フリップフロップ１０６０のデータ出力端子
に電気的に接続され、第２セレクタ１０７０の信号入力
端子Ｓは信号出力ユニット３００の第５信号出力端子Ｐ
５に電気的に接続されている。
【０１３５】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第３フリップフロップ１０８０のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第２セレクタ１
０７０のデータ出力端子Ｙに電気的に接続され、第３フ
リップフロップ１０８０の信号入力端子１０８０ａは信
号出力ユニット３００の第３信号出力端子Ｐ３に電気的
に接続されている。
【０１３６】再び図７に戻り、フリップフロップＤ２
（３，２）は、クロックパルスＣＫ０に同期して候補ブ
ロックデータ供給ユニット２００から画素データを入力
し、フリップフロップＤ２（３，１）は、クロックパル
スＣＫ０に同期してフリップフロップＤ２（３，２）か
ら画素データを入力する。フリップフロップＤ２（３，
０）は、クロックパルスＣＫ０に同期してフリップフロ
ップＤ２（３，１）から画素データを入力し、フリップ
フロップＤ２（３，−１）は、クロックパルスＣＫ０に
同期してフリップフロップＤ２（３，０）から画素デー
タを入力する。
【０１３７】フリップフロップＤ１（２，−１）は、ク
ロックパルスＣＫ１に同期してフリップフロップＤ２
（３，−１）から画素データを入力する。ｎを自然数と
すると、フリップフロップＤ１（２，３）は、パルス信
号ＣＫ１の２ｎパルス目毎にプロセッサエレメントＰＥ
（２，２）から画素データを入力し、フリップフロップ
Ｄ１（１，３）は、パルス信号ＣＫ１の２ｎ−１パルス
目毎にフリップフロップＤ１（２，３）から画素データ
を入力する。
【０１３８】フリップフロップＤ１（１，−１）は、パ
ルス信号ＣＫ１の２ｎパルス目毎にプロセッサエレメン
トＰＥ（１，０）から画素データを入力し、フリップフ
ロップＤ１（０，−１）は、パルス信号ＣＫ１の２ｎ−
１パルス目毎にフリップフロップＤ１（１，−１）から
画素データを入力する。図１３は、最小ディストーショ
ン検出ユニット４００の詳細なブロック構成図であり、
同図において、最小ディストーション検出ユニット４０
０は、第１比較器４１０、第１フリップフロップ４２
０、第２比較器４３０、セレクタ４４０、第２フリップ
フロップ４５０、論理和素子５００、反転素子４６０、
論理積素子４７０、カウンタ４８０、第３フリップフロ
ップ４９０、第１換算テーブル５１０、第２換算テーブ
ル５２０、第４フリップフロップ５３０、第５フリップ
フロップ５４０および第６フリップフロップ５５０から
なる。
【０１３９】第１比較器４１０は、データ入力端子Ａ
０、Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、デ
ータ入力端子Ａ０、Ａ１、Ａ２に入力されたデータの中
で最小の値を持つデータを出力端子Ｙから出力し、最小
の値を持つデータの入力された入力端子がＡ０ならば０
を、Ａ１ならば１を、Ａ２ならば２を出力端子Ｍから出
力するものである。
【０１４０】第２比較器４３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよび信号出力端子を有し、
データ入力端子Ａに入力されたデータがデータ入力端子
Ｂに入力されたデータ以上の大きさであるとき、０を表
わす信号を信号出力端子から出力し、データ入力端子Ａ
に入力されたデータがデータ入力端子Ｂに入力されたデ
ータより小さいとき、１を表わす信号を信号出力端子か
ら出力するものである。
【０１４１】セレクタ４４０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１４２】第２フリップフロップ４５０は、Ｄフリッ
プフロップからなり、データ入力端子、信号入力端子４
５０ａおよびデータ出力端子を有し、信号入力端子４５
０ａに入力されたパルスに同期してデータ入力端子に入
力されているデータをデータ出力端子にラッチするもの
である。論理和素子５００は、信号入力端子Ａ、データ
入力端子Ｂおよびデータ出力端子Ｙを有し、信号入力端
子Ａおよびデータ入力端子Ｂのいずれか一方に１を表わ
す信号が入力されたとき、データ出力端子Ｙに１を表わ
す信号を出力し、信号入力端子Ａおよびデータ入力端子
Ｂの両入力端子に０を表わす信号が入力されたとき、デ
ータ出力端子Ｙに０を表わす信号を出力するものであ
る。言い換えれば、信号入力端子Ａに入力された信号が
１であるとき、１を表わす信号をデータ出力端子Ｙに出
力し、信号入力端子Ａに入力された信号が０であると
き、データ入力端子Ｂに入力されているデータをデータ
出力端子Ｙに出力するものである。
【０１４３】反転素子４６０は、信号入力端子および信
号出力端子を有し、信号入力端子に入力された信号が０
を表わす信号のとき、信号出力端子に１を表わす信号を
出力し、入力された信号が１を表わす信号のとき、信号
出力端子に０を表わす信号を出力するものである。論理
積素子４７０は、第１信号入力端子Ａ、第２信号入力端
子Ｂおよび信号出力端子Ｙを有し、第１信号入力端子Ａ
および第２信号入力端子Ｂに入力された信号が共に１を
表わす信号であるときのみ１を表わす信号を信号出力端
子Ｙに出力し、第１信号入力端子Ａおよび第２信号入力
端子Ｂのいずれか一方でも入力される信号が０を表わす
信号であるときには、０を表わす信号を信号出力端子Ｙ
に出力するものである。
【０１４４】第１フリップフロップ４２０は、Ｄフリッ
プフロップからなり、データ入力端子、信号入力端子お
よびデータ出力端子を有し、信号入力端子に入力された
信号のパルスに同期してデータ入力端子に入力されてい
るデータをデータ出力端子にラッチするものである。カ
ウンタ４８０は、信号入力端子ＣＫ、ＣＬおよびカウン
ト出力端子Ｑｎを有し、信号入力端子ＣＬに入力された
信号のパルスに同期してカウント出力端子Ｑｎの出力を
０にリセットし、信号入力端子ＣＫに入力された信号の
パルスに同期してカウント出力端子Ｑｎの出力信号をカ
ウントアップして、信号入力端子ＣＫに入力された信号
のパルスに同期して出力するものである。
【０１４５】第３フリップフロップ４９０は、Ｄフリッ
プフロップからなり、データ入力端子、信号入力端子お
よびデータ出力端子を有し、信号入力端子に入力された
信号のパルスに同期して、データ入力端子に入力されて
いるデータをデータ出力端子にラッチするものである。
第１換算テーブル５１０は、データ入力端子およびデー
タ出力端子を有し、データ入力端子に入力されたデータ
を動きベクトルデータに換算し、データ出力端子に出力
するものである。第２換算テーブル５２０は、データ入
力端子およびデータ出力端子を有し、データ入力端子に
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子に出力するものである。
【０１４６】第４フリップフロップ５３０は、Ｄフリッ
プフロップからなり、データ入力端子、信号入力端子お
よびデータ出力端子を有し、信号入力端子に入力された
信号のパルスに同期して、データ入力端子に入力されて
いるデータをデータ出力端子にラッチするものである。
第５フリップフロップ５４０は、Ｄフリップフロップか
らなり、データ入力端子、信号入力端子およびデータ出
力端子を有し、信号入力端子に入力された信号のパルス
に同期して、データ入力端子に入力されているデータを
データ出力端子にラッチするものである。第６フリップ
フロップ５５０は、Ｄフリップフロップからなり、デー
タ入力端子、信号入力端子およびデータ出力端子を有
し、信号入力端子に入力された信号のパルスに同期し
て、データ入力端子に入力されているデータをデータ出
力端子にラッチするものである。
【０１４７】さらに、第１比較器４１０のデータ入力端
子Ａ０は、プロセッサエレエントＰＥ（０，０）の第３
フリップフロップ１０８０のデータ出力端子に、プロセ
ッサエレエントＰＥ（０，０）の出力端子Ｄｏを介して
電気的に接続され、データ入力端子Ａ１は、プロセッサ
エレエントＰＥ（０，１）の第３フリップフロップ１０
８０のデータ出力端子に、プロセッサエレエントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続され、
データ入力端子Ａ２は、プロセッサエレエントＰＥ
（０，２）の第３フリップフロップ１０８０のデータ出
力端子に、プロセッサエレエントＰＥ（０，２）の出力
端子Ｄｏを介して電気的に接続されている。
【０１４８】第２比較器４３０の第１データ入力端子Ａ
は、第１比較器４１０のデータ出力端子Ｙに電気的に接
続され、第２データ入力端子Ｂは、論理和素子５００の
データ出力端子Ｙに電気的に接続されている。セレクタ
４４０の第１データ入力端子Ａは、第１比較器４１０の
データ出力端子Ｙに電気的に接続され、第２データ入力
端子Ｂは、論理和素子５００のデータ出力端子Ｙに電気
的に接続されている。
【０１４９】第２フリップフロップ４５０のデータ入力
端子は、セレクタ４４０のデータ出力端子Ｙに電気的に
接続され、信号入力端子４５０ａは、信号出力ユニット
３００の第３信号出力端子Ｐ３に電気的に接続されてい
る。論理和素子５００の信号入力端子Ａは、信号出力ユ
ニット３００の第５信号出力端子Ｐ５に電気的に接続さ
れ、データ入力端子Ｂは、第２フリップフロップ４５０
のデータ出力端子に電気的に接続されている。
【０１５０】反転素子４６０の信号入力端子は、信号出
力ユニット３００の第３信号出力端子Ｐ３に電気的に接
続されている。論理積素子４７０の第１信号入力端子Ａ
は、第２比較器４３０のデータ出力端子に電気的に接続
され、第２信号入力端子Ｂは、反転素子４６０のデータ
出力端子に電気的に接続されている。第１フリップフロ
ップ４２０のデータ入力端子は、第１比較器４１０のデ
ータ出力端子Ｍに電気的に接続され、信号入力端子は、
論理積素子４７０のデータ出力端子に電気的に接続され
ている。
【０１５１】カウンタ４８０の信号入力端子ＣＬは、信
号出力ユニット３００の第５信号出力端子Ｐ５に電気的
に接続され、信号入力端子ＣＫは、信号出力ユニット３
００の第３信号出力端子Ｐ３に電気的に接続されてい
る。第３フリップフロップ４９０のデータ入力端子は、
カウンタ４８０のデータ出力端子Ｑｎに電気的に接続さ
れ、信号入力端子は、論理積素子４７０のデータ出力端
子に電気的に接続されている。
【０１５２】第１換算テーブル５１０のデータ入力端子
は、第１フリップフロップ４２０のデータ出力端子に電
気的に接続され、第２換算テーブル５２０のデータ入力
端子は、第３フリップフロップ４９０のデータ出力端子
に電気的に接続されている。第４フリップフロップ５３
０のデータ入力端子は、第１換算テーブル５１０のデー
タ出力端子に電気的に接続され、信号入力端子は、信号
出力ユニット３００の第７信号出力端子Ｐ７に電気的に
接続されている。
【０１５３】第５フリップフロップ５４０のデータ入力
端子は、第２フリップフロップ４５０のデータ出力端子
に電気的に接続され、信号入力端子は、信号出力ユニッ
ト３００の第７信号出力端子Ｐ７に電気的に接続されて
いる。第６フリップフロップ５５０のデータ入力端子
は、第２換算テーブル５２０のデータ出力端子に電気的
に接続され、信号入力端子は、信号出力ユニット３００
の第７信号出力端子Ｐ７に電気的に接続されている。
【０１５４】次に、作用を説明する。最初に、現符号化
ブロックデータ供給ユニット１００および候補ブロック
データ算出ユニット２００からディストーション算出ユ
ニット１０００に入力される画素データの流れを説明す
る。なお、図１４、図１５のパルス信号ＳＬおよびパル
ス信号ＣＫ１のタイミングから理解されるように、パル
ス信号ＣＫ１の各パルスが発せられる前に、パルス信号
ＳＬの信号が変化し、プロセッサエレメントＰＥ（ｘ，
ｙ）の第１セレクタ１０１０では、パルス信号ＣＫ１の
１パルス目が発せられる前に、第２データ入力端子Ｂが
選択され、２パルス目が発せられる前に、第１データ入
力端子Ａが選択され、この選択がクロックパルス信号Ｃ
Ｋ１の以後の各パルスで繰り返される。また、現符号化
ブロックデータ供給ユニット１００のセレクタ１６０で
は、パルス信号ＣＫ１の１パルス目が発せられる前に、
第２データ入力端子Ｂが選択され、２パルス目が発せら
れる前に、第１データ入力端子Ａが選択され、この選択
がクロックパルス信号ＣＫ１の以後の各パルスで繰りさ
れる。
【０１５５】一方、図７に示されるように、各フリップ
フロップＤ２では、データ入力端子に入力されている各
データがクロックパルス信号ＣＫ０の各パルスに同期し
てラッチされて、他のフリップフロップやプロセッサエ
レメントに出力され、図１１に示されるように、各プロ
セッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロッ
プ１０２０では、第１セレクタ１０１０で選択されてい
るデータ入力端子に入力されている各データがパルス信
号ＣＫ１の各パルスに同期してラッチされて、他のプロ
セッサエレメントやフリップフロップに出力端子ＹＬ
ｏ、ＹＤｏ、ＹＵｏを通して出力される。
【０１５６】また、図１２に示されるように、現符号化
ブロックデータ供給ユニット１００の第５フリップフロ
ップ１５０では、セレクタ１６０で選択されているデー
タ入力端子に入力されている各データがパルス信号ＣＫ
１の各パルスに同期してラッチされて、ディストーショ
ン算出ユニット１０００の各プロセッサエレメントに出
力端子を通して出力される。
【０１５７】よって、以下で説明する各フリップフロッ
プに対しての画素データの入力は、各フリップフロップ
におけるラッチ時を意味するものとし、各プロセッサエ
レメントＰＥ（ｘ，ｙ）に対しての画素データの入力
は、各プロセッサエレエントＰＥ（ｘ，ｙ）の第１フリ
ップフロップ１０２０におけるラッチ時を意味するもの
とする。
【０１５８】クロックパルス信号ＣＫ０のパルス信号に
同期して、フリップフロップＤ２は図７における下側の
フリップフロップＤ２および候補ブロックデータ供給ユ
ニット２００からデータを入力するようになっており、
クロックパルス信号ＣＫ０のパルス毎に上述の動作が繰
り返される。また、パルス信号ＣＫ１の１パルス目に
は、各プロセッサエレエントおよびフリップフロップは
図１１における右側のプロセッサエレエントあるいはフ
リップフロップからデータを入力し、２パルス目には、
奇数列の各プロセッサエレエントおよびフリップフロッ
プでは図１１における上側のプロセッサエレエントある
いはフリップフロップからデータを入力し、偶数列の各
プロセッサエレエントおよびフリップフロップでは図１
１における下側のプロセッサエレエントあるいはフリッ
プフロップからデータを入力するようになっており、ク
ロックパルス信号ＣＫ１の以後のパルスにおいて上述の
動作が繰り返される。
【０１５９】詳しく説明すると、クロックパルス信号Ｃ
Ｋ０の１パルス目に同期して、候補ブロックデータ供給
ユニット２００から画素データｂ（０，０）が、フリッ
プフロップＤ２（３，２）に入力される。次いで、クロ
ックパルス信号ＣＫ０の２パルス目に同期して、画素デ
ータｂ（０，０）がフリップフロップＤ２（３，２）か
らフリップフロップＤ２（３，１）に伝送される。同時
に、候補ブロックデータ供給ユニット２００から画素デ
ータｂ（０，１）がフリップフロップＤ２（３，２）に
入力される。
【０１６０】次いで、クロックパルス信号ＣＫ０の３パ
ルス目に同期して、画素データｂ（０，０）がフリップ
フロップＤ２（３，１）からフリップフロップＤ２
（３，０）に伝送され、画素データｂ（０，１）がフリ
ップフロップＤ２（３，２）からフリップフロップＤ２
（３，１）に伝送される。同時に、候補ブロックデータ
供給ユニット２００から画素データｂ（０，２）がフリ
ップフロップＤ２（３，２）に入力される。
【０１６１】次いで、クロックパルス信号ＣＫ０の４パ
ルス目に同期して、画素データｂ（０，０）がフリップ
フロップＤ２（３，０）からフリップフロップＤ２
（３，−１）に伝送され、画素データｂ（０，１）がフ
リップフロップＤ２（３，１）からフリップフロップＤ
２（３，０）に伝送され、画素データｂ（０，２）がフ
リップフロップＤ２（３，２）からフリップフロップＤ
２（３，１）に伝送される。同時に、候補ブロックデー
タ供給ユニット２００から画素データｂ（０，３）がフ
リップフロップＤ２（３，２）に入力される。
【０１６２】そして、パルス信号ＣＫ１の３パルス目に
同期して、図１８に示すように画素データｂ（０，０）
がフリップフロップＤ２（３，−１）からフリップフロ
ップＤ１（２，−１）に、画素データｂ（０，１）がフ
リップフロップＤ２（３，０）からプロセッサエレメン
トＰＥ（２，０）に、画素データｂ（０，２）がフリッ
プフロップＤ２（３，１）からプロセッサエレメントＰ
Ｅ（２，１）に、画素データｂ（０，３）がフリップフ
ロップＤ２（３，２）からプロセッサエレメントＰＥ
（２，２）に、それぞれ伝送される。
【０１６３】次いで、パルス信号ＣＫ１の４パルス目ま
でに、画素データｂ（０，２）がフリップフロップＤ２
（３，−１）に伝送され、画素データｂ（０，３）がフ
リップフロップＤ２（３，０）に伝送され、画素データ
ｂ（１，０）がフリップフロップＤ２（３，１）に伝送
され、画素データｂ（１，１）がフリップフロップＤ２
（３，２）に伝送される。
【０１６４】次いで、パルス信号ＣＫ１の４パルス目に
同期して、図１９に示すように画素データｂ（０，０）
がフリップフロップＤ１（２，−１）からプロセッサエ
レメントＰＥ（２，０）に、画素データｂ（０，１）が
プロセッサメレメントＰＥ（２，０）からプロセッサエ
レエントＰＥ（２，１）に、画素データｂ（０，２）が
プロセッサエレメントＰＥ（２，１）からプロセッサエ
レメントＰＥ（２，２）に、画素データｂ（０，３）が
プロセッサエレメントＰＥ（２，２）からフリップフロ
ップＤ１（２，３）に、それぞれ伝送される。
【０１６５】次いで、パルス信号ＣＫ１の５パルス目ま
でに、画素データｂ（１，０）がフリップフロップＤ２
（３，−１）に伝送され、画素データｂ（１，１）がフ
リップフロップＤ２（３，０）に伝送され、画素データ
ｂ（１，２）がフリップフロップＤ２（３，１）に伝送
され、画素データｂ（１，３）がフリップフロップＤ２
（３，２）に伝送される。
【０１６６】次いで、パルス信号ＣＫ１の５パルス目に
同期して、図２０に示すように画素データｂ（０，０）
がプロセッサエレメントＰＥ（２，０）からプロセッサ
エレメントＰＥ（１，０）に、画素データｂ（０，１）
がプロセッサエレメントＰＥ（２，１）からプロセッサ
エレメントＰＥ（１，１）に、画素データｂ（０，２）
がプロセッサエレメントＰＥ（２，２）からプロセッサ
エレメントＰＥ（１，２）に、画素データｂ（０，３）
がフリップフロップＤ１（２，３）からフリップフロッ
プＤ１（１，３）に、それぞれ伝送され、画素データｂ
（１，０）がフリップフロップＤ２（３，−１）からフ
リップフロップＤ１（２，−１）に、画素データｂ
（１，１）がフリップフロップＤ２（３，０）からプロ
セッサエレメントＰＥ（２，０）に、画素データｂ
（１，２）がフリップフロップＤ２（３，１）からプロ
セッサエレメントＰＥ（２，１）に、画素データｂ
（１，３）がフリップフロップＤ２（３，２）からプロ
セッサエレメントＰＥ（２，２）に、それぞれ伝送され
る。
【０１６７】同時に、現符号化ブロックデータ供給ユニ
ット１００では、パルス信号ＣＫ１の５パルス目に同期
して、図示しないデータ入力手段から、画素データａ
（０，０）が第１フリップフロップ１１０に入力され
る。次いで、パルス信号ＣＫ１の６パルス目までに、画
素データｂ（１，２）がフリップフロップＤ２（３，−
１）に伝送され、画素データｂ（１，３）がフリップフ
ロップＤ２（３，０）に伝送され、画素データｂ（２，
０）がフリップフロップＤ２（３，１）に伝送され、画
素データｂ（２，１）がフリップフロップＤ２（３，
２）に伝送される。
【０１６８】次いで、パルス信号ＣＫ１の６パルス目に
同期して、図２１に示すように画素データｂ（０，０）
がプロセッサエレメントＰＥ（１，０）からフリップフ
ロップＤ１（１，−１）に、画素データｂ（０，１）が
プロセッサメレメントＰＥ（１，１）からプロセッサエ
レエントＰＥ（１，０）に、画素データｂ（０，２）が
プロセッサエレメントＰＥ（１，２）からプロセッサエ
レメントＰＥ（１，１）に、画素データｂ（０，３）が
フリップフロップＤ１（１，３）からプロセッサエレメ
ントＰＥ（１，２）に、それぞれ伝送され、画素データ
ｂ（１，０）がフリップフロップＤ１（２，−１）から
プロセッサエレメントＰＥ（２，０）に、画素データｂ
（１，１）がプロセッサメレメントＰＥ（２，０）から
プロセッサエレエントＰＥ（２，１）に、画素データｂ
（１，２）がプロセッサエレメントＰＥ（２，１）から
プロセッサエレメントＰＥ（２，２）に、画素データｂ
（１，３）がプロセッサエレメントＰＥ（２，２）から
フリップフロップＤ１（２，３）に、それぞれ伝送され
る。
【０１６９】同時に、現符号化ブロックデータ供給ユニ
ット１００では、パルス信号ＣＫ１の６パルス目に同期
して、画素データａ（０，０）が、第１フリップフロッ
プ１１０から第２フリップフロップ１２０に入力され、
データ入力手段から、画素データａ（０，１）が第１フ
リップフロップ１１０に入力される。次いで、パルス信
号ＣＫ１の７パルス目までに、画素データｂ（２，０）
がフリップフロップＤ２（３，−１）に伝送され、画素
データｂ（２，１）がフリップフロップＤ２（３，０）
に伝送され、画素データｂ（２，２）がフリップフロッ
プＤ２（３，１）に伝送され、画素データｂ（２，３）
がフリップフロップＤ２（３，２）に伝送される。
【０１７０】次いで、パルス信号ＣＫ１の７パルス目に
同期して、図２２に示すように画素データｂ（０，０）
がフリップフロップＤ１（１，−１）からフリップフロ
ップＤ１（０，−１）に、画素データｂ（０，１）がプ
ロセッサエレメントＰＥ（１，０）からプロセッサエレ
メントＰＥ（０，０）に、画素データｂ（０，２）がプ
ロセッサエレメントＰＥ（１，１）からプロセッサエレ
メントＰＥ（０，１）に、画素データｂ（０，３）がプ
ロセッサエレメントＰＥ（１，２）からプロセッサエレ
メントＰＥ（０，２）に、それぞれ伝送され、画素デー
タｂ（１，０）がプロセッサエレメントＰＥ（２，０）
からプロセッサエレメントＰＥ（１，０）に、画素デー
タｂ（１，１）がプロセッサエレメントＰＥ（２，１）
からプロセッサエレメントＰＥ（１，１）に、画素デー
タｂ（１，２）がプロセッサエレメントＰＥ（２，２）
からプロセッサエレメントＰＥ（１，２）に、画素デー
タｂ（１，３）がフリップフロップＤ１（２，３）から
フリップフロップＤ１（１，３）に、それぞれ伝送さ
れ、画素データｂ（２，０）がフリップフロップＤ２
（３，−１）からフリップフロップＤ１（２，−１）
に、画素データｂ（２，１）がフリップフロップＤ２
（３，０）からプロセッサエレメントＰＥ（２，０）
に、画素データｂ（２，２）がフリップフロップＤ２
（３，１）からプロセッサエレメントＰＥ（２，１）
に、画素データｂ（２，３）がフリップフロップＤ２
（３，２）からプロセッサエレメントＰＥ（２，２）
に、それぞれ伝送される。
【０１７１】同時に、現符号化ブロックデータ供給ユニ
ット１００では、パルス信号ＣＫ１の７パルス目に同期
して、画素データａ（０，０）が、第２フリップフロッ
プ１２０から第３フリップフロップ１３０および第４フ
リップフロップ１４０に入力され、画素データａ（０，
１）が、第１フリップフロップ１１０から第２フリップ
フロップ１２０および第５フリップフロップ１５０に入
力され、データ入力手段から、画素データａ（１，０）
が第１フリップフロップ１１０に入力される。
【０１７２】次いで、パルス信号ＣＫ１の８パルス目ま
でに、画素データｂ（２，２）がフリップフロップＤ２
（３，−１）に伝送され、画素データｂ（２，３）がフ
リップフロップＤ２（３，０）に伝送され、画素データ
ｂ（３，０）がフリップフロップＤ２（３，１）に伝送
され、画素データｂ（３，１）がフリップフロップＤ２
（３，２）に伝送される。
【０１７３】次いで、パルス信号ＣＫ１の８パルス目に
同期して、図２３に示すように画素データｂ（０，０）
がフリップフロップＤ１（０，−１）からプロセッサエ
レメントＰＥ（０，０）に、画素データｂ（０，１）が
プロセッサメレメントＰＥ（０，０）からプロセッサエ
レエントＰＥ（０，１）に、画素データｂ（０，２）が
プロセッサエレメントＰＥ（０，１）からプロセッサエ
レメントＰＥ（０，２）に、それぞれ伝送され、画素デ
ータｂ（１，０）がプロセッサエレメントＰＥ（１，
０）からフリップフロップＤ１（１，−１）に、画素デ
ータｂ（１，１）がプロセッサメレメントＰＥ（１，
１）からプロセッサエレエントＰＥ（１，０）に、画素
データｂ（１，２）がプロセッサエレメントＰＥ（１，
２）からプロセッサエレメントＰＥ（１，１）に、画素
データｂ（１，３）がフリップフロップＤ１（１，３）
からプロセッサエレメントＰＥ（１，２）に、それぞれ
伝送され、画素データｂ（２，０）がフリップフロップ
Ｄ１（２，−１）からプロセッサエレメントＰＥ（２，
０）に、画素データｂ（２，１）がプロセッサメレメン
トＰＥ（２，０）からプロセッサエレエントＰＥ（２，
１）に、画素データｂ（２，２）がプロセッサエレメン
トＰＥ（２，１）からプロセッサエレメントＰＥ（２，
２）に、画素データｂ（２，３）がプロセッサエレメン
トＰＥ（２，２）からフリップフロップＤ１（２，３）
に、それぞれ伝送される。
【０１７４】同時に、現符号化ブロックデータ供給ユニ
ット１００では、パルス信号ＣＫ１の８パルス目に同期
して、画素データａ（０，０）が、第４フリップフロッ
プ１４０から第５フリップフロップ１５０に入力され、
画素データａ（０，１）が、第２フリップフロップ１２
０から第３フリップフロップ１３０に入力され、画素デ
ータａ（１，０）が、第１フリップフロップ１１０から
第２フリップフロップ１２０に入力され、データ入力手
段から、画素データａ（１，１）が第１フリップフロッ
プ１１０に入力される。
【０１７５】次いで、パルス信号ＣＫ１の９パルス目ま
でに、画素データｂ（３，０）がフリップフロップＤ２
（３，−１）に伝送され、画素データｂ（３，１）がフ
リップフロップＤ２（３，０）に伝送され、画素データ
ｂ（３，２）がフリップフロップＤ２（３，１）に伝送
され、画素データｂ（３，３）がフリップフロップＤ２
（３，２）に伝送される。
【０１７６】次いで、パルス信号ＣＫ１の９パルス目に
同期して、図２４に示すように画素データｂ（１，０）
がフリップフロップＤ１（１，−１）からフリップフロ
ップＤ１（０，−１）に、画素データｂ（１，１）がプ
ロセッサエレメントＰＥ（１，０）からプロセッサエレ
メントＰＥ（０，０）に、画素データｂ（１，２）がプ
ロセッサエレメントＰＥ（１，１）からプロセッサエレ
メントＰＥ（０，１）に、画素データｂ（１，３）がプ
ロセッサエレメントＰＥ（１，２）からプロセッサエレ
メントＰＥ（０，２）に、それぞれ伝送され、画素デー
タｂ（２，０）がプロセッサエレメントＰＥ（２，０）
からプロセッサエレメントＰＥ（１，０）に、画素デー
タｂ（２，１）がプロセッサエレメントＰＥ（２，１）
からプロセッサエレメントＰＥ（１，１）に、画素デー
タｂ（２，２）がプロセッサエレメントＰＥ（２，２）
からプロセッサエレメントＰＥ（１，２）に、画素デー
タｂ（２，３）がフリップフロップＤ１（２，３）から
フリップフロップＤ１（１，３）に、それぞれ伝送さ
れ、画素データｂ（３，０）がフリップフロップＤ２
（３，−１）からフリップフロップＤ１（２，−１）
に、画素データｂ（３，１）がフリップフロップＤ２
（３，０）からプロセッサエレメントＰＥ（２，０）
に、画素データｂ（３，２）がフリップフロップＤ２
（３，１）からプロセッサエレメントＰＥ（２，１）
に、画素データｂ（３，３）がフリップフロップＤ２
（３，２）からプロセッサエレメントＰＥ（２，２）
に、それぞれ伝送される。
【０１７７】同時に、現符号化ブロックデータ供給ユニ
ット１００では、パルス信号ＣＫ１の９パルス目に同期
して、画素データａ（１，０）が、第２フリップフロッ
プ１２０から第３フリップフロップ１３０および第４フ
リップフロップ１４０に入力され、画素データａ（１，
１）が、第１フリップフロップ１１０から第２フリップ
フロップ１２０および第５フリップフロップ１５０に入
力され、データ入力手段から、画素データａ（２，０）
が第１フリップフロップ１１０に入力される。
【０１７８】次いで、パルス信号ＣＫ１の１０パルス目
までに、画素データｂ（３，２）がフリップフロップＤ
２（３，−１）に伝送され、画素データｂ（３，３）が
フリップフロップＤ２（３，０）に伝送され、画素デー
タｂ（４，０）がフリップフロップＤ２（３，１）に伝
送され、画素データｂ（４，１）がフリップフロップＤ
２（３，２）に伝送される。
【０１７９】次いで、パルス信号ＣＫ１の１０パルス目
に同期して、図２５に示すように画素データｂ（１，
０）がフリップフロップＤ１（０，−１）からプロセッ
サエレメントＰＥ（０，０）に、画素データｂ（１，
１）がプロセッサメレメントＰＥ（０，０）からプロセ
ッサエレエントＰＥ（０，１）に、画素データｂ（１，
２）がプロセッサエレメントＰＥ（０，１）からプロセ
ッサエレメントＰＥ（０，２）に、それぞれ伝送され、
画素データｂ（２，０）がプロセッサエレメントＰＥ
（１，０）からフリップフロップＤ１（１，−１）に、
画素データｂ（２，１）がプロセッサメレメントＰＥ
（１，１）からプロセッサエレエントＰＥ（１，０）
に、画素データｂ（２，２）がプロセッサエレメントＰ
Ｅ（１，２）からプロセッサエレメントＰＥ（１，１）
に、画素データｂ（２，３）がフリップフロップＤ１
（１，３）からプロセッサエレメントＰＥ（１，２）
に、それぞれ伝送され、画素データｂ（３，０）がフリ
ップフロップＤ１（２，−１）からプロセッサエレメン
トＰＥ（２，０）に、画素データｂ（３，１）がプロセ
ッサメレメントＰＥ（２，０）からプロセッサエレエン
トＰＥ（２，１）に、画素データｂ（３，２）がプロセ
ッサエレメントＰＥ（２，１）からプロセッサエレメン
トＰＥ（２，２）に、画素データｂ（３，３）がプロセ
ッサエレメントＰＥ（２，２）からフリップフロップＤ
１（２，３）に、それぞれ伝送される。
【０１８０】同時に、現符号化ブロックデータ供給ユニ
ット１００では、パルス信号ＣＫ１の１０パルス目に同
期して、画素データａ（１，０）が、第４フリップフロ
ップ１４０から第５フリップフロップ１５０に入力さ
れ、画素データａ（１，１）が、第２フリップフロップ
１２０から第３フリップフロップ１３０に入力され、画
素データａ（２，０）が、第１フリップフロップ１１０
から第２フリップフロップ１２０に入力され、データ入
力手段から、画素データａ（２，１）が第１フリップフ
ロップ１１０に入力される。
【０１８１】一方、パルス信号ＣＫ１の７パルス目のア
ップエッヂと８パルス目のアップエッヂの間の期間ｇ、
８パルス目のアップエッヂと９パルス目のアップエッヂ
の間の期間ｈ、９パルス目のアップエッヂと１０パルス
目のアップエッヂの間の期間ｉ、並びに、１０パルス目
のアップエッヂと１１パルス目のアップエッヂの間の期
間ｊにおいて、各プロセッサエレエントＰＥ（ｘ，ｙ）
の各素子では、以下の演算がなされている。
【０１８２】期間ｇにおいては、図２２に示すように、
各画素データｂ（０，１）、ｂ（０，２）、ｂ（０，
３）、ｂ（１，０）、ｂ（１，１）、ｂ（１，２）、ｂ
（２，１）、ｂ（２，２）、ｂ（２，３）、ｂ（０，
０）、ｂ（１，３）およびｂ（２，０）が、第１セレク
タ１０１０および第１フリップフロップ１０２０を経由
して、それぞれ記載順に対応するプロセッサエレエント
ＰＥ（０，０）、ＰＥ（０，１）、ＰＥ（０，２）、Ｐ
Ｅ（１，０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ
（２，０）、ＰＥ（２，１）、ＰＥ（２，２）の減算器
１０３０の第１データ入力端子、フリップフロップＤ１
（０，−１）、 Ｄ１（１，３）およびＤ１（２，−
１）に入力される。すなわち、奇数列の各プロセッサエ
レメントＰＥ（ｘ，ｙ）およびフリップフロップＤ１
（ｘ，ｙ）には、ｂ（ｘ，ｙ＋１）が入力され、偶数列
の各プロセッサエレメントＰＥ（ｘ，ｙ）およびフリッ
プフロップＤ１（ｘ，ｙ）には、ｂ（ｘ，ｙ）が入力さ
れる。
【０１８３】また、同時に奇数列の各プロセッサエレメ
ントではテンプレートブロックの画素データａ（０，
１）が、偶数列の各プロセッサエレメントではテンプレ
ートブロックの画素データａ（０，０）が、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器１０３０の第２デ
ータ入力端子に入力される。これにより、奇数列の各プ
ロセッサエレメントＰＥ（ｘ，ｙ）では、減算器１０３
０によりｂ（ｘ，ｙ＋１）−ａ（０，１）が演算され、
偶数列の各プロセッサエレメント（ｘ、ｙ）では、ｂ
（ｘ，ｙ）−ａ（０，０）が演算されて、正数変換器１
０４０により、 （奇数） |b(x,y+1)-a(0,1)| （偶数） |b(x,y)-a(0,0)| に変換されて、加算器１０５０の第１データ入力端子Ａ
およびデータ出力端子、並びに、第２フリップフロップ
１０６０を経由して、加算器１０５０の第２データ入力
端子Ｂに入力される。
【０１８４】期間ｈにおいて、奇数列の各プロセッサエ
レメントＰＥ（ｘ，ｙ）の減算器１０３０の第１データ
入力端子Ａには、図７における上側のプロセッサエレメ
ントＰＥ（ｘ，ｙ−１）の第１フリップフロップ１０２
０、あるいは、フリップフロップＤ１（ｘ，ｙ−１）の
データ出力端子からｂ（ｘ，ｙ）が入力され、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の減算器１０３０の第２
データ入力端子Ｂには、テンプレートブロックの画素デ
ータａ（０，０）が入力され、偶数列の各プロセッサエ
レメントＰＥ（ｘ，ｙ）の減算器１０３０の第１データ
入力端子Ａには、下側のプロセッサエレメントＰＥ
（ｘ，ｙ＋１）の第１フリップフロップ１０２０、ある
いは、フリップフロップＤ１（ｘ，ｙ＋１）のデータ出
力端子からｂ（ｘ，ｙ＋１）が入力され、各プロセッサ
エレメントＰＥ（ｘ，ｙ）の減算器１０３０の第２デー
タ入力端子Ｂには、テンプレートブロックの画素データ
ａ（０，１）が入力される。
【０１８５】各プロセッサエレメントＰＥ（ｘ，ｙ）で
は、減算器１０３０によりｂ（ｘ，ｙ）−ａ（０，０）
およびｂ（ｘ，ｙ＋１）−ａ（０，１）が演算されて、
正数変換器１０４０により｜ｂ（ｘ，ｙ）−ａ（０，
０）｜および｜ｂ（ｘ，ｙ＋１）−ａ（０，１）｜に変
換されて、加算器１０５０の第１データ入力端子Ａに入
力される。加算器１０５０により、 （奇数） |b(x,y+1)-a(0,1)| ＋ |b(x,y)-a(0,0)| （偶数） |b(x,y)-a(0,0)| ＋ |b(x,y+1)-a(0,1)| が算出されて、第２フリップフロップ１０６０を経由し
て、加算器１０５０の第２データ入力端子Ｂに入力され
る。
【０１８６】期間ｉにおいて、奇数列の各プロセッサエ
レメントＰＥ（ｘ，ｙ）の減算器１０３０の第１データ
入力端子Ａには、図７における右側のプロセッサエレメ
ントＰＥ（ｘ＋１，ｙ）の第１フリップフロップ１０２
０、あるいは、フリップフロップＤ１（ｘ＋１，ｙ）の
データ出力端子からｂ（ｘ＋１，ｙ＋１）が入力され、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器１０３
０の第２データ入力端子Ｂには、テンプレートブロック
の画素データａ（１，１）が入力され、偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）の減算器１０３０の第
１データ入力端子Ａには、右側のプロセッサエレメント
ＰＥ（ｘ＋１，ｙ）の第１フリップフロップ１０２０、
あるいは、フリップフロップＤ１（ｘ＋１，ｙ）のデー
タ出力端子からｂ（ｘ＋１，ｙ）が入力され、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の減算器１０３０の第２
データ入力端子Ｂには、テンプレートブロックの画素デ
ータａ（１，０）が入力される。
【０１８７】各プロセッサエレメントＰＥ（ｘ，ｙ）で
は、減算器１０３０によりｂ（ｘ＋１，ｙ＋１）−ａ
（１，１）およびｂ（ｘ＋１，ｙ）−ａ（１，０）が演
算されて、正数変換器１０４０により｜ｂ（ｘ＋１，ｙ
＋１）−ａ（１，１）｜および｜ｂ（ｘ＋１，ｙ）−ａ
（１，０）｜に変換されて、加算器１０５０の第１デー
タ入力端子Ａに入力される。加算器１０５０により、 （奇数） |b(x,y+1)-a(0,1)| ＋ |b(x,y)-a(0,0)| ＋ |b(x+1,y+1)-a(1,1)| （偶数） |b(x,y)-a(0,0)| ＋ |b(x,y+1)-a(0,1)| ＋ |b(x+1,y)-a(1,0)| が算出されて、第２フリップフロップ１０６０を経由し
て、第２加算器１０５０の第２データ入力端子Ｂに入力
される。
【０１８８】期間ｊにおいて、奇数列の各プロセッサエ
レメントＰＥ（ｘ，ｙ）の減算器１０３０の第１データ
入力端子Ａには、図７における上側のプロセッサエレメ
ントＰＥ（ｘ，ｙ−１）の第１フリップフロップ１０２
０、あるいは、フリップフロップＤ１（ｘ，ｙ−１）の
データ出力端子からｂ（ｘ＋１，ｙ）が入力され、各プ
ロセッサエレメントＰＥ（ｘ，ｙ）の減算器１０３０の
第２データ入力端子Ｂには、テンプレートブロックの画
素データａ（１，０）が入力され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器１０３０の第１デ
ータ入力端子Ａには、下側のプロセッサエレメントＰＥ
（ｘ，ｙ＋１）の第１フリップフロップ１０２０、ある
いは、フリップフロップＤ１（ｘ，ｙ＋１）のデータ出
力端子からｂ（ｘ＋１，ｙ＋１）が入力され、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の減算器１０３０の第２
データ入力端子Ｂには、テンプレートブロックの画素デ
ータａ（１，１）が入力される。
【０１８９】各プロセッサエレメントＰＥ（ｘ，ｙ）で
は、減算器１０３０によりｂ（ｘ＋１，ｙ）−ａ（１，
０）およびｂ（ｘ＋１，ｙ＋１）−ａ（１，１）が演算
されて、正数変換器１０４０により｜ｂ（ｘ＋１，ｙ）
−ａ（１，０）｜および｜ｂ（ｘ＋１，ｙ＋１）−ａ
（１，１）｜に変換されて、加算器１０５０の第１デー
タ入力端子Ａに入力される。加算器１０５０により、 （奇数） |b(x,y+1)-a(0,1)| ＋ |b(x,y)-a(0,0)| ＋ |b(x+1,y+1)-a(1,1)| ＋ |b(x+1,y)-a(1,0)| ・・・（Ｑ１） （偶数） |b(x,y)-a(0,0)| ＋ |b(x,y+1)-a(0,1)| ＋ |b(x+1,y)-a(1,0)| ＋ |b(x+1,y+1)-a(1,1)| ・・・（Ｑ２） が算出される。
【０１９０】期間ｊの間に発せられるパルス信号ＬＤに
同期して、第２セレクタのデータ出力端子Ｙが第２フリ
ップフロップ１０６０のデータ出力端子に電気的に接続
されており、パルス信号ＣＫ１の１１パルス目、すなわ
ち、パルス信号ＣＫ２に同期して、加算器１０５０の上
記算出結果が各プロセッサエレエントＰＥ（ｘ，ｙ）の
出力端子Ｄｏから出力される。例えば、プロセッサエレ
エントＰＥ（１，１）の出力端子Ｄｏから出力されるデ
ータは、 |b(1,1)-a(0,0)| ＋ |b(1,2)-a(0,1)| ＋ |b(2,1)-a(1,0)| ＋ |b(2,2)-a(1,1)| である。
【０１９１】ここで、上記式（Ｑ２）は、図２に示され
た前符号化画像Ｐｂの候補ブロックと、現符号化画像Ｐ
ａの現符号化ブロック１とのディストーションを表す式
である。また、奇数列のプロセッサエレメントＰＥ
（ｘ，ｙ）から出力される上記式（Ｑ１）は、変形する
と偶数列のプロセッサエレメントＰＥ（ｘ，ｙ）から出
力される上記式（Ｑ２）と同等であるので、奇数列のプ
ロセッサエレメントＰＥ（ｘ，ｙ）と偶数列のプロセッ
サエレメントＰＥ（ｘ，ｙ）は、いずれも各ディストー
ションを表すデータを出力する。
【０１９２】したがって、各プロセッサエレエントＰＥ
（ｘ，ｙ）で、図２の候補ブロック内に含まれる候補ブ
ロックの全て、本実施例では９個の候補ブロックのそれ
ぞれと、現符号化ブロック１とのディストーションが算
出されたことになる。次に、パルス信号ＣＫ２の１１パ
ルス目に同期して、プロセッサエレエントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）で算出された上
記ディストーションは、プロセッサエレエントの出力端
子Ｄｏを介して最小ディストーション検出ユニット４０
０の第１比較器４１０の各データ入力端子Ａ、Ｂ、Ｃに
それぞれ入力される。このとき、各プロセッサエレエン
トＰＥ（ｘ，ｙ）の第２セレクタ１０７０は、第１デー
タ入力端子Ｂを選択しているため、プロセッサエレエン
トＰＥ（１，０）、ＰＥ（１，１）、ＰＥ（１，２）、
ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算
出された上記ディストーションは、パルス信号ＣＫ２の
１１パルス目に同期して、図７における左隣の各プロセ
ッサエレエントにそれぞれ伝送される。
【０１９３】パルス信号ＣＫ２の１２パルス目に同期し
て、今度はプロセッサエレエントＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）で算出された上記ディスト
ーションが、ＰＥ（０，０）、ＰＥ（０，１）、ＰＥ
（０，２）から最小ディストーション検出ユニット４０
０の第１比較器４１０の各データ入力端子Ａ、Ｂ、Ｃに
それぞれ入力される。また、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）で算出された上記ディスト
ーションは、ＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）から、ＰＥ（０，０）、ＰＥ（０，１）、Ｐ
Ｅ（０，２）にそれぞれ伝送される。
【０１９４】パルス信号ＣＫ２の１３パルス目に同期し
て、今度はプロセッサエレエントＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）で算出された上記ディスト
ーションがＰＥ（０，０）、ＰＥ（０，１）、ＰＥ
（０，２）から最小ディストーション検出ユニット４０
０の第１比較器４１０の各データ入力端子Ａ、Ｂ、Ｃに
それぞれ入力される。
【０１９５】最小ディストーション検出ユニット４００
では、第１比較器４１０の各データ入力端子Ａ０、Ａ
１、Ａ２に、ディストーション算出ユニット１０００の
各プロセッサエレメントによって求められた、それぞれ
のディストーションが入力される。以下の説明では、信
号の表わす２値を”０”と”１”として説明している。
まず、期間ｊにおいて、パルス信号ＬＤに同期して、論
理和素子５００の出力データを最大値、すなわち、すべ
てのビットが１にセットされ、カウンタ４８０の出力が
０にリセットされる。
【０１９６】ここで、各プロセッサエレメントＰＥ
（ｘ，ｙ）から算出されたディストーションをＤ（ｘ，
ｙ）とする。パルス信号ＣＫ２の１１パルス目に同期し
て、Ｄ（０，０）、Ｄ（０，１）、Ｄ（０，２）が、第
１比較器４１０の入力端子Ａ０、Ａ１、Ａ２にそれぞれ
入力され、第１比較器４１０により比較されて、出力端
子Ｙから最小のディストーションを出力し、出力端子Ｍ
から最小のディストーションに対応する入力端子をＬＭ
Ｖｙとし、０、１または２を出力する。本実施例では、
図１５に示されるように最小のディストーションはＤ
（０，０）であり、ＬＭＶｙは０である。
【０１９７】論理和素子５００では、パルス信号ＣＫ２
のパルスに同期して、上記期間ｊでセットされた最大値
のデータが出力端子から出力される。第２比較器４３０
では、第１入力端子Ａに入力されたＤ（０，０）と、第
２入力端子Ｂに入力された最大値のデータを比較し、Ｄ
（０，０）の方が小さいため出力端子から１を出力す
る。セレクタ４４０では、信号入力端子から１が入力さ
れるため、データ入力端子Ａに入力されているＤ（０，
０）が出力端子Ｙから出力され、第２フリップフロップ
４５０に入力される。カウンタ４８０では、ＣＫ２のパ
ルス信号に同期して、出力端子ＱｎからＣＴｘとして０
が出力される。
【０１９８】次に、ＣＫ２のダウンエッヂに同期して、
反転素子４６０の出力端子から信号１が出力され、論理
積素子４７０の入力端子ＡおよびＢの入力信号がともに
１となるため、出力端子から１が出力される。同時に、
第１フリップフロップ４２０では、入力データＬＭＶｙ
すなわち０を出力端子からＭｙとして０を出力させる。
第１換算テーブル５１０では、入力されたデータＭｙす
なわち０を動きベクトルに換算し、出力端子から−１を
出力する。第３フリップフロップ４９０では、入力デー
タ０を出力端子からＭｘとして０を出力させる。第２換
算テーブル５２０では、入力されたデータＭｘすなわち
０を動きベクトルに換算し、出力端子から−１を出力す
る。
【０１９９】次に、パルス信号ＣＫ２の１２パルス目に
同期して、Ｄ（１，０）、Ｄ（１，１）、Ｄ（１，２）
が、第１比較器４１０の入力端子Ａ０、Ａ１、Ａ２にそ
れぞれ入力され、第１比較器４１０により比較されて、
出力端子ＹからＤ（１，２）を出力し、出力端子Ｍから
２を出力する。第２フリップフロップ４５０では、パル
ス信号ＣＫ２のパルスに同期して、Ｄ（０，０）が出力
端子から出力され、論理和素子５００では、第１入力端
子Ａに入力されている信号が０なので、第２入力端子に
入力されているデータＤ（０，０）をそのまま出力端子
Ｙに出力させる。第２比較器４３０では、第１入力端子
Ａに入力されたＤ（１，２）と、第２入力端子Ｂに入力
されたＤ（０，０）を比較し、Ｄ（０，０）の方が小さ
いため出力端子から０を出力する。セレクタ４４０で
は、信号入力端子から０が入力されるため、入力端子Ｂ
に入力されているＤ（０，０）が出力端子Ｙから出力さ
れ、第２フリップフロップ４５０に入力される。カウン
タ４８０では、ＣＫ２のパルス信号に同期して、出力端
子ＱｎからＣＴｘとして１が出力される。
【０２００】次に、ＣＫ２のダウンエッヂに同期して、
反転素子４６０の出力端子から信号１が出力され、論理
積素子４７０の入力端子Ｂの入力信号が０となるため、
出力端子から０が出力される。第１フリップフロップ４
２０と第３フリップフロップ４９０では、信号入力が０
なので、ＭｙとＭｘの値を保持する。次に、パルス信号
ＣＫ２の１３パルス目に同期して、Ｄ（２，０）、Ｄ
（２，１）、Ｄ（２，２）が、第１比較器４１０の入力
端子Ａ０、Ａ１、Ａ２にそれぞれ入力され、第１比較器
４１０により比較されて、出力端子ＹからＤ（２，１）
を出力し、出力端子Ｍから１を出力する。第２フリップ
フロップ４５０では、パルス信号ＣＫ２のパルスに同期
して、Ｄ（０，０）が出力端子から出力され、論理和素
子５００では、第１入力端子Ａに入力されている信号が
０なので、第２入力端子に入力されているデータＤ
（０，０）をそのまま出力端子Ｙに出力させる。第２比
較器４３０では、第１入力端子Ａに入力されたＤ（２，
１）と、第２入力端子Ｂに入力されたＤ（０，０）を比
較し、Ｄ（２，１）の方が小さいため出力端子から１を
出力する。セレクタ４４０では、信号入力端子から１が
入力されるため、データ入力端子Ａに入力されているＤ
（２，１）が出力端子Ｙから出力され、第２フリップフ
ロップ４５０に入力される。カウンタ４８０では、ＣＫ
２のパルス信号に同期して、出力端子ＱｎからＣＴｘと
して２が出力される。
【０２０１】次に、ＣＫ２のダウンエッヂに同期して、
反転素子４６０の出力端子から信号１が出力され、論理
積素子４７０の入力端子ＡおよびＢの入力信号がともに
１となるため、出力端子から１が出力される。同時に、
第１フリップフロップ４２０では、入力データ１を出力
端子から出力させる。第１換算テーブル５１０では、入
力された１を動きベクトルに換算し、出力端子から０を
出力する。第３フリップフロップ４９０では、入力デー
タ２を出力端子から出力させる。第２換算テーブル５２
０では、入力されたデータ２を動きベクトルに換算し、
出力端子から１を出力する。
【０２０２】次に、パルス信号ＣＫ３のパルスに同期し
て、第４フリップフロップ５３０は、動きベクトルに換
算されたデータ０を、動きベクトルの垂直方向座標ＭＶ
ｙとして出力端子から出力する。第５フリップフロップ
５４０は、パルス信号ＣＫ２の１３パルス目に同期し
て、第２フリップフロップ４５０から出力されたＤ
（２，１）を、最小ディストーションとして出力端子か
ら出力する。第６フリップフロップ５５０は、動きベク
トルに換算されたデータ１を、動きベクトルの水平方向
座標ＭＶｘとして出力端子から出力する。これにより、
現符号化ブロックａ（０，０）、ａ（０，１）、ａ
（１，０）およびａ（１，１）に対応する動きベクトル
（１，０）と最小ディストーションＤ（２，１）が求ま
る。
【０２０３】したがって、最小ディストーション検出ユ
ニット４００により、候補ブロックと現符号化ブロック
との間の最小ディストーションおよび最小ディストーシ
ョンに対応する動きベクトルＭＶｘ、ＭＶｙが算出され
る。また、ディストーション算出ユニット１０００で
は、パルス信号ＣＫ１の１１パルス目までに、画素デー
タｂ（４，０）がフリップフロップＤ２（３，−１）に
伝送され、画素データｂ（４，１）がフリップフロップ
Ｄ２（３，０）に伝送され、画素データｂ（４，２）が
フリップフロップＤ２（３，１）に伝送され、画素デー
タｂ（４，３）がフリップフロップＤ２（３，２）に伝
送される。
【０２０４】次いで、パルス信号ＣＫ１の１１パルス目
に同期して、図２６に示すように画素データｂ（２，
０）がフリップフロップＤ１（１，−１）からフリップ
フロップＤ１（０，−１）に、画素データｂ（２，１）
がプロセッサエレメントＰＥ（１，０）からプロセッサ
エレメントＰＥ（０，０）に、画素データｂ（２，２）
がプロセッサエレメントＰＥ（１，１）からプロセッサ
エレメントＰＥ（０，１）に、画素データｂ（２，３）
がプロセッサエレメントＰＥ（１，２）からプロセッサ
エレメントＰＥ（０，２）に、それぞれ伝送され、画素
データｂ（３，０）がプロセッサエレメントＰＥ（２，
０）からプロセッサエレメントＰＥ（１，０）に、画素
データｂ（３，１）がプロセッサエレメントＰＥ（２，
１）からプロセッサエレメントＰＥ（１，１）に、画素
データｂ（３，２）がプロセッサエレメントＰＥ（２，
２）からプロセッサエレメントＰＥ（１，２）に、画素
データｂ（３，３）がフリップフロップＤ１（２，３）
からフリップフロップＤ１（１，３）に、それぞれ伝送
され、画素データｂ（４，０）がフリップフロップＤ２
（３，−１）からフリップフロップＤ１（２，−１）
に、画素データｂ（４，１）がフリップフロップＤ２
（３，０）からプロセッサエレメントＰＥ（２，０）
に、画素データｂ（４，２）がフリップフロップＤ２
（３，１）からプロセッサエレメントＰＥ（２，１）
に、画素データｂ（４，３）がフリップフロップＤ２
（３，２）からプロセッサエレメントＰＥ（２，２）
に、それぞれ伝送される。
【０２０５】同時に、現符号化ブロックデータ供給ユニ
ット１００では、パルス信号ＣＫ１の１１パルス目に同
期して、画素データａ（２，０）が、第２フリップフロ
ップ１２０から第３フリップフロップ１３０および第４
フリップフロップ１４０に入力され、画素データａ
（２，１）が、第１フリップフロップ１１０から第２フ
リップフロップ１２０および第５フリップフロップ１５
０に入力され、データ入力手段から、画素データａ
（３，０）が第１フリップフロップ１１０に入力され
る。
【０２０６】以下同様にして、テンプレートブロックａ
（２，０）、ａ（２，１）、ａ（３，０）およびａ
（３，１）の各画素データと該テンプレートブロックに
対応するサーチエリア内の各画素データが、クロックパ
ルス信号ＣＫ０およびパルス信号ＣＫ１のパルスに同期
して次々に入力される。一方、パルス信号ＣＫ１の１１
パルス目のアップエッヂと１２パルス目のアップエッヂ
の間の期間ｋ、１２パルス目のアップエッヂと１３パル
ス目のアップエッヂの間の期間ｌ、１３パルス目のアッ
プエッヂと１４パルス目のアップエッヂの間の期間ｍ、
並びに、１４パルス目のアップエッヂと１５パルス目の
アップエッヂの間の期間ｎにおいて、各プロセッサエレ
エントＰＥ（ｘ，ｙ）の各素子では、以下の演算がなさ
れている。
【０２０７】期間ｋにおいては、図２６に示すように、
各画素データｂ（２，１）、ｂ（２，２）、ｂ（２，
３）、ｂ（３，０）、ｂ（３，１）、ｂ（３，２）、ｂ
（４，１）、ｂ（４，２）、ｂ（４，３）、ｂ（２，
０）、ｂ（３，３）およびｂ（４，０）が、第１セレク
タ１０１０および第１フリップフロップ１０２０を経由
して、それぞれ記載順に対応するプロセッサエレエント
ＰＥ（０，０）、ＰＥ（０，１）、ＰＥ（０，２）、Ｐ
Ｅ（１，０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ
（２，０）、ＰＥ（２，１）、ＰＥ（２，２）の減算器
１０３０の第１データ入力端子、フリップフロップＤ１
（０，−１）、 Ｄ１（１，３）およびＤ１（２，−
１）に入力される。すなわち、奇数列の各プロセッサエ
レメントＰＥ（ｘ，ｙ）およびフリップフロップＤ１
（ｘ，ｙ）には、ｂ（ｘ＋２，ｙ＋１）が入力され、偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）およびフ
リップフロップＤ１（ｘ，ｙ）には、ｂ（ｘ＋２，ｙ）
が入力される。
【０２０８】また、同時に奇数列の各プロセッサエレメ
ントではテンプレートブロックの画素データａ（２，
１）が、偶数列の各プロセッサエレメントではテンプレ
ートブロックの画素データａ（２，０）が、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器１０３０の第２デ
ータ入力端子に入力される。これにより、奇数列の各プ
ロセッサエレメントＰＥ（ｘ，ｙ）では、減算器１０３
０によりｂ（ｘ＋２，ｙ＋１）−ａ（２，１）が演算さ
れ、偶数列の各プロセッサエレメント（ｘ、ｙ）では、
ｂ（ｘ＋２，ｙ）−ａ（２，０）が演算されて、正数変
換器１０４０により、 （奇数） |b(x+2,y+1)-a(2,1)| （偶数） |b(x+2,y)-a(2,0)| に変換されて、加算器１０５０の第１データ入力端子Ａ
およびデータ出力端子、並びに、第２フリップフロップ
１０６０を経由して、加算器１０５０の第２データ入力
端子Ｂに入力される。
【０２０９】期間ｌにおいても、期間ｋと同様な計算が
なされて、正数変換器１０４０により｜ｂ（ｘ＋２，
ｙ）−ａ（２，０）｜および｜ｂ（ｘ＋２，ｙ＋１）−
ａ（２，１）｜に変換されて、加算器１０５０の第１デ
ータ入力端子Ａに入力される。加算器１０５０により、 （奇数） |b(x+2,y+1)-a(2,1)| ＋ |b(x+2,y)-a(2,0)| （偶数） |b(x+2,y)-a(2,0)| ＋ |b(x+2,y+1)-a(2,1)| が算出されて、第２フリップフロップ１０６０を経由し
て、加算器１０５０の第２データ入力端子Ｂに入力され
る。
【０２１０】期間ｍにおいても、期間ｋおよびｌと同様
な計算がなされて、正数変換器１０４０により｜ｂ（ｘ
＋３，ｙ＋１）−ａ（３，１）｜および｜ｂ（ｘ＋３，
ｙ）−ａ（３，０）｜に変換されて、加算器１０５０の
第１データ入力端子Ａに入力される。加算器１０５０に
より、 （奇数） |b(x+2,y+1)-a(2,1)| ＋ |b(x+2,y)-a(2,0)| ＋ |b(x+3,y+1)-a(3,1)| （偶数） |b(x+2,y)-a(2,0)| ＋ |b(x+2,y+1)-a(2,1)| ＋ |b(x+3,y)-a(3,0)| が算出されて、第２フリップフロップ１０６０を経由し
て、第２加算器１０５０の第２データ入力端子Ｂに入力
される。
【０２１１】期間ｎにおいて、期間ｋ、ｌおよびｍと同
様な計算がなされて、正数変換器１０４０により｜ｂ
（ｘ＋３，ｙ）−ａ（３，０）｜および｜ｂ（ｘ＋３，
ｙ＋１）−ａ（３，１）｜に変換されて、加算器１０５
０の第１データ入力端子Ａに入力される。加算器１０５
０により、 （奇数） |b(x+2,y+1)-a(2,1)| ＋ |b(x+2,y)-a(2,0)| ＋ |b(x+3,y+1)-a(3,1)| ＋ |b(x+3,y)-a(3,0)| ・・・（Ｑ３） （偶数） |b(x+2,y)-a(2,0)| ＋ |b(x+2,y+1)-a(2,1)| ＋ |b(x+3,y)-a(3,0)| ＋ |b(x+3,y+1)-a(3,1)| ・・・（Ｑ４） が算出される。
【０２１２】期間ｎの間に発せられるパルス信号ＬＤに
同期して、第２セレクタのデータ出力端子Ｙが第２フリ
ップフロップ１０６０のデータ出力端子に電気的に接続
されており、パルス信号ＣＫ１の１５パルス目、すなわ
ち、パルス信号ＣＫ２に同期して、加算器１０５０の上
記算出結果が各プロセッサエレエントＰＥ（ｘ，ｙ）の
出力端子Ｄｏから出力される。例えば、プロセッサエレ
エントＰＥ（３，１）の出力端子Ｄｏから出力されるデ
ータは、 |b(2,0)-a(2,0)| ＋ |b(2,1)-a(2,1)| ＋ |b(3,0)-a(3,0)| ＋ |b(3,1)-a(3,1)| である。
【０２１３】ここで、前述の説明からもわかるように、
上記式（Ｑ３）は、上記式（Ｑ４）と同等であり、２つ
の式は、図２のサーチウインドウ２から２画素分だけ列
方向にずれたもう一つのサーチウインドウ内に含まれる
９個の候補ブロックのそれぞれと、現符号化ブロック１
に対して列方向に隣接するもう一つの現符号化ブロック
とのディストーションが算出されたことになる。
【０２１４】次に、パルス信号ＣＫ２の１５パルス目に
同期して、プロセッサエレエントＰＥ（０，０）、ＰＥ
（０，１）、ＰＥ（０，２）で算出された上記ディスト
ーションは、プロセッサエレエントの出力端子Ｄｏを介
して最小ディストーション検出ユニット４００の第１比
較器４１０の各データ入力端子Ａ、Ｂ、Ｃにそれぞれ入
力される。
【０２１５】また、パルス信号ＣＫ２の１６パルス目に
同期して、プロセッサエレエントＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）で算出された上記ディスト
ーションが、パルス信号ＣＫ２の１７パルス目に同期し
て、プロセッサエレエントＰＥ（２，０）、ＰＥ（２，
１）、ＰＥ（２，２）で算出された上記ディストーショ
ンが、ＰＥ（０，０）、ＰＥ（０，１）、ＰＥ（０，
２）から最小ディストーション検出ユニット４００の第
１比較器４１０の各データ入力端子Ａ、Ｂ、Ｃにそれぞ
れ入力される。
【０２１６】最小ディストーション検出ユニット４００
では、第１比較器４１０の各データ入力端子Ａ０、Ａ
１、Ａ２に、ディストーション算出ユニット１０００の
各プロセッサエレメントによって求められた、それぞれ
のディストーションが入力され、前述のように、２画素
分だけ列方向にずれたもう一つのサーチウインドウ内の
候補ブロックと現符号化ブロック１に対して列方向に隣
接するもう一つの現符号化ブロックとの間の最小ディス
トーションおよび最小ディストーションに対応する動き
ベクトルＭＶｘ、ＭＶｙが算出される。
【０２１７】このようにして、次々に連続して各現符号
化ブロックの動きベクトルと最小ディストーションが、
サーチウインドウの画素データを重複して入力させずに
求めることができる。図２８および図２９に列方向にず
れた現符号化ブロックとサーチウインドウの図を示す。
図２８においては、一般的な図をあらわすために、現符
号化ブロックの画素サイズをＮ行Ｍ列とし、現符号化ブ
ロックの列数Ｍだけずれた前符号化ブロックの図を示し
ている。また、図２９においては、サーチウインドウの
画素サイズをＨ行Ｌ列とし、現符号化ブロックの列数Ｍ
だけずれたサーチウインドウの図を示している。
【０２１８】図３０は、上記実施例における同じ列に上
下２つあるレジスタユニットを、１つにまとめセレクタ
によってデータの流れを制御するものである。具体的に
説明すると、２列目にあったフリップフロップＤ１
（１，−１）、Ｄ１（１，３）を図３１（ａ）および図
３２（ａ）に示すフリップフロップＤ３に置き換えて、
３列目にあったフリップフロップＤ１（２，−１）、Ｄ
１（２，３）を図３１（ｂ）および図３２（ｂ）に示す
フリップフロップＤ３に置き換えたものである。
【０２１９】また、このとき、フリップフロップＤ３を
含む列を図３３に示すようにリング状に配置し、転送バ
スの長さを短く一定にすることができる。ここで、フリ
ップフロップＤ３（１，−１）、Ｄ３（２，−１）にお
ける作用を説明する。まず、パルス信号ＣＫ１の３パル
ス目に同期して、画素データｂ（０，０）がフリップフ
ロップＤ２（３，−１）からフリップフロップＤ３
（２，−１）に伝送される。
【０２２０】次いで、パルス信号ＣＫ１の４パルス目に
同期して、画素データｂ（０，０）がフリップフロップ
Ｄ３（２，−１）からプロセッサエレメントＰＥ（２，
０）に、画素データｂ（０，３）がプロセッサエレメン
トＰＥ（２，２）からフリップフロップＤ３（２，−
１）に伝送される。次いで、パルス信号ＣＫ１の５パル
ス目に同期して、画素データｂ（０，３）がフリップフ
ロップＤ３（２，−１）からフリップフロップＤ３
（１，−１）に、画素データｂ（１，０）がフリップフ
ロップＤ２（３，−１）からフリップフロップＤ３
（２，−１）に伝送される。
【０２２１】次いで、パルス信号ＣＫ１の６パルス目に
同期して、画素データｂ（０，０）がプロセッサエレメ
ントＰＥ（１，０）からフリップフロップＤ３（１，−
１）に、画素データｂ（０，３）がフリップフロップＤ
３（１，−１）からプロセッサエレメントＰＥ（１，
２）に伝送され、画素データｂ（１，０）がフリップフ
ロップＤ３（２，−１）からプロセッサエレメントＰＥ
（２，０）に、画素データｂ（１，３）がプロセッサエ
レメントＰＥ（２，２）からフリップフロップＤ３
（２，−１）に、それぞれ伝送される。
【０２２２】次いで、パルス信号ＣＫ１の７パルス目に
同期して、図２２に示すように画素データｂ（０，０）
がフリップフロップＤ３（１，−１）からフリップフロ
ップＤ１（０，−１）に、画素データｂ（１，３）がフ
リップフロップＤ３（２，−１）からフリップフロップ
Ｄ３（１，−１）に、画素データｂ（２，０）がフリッ
プフロップＤ２（３，−１）からフリップフロップＤ３
（２，−１）に、それぞれ伝送される。
【０２２３】以下、上記動作を繰り返すことにより、各
々のプロセッサエレメントにおいて各ディストーション
を算出することができる。図３４〜図５６は、本発明に
係る動きベクトル探索装置の別の一実施例を示す図であ
る。図３４は、この実施例における現符号化ブロックと
サーチウインドウを示す図であり、同図において、ハッ
チングされている位置を左上の頂点とするブロックを候
補ブロックとする。
【０２２４】図３５は、図３４に示された候補ブロック
よりディストーションを求めるディストーション算出ユ
ニット２０００の具体的構成例を示す図である。ディス
トーション算出ユニット２０００は、９個のプロセッサ
エレメントＰＥ（０，０）、ＰＥ（０，２）、ＰＥ
（０，４）、ＰＥ（２，０）、ＰＥ（２，２）、ＰＥ
（２，４）、ＰＥ（４，０）、ＰＥ（４，２）、ＰＥ
（４，４）、５個のフリップフロップＤ１（０，−
１）、Ｄ１（２，−１）、Ｄ１（４，−１）、Ｄ１
（２，５）、Ｄ１（４，５）、６個のフリップフロップ
Ｄ２（５，−１）、Ｄ２（５，０）、Ｄ２（５，１）、
Ｄ２（５，２）、Ｄ２（５，３）、Ｄ２（５，４）に加
えて、１２個の中間レジスタＩＲ１（１，−１）、ＩＲ
１（１，０）、ＩＲ１（１，１）、ＩＲ１（１，２）、
ＩＲ１（１，３）、ＩＲ１（１，４）、ＩＲ１（３，
０）、ＩＲ１（３，１）、ＩＲ１（３，２）、ＩＲ１
（３，３）、ＩＲ１（３，４）、ＩＲ１（３，５）、６
個の中間レジスタＩＲ２（０，１）、ＩＲ２（０，
３）、ＩＲ２（２，１）、ＩＲ２（２，３）、ＩＲ２
（４，１）、ＩＲ２（４，３）を有している。ｘ＝０，
１，２，３，４，５、ｙ＝−１，０，１，２，３，４，
５として、上述の各プロセッサエレメントＰＥをＰＥ
（ｘ，ｙ）、各フリップフロップＤ１をＤ１（ｘ，
ｙ）、各フリップフロップＤ２をＤ２（ｘ，ｙ）、各中
間レジスタＩＲ１（ｘ，ｙ）をＩＲ１（ｘ，ｙ）、各中
間レジスタＩＲ２（ｘ，ｙ）をＩＲ２（ｘ，ｙ）と表わ
すものとする。
【０２２５】同図において、ＰＥ（ｘ，ｙ）、Ｄ１
（ｘ，ｙ）、Ｄ２（ｘ，ｙ）は、図７に示すそれぞれの
ＰＥ（ｘ，ｙ）、Ｄ１（ｘ，ｙ）、Ｄ２（ｘ，ｙ）と構
成は同じであり、各プロセッサエレメントＰＥ（ｘ，
ｙ）の第２セレクタ１０７０の第１データ入力端子Ａ
は、別のプロセッサエレメントＰＥ（ｘ＋２，ｙ）の第
３フリップフロップ１０８０のデータ出力端子またはフ
リップフロップＤ２（ｘ＋１，ｙ）のデータ出力端子に
入力端子Ｄｉを介して電気的に接続されている。
【０２２６】図３６は、図３５に示された各中間レジス
タＩＲ２（ｘ，ｙ）の入出力端子の配置を示す図であ
る。ＩＲ２（ｘ，ｙ）は、プロセッサエレメントの存在
する列のみに、プロセッサエレメントとプロセッサエレ
メントの間に存在し、プロセッサエレメントの存在する
列のみを数えるものとして、奇数列と偶数列とに分ける
と、各中間レジスタＩＲ２（ｘ，ｙ）は、奇数列では、
図３６（ｂ）に示すように、入力端子ＹＤｉ、ＹＬｉお
よび出力端子ＹＤｏを有し、偶数列では、図３６（ａ）
に示すように、入力端子ＹＬｉ、ＹＵｉおよび出力端子
ＹＵｏを有し、さらに、奇数列、偶数列ともに信号出力
ユニット３００の各信号出力端子に接続された入力端子
（図示省略）を有している。
【０２２７】図３８は、図３５に示された各中間レジス
タＩＲ１（ｘ，ｙ）の入出力端子の配置を示す図であ
る。図３８において、各中間レジスタＩＲ１（ｘ，ｙ）
は、入力端子ＹＬｉおよび出力端子ＹＬｏを有し、さら
に、信号出力ユニット３００の各信号出力端子に接続さ
れた入力端子（図示省略）を有している。奇数列におい
て、各中間レジスタＩＲ２（ｘ，ｙ）の入力端子ＹＤｉ
は、プロセッサエレメントＰＥ（ｘ，ｙ−１）の出力端
子ＹＤｏに電気的に接続され、入力端子ＹＬｉは、中間
レジスタＩＲ１（ｘ＋１，ｙ）の出力端子またはフリッ
プフロップＤ２（ｘ＋１，ｙ）の出力端子に電気的に接
続され、出力端子ＹＤｏは、プロセッサエレメントＰＥ
（ｘ，ｙ＋１）の入力端子ＹＤｉに電気的に接続されて
いる。
【０２２８】偶数列において、各中間レジスタＩＲ２
（ｘ，ｙ）の入力端子ＹＬｉは、中間レジスタＩＲ１
（ｘ＋１，ｙ）の出力端子に電気的に接続され、入力端
子ＹＵｉは、プロセッサエレメントＰＥ（ｘ，ｙ＋１）
の出力端子ＹＵｏに電気的に接続され、出力端子ＹＵｏ
は、プロセッサエレメントＰＥ（ｘ，ｙ−１）の入力端
子ＹＵｉに電気的に接続されている。
【０２２９】各中間レジスタＩＲ１（ｘ，ｙ）の入力端
子ＹＬｉは、プロセッサエレメントＰＥ（ｘ＋１，ｙ）
の出力端子ＹＬｏ、中間レジスタＩＲ２（ｘ＋１，ｙ）
の出力端子またはフリップフロップＤ１（ｘ＋１，ｙ）
の出力端子に電気的に接続され、出力端子ＹＬｏは、プ
ロセッサエレメントＰＥ（ｘ−１，ｙ）の入力端子ＹＬ
ｉ、中間レジスタＩＲ２（ｘ−１，ｙ）の入力端子また
はフリップフロップＤ１（ｘ−１，ｙ）の入力端子に電
気的に接続されている。
【０２３０】上述の各中間レジスタＩＲ２（ｘ，ｙ）の
詳細構成は、図３７に示される。同図において、各中間
レジスタＩＲ２（ｘ，ｙ）は、セレクタ２４２１および
フリップフロップ２４２２を備えている。セレクタ２４
２１は、第１データ入力端子Ａ、第２データ入力端子
Ｂ、信号入力端子Ｓおよびデータ出力端子Ｙを有してお
り、信号入力端子Ｓに入力された信号が０であるとき、
第１データ入力端子Ａに入力されているデータをデータ
出力端子Ｙから出力し、信号入力端子Ｓに入力された信
号が１のとき、第２データ入力端子Ｂに入力されている
データをデータ出力端子Ｙから出力するものである。
【０２３１】フリップフロップ２４２２は、Ｄフリップ
フロップからなり、データ入力端子、信号入力端子２４
２２ａおよびデータ出力端子を有し、信号入力端子２４
２２ａに入力されたパルス信号に同期して、データ入力
端子に入力されているデータをデータ出力端子にラッチ
するものである。上述の各中間レジスタＩＲ１（ｘ，
ｙ）の詳細構成は、図３９に示される。同図において、
各中間レジスタＩＲ１（ｘ，ｙ）は、第１フリップフロ
ップ２４３１および第２フリップフロップ２４３２を備
えている。
【０２３２】第１フリップフロップ２４３１は、Ｄフリ
ップフロップからなり、データ入力端子、信号入力端子
２４３１ａおよびデータ出力端子を有し、信号入力端子
２４３１ａに入力されたパルス信号に同期して、データ
入力端子に入力されているデータをデータ出力端子にラ
ッチするものである。第２フリップフロップ２４３２
は、Ｄフリップフロップからなり、データ入力端子、信
号入力端子２４３２ａおよびデータ出力端子を有し、信
号入力端子２４３２ａに入力されたパルス信号に同期し
て、データ入力端子に入力されているデータをデータ出
力端子にラッチするものである。
【０２３３】図３７に戻り、各中間レジスタＩＲ２
（ｘ，ｙ）のセレクタ２４２１の第１データ入力端子Ａ
は、奇数列においては、別のプロセッサエレメントＰＥ
（ｘ，ｙ−１）の第１フリップフロップ１０２０のデー
タ出力端子に入力端子ＹＤｉを介して電気的に接続さ
れ、偶数列においては、別のプロセッサエレメントＰＥ
（ｘ，ｙ＋１）の第１フリップフロップ１０２０のデー
タ出力端子に入力端子ＹＵｉを介して電気的に接続さ
れ、セレクタ２４２１の第２データ入力端子Ｂは、別の
中間レジスタＩＲ１（ｘ＋１，ｙ）の第２フリップフロ
ップ２４３２のデータ出力端子またはフリップフロップ
Ｄ２（ｘ＋１，ｙ）のデータ出力端子に入力端子ＹＬｉ
を介して電気的に接続されている。
【０２３４】また、各中間レジスタＩＲ２（ｘ，ｙ）の
セレクタ２４２１の信号入力端子Ｓは、信号出力ユニッ
ト３００の第４信号出力端子Ｐ４に電気的に接続されて
いる。各中間レジスタＩＲ２（ｘ，ｙ）のフリップフロ
ップ２４２２のデータ入力端子は同じ中間レジスタＩＲ
２（ｘ，ｙ）のセレクタ２４２１のデータ出力端子Ｙに
電気的に接続され、フリップフロップ２４２２の信号入
力端子２４２２ａは信号出力ユニット３００の第２信号
出力端子Ｐ２に電気的に接続されている。
【０２３５】図３９に戻り、各中間レジスタＩＲ１
（ｘ，ｙ）の第１フリップフロップ２４３１のデータ入
力端子は、別のプロセッサエレメントＰＥ（ｘ＋１，
ｙ）の第１フリップフロップ１０２０のデータ出力端子
または中間レジスタＩＲ２（ｘ＋１，ｙ）のフリップフ
ロップ２４２２のデータ出力端子に入力端子ＹＬｉを介
して電気的に接続され、第１フリップフロップの信号入
力端子２４３１ａは、信号出力ユニット３００の第２信
号出力端子Ｐ２に電気的に接続されている。
【０２３６】各中間レジスタＩＲ１（ｘ，ｙ）の第２フ
リップフロップ２４３２のデータ入力端子は同じ中間レ
ジスタＩＲ１（ｘ，ｙ）の第１フリップフロップ２４３
１のデータ出力端子に電気的に接続され、第２フリップ
フロップ２４３２の信号入力端子２４３２ａは信号出力
ユニット３００の第２信号出力端子Ｐ２に電気的に接続
されている。
【０２３７】次に、作用を説明する。最初に、現符号化
ブロックデータ供給ユニット１００および候補ブロック
データ算出ユニット２００からディストーション算出ユ
ニット２０００に入力される画素データの流れを説明す
る。なお、図４０〜図４３に示すパルス信号のタイミン
グにおける動作は、第１実施例と同様であり、第１実施
例と同じ動作については、特に必要が無い限り省略す
る。
【０２３８】第１実施例と同様に、以下で説明する各プ
ロセッサエレメントＰＥ（ｘ，ｙ）に対しての画素デー
タの入力は、各プロセッサエレエントＰＥ（ｘ，ｙ）の
第１フリップフロップ１０２０におけるラッチ時を意味
するものとし、各フリップフロップに対しての画素デー
タの入力は、各フリップフロップにおけるラッチ時を意
味するものとし、各中間レジスタに対しての画素データ
の入力は、各フリップフロップにおけるラッチ時を意味
するものとする。中間レジスタＩＲ１に対しての画素デ
ータの入力は、各フリップフロップ２４３１またはフリ
ップフロップ２４３２のいずれかにおけるラッチ時を意
味するものとする。
【０２３９】クロックパルス信号ＣＫ０のパルス信号に
同期して、フリップフロップＤ２は図３５における下側
のフリップフロップＤ２および候補ブロックデータ供給
ユニット２００からデータを入力するようになってお
り、クロックパルス信号ＣＫ０のパルス毎に上述の動作
が繰り返される。また、パルス信号ＣＫ１の１パルス目
には、各プロセッサエレエント、中間レジスタおよびフ
リップフロップの機能エレメントは図３５における右側
の各機能エレメントからデータを入力し、２パルス目に
は、奇数列の各プロセッサエレエント、中間レジスタＩ
Ｒ２およびフリップフロップＤ１では図３５における上
側のプロセッサエレエント、中間レジスタＩＲ２あるい
はフリップフロップＤ１からデータを入力し、偶数列の
各プロセッサエレエント、中間レジスタＩＲ２およびフ
リップフロップＤ１では図３５における下側のプロセッ
サエレエント、中間レジスタＩＲ２あるいはフリップフ
ロップＤ１からデータを入力するようになっており、ク
ロックパルス信号ＣＫ１の以後のパルスにおいて上述の
動作が繰り返される。
【０２４０】詳しく説明すると、クロックパルス信号Ｃ
Ｋ０の１パルス目に同期して、候補ブロックデータ供給
ユニット２００から画素データｂ（０，０）が、フリッ
プフロップＤ２（５，４）に入力される。次いで、クロ
ックパルス信号ＣＫ０の２パルス目に同期して、画素デ
ータｂ（０，０）がフリップフロップＤ２（５，４）か
らフリップフロップＤ２（５，３）に伝送される。同時
に、候補ブロックデータ供給ユニット２００から画素デ
ータｂ（０，１）がフリップフロップＤ２（５，４）に
入力される。
【０２４１】次いで、クロックパルス信号ＣＫ０の３パ
ルス目に同期して、画素データｂ（０，０）がフリップ
フロップＤ２（５，３）からフリップフロップＤ２
（５，２）に伝送され、画素データｂ（０，１）がフリ
ップフロップＤ２（５，４）からフリップフロップＤ２
（５，３）に伝送される。同時に、候補ブロックデータ
供給ユニット２００から画素データｂ（０，２）がフリ
ップフロップＤ２（５，４）に入力される。
【０２４２】以下同様にして、次々にクロックパルス信
号ＣＫ０に同期して、画素データを入力し、クロックパ
ルス信号ＣＫ０の６パルス目に同期して、画素データｂ
（０，０）がフリップフロップＤ２（５，０）からフリ
ップフロップＤ２（５，−１）に伝送され、画素データ
ｂ（０，１）がフリップフロップＤ２（５，１）からフ
リップフロップＤ２（５，０）に伝送され、画素データ
ｂ（０，２）がフリップフロップＤ２（５，２）からフ
リップフロップＤ２（５，１）に伝送され、画素データ
ｂ（０，３）がフリップフロップＤ２（５，３）からフ
リップフロップＤ２（５，２）に伝送され、画素データ
ｂ（０，４）がフリップフロップＤ２（５，４）からフ
リップフロップＤ２（５，３）に伝送される。同時に、
候補ブロックデータ供給ユニット２００から画素データ
ｂ（０，５）がフリップフロップＤ２（５，４）に入力
される。
【０２４３】そして、パルス信号ＣＫ１の３パルス目に
同期して、図４６に示すように画素データｂ（０，０）
がフリップフロップＤ２（５，−１）からフリップフロ
ップＤ１（４，−１）に、画素データｂ（０，１）がフ
リップフロップＤ２（５，０）からプロセッサエレメン
トＰＥ（４，０）に、画素データｂ（０，２）がフリッ
プフロップＤ２（５，１）から中間レジスタＩＲ２
（４，１）に、画素データｂ（０，３）がフリップフロ
ップＤ２（５，２）からプロセッサエレメントＰＥ
（４，２）に、画素データｂ（０，４）がフリップフロ
ップＤ２（５，３）から中間レジスタＩＲ２（４，３）
に、画素データｂ（０，５）がフリップフロップＤ２
（５，４）からプロセッサエレメントＰＥ（４，４）
に、それぞれ伝送される。
【０２４４】次いで、パルス信号ＣＫ１の４パルス目に
同期して、図４７に示すように画素データｂ（０，０）
がフリップフロップＤ１（４，−１）からプロセッサエ
レメントＰＥ（４，０）に、画素データｂ（０，１）が
プロセッサメレメントＰＥ（４，０）から中間レジスタ
ＩＲ２（４，１）に、画素データｂ（０，２）が中間レ
ジスタＩＲ２（４，１）からプロセッサエレメントＰＥ
（４，２）に、画素データｂ（０，３）がプロセッサエ
レメントＰＥ（４，２）から中間レジスタＩＲ２（４，
３）に、画素データｂ（０，４）が中間レジスタＩＲ２
（４，３）からプロセッサエレメントＰＥ（４，４）
に、画素データｂ（０，５）がプロセッサエレメントＰ
Ｅ（４，４）からフリップフロップＤ１（４，５）に、
それぞれ伝送される。
【０２４５】次いで、パルス信号ＣＫ１の５パルス目ま
でに、画素データｂ（１，０）がフリップフロップＤ２
（５，−１）に伝送され、画素データｂ（１，１）がフ
リップフロップＤ２（５，０）に伝送され、画素データ
ｂ（１，２）がフリップフロップＤ２（５，１）に伝送
され、画素データｂ（１，３）がフリップフロップＤ２
（５，２）に伝送され、画素データｂ（１，４）がフリ
ップフロップＤ２（５，３）に伝送され、画素データｂ
（１，５）がフリップフロップＤ２（５，４）に伝送さ
れる。
【０２４６】次いで、パルス信号ＣＫ１の５パルス目に
同期して、図４８に示すように画素データｂ（０，０）
がプロセッサエレメントＰＥ（４，０）から中間レジス
タＩＲ１（３，０）に、画素データｂ（０，１）が中間
レジスタＩＲ２（４，１）から中間レジスタＩＲ１
（３，１）に、画素データｂ（０，２）がプロセッサエ
レメントＰＥ（４，２）から中間レジスタＩＲ１（３，
２）に、画素データｂ（０，３）が中間レジスタＩＲ２
（４，３）から中間レジスタＩＲ１（３，３）に、画素
データｂ（０，４）がプロセッサエレメントＰＥ（４，
４）から中間レジスタＩＲ１（３，４）に、画素データ
ｂ（０，５）がフリップフロップＤ１（４，５）からフ
リップフロップＤ１（３，５）に、それぞれ伝送され、
画素データｂ（１，０）がフリップフロップＤ２（５，
−１）からフリップフロップＤ１（４，−１）に、画素
データｂ（１，１）がフリップフロップＤ２（５，０）
からプロセッサエレメントＰＥ（４，０）に、画素デー
タｂ（１，２）がフリップフロップＤ２（５，１）から
中間レジスタＩＲ２（４，１）に、画素データｂ（１，
３）がフリップフロップＤ２（５，２）からプロセッサ
エレメントＰＥ（４，２）に、画素データｂ（１，４）
がフリップフロップＤ２（５，３）から中間レジスタＩ
Ｒ２（４，３）に、画素データｂ（１，５）がフリップ
フロップＤ２（５，４）からプロセッサエレメントＰＥ
（４，４）に、それぞれ伝送される。
【０２４７】次いで、パルス信号ＣＫ１の６パルス目に
同期して、図４９に示すように画素データｂ（１，０）
がフリップフロップＤ１（４，−１）からプロセッサエ
レメントＰＥ（４，０）に、画素データｂ（１，１）が
プロセッサメレメントＰＥ（４，０）から中間レジスタ
ＩＲ２（４，１）に、画素データｂ（１，２）が中間レ
ジスタＩＲ２（４，１）からプロセッサエレメントＰＥ
（４，２）に、画素データｂ（１，３）がプロセッサエ
レメントＰＥ（４，２）から中間レジスタＩＲ２（４，
３）に、画素データｂ（１，４）が中間レジスタＩＲ２
（４，３）からプロセッサエレメントＰＥ（４，４）
に、画素データｂ（１，５）がプロセッサエレメントＰ
Ｅ（４，４）からフリップフロップＤ１（４，５）に、
それぞれ伝送される。
【０２４８】次いで、パルス信号ＣＫ１の７パルス目ま
でに、画素データｂ（２，０）、ｂ（２，１）、ｂ
（２，２）、ｂ（２，３）、ｂ（２，４）、ｂ（２，
５）が、フリップフロップＤ２（５，−１）、Ｄ２
（５，０）、Ｄ２（５，１）、Ｄ２（５，２）、Ｄ２
（５，３）、Ｄ２（５，４）にそれぞれ伝送される。次
いで、パルス信号ＣＫ１の７パルス目に同期して、図５
０に示すように画素データｂ（０，０）、ｂ（０，
１）、ｂ（０，２）、ｂ（０，３）、ｂ（０，４）、ｂ
（０，５）が中間レジスタＩＲ１（３，０）、ＩＲ１
（３，１）、ＩＲ１（３，２）、ＩＲ１（３，３）、Ｉ
Ｒ１（３，４）、ＩＲ１（３，５）からＰＥ（２，
０）、ＩＲ２（２，１）、ＰＥ（２，２）、ＩＲ２
（２，３）、ＰＥ（２，４）、Ｄ１（２，５）に、それ
ぞれ伝送され、画素データｂ（１，０）、ｂ（１，
１）、ｂ（１，２）、ｂ（１，３）、ｂ（１，４）、ｂ
（１，５）がＰＥ（４，０）、ＩＲ２（４，１）、ＰＥ
（４，２）、ＩＲ２（４，３）、ＰＥ（４，４）、Ｄ１
（４，５）から中間レジスタＩＲ１（３，０）、ＩＲ１
（３，１）、ＩＲ１（３，２）、ＩＲ１（３，３）、Ｉ
Ｒ１（３，４）、ＩＲ１（３，５）に、それぞれ伝送さ
れ、画素データｂ（２，０）、ｂ（２，１）、ｂ（２，
２）、ｂ（２，３）、ｂ（２，４）、ｂ（２，５）がフ
リップフロップＤ２（５，−１）、Ｄ２（５，０）、Ｄ
２（５，１）、Ｄ２（５，２）、Ｄ２（５，３）、Ｄ２
（５，４）からＤ１（４，−１）、ＰＥ（４，０）、Ｉ
Ｒ２（４，１）、ＰＥ（４，２）、ＩＲ２（４，３）、
ＰＥ（４，４）に、それぞれ伝送される。
【０２４９】次いで、パルス信号ＣＫ１の８パルス目に
同期して、図５１に示すように画素データｂ（０，
０）、ｂ（０，１）、ｂ（０，２）、ｂ（０，３）、ｂ
（０，４）、ｂ（０，５）がＰＥ（２，０）、ＩＲ２
（２，１）、ＰＥ（２，２）、ＩＲ２（２，３）、ＰＥ
（２，４）、Ｄ１（２，５）からＤ１（２，−１）、Ｐ
Ｅ（２，０）、ＩＲ２（２，１）、ＰＥ（２，２）、Ｉ
Ｒ２（２，３）、ＰＥ（２，４）に、それぞれ伝送さ
れ、画素データｂ（２，０）、ｂ（２，１）、ｂ（２，
２）、ｂ（２，３）、ｂ（２，４）、ｂ（２，５）がＤ
１（４，−１）、ＰＥ（４，０）、ＩＲ２（４，１）、
ＰＥ（４，２）、ＩＲ２（４，３）、ＰＥ（４，４）か
らＰＥ（４，０）、ＩＲ２（４，１）、ＰＥ（４，
２）、ＩＲ２（４，３）、ＰＥ（４，４）、Ｄ１（４，
５）に、それぞれ伝送される。
【０２５０】以下、上述の動作を繰り返し、画素データ
の入力を行なう。また、パルス信号ＣＫ１の９パルス目
よりパルス信号ＣＫ１のパルス信号毎に、現符号化ブロ
ックデータ供給ユニット１００に画素データａ（０，
０）、ａ（０，１）、ａ（１，０）、ａ（１，１）、ａ
（２，０）、ａ（２，１）・・・を入力する。
【０２５１】パルス信号ＣＫ１の１１パルス目に同期し
て、図５２に示すように、１列目のプロセッサエレメン
トに始めて画素データが入力されて、同時に、ディスト
ーション算出ユニット２０００の各プロセッサエレメン
トに、現符号化ブロック供給ユニット１００から画素デ
ータが入力される。以後、各プロセッサエレメントにお
いてディストーションの計算がなされる。
【０２５２】図４０〜図４３に示す期間ａ〜ｊの後、期
間ｋ、ｌ、ｍ、ｎにおいて、各プロセッサエレエントＰ
Ｅ（ｘ，ｙ）の各素子では、以下の演算がなされてい
る。期間ｋにおいては、図５２に示すように、各画素デ
ータｂ（０，１）、ｂ（０，３）、ｂ（０，５）、ｂ
（２，０）、ｂ（２，２）、ｂ（２，４）、ｂ（４，
１）、ｂ（４，３）およびｂ（４，５）が、各プロセッ
サエレメントの第１セレクタ１０１０および第１フリッ
プフロップ１０２０を経由して、それぞれ記載順に対応
するプロセッサエレエントＰＥ（０，０）、ＰＥ（０，
２）、ＰＥ（０，４）、ＰＥ（２，０）、ＰＥ（２，
２）、ＰＥ（２，４）、ＰＥ（４，０）、ＰＥ（４，
２）、ＰＥ（４，４）の減算器１０３０の第１データ入
力端子Ａに入力される。すなわち、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）には、ｂ（ｘ，ｙ＋１）が
入力され、偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）には、ｂ（ｘ，ｙ）が入力される。また、同時に奇
数列の各プロセッサエレメントではテンプレートブロッ
クの画素データａ（０，１）が、偶数列の各プロセッサ
エレメントではテンプレートブロックの画素データａ
（０，０）が、各プロセッサエレメントＰＥ（ｘ，ｙ）
の減算器１０３０の第２データ入力端子Ｂに入力され
る。
【０２５３】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器１０３０によりｂ
（ｘ，ｙ＋１）−ａ（０，１）が演算され、偶数列の各
プロセッサエレメント（ｘ、ｙ）では、ｂ（ｘ，ｙ）−
ａ（０，０）が演算されて、正数変換器１０４０によ
り、 （奇数） |b(x,y+1)-a(0,1)| （偶数） |b(x,y)-a(0,0)| に変換されて、加算器１０５０の第１データ入力端子Ａ
およびデータ出力端子、並びに、第２フリップフロップ
１０６０を経由して、加算器１０５０の第２データ入力
端子Ｂに入力される。
【０２５４】期間ｌにおいては、図５３に示すように、
奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器１０３０の第１データ入力端子Ａには、ｂ（ｘ，ｙ）
が入力され、減算器１０３０の第２データ入力端子Ｂに
は、テンプレートブロックの画素データａ（０，０）が
入力され、偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器１０３０の第１データ入力端子Ａには、ｂ
（ｘ，ｙ＋１）が入力され、減算器１０３０の第２デー
タ入力端子Ｂには、テンプレートブロックの画素データ
ａ（０，１）が入力される。
【０２５５】各プロセッサエレメントＰＥ（ｘ，ｙ）で
は、減算器１０３０によりｂ（ｘ，ｙ）−ａ（０，０）
およびｂ（ｘ，ｙ＋１）−ａ（０，１）が演算されて、
正数変換器１０４０により｜ｂ（ｘ，ｙ）−ａ（０，
０）｜および｜ｂ（ｘ，ｙ＋１）−ａ（０，１）｜に変
換されて、加算器１０５０の第１データ入力端子Ａに入
力される。加算器１０５０により、 （奇数） |b(x,y+1)-a(0,1)| ＋ |b(x,y)-a(0,0)| （偶数） |b(x,y)-a(0,0)| ＋ |b(x,y+1)-a(0,1)| が算出されて、第２フリップフロップ１０６０を経由し
て、加算器１０５０の第２データ入力端子Ｂに入力され
る。
【０２５６】同様に、期間ｍにおいては、図５４に示す
ように、奇数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）には、ｂ（ｘ＋１，ｙ＋１）およびａ（１，１）が
入力され、偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）には、ｂ（ｘ＋１，ｙ）およびａ（１，０）が入力
され、各プロセッサエレメントＰＥ（ｘ，ｙ）では、 （奇数） |b(x,y+1)-a(0,1)| ＋ |b(x,y)-a(0,0)| ＋ |b(x+1,y+1)-a(1,1)| （偶数） |b(x,y)-a(0,0)| ＋ |b(x,y+1)-a(0,1)| ＋ |b(x+1,y)-a(1,0)| が算出される。
【０２５７】期間ｎにおいては、図５５に示すように、
奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）には、
ｂ（ｘ＋１，ｙ）およびａ（１，０）が入力され、偶数
列の各プロセッサエレメントＰＥ（ｘ，ｙ）には、ｂ
（ｘ＋１，ｙ＋１）およびａ（１，１）が入力され、各
プロセッサエレメントＰＥ（ｘ，ｙ）では、 （奇数） |b(x,y+1)-a(0,1)| ＋ |b(x,y)-a(0,0)| ＋ |b(x+1,y+1)-a(1,1)| ＋ |b(x+1,y)-a(1,0)| ・・・（Ｑ５） （偶数） |b(x,y)-a(0,0)| ＋ |b(x,y+1)-a(0,1)| ＋ |b(x+1,y)-a(1,0)| ＋ |b(x+1,y+1)-a(1,1)| ・・・（Ｑ６） が算出される。
【０２５８】期間ｎの間に発せられるパルス信号ＬＤに
同期して、第２セレクタのデータ出力端子Ｙが第２フリ
ップフロップ１０６０のデータ出力端子に電気的に接続
されており、パルス信号ＣＫ１の１５パルス目、すなわ
ち、パルス信号ＣＫ２に同期して、加算器１０５０の上
記算出結果が各プロセッサエレエントＰＥ（ｘ，ｙ）の
出力端子Ｄｏから出力される。例えば、プロセッサエレ
エントＰＥ（２，２）の出力端子Ｄｏから出力されるデ
ータは、 |b(2,2)-a(0,0)| ＋ |b(2,3)-a(0,1)| ＋ |b(3,2)-a(1,0)| ＋ |b(3,3)-a(1,1)| である。
【０２５９】ここで、上記式（Ｑ６）は、図２に示され
た前符号化画像Ｐｂの候補ブロックと、現符号化画像Ｐ
ａの現符号化ブロック１とのディストーションを表す式
であり、奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）
から出力される上記式（Ｑ５）は、上記式（Ｑ２）と同
等であるので、いずれも各ディストーションを表すデー
タを出力する。
【０２６０】したがって、本実施例においても、各プロ
セッサエレエントＰＥ（ｘ，ｙ）は各々のディストーシ
ョンを算出する。次に、パルス信号ＣＫ２の１５パルス
目に同期して、プロセッサエレエントＰＥ（０，０）、
ＰＥ（０，２）、ＰＥ（０，４）で算出された上記ディ
ストーションは、プロセッサエレエントの出力端子Ｄｏ
を介して最小ディストーション検出ユニット４００の第
１比較器４１０の各データ入力端子Ａ、Ｂ、Ｃにそれぞ
れ入力される。このとき、各プロセッサエレエントＰＥ
（ｘ，ｙ）の第２セレクタ１０７０は、第１データ入力
端子Ｂを選択しているため、プロセッサエレエントＰＥ
（２，０）、ＰＥ（２，２）、ＰＥ（２，４）、ＰＥ
（４，０）、ＰＥ（４，２）、ＰＥ（４，４）で算出さ
れた上記ディストーションは、パルス信号ＣＫ２の１５
パルス目に同期して、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，２）、ＰＥ（０，４）、ＰＥ（２，
０）、ＰＥ（２，２）、ＰＥ（２，４）にそれぞれ伝送
される。
【０２６１】パルス信号ＣＫ２の１６パルス目に同期し
て、今度はプロセッサエレエントＰＥ（２，０）、ＰＥ
（２，２）、ＰＥ（２，４）で算出された上記ディスト
ーションが、ＰＥ（０，０）、ＰＥ（０，２）、ＰＥ
（０，４）から最小ディストーション検出ユニット４０
０の第１比較器４１０の各データ入力端子Ａ、Ｂ、Ｃに
それぞれ入力される。また、ＰＥ（４，０）、ＰＥ
（４，２）、ＰＥ（４，４）で算出された上記ディスト
ーションは、ＰＥ（２，０）、ＰＥ（２，２）、ＰＥ
（２，４）から、ＰＥ（０，０）、ＰＥ（０，２）、Ｐ
Ｅ（０，４）にそれぞれ伝送される。
【０２６２】パルス信号ＣＫ２の１７パルス目に同期し
て、今度はプロセッサエレエントＰＥ（４，０）、ＰＥ
（４，２）、ＰＥ（４，４）で算出された上記ディスト
ーションがＰＥ（０，０）、ＰＥ（０，２）、ＰＥ
（０，４）から最小ディストーション検出ユニット４０
０の第１比較器４１０の各データ入力端子Ａ、Ｂ、Ｃに
それぞれ入力される。
【０２６３】最小ディストーション検出ユニット４００
では、第１の実施例と同様にして、期間ｏ、ｐ、ｑおよ
びｒにおいて、入力されたディストーションＤ（０，
０）、Ｄ（０，２）、Ｄ（０，４）、Ｄ（２，０）、Ｄ
（２，２）、Ｄ（２，４）、Ｄ（４，０）、Ｄ（４，
２）およびＤ（４，４）から最小のディストーション並
びに動きベクトルを算出する。
【０２６４】また、ディストーション算出ユニット２０
００では、パルス信号ＣＫ１の１５パルス目に同期し
て、図５６に示すように、次のテンプレートブロックに
対するディストーションの計算が始まり、パルス信号Ｃ
Ｋ１の１６、１７、１８パルス目に同期して計算され、
最小ディストーション検出ユニット４００では、次の期
間ｓ、ｔ、ｕおよびｖにおいて、上記ディストーション
から最小のディストーション並びに動きベクトルを算出
する。
【０２６５】このようにして、次々に連続して各現符号
化ブロックの動きベクトルと最小ディストーションが、
サーチウインドウの画素データを重複して入力させずに
求めることができる。また、この装置においても、同じ
列に上下２つあるフリップフロップＤ１を、１つにまと
めフリップフロップＤ３に置き換えることができる。具
体的には、３列目にあるフリップフロップＤ１（２，−
１）とＤ１（２，５）を図３１（ａ）、図３２（ａ）に
示すフリップフロップＤ３（２，−１）に置き換えて、
５列目にあるフリップフロップＤ１（４，−１）、Ｄ１
（４，５）を図３１（ｂ）、図３２（ｂ）に示すフリッ
プフロップＤ３（４，−１）に置き換え、さらに、４列
目にある中間レジスタＩＲ１（３，５）をフリップフロ
ップＤ３（２，−１）とＤ３（４，−１）との間におい
て中間レジスタＩＲ１（３，−１）としたものである。
【０２６６】
【効果】請求項１記載の発明によれば、サーチウインド
ウ内の各画素データを順番に入力し、プロセッサエレメ
ントの並ぶ各列でデータの上下方向の転送を交互に行な
い、各列においての転送方向を上方向か下方向のどちら
か一方に限定して、各ディストーションを算出すること
ができる。このため、各プロセッサエレメント間のデー
タの転送バスを減らすことができ、回路構成を簡素化す
ることができる。
【０２６７】請求項２記載の発明によれば、請求項１記
載の発明において、各プロセッサエレメントがディスト
ーションの算出を終了した後、全てのプロセッサエレメ
ントで算出されたディストーションを最小ディストーシ
ョン検出ユニットに転送する。このため、サーチウイン
ドウ内の各前符号化ブロックと現符号化ブロックとの間
の各ディストーションのうちの最小のディストーション
を検出することができ、最小ディストーションにより動
きベクトルを求めることができる。
【０２６８】請求項３記載の発明によれば、請求項１記
載の発明において、各プロセッサエレメントがディスト
ーションの算出を終了した後、１列目の各プロセッサエ
レメントから最小ディストーション検出ユニットにディ
ストーションを転送するとともに、２列目以降のｍ列目
の各プロセッサエレメントからｍ−１列目の各プロセッ
サエレメントにディストーションを転送し、全てのプロ
セッサエレメントで算出されたディストーションが最小
ディストーション検出ユニットに転送されるまで繰り返
す。このため、サーチウインドウ内の各前符号化ブロッ
クと現符号化ブロックとの間の各ディストーションのう
ちの最小のディストーションを検出することができ、最
小ディストーションにより動きベクトルを求めることが
できる。
【０２６９】請求項４記載の発明によれば、請求項１記
載の発明において、各プロセッサエレメントがディスト
ーションの算出を終了した後、１行目の各プロセッサエ
レメントから最小ディストーション検出ユニットにディ
ストーションを転送するとともに、２行目以降のｍ行目
の各プロセッサエレメントからｍ−１行目の各プロセッ
サエレメントにディストーションを転送し、全てのプロ
セッサエレメントで算出されたディストーションが最小
ディストーション検出ユニットに転送されるまで繰り返
す。このため、サーチウインドウ内の各前符号化ブロッ
クと現符号化ブロックとの間の各ディストーションのう
ちの最小のディストーションを検出することができ、最
小ディストーションにより動きベクトルを求めることが
できる。
【０２７０】請求項５記載の発明によれば、請求項２記
載の発明において、前記サーチウインドウを、該サーチ
ウインドウからＭ画素分だけ列方向にずれたもう一つの
サーチウインドウに置き換えるとともに、前記現符号化
ブロックを、該現符号化ブロックに対して列方向に隣接
するもう一つの現符号化ブロックに置き換え、一つの現
符号化ブロックに対するディストーションの最小ディス
トーション検出ユニットへの転送が、該現符号化ブロッ
クに対して列方向に隣接するもう一つの現符号化ブロッ
クに対するディストーションの算出が開始される前に終
了する。
【０２７１】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削減でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【０２７２】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【０２７３】請求項６記載の発明によれば、サーチウイ
ンドウ内の各画素データを順番に入力し、プロセッサエ
レメントの並ぶ各列でデータの上下方向の転送を交互に
行ない、各列においての転送方向を上方向か下方向のど
ちらか一方に限定して、各ディストーションを算出する
ことができる。このため、各プロセッサエレメント間の
データの転送バスを減らすことができ、回路構成を簡素
化することができる。
【０２７４】請求項７記載の発明によれば、請求項６記
載の発明において、各プロセッサエレメントがディスト
ーションの算出を終了した後、全てのプロセッサエレメ
ントで算出されたディストーションを最小ディストーシ
ョン検出ユニットに転送する。このため、サーチウイン
ドウ内の各前符号化ブロックと現符号化ブロックとの間
の各ディストーションのうちの最小のディストーション
を検出することができ、最小ディストーションにより動
きベクトルを求めることができる。
【０２７５】請求項８記載の発明によれば、請求項６記
載の発明において、各プロセッサエレメントがディスト
ーションの算出を終了した後、１列目の各プロセッサエ
レメントから最小ディストーション検出ユニットにディ
ストーションを転送するとともに、２列目以降の各プロ
セッサエレメントから列数の少ない隣の列の各プロセッ
サエレメントにディストーションを転送し、全てのプロ
セッサエレメントで算出されたディストーションが最小
ディストーション検出ユニットに転送されるまで、転送
を繰り返す。このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。
【０２７６】請求項９記載の発明によれば、請求項６記
載の発明において、各プロセッサエレメントがディスト
ーションの算出を終了した後、１行目の各プロセッサエ
レメントから最小ディストーション検出ユニットにディ
ストーションを転送するとともに、２行目以降の各プロ
セッサエレメントから行数の少ない隣の行の各プロセッ
サエレメントにディストーションを転送し、全てのプロ
セッサエレメントで算出されたディストーションが最小
ディストーション検出ユニットに転送されるまで、転送
を繰り返す。このため、サーチウインドウ内の各前符号
化ブロックと現符号化ブロックとの間の各ディストーシ
ョンのうちの最小のディストーションを検出することが
でき、最小ディストーションにより動きベクトルを求め
ることができる。
【０２７７】請求項１０記載の発明によれば、請求項７
記載の発明において、前記サーチウインドウを、該サー
チウインドウからＭ画素分だけ列方向にずれたもう一つ
のサーチウインドウに置き換えるとともに、前記現符号
化ブロックを、該現符号化ブロックに対して列方向に隣
接するもう一つの現符号化ブロックに置き換え、一つの
現符号化ブロックに対するディストーションの最小ディ
ストーション検出ユニットへの転送が、該現符号化ブロ
ックに対して列方向に隣接するもう一つの現符号化ブロ
ックに対するディストーションの算出が開始される前に
終了する。
【０２７８】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削減でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【０２７９】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【０２８０】請求項１１記載の発明によれば、サーチウ
インドウ内の各画素データを順番に入力し、プロセッサ
エレメントの並ぶ各列でデータの上下方向の転送を交互
に行ない、各列においての転送方向を上方向か下方向の
どちらか一方に限定して、各ディストーションを算出す
ることができる。このため、各プロセッサエレメント間
のデータの転送バスを減らすことができ、回路構成を簡
素化することができる。
【０２８１】請求項１２記載の発明によれば、請求項１
１記載の発明において、前記各サイドレジスタユニット
が、第１サイドレジスタユニットと第２サイドレジスタ
ユニットからなり、第１サイドレジスタユニットおよび
第２サイドレジスタユニットがそれぞれ画素データを入
力して一時的に保持した後出力する直列に互いに電気的
に接続された（Ｎ−１）個のレジスタからなり、上記レ
ジスタが、フリップフロップとセレクタから構成され
る。このため、簡単なフリップフロップを用いて、デー
タの転送を行なうことができる。
【０２８２】請求項１３記載の発明によれば、請求項１
１記載の発明において、前記各サイドレジスタユニット
が、画素データを入力して一時的に保持した後出力する
直列に互いに電気的に接続された（Ｎ−１）個のレジス
タからなり、上記レジスタが、フリップフロップとセレ
クタから構成される。このため、フリップフロップの数
を極力押えて、データの転送を行なうことができる。ま
た、プロセッサエレメントとサイドレジスタをリング状
に接続することにより、データの転送バスの長さを短く
一定にでき、転送時間を一定にすることができる。
【０２８３】請求項１４記載の発明によれば、請求項１
１記載の発明において、前記入力レジスタユニットが、
第１レジスタユニットと第２レジスタユニットからな
り、前記第１レジスタユニットが、（Ｈ−Ｎ＋１）個の
フリップフロップを有し、候補ブロックデータ供給ユニ
ットが、サーチウインドウ内の画素データを第１レジス
タユニットに入力し、第１レジスタユニットは、該画素
データを（Ｌ−Ｍ＋１）列目のプロセッサエレメントお
よび第２レジスタユニットに出力する。第２レジスタユ
ニットは、該画素データを（Ｌ−Ｍ＋１）列目のサイド
レジスタユニットに出力する。このため、すべてのプロ
セッサエレメントにおいて候補ブロックの画素データの
入力ができ、ディストーションの算出ができる。
【０２８４】請求項１５記載の発明によれば、請求項１
４記載の発明において、前記第２レジスタユニットが、
直列に互いに電気的に接続された（Ｎ−１）個のフリッ
プフロップからなる。このため、現符号化ブロックの大
きさが大きくなっても、簡単なフリップフロップを用い
ることにより、候補ブロックの画素データを各プロセッ
サエレメントに供給することができる。
【０２８５】請求項１６記載の発明によれば、請求項１
５記載の発明において、前記現符号化ブロックデータ供
給ユニットが、現符号化ブロックの各列の画素データを
第１行目から第Ｎ行目まで昇順に入力する動作を、第１
列から第Ｍ列まで昇順に実行し、入力した現符号化ブロ
ックの各列の画素データを行の昇順に出力する動作を列
の昇順に実行すると同時に、各列の画素データを行の降
順に出力する動作を列の昇順に実行する。このため、現
符号化ブロックデータを順序よく抽出し、列毎に行の昇
順と行の降順に現符号化ブロックデータを出力でき、各
プロセッサエレメントにおいて、それぞれ現符号化ブロ
ックと候補ブロックの対応するディストーションの算出
を行なうことができる。
【０２８６】請求項１７記載の発明によれば、請求項１
１記載の発明において、最小ディストーション検出ユニ
ットとディストーション転送制御手段を設けた。このた
め、サーチウインドウ内の各前符号化ブロックと現符号
化ブロックとの間の各ディストーションのうちの最小の
ディストーションを検出することができ、最小ディスト
ーションにより動きベクトルを求めることができる。
【０２８７】請求項１８記載の発明によれば、請求項１
１記載の発明において、最小ディストーション検出ユニ
ットとディストーション転送制御手段とを設け、前記デ
ィストーション転送制御手段が、全てのプロセッサエレ
メントで算出されたディストーションを同一行において
１番近い列のプロセッサエレメントに転送し、最小ディ
ストーション検出ユニットに転送されるまで、ディスト
ーションの転送動作を繰り返す。このため、サーチウイ
ンドウ内の各前符号化ブロックと現符号化ブロックとの
間の各ディストーションのうちの最小のディストーショ
ンを無駄なく転送し、検出することができ、最小ディス
トーションにより動きベクトルを求めることができる。
【０２８８】請求項１９記載の発明によれば、請求項１
１記載の発明において、最小ディストーション検出ユニ
ットとディストーション転送制御手段とを設け、前記デ
ィストーション転送制御手段が、全てのプロセッサエレ
メントで算出されたディストーションを同一列において
１番近い行のプロセッサエレメントに転送し、最小ディ
ストーション検出ユニットに転送されるまで、ディスト
ーションの転送動作を繰り返す。このため、サーチウイ
ンドウ内の各前符号化ブロックと現符号化ブロックとの
間の各ディストーションのうちの最小のディストーショ
ンを無駄なく転送し、検出することができ、最小ディス
トーションにより動きベクトルを求めることができる。
【０２８９】請求項２０記載の発明によれば、請求項１
７記載の発明において、候補ブロックデータ供給ユニッ
トが、前記サーチウインドウの範囲を越えて、該サーチ
ウインドウからＭ画素分だけ列方向にずれたもう一つの
サーチウインドウの範囲の画素データまで入力レジスタ
ユニットに入力するとともに、現符号化ブロックデータ
供給ユニットが、前記現符号化ブロックを、該現符号化
ブロックに対して列方向に隣接するもう一つの現符号化
ブロックに置き換えて、現符号化ブロックの画素データ
を転送し、前記ディストーション算出制御手段による前
記もう一つのサーチウインドウに対応するディストーシ
ョンの算出が終了する前に、前記ディストーション転送
制御手段による前記サーチウインドウに対応するディス
トーションの転送動作が終了する。
【０２９０】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削減でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【０２９１】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【０２９２】請求項２１記載の発明によれば、サーチウ
インドウ内の各画素データを順番に入力し、プロセッサ
エレメントの並ぶ各列でデータの上下方向の転送を交互
に行ない、各列においての転送方向を上方向か下方向の
どちらか一方に限定して、各ディストーションを算出す
ることができる。このため、各プロセッサエレメント間
のデータの転送バスを減らすことができ、回路構成を簡
素化することができる。
【０２９３】請求項２２記載の発明によれば、請求項２
１記載の発明において、前記各サイドレジスタユニット
が、第１サイドレジスタユニットと第２サイドレジスタ
ユニットからなり、第１サイドレジスタユニットおよび
第２サイドレジスタユニットがそれぞれ画素データを入
力して一時的に保持し出力する直列に互いに電気的に接
続された（Ｎ−１）個のレジスタからなり、上記レジス
タが、フリップフロップとセレクタから構成される。こ
のため、簡単なフリップフロップを用いて、データの転
送を行なうことができる。
【０２９４】請求項２３記載の発明によれば、請求項２
１記載の発明において、前記各サイドレジスタユニット
が、画素データを入力して一時的に保持し出力する直列
に互いに電気的に接続された（Ｎ−１）個のレジスタか
らなり、上記レジスタが、フリップフロップとセレクタ
から構成される。このため、フリップフロップの数を極
力押えて、データの転送を行なうことができる。また、
プロセッサエレメントとサイドレジスタをリング状に接
続することにより、データの転送バスの長さを短く一定
にでき、転送時間を一定にすることができる。
【０２９５】請求項２４記載の発明によれば、請求項２
１記載の発明において、前記入力レジスタユニットが、
第１レジスタユニットと第２レジスタユニットからな
り、前記第１レジスタユニットが、（Ｈ−Ｎ＋１）個の
フリップフロップを有し、候補ブロックデータ供給ユニ
ットが、サーチウインドウ内の画素データを第１レジス
タユニットに入力し、第１レジスタユニットは、該画素
データを（Ｌ−Ｍ＋１）列目のプロセッサエレメント、
中間レジスタおよび第２レジスタユニットに出力する。
第２レジスタユニットは、該画素データを（Ｌ−Ｍ＋
１）列目のサイドレジスタユニットに出力する。このた
め、すべてのプロセッサエレメントにおいて候補ブロッ
クの画素データの入力ができ、ディストーションの算出
ができる。
【０２９６】請求項２５記載の発明によれば、請求項２
４記載の発明において、前記第２レジスタユニットが、
直列に互いに電気的に接続された（Ｎ−１）個のフリッ
プフロップからなる。このため、現符号化ブロックの大
きさが大きくなっても、簡単なフリップフロップを用い
ることにより、候補ブロックの画素データを各プロセッ
サエレメントに供給することができる。
【０２９７】請求項２６記載の発明によれば、請求項２
５記載の発明において、前記現符号化ブロックデータ供
給ユニットが、現符号化ブロックの各列の画素データを
第１行目から第Ｎ行目まで昇順に入力する動作を、第１
列から第Ｍ列まで昇順に実行し、入力した現符号化ブロ
ックの各列の画素データを行の昇順に出力する動作を列
の昇順に実行すると同時に、各列の画素データを行の降
順に出力する動作を列の昇順に実行する。このため、現
符号化ブロックデータを順序よく抽出し、列毎に行の昇
順と行の降順に現符号化ブロックデータを出力でき、各
プロセッサエレメントにおいて、それぞれ現符号化ブロ
ックと候補ブロックの対応するディストーションの算出
を行なうことができる。
【０２９８】請求項２７記載の発明によれば、請求項２
１記載の発明において、最小ディストーション検出ユニ
ットとディストーション転送制御手段を設けた。このた
め、サーチウインドウ内の各前符号化ブロックと現符号
化ブロックとの間の各ディストーションのうちの最小の
ディストーションを検出することができ、最小ディスト
ーションにより動きベクトルを求めることができる。
【０２９９】請求項２８記載の発明によれば、請求項２
１記載の発明において、最小ディストーション検出ユニ
ットとディストーション転送制御手段とを設け、前記デ
ィストーション転送制御手段が、全てのプロセッサエレ
メントで算出されたディストーションを同一行において
１番近い列のプロセッサエレメントに転送し、最小ディ
ストーション検出ユニットに転送されるまで、ディスト
ーションの転送動作を繰り返す。このため、サーチウイ
ンドウ内の各前符号化ブロックと現符号化ブロックとの
間の各ディストーションのうちの最小のディストーショ
ンを無駄なく転送し、検出することができ、最小ディス
トーションにより動きベクトルを求めることができる。
【０３００】請求項２９記載の発明によれば、請求項２
１記載の発明において、最小ディストーション検出ユニ
ットとディストーション転送制御手段とを設け、前記デ
ィストーション転送制御手段が、全てのプロセッサエレ
メントで算出されたディストーションを同一列において
１番近い行のプロセッサエレメントに転送し、最小ディ
ストーション検出ユニットに転送されるまで、ディスト
ーションの転送動作を繰り返す。このため、サーチウイ
ンドウ内の各前符号化ブロックと現符号化ブロックとの
間の各ディストーションのうちの最小のディストーショ
ンを無駄なく転送し、検出することができ、最小ディス
トーションにより動きベクトルを求めることができる。
【０３０１】請求項３０記載の発明によれば、請求項２
７記載の発明において、候補ブロックデータ供給ユニッ
トが、前記サーチウインドウの範囲を越えて、該サーチ
ウインドウからＭ画素分だけ列方向にずれたもう一つの
サーチウインドウの範囲の画素データまで入力レジスタ
ユニットに入力するとともに、現符号化ブロックデータ
供給ユニットが、前記現符号化ブロックを、該現符号化
ブロックに対して列方向に隣接するもう一つの現符号化
ブロックに置き換えて、現符号化ブロックの画素データ
を転送し、前記ディストーション算出制御手段による前
記もう一つのサーチウインドウに対応するディストーシ
ョンの算出が終了する前に、前記ディストーション転送
制御手段による前記サーチウインドウに対応するディス
トーションの転送動作が終了する。
【０３０２】このため、複数の現符号化ブロックに対す
る動きベクトルおよびディストーションが、連続しても
とめられるばかりでなく、サーチウインドウ内の画素デ
ータを共有して使用でき、サーチウインドウ内の画素デ
ータの入力を行なう回数が、現符号化ブロックに対する
動きベクトルおよびディストーションを１ブロックずつ
求めた場合よりも大幅に削減できる。この削減できる回
数は、（Ｌ−Ｍ）×Ｈ画素分削減でき、サーチウインド
ウが大きければ大きいほど増え、削減できる率について
も増えるので、サーチウインドウが大きくなるほど有効
である。
【０３０３】また、各プロセッサエレメントにおいて、
一つの現符号化ブロックに対するディストーションと該
現符号化ブロックに対して列方向に隣接するもう一つの
現符号化ブロックに対するディストーションとが、混在
しないので、先に算出されたディストーションを保持す
るための記憶部を持つ必要が無く、回路構成を簡素化す
ることができる。
【図面の簡単な説明】
【図１】第１の発明に係わる動きベクトル探索装置の基
本概念図である。
【図２】現符号化画像の現符号化ブロックおよび前符号
化画像のサーチウインドウの位置関係を示す図である。
【図３】現符号化画像の現符号化ブロックの前符号化画
像のサーチウインドウにおける一対応例を示す図であ
る。
【図４】図１に示されたディストーション算出手段を示
す機能ブロック図である。
【図５】図１に示された動きベクトル探索装置の各ユニ
ットと信号出力ユニットとの信号経路を示す図である。
【図６】図４に示されたディストーション算出ユニット
を構成するエレメントおよびレジスタ群の配置を示す図
である。
【図７】図４に示されたディストーション算出ユニット
を採用する動きベクトル探索装置の具体的構成例を示す
図である。
【図８】図７に示された各第１フリップフロップの入出
力端子の配置を示す図である。
【図９】図８に示された各第１フリップフロップの詳細
な回路図である。
【図１０】図７に示された各プロセッサエレエントの入
出力端子の配置を示す図である。
【図１１】図１０に示された各プロセッサエレメントの
詳細な回路図である。
【図１２】図１に示された現符号化ブロックデータ供給
ユニットの詳細な回路図である。
【図１３】図１に示された最小ディストーション検出ユ
ニットの詳細な回路図である。
【図１４】図５に示された信号出力ユニットから出力さ
れる各信号のタイミングチャートである。
【図１５】図５に示された信号出力ユニットから出力さ
れる各信号のタイミングチャートである。
【図１６】図１４、図１５に示されたクロックパルス信
号ＣＫ１の１パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図１７】図１４、図１５に示されたクロックパルス信
号ＣＫ１の２パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図１８】図１４、図１５に示されたクロックパルス信
号ＣＫ１の３パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図１９】図１４、図１５に示されたクロックパルス信
号ＣＫ１の４パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図２０】図１４、図１５に示されたクロックパルス信
号ＣＫ１の５パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置、および、テンプ
レートブロックデータの現符号化ブロックデータ供給ユ
ニット内の配置を示す図である。
【図２１】図１４、図１５に示されたクロックパルス信
号ＣＫ１の６パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置、および、テンプ
レートブロックデータの現符号化ブロックデータ供給ユ
ニット内の配置を示す図である。
【図２２】図１４、図１５に示されたクロックパルス信
号ＣＫ１の７パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置、および、テンプ
レートブロックデータの現符号化ブロックデータ供給ユ
ニット内の配置を示す図である。
【図２３】図１４、図１５に示されたクロックパルス信
号ＣＫ１の８パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置、および、テンプ
レートブロックデータの現符号化ブロックデータ供給ユ
ニット内の配置を示す図である。
【図２４】図１４、図１５に示されたクロックパルス信
号ＣＫ１の９パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置、および、テンプ
レートブロックデータの現符号化ブロックデータ供給ユ
ニット内の配置を示す図である。
【図２５】図１４、図１５に示されたクロックパルス信
号ＣＫ１の１０パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図２６】図１４、図１５に示されたクロックパルス信
号ＣＫ１の１１パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図２７】図１４、図１５に示されたクロックパルス信
号ＣＫ１の１２パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図２８】現符号化ブロックに隣接する別の現符号化ブ
ロックを示す図である。
【図２９】サーチウインドウからＭ画素分だけ列方向に
ずれた別のサーチウインドウを示す図である。
【図３０】図４に示されたディストーション算出ユニッ
トを採用する動きベクトル探索装置の第２の具体的構成
例を示す図である。
【図３１】図３０に示された各フリップフロップＤ３
（サイドレジスタユニット）の入出力端子の配置を示す
図である。
【図３２】図３１に示された各フリップフロップＤ３
（サイドレジスタユニット）の詳細な回路図である。
【図３３】図３０に示されたディストーション算出ユニ
ットの１列の配置を示す図である。
【図３４】第２の発明の現符号化画像の現符号化ブロッ
クの前符号化画像のサーチウインドウにおける一対応例
を示す図である。
【図３５】図３４に示されたサーチウインドウを探索す
るディストーション算出ユニットを採用する動きベクト
ル探索装置の具体的構成例を示す図である。
【図３６】図３５に示された各中間レジスタＩＲ２の入
出力端子の配置を示す図である。
【図３７】図３６に示された各中間レジスタＩＲ２の詳
細な回路図である。
【図３８】図３５に示された各中間レジスタＩＲ１の入
出力端子の配置を示す図である。
【図３９】図３８に示された各中間レジスタＩＲ１の詳
細な回路図である。
【図４０】図３５に示された構成例における信号出力ユ
ニットから出力される各信号のタイミングチャートであ
る。
【図４１】図３５に示された構成例における信号出力ユ
ニットから出力される各信号のタイミングチャートであ
る。
【図４２】図３５に示された構成例における信号出力ユ
ニットから出力される各信号のタイミングチャートであ
る。
【図４３】図３５に示された構成例における信号出力ユ
ニットから出力される各信号のタイミングチャートであ
る。
【図４４】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の１パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図４５】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の２パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図４６】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の３パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図４７】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の４パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図４８】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の５パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図４９】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の６パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図５０】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の７パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図５１】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の８パルス目における候補ブロックデータのデ
ィストーション算出ユニット内の配置を示す図である。
【図５２】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の１１パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図５３】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の１２パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図５４】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の１３パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図５５】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の１４パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図５６】図４０〜図４３に示されたクロックパルス信
号ＣＫ０の１５パルス目における候補ブロックデータの
ディストーション算出ユニット内の配置、および、テン
プレートブロックデータの現符号化ブロックデータ供給
ユニット内の配置を示す図である。
【図５７】従来の単純フレーム間予測を説明する図であ
る。
【図５８】従来の動き補償フレーム間予測を説明する図
である。
【図５９】従来の符号化ブロックと探索領域を説明する
図である。
【図６０】従来の符号化ブロックとサーチウインドウを
説明する図である。
【図６１】従来の現符号化ブロック内の画素と候補ブロ
ック内の画素との位置関係を説明する図である。
【図６２】従来のディストーション算出方法と候補ブロ
ックデータの転送過程を説明する図である。
【図６３】従来のディストーション算出方法と候補ブロ
ックデータの転送過程を説明する図である。
【符号の説明】
１ 現符号化ブロック ２ 前符号化ブロック １００ 現符号化ブロックデータ供給ユニット １１０、１２０、１３０、１４０、１５０ フリップフ
ロップ １６０ セレクタ ２００ 候補ブロックデータ供給ユニット ３００ 信号出力ユニット ４００ 最小ディストーション検出ユニット ４１０ 第１比較器 ４２０ 第１フリップフロップ ４３０ 第２比較器 ４４０ セレクタ ４５０ 第２フリップフロップ ４６０ 反転素子 ４７０ 論理積素子 ４８０ カウンタ ４９０ 第３フリップフロップ ５００ 論理和素子 ５１０ 第１換算テーブル ５２０ 第２換算テーブル ５３０ 第４フリップフロップ ５４０ 第５フリップフロップ ５５０ 第６フリップフロップ １０００、２０００、３０００ ディストーション算出
ユニット １０１０ 第１セレクタ １０２０ 第１フリップフロップ １０３０ 減算器 １０４０ 正数変換器 １０５０ 加算器 １０６０ 第２フリップフロップ １０７０ 第２セレクタ １０８０ 第３フリップフロップ １０９０ 反転素子 １１００ 論理積素子 １２００ 画素データ供給手段 １３００ 差分データ算出手段 １４００ 差分データ変換手段 １５００ 差分データ総和手段 １６２１ セレクタ １６２２ フリップフロップ ２４２１、２４３１、３６２１ セレクタ ２４２２、２４３２、３６２２ フリップフロップ
フロントページの続き (72)発明者 岡田 豊 東京都渋谷区代々木４丁目36番19号 株 式会社グラフィックス・コミュニケーシ ョン・ラボラトリーズ内 (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68

Claims (30)

    (57)【特許請求の範囲】
  1. 【請求項１】Ｈ、Ｌ、ＮおよびＭを整数とし、現符号化
    画像よりも先に符号化された前符号化画像に含まれるＨ
    行Ｌ列の画素からなるサーチウインドウをそれぞれ部分
    的に構成するＮ行Ｍ列の画素からなる複数の前符号化候
    補ブロックの中から、前記現符号化画像を部分的に構成
    するＮ行Ｍ列の画素からなる現符号化ブロックに類似し
    た前符号化候補ブロックを選択することによって、前記
    現符号化ブロックの現符号化画像上の位置と選択された
    前符号化候補ブロックの前符号化画像上の位置とにより
    特定される動きベクトルを探索する動きベクトル探索方
    法において、 前記サーチウインドウに含まれる各前符号化候補ブロッ
    クと現符号化ブロックとの間の各ディストーションをそ
    れぞれ算出する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個のプ
    ロセッサエレメントと、データを入力して一時的に保持
    した後に出力する（Ｌ−Ｍ＋１）個のサイドレジスタユ
    ニットと、データを入力して一時的に保持した後に出力
    する入力レジスタユニットと、を準備する第１ステップ
    を有し、 前記プロセッサエレメントが、（Ｈ−Ｎ＋１）行（Ｌ−
    Ｍ＋１）列のマトリックス状に想像上配置されるものと
    するとき、各サイドレジスタユニットが、各列の１行目
    および（Ｈ−Ｎ＋１）行目のプロセッサエレメントに電
    気的に接続され、ｎを（Ｈ−Ｎ＋１）以下の自然数およ
    びｍを（Ｌ−Ｍ＋１）以下の自然数とし、ｍ列目の１行
    目および（Ｈ−Ｎ＋１）行目のプロセッサエレメントに
    接続されたサイドレジスタユニットをｍ列目のサイドレ
    ジスタユニットと呼ぶとするとき、２列目以降のｍ列目
    のサイドレジスタユニットが、ｍ−１列目のサイドレジ
    スタユニットに電気的に接続され、（Ｌ−Ｍ＋１）列目
    のサイドレジスタユニットが、前記入力レジスタユニッ
    トに電気的に接続されるとともに、（Ｌ−Ｍ＋１）列目
    の各プロセッサエレメントが入力レジスタユニットに電
    気的に接続され、 さらに、サーチウインドウに含まれる各前符号化候補ブ
    ロックの画素データを前記入力レジスタユニットに入力
    させる第２ステップと、 （Ｌ−Ｍ＋１）列目のサイドレジスタユニットと（Ｌ−
    Ｍ＋１）列目の各プロセッサエレメントとに、入力レジ
    スタユニットから互いに異なる１画素分の画素データを
    転送する第３ステップと、 該第３ステップに同期して、２列目以降のｍ列目の各プ
    ロセッサエレメントからｍ−１列目の各プロセッサエレ
    メントに、並びに、２列目以降のｍ列目のサイドレジス
    タユニットからｍ−１列目のサイドレジスタユニット
    に、１画素分の画素データを転送する第４ステップと、 該第４ステップの後、奇数列のサイドレジスタユニット
    から奇数列の１行目のプロセッサエレメントに、奇数列
    の１行目から（Ｈ−Ｎ）行目までのｎ行目のプロセッサ
    エレメントからｎ＋１行目のプロセッサエレメントに、
    並びに、奇数列の（Ｈ−Ｎ＋１）行目のプロセッサエレ
    メントから奇数列のサイドレジスタユニットに、１画素
    分の画素データを転送する第５ステップと、 該第５ステップに同期して、偶数列のサイドレジスタユ
    ニットから偶数列の（Ｈ−Ｎ＋１）行目のプロセッサエ
    レメントに、偶数列の（Ｈ−Ｎ＋１）行目から２行目ま
    でのｎ行目のプロセッサエレメントからｎ−１行目のプ
    ロセッサエレメントに、並びに、偶数列の１行目のプロ
    セッサエレメントから偶数列のサイドレジスタユニット
    に、１画素分の画素データを転送する第６ステップと、 第３ステップから第６ステップまでを繰り返す第７ステ
    ップと、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、奇数列の各プロセッサエレメントに前記現符号化ブ
    ロックの１画素分の画素データを入力し、以後、第４ス
    テップおよび第５ステップの画素データの転送タイミン
    グに同期して奇数列の各プロセッサエレメントに、前記
    現符号化ブロックの全ての画素データが入力されるまで
    １画素分づつ画素データを入力する第８ステップと、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、偶数列の各プロセッサエレメントに、前記第８ステ
    ップで奇数列の各プロセッサエレメントに最初に入力さ
    れた画素データとは異なる前記現符号化ブロックの１画
    素分の画素データを入力し、以後、第４ステップおよび
    第６ステップの画素データの転送タイミングに同期して
    偶数列の各プロセッサエレメントに、前記現符号化ブロ
    ックの全ての画素データが入力されるまで１画素分づつ
    画素データを入力する第９ステップと、 前記各プロセッサエレメントに第８ステップおよび第９
    ステップで入力された現符号化ブロックの画素データと
    第８ステップおよび第９ステップのデータ入力タイミン
    グに同期して入力された前符号化ブロックの画素データ
    とに基づいて、各現符号化ブロックと前符号化ブロック
    との差を表わすディストーションを算出する第１０ステ
    ップと、 を備えたことを特徴とする動きベクトル探索方法。
  2. 【請求項２】請求項１記載の動きベクトル探索方法にお
    いて、 全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットを準備する準備ステップを
    有することを特徴とし、 さらに、各プロセッサエレメントがディストーションの
    算出を終了した後、全てのプロセッサエレメントで算出
    されたディストーションを最小ディストーション検出ユ
    ニットに転送する第１１ステップを有することを特徴と
    する動きベクトル探索方法。
  3. 【請求項３】請求項１記載の動きベクトル探索方法にお
    いて、 前記第１ステップが、１列目の各プロセッサエレメント
    に電気的に接続され、全てのプロセッサエレメントで算
    出されたディストーションのうちの最小のディストーシ
    ョンを検出する最小ディストーション検出ユニットを準
    備する準備ステップを有することを特徴とし、 さらに、各プロセッサエレメントがディストーションの
    算出を終了した後、１列目の各プロセッサエレメントか
    ら最小ディストーション検出ユニットにディストーショ
    ンを転送するとともに、２列目以降のｍ列目の各プロセ
    ッサエレメントからｍ−１列目の各プロセッサエレメン
    トにディストーションを転送する第１１ステップと、 全てのプロセッサエレメントで算出されたディストーシ
    ョンが最小ディストーション検出ユニットに転送される
    まで、前記第１１ステップを繰り返す第１２ステップ
    と、を有することを特徴とする動きベクトル探索方法。
  4. 【請求項４】請求項１記載の動きベクトル探索方法にお
    いて、 前記第１ステップが、１行目の各プロセッサエレメント
    に電気的に接続され、全てのプロセッサエレメントで算
    出されたディストーションのうちの最小のディストーシ
    ョンを検出する最小ディストーション検出ユニットを準
    備する準備ステップを有することを特徴とし、 さらに、各プロセッサエレメントがディストーションの
    算出を終了した後、１行目の各プロセッサエレメントか
    ら最小ディストーション検出ユニットにディストーショ
    ンを転送するとともに、２行目以降のｎ行目の各プロセ
    ッサエレメントからｎ−１行目の各プロセッサエレメン
    トにディストーションを転送する第１１ステップと、 全てのプロセッサエレメントで算出されたディストーシ
    ョンが最小ディストーション検出ユニットに転送される
    まで、前記第１１ステップを繰り返す第１２ステップ
    と、を有することを特徴とする動きベクトル探索方法。
  5. 【請求項５】請求項２記載の動きベクトル探索方法にお
    いて、 前記サーチウインドウを、該サーチウインドウからＭ画
    素分だけ列方向にずれたもう一つのサーチウインドウに
    置き換えるとともに、前記現符号化ブロックを、該現符
    号化ブロックに対して列方向に隣接するもう一つの現符
    号化ブロックに置き換えて、前記第８ステップおよび第
    ９ステップを繰り返す第１２ステップを有し、 前記第２ステップが、サーチウインドウ内の画素データ
    を列毎に昇順に入力レジスタユニットに入力させる入力
    ステップを有し、各列の画素データが１行目の画素から
    順に入力レジスタユニットに入力され、 さらに、前記第２ステップが、該入力ステップを前記サ
    ーチウインドウの範囲を越えて前記もう一つのサーチウ
    インドウの範囲まで繰り返す繰り返しステップを有し、 前記第１２ステップが開始される前に、第１１ステップ
    が終了するようにしたことを特徴とする動きベクトル探
    索方法。
  6. 【請求項６】Ｈ、Ｌ、ＮおよびＭを整数とし、現符号化
    画像よりも先に符号化された前符号化画像に含まれるＨ
    行Ｌ列の画素からなるサーチウインドウをそれぞれ部分
    的に構成するＮ行Ｍ列の画素からなる複数の前符号化候
    補ブロックの中から、前記現符号化画像を部分的に構成
    するＮ行Ｍ列の画素からなる現符号化ブロックに類似し
    た前符号化候補ブロックを選択することによって、前記
    現符号化ブロックの現符号化画像上の位置と選択された
    前符号化候補ブロックの前符号化画像上の位置とにより
    特定される動きベクトルを探索する動きベクトル探索方
    法において、 前記サーチウインドウに含まれる各前符号化候補ブロッ
    クと現符号化ブロックとの間の各ディストーションを算
    出する複数のプロセッサエレメントと、データを入力し
    て一時的に保持した後に出力する複数の中間レジスタ
    と、データを入力して一時的に保持した後に出力する
    （Ｌ−Ｍ＋１）個のサイドレジスタユニットと、データ
    を入力して一時的に保持した後に出力する入力レジスタ
    ユニットと、を準備する第１ステップを有し、 前記中間レジスタおよび前記プロセッサエレメントの総
    数が（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個からなり、前記
    中間レジスタとともに前記プロセッサエレメントが、
    （Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列のマトリックス状に
    想像上配置されるものとするとき、各サイドレジスタユ
    ニットが、各列の１行目および（Ｈ−Ｎ＋１）行目のプ
    ロセッサエレメントまたは中間レジスタに電気的に接続
    され、ｎを（Ｈ−Ｎ＋１）以下の自然数およびｍを（Ｌ
    −Ｍ＋１）以下の自然数とし、ｍ列目の１行目および
    （Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは中間
    レジスタに接続されたサイドレジスタユニットをｍ列目
    のサイドレジスタユニットと呼ぶとするとき、２列目以
    降のｍ列目のサイドレジスタユニットが、ｍ−１列目の
    サイドレジスタユニットに電気的に接続され、（Ｌ−Ｍ
    ＋１）列目のサイドレジスタユニットが、前記入力レジ
    スタユニットに電気的に接続されるとともに、（Ｌ−Ｍ
    ＋１）列目の各プロセッサエレメントおよび中間レジス
    タが入力レジスタユニットに電気的に接続され、 さらに、サーチウインドウに含まれる各前符号化候補ブ
    ロックの画素データを前記入力レジスタユニットに入力
    させる第２ステップと、 （Ｌ−Ｍ＋１）列目のサイドレジスタユニットと、（Ｌ
    −Ｍ＋１）列目の各プロセッサエレメントおよび中間レ
    ジスタとに、入力レジスタユニットから互いに異なる１
    画素分の画素データを転送する第３ステップと、 該第３ステップに同期して、２列目以降のｍ列目の各プ
    ロセッサエレメントからｍ−１列目の各プロセッサエレ
    メントおよび各中間レジスタに、２列目以降のｍ列目の
    各中間レジスタからｍ−１列目の各プロセッサエレメン
    トおよび各中間レジスタに、並びに、２列目以降のｍ列
    目のサイドレジスタユニットからｍ−１列目のサイドレ
    ジスタユニットに、１画素分の画素データを転送する第
    ４ステップと、 該第４ステップの後、少なくとも一つのプロセッサエレ
    メントを含む列のみをカウントするものとして、奇数列
    のサイドレジスタユニットから奇数列の１行目のプロセ
    ッサエレメントまたは中間レジスタに、奇数列の１行目
    から（Ｈ−Ｎ）行目までのｎ行目のプロセッサエレメン
    トまたは中間レジスタからｎ＋１行目のプロセッサエレ
    メントまたは中間レジスタに、並びに、奇数列の（Ｈ−
    Ｎ＋１）行目のプロセッサエレメントまたは中間レジス
    タから奇数列のサイドレジスタユニットに、１画素分の
    画素データを転送する第５ステップと、 該第５ステップに同期して、偶数列のサイドレジスタユ
    ニットから偶数列の（Ｈ−Ｎ＋１）行目のプロセッサエ
    レメントまたは中間レジスタに、偶数列の（Ｈ−Ｎ＋
    １）行目から２行目までのｎ行目のプロセッサエレメン
    トまたは中間レジスタからｎ−１行目のプロセッサエレ
    メントまたは中間レジスタに、並びに、偶数列の１行目
    のプロセッサエレメントまたは中間レジスタから偶数列
    のサイドレジスタユニットに、１画素分の画素データを
    転送する第６ステップと、 第３ステップから第６ステップまでを繰り返す第７ステ
    ップと、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、奇数列の各プロセッサエレメントに前記現符号化ブ
    ロックの１画素分の画素データを入力し、以後、第４ス
    テップおよび第５ステップの画素データの転送タイミン
    グに同期して奇数列の各プロセッサエレメントに、前記
    現符号化ブロックの全ての画素データが入力されるまで
    １画素分づつ画素データを入力する第８ステップと、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、偶数列の各プロセッサエレメントに、前記第８ステ
    ップで奇数列の各プロセッサエレメントに最初に入力さ
    れた画素データとは異なる前記現符号化ブロックの１画
    素分の画素データを入力し、以後、第４ステップおよび
    第６ステップの画素データの転送タイミングに同期して
    偶数列の各プロセッサエレメントに、前記現符号化ブロ
    ックの全ての画素データが入力されるまで１画素分づつ
    画素データを入力する第９ステップと、 前記各プロセッサエレメントに第８ステップおよび第９
    ステップで入力された現符号化ブロックの画素データと
    第８ステップおよび第９ステップのデータ入力タイミン
    グに同期して入力された前符号化ブロックの画素データ
    とに基づいて、各現符号化ブロックと前符号化ブロック
    との差を表わすディストーションを算出する第１０ステ
    ップと、 を備えたことを特徴とする動きベクトル探索方法。
  7. 【請求項７】請求項６記載の動きベクトル探索方法にお
    いて、 全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットを準備する準備ステップを
    有することを特徴とし、 さらに、各プロセッサエレメントがディストーションの
    算出を終了した後、全てのプロセッサエレメントで算出
    されたディストーションを最小ディストーション検出ユ
    ニットに転送する第１１ステップを有することを特徴と
    する動きベクトル探索方法。
  8. 【請求項８】請求項６記載の動きベクトル探索方法にお
    いて、 前記第１ステップが、１列目の各プロセッサエレメント
    に電気的に接続され、全てのプロセッサエレメントで算
    出されたディストーションのうちの最小のディストーシ
    ョンを検出する最小ディストーション検出ユニットを準
    備する準備ステップを有することを特徴とし、 さらに、各プロセッサエレメントがディストーションの
    算出を終了した後、１列目の各プロセッサエレメントか
    ら最小ディストーション検出ユニットにディストーショ
    ンを転送するとともに、２列目以降の各プロセッサエレ
    メントから列数の少ない隣の列の各プロセッサエレメン
    トにディストーションを転送する第１１０ステップと、 全てのプロセッサエレメントで算出されたディストーシ
    ョンが最小ディストーション検出ユニットに転送される
    まで、前記第１１ステップを繰り返す第１２ステップ
    と、を有することを特徴とする動きベクトル探索方法。
  9. 【請求項９】請求項６記載の動きベクトル探索方法にお
    いて、 前記第１ステップが、１行目の各プロセッサエレメント
    に電気的に接続され、全てのプロセッサエレメントで算
    出されたディストーションのうちの最小のディストーシ
    ョンを検出する最小ディストーション検出ユニットを準
    備する準備ステップを有することを特徴とし、 さらに、各プロセッサエレメントがディストーションの
    算出を終了した後、１行目の各プロセッサエレメントか
    ら最小ディストーション検出ユニットにディストーショ
    ンを転送するとともに、２行目以降の各プロセッサエレ
    メントから行数の少ない隣の行の各プロセッサエレメン
    トにディストーションを転送する第１１ステップと、 全てのプロセッサエレメントで算出されたディストーシ
    ョンが最小ディストーション検出ユニットに転送される
    まで、前記第１１ステップを繰り返す第１２ステップ
    と、を有することを特徴とする動きベクトル探索方法。
  10. 【請求項１０】請求項７記載の動きベクトル探索方法に
    おいて、 前記サーチウインドウを、該サーチウインドウからＭ画
    素分だけ列方向にずれたもう一つのサーチウインドウに
    置き換えるとともに、前記現符号化ブロックを、該現符
    号化ブロックに対して列方向に隣接するもう一つの現符
    号化ブロックに置き換えて、前記第８ステップおよび第
    ９ステップを繰り返す第１２ステップを有し、 前記第２ステップが、サーチウインドウ内の画素データ
    を列毎に昇順に入力レジスタユニットに入力させる入力
    ステップを有し、各列の画素データが１行目の画素から
    順に入力レジスタユニットに入力され、 さらに、前記第２ステップが、該入力ステップを前記サ
    ーチウインドウの範囲を越えて前記もう一つのサーチウ
    インドウの範囲まで繰り返す繰り返しステップを有し、 前記第１２ステップが開始される前に、第１１ステップ
    が終了するようにしたことを特徴とする動きベクトル探
    索方法。
  11. 【請求項１１】Ｈ、Ｌ、ＮおよびＭを整数とし、現符号
    化画像よりも先に符号化された前符号化画像に含まれる
    Ｈ行Ｌ列の画素からなるサーチウインドウをそれぞれ部
    分的に構成するＮ行Ｍ列の画素からなる複数の前符号化
    候補ブロックの中から、前記現符号化画像を部分的に構
    成するＮ行Ｍ列の画素からなる現符号化ブロックに類似
    した前符号化候補ブロックを選択することによって、前
    記現符号化ブロックの現符号化画像上の位置と選択され
    た前符号化候補ブロックの前符号化画像上の位置とによ
    り特定される動きベクトルを探索する動きベクトル探索
    装置において、 前記サーチウインドウに含まれる各前符号化候補ブロッ
    クと現符号化ブロックとの間の各ディストーションをそ
    れぞれ算出する（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個のプ
    ロセッサエレメントと、データを入力して一時的に保持
    した後に出力する（Ｌ−Ｍ＋１）個のサイドレジスタユ
    ニットと、データを入力して一時的に保持した後に出力
    する入力レジスタユニットと、を有し、 前記プロセッサエレメントが、（Ｈ−Ｎ＋１）行（Ｌ−
    Ｍ＋１）列のマトリックス状に想像上配置されるものと
    するとき、各サイドレジスタユニットが、各列の１行目
    および（Ｈ−Ｎ＋１）行目のプロセッサエレメントに電
    気的に接続され、ｎを（Ｈ−Ｎ＋１）以下の自然数およ
    びｍを（Ｌ−Ｍ＋１）以下の自然数とし、ｍ列目の１行
    目および（Ｈ−Ｎ＋１）行目のプロセッサエレメントに
    接続されたサイドレジスタユニットをｍ列目のサイドレ
    ジスタユニットと呼ぶとするとき、２列目以降のｍ列目
    のサイドレジスタユニットが、ｍ−１列目のサイドレジ
    スタユニットに電気的に接続され、（Ｌ−Ｍ＋１）列目
    のサイドレジスタユニットが、前記入力レジスタユニッ
    トに電気的に接続されるとともに、（Ｌ−Ｍ＋１）列目
    の各プロセッサエレメントが入力レジスタユニットに電
    気的に接続され、 さらに、サーチウインドウに含まれる各前符号化候補ブ
    ロックの画素データを前記入力レジスタユニットに供給
    する候補ブロックデータ供給ユニットと、 現符号化ブロックの画素データを各プロセッサエレメン
    トに供給する現符号化ブロックデータ供給ユニットと、 （Ｌ−Ｍ＋１）列目のサイドレジスタユニットと（Ｌ−
    Ｍ＋１）列目の各プロセッサエレメントとに、入力レジ
    スタユニットから互いに異なる１画素分の画素データを
    転送させる第１転送制御手段と、 該第１転送制御手段による画素データの転送動作に同期
    して、２列目以降のｍ列目の各プロセッサエレメントか
    らｍ−１列目の各プロセッサエレメントに、並びに、２
    列目以降のｍ列目のサイドレジスタユニットからｍ−１
    列目のサイドレジスタユニットに、１画素分の画素デー
    タを転送させる第２転送制御手段と、 該第２転送制御手段による画素データの転送動作の後、
    奇数列のサイドレジスタユニットから奇数列の１行目の
    プロセッサエレメントに、奇数列の１行目から（Ｈ−
    Ｎ）行目までのｎ行目のプロセッサエレメントからｎ＋
    １行目のプロセッサエレメントに、並びに、奇数列の
    （Ｈ−Ｎ＋１）行目のプロセッサエレメントから奇数列
    のサイドレジスタユニットに、１画素分の画素データを
    転送させる第３転送制御手段と、 該第３転送制御手段による画素データの転送動作に同期
    して、偶数列のサイドレジスタユニットから偶数列の
    （Ｈ−Ｎ＋１）行目のプロセッサエレメントに、偶数列
    の（Ｈ−Ｎ＋１）行目から２行目までのｎ行目のプロセ
    ッサエレメントからｎ−１行目のプロセッサエレメント
    に、並びに、偶数列の１行目のプロセッサエレメントか
    ら偶数列のサイドレジスタユニットに、１画素分の画素
    データを転送させる第４転送制御手段と、 第１転送制御手段による画素データの転送動作から第４
    転送制御手段による画素データの転送動作までを繰り返
    させる第５転送制御手段と、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、奇数列の各プロセッサエレメントに前記現符号化ブ
    ロックの１画素分の画素データを入力し、以後、第２転
    送制御手段および第３転送制御手段による画素データの
    転送タイミングに同期して奇数列の各プロセッサエレメ
    ントに、前記現符号化ブロックの全ての画素データが入
    力されるまで、現符号化ブロックデータ供給ユニットか
    ら１画素分づつ画素データを転送させる第６転送制御手
    段と、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、偶数列の各プロセッサエレメントに、前記第６転送
    制御手段により奇数列の各プロセッサエレメントに最初
    に入力された画素データとは異なる前記現符号化ブロッ
    クの１画素分の画素データを入力し、以後、第２転送制
    御手段および第４転送制御手段による画素データの転送
    タイミングに同期して偶数列の各プロセッサエレメント
    に、前記現符号化ブロックの全ての画素データが入力さ
    れるまで、現符号化ブロックデータ供給ユニットから１
    画素分づつ画素データを転送させる第７転送制御手段
    と、を備え、 前記各プロセッサエレメントに第６転送制御手段および
    第７転送制御手段で入力された現符号化ブロックの画素
    データと第６転送制御手段および第７転送制御手段によ
    る画素データの転送タイミングに同期して入力された前
    符号化ブロックの画素データとに基づいて、各現符号化
    ブロックと前符号化ブロックとの差を表わすディストー
    ションを各プロセッサエレメントに算出させるディスト
    ーション算出制御手段と、を有することを特徴とする動
    きベクトル探索装置。
  12. 【請求項１２】請求項１１記載の動きベクトル探索装置
    において、 前記各サイドレジスタユニットが、各列の１行目のプロ
    セッサエレメントに電気的に接続された第１サイドレジ
    スタユニットと、各列の（Ｈ−Ｎ＋１）行目のプロセッ
    サエレメントに電気的に接続された第２サイドレジスタ
    ユニットからなり、 第１サイドレジスタユニットが、画素データを入力して
    一時的に保持した後出力する直列に互いに電気的に接続
    された（Ｎ−１）個のレジスタからなり、 第２サイドレジスタユニットが、画素データを入力して
    一時的に保持した後出力する直列に互いに電気的に接続
    された（Ｎ−１）個のレジスタからなることを特徴とす
    る動きベクトル探索装置。
  13. 【請求項１３】請求項１１記載の動きベクトル探索装置
    において、 前記各サイドレジスタユニットが、画素データを入力し
    て一時的に保持した後出力する直列に互いに電気的に接
    続された（Ｎ−１）個のレジスタからなることを特徴と
    する動きベクトル探索装置。
  14. 【請求項１４】請求項１１記載の動きベクトル探索装置
    において、 前記入力レジスタユニットが、第１レジスタユニットと
    第２レジスタユニットからなり、 前記第１レジスタユニットが、直列に互いに電気的に接
    続された（Ｈ−Ｎ＋１）個のフリップフロップを有し、 前記フリップフロップのうちの一端のフリップフロップ
    の入力端子が候補ブロックデータ供給ユニットに電気的
    に接続され、他端のフリップフロップの出力端子が第２
    レジスタユニットに電気的に接続され、 上記各フリップフロップの出力端子が、（Ｌ−Ｍ＋１）
    列目のプロセッサエレメントに電気的に接続され、 前記第２レジスタユニットの出力端子が、（Ｌ−Ｍ＋
    １）列目のサイドレジスタユニットに電気的に接続さ
    れ、 候補ブロックデータ供給ユニットが、前記第１転送制御
    手段および第３転送制御手段の画素データの転送周期の
    Ｎ／Ｈの周期でサーチウインドウ内の同列の画素データ
    を行数の昇順に第１レジスタユニットの上記一端のフリ
    ップフロップの入力端子に入力する動作を、列数の昇順
    に繰り返し、 各フリップフロップが、入力端子に入力されているデー
    タを出力端子に、前記第１転送制御手段および第３転送
    制御手段の画素データの転送周期のＮ／Ｈの周期でラッ
    チし、 第２レジスタユニットが、入力端子に入力されているデ
    ータを出力端子に、前記第１転送制御手段の画素データ
    の転送周期で（Ｌ−Ｍ＋１）列目のサイドレジスタユニ
    ットに出力することを特徴とする動きベクトル探索装
    置。
  15. 【請求項１５】請求項１４記載の動きベクトル探索装置
    において、 前記第２レジスタユニットが、直列に互いに電気的に接
    続された（Ｎ−１）個のフリップフロップからなること
    を特徴とする動きベクトル探索装置。
  16. 【請求項１６】請求項１５記載の動きベクトル探索装置
    において、 前記現符号化ブロックデータ供給ユニットが、現符号化
    ブロックの各列の画素データを第１行目から第Ｎ行目ま
    で昇順に入力する動作を、第１列から第Ｍ列まで昇順に
    実行し、 入力した現符号化ブロックの各列の画素データを行の昇
    順に出力する動作を列の昇順に実行すると同時に、各列
    の画素データを行の降順に出力する動作を列の昇順に実
    行することを特徴とする動きベクトル探索装置。
  17. 【請求項１７】請求項１１記載の動きベクトル探索装置
    において、 全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットと、 各プロセッサエレメントがディストーションの算出を終
    了した後、全てのプロセッサエレメントで算出されたデ
    ィストーションを最小ディストーション検出ユニットに
    転送させるディストーション転送制御手段を設けたこと
    を特徴とする動きベクトル探索装置。
  18. 【請求項１８】請求項１１記載の動きベクトル探索装置
    において、 １列目の各プロセッサエレメントに電気的に接続され、
    全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットと、 各プロセッサエレメントがディストーションの算出を終
    了した後、１列目の各プロセッサエレメントから最小デ
    ィストーション検出ユニットにディストーションを転送
    させるとともに、２列目以降の各プロセッサエレメント
    から列数の少ない側の隣の各プロセッサエレメントにデ
    ィストーションを転送させるディストーション転送制御
    手段と、を設け、 前記ディストーション転送制御手段が、全てのプロセッ
    サエレメントで算出されたディストーションが最小ディ
    ストーション検出ユニットに転送されるまで、前記ディ
    ストーションの転送動作を繰り返すことを特徴とする動
    きベクトル探索装置。
  19. 【請求項１９】請求項１１記載の動きベクトル探索装置
    において、 １行目の各プロセッサエレメントに電気的に接続され、
    全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットと、 各プロセッサエレメントがディストーションの算出を終
    了した後、１行目の各プロセッサエレメントから最小デ
    ィストーション検出ユニットにディストーションを転送
    させるとともに、２行目以降の各プロセッサエレメント
    から行数の少ない側の隣の各プロセッサエレメントにデ
    ィストーションを転送させるディストーション転送制御
    手段と、を設け、 前記ディストーション転送制御手段が、全てのプロセッ
    サエレメントで算出されたディストーションが最小ディ
    ストーション検出ユニットに転送されるまで、前記ディ
    ストーションの転送動作を繰り返すことを特徴とする動
    きベクトル探索装置。
  20. 【請求項２０】請求項１７記載の動きベクトル探索装置
    において、 候補ブロックデータ供給ユニットが、前記サーチウイン
    ドウの範囲を越えて、該サーチウインドウからＭ画素分
    だけ列方向にずれたもう一つのサーチウインドウの範囲
    の画素データまで入力レジスタユニットに入力するとと
    もに、現符号化ブロックデータ供給ユニットが、前記現
    符号化ブロックを、該現符号化ブロックに対して列方向
    に隣接するもう一つの現符号化ブロックに置き換えて、
    現符号化ブロックの画素データを転送する前記第６転送
    制御手段および第７転送制御手段を繰り返し動作させ、 前記候補ブロックデータ供給ユニットが、サーチウイン
    ドウ内の画素データを列毎に昇順に入力レジスタユニッ
    トに入力し、各列の画素データを１行目の画素から昇順
    に入力レジスタユニットに入力し、 さらに、前記候補ブロックデータ供給ユニットが、該入
    力動作を前記サーチウインドウの範囲を越えて前記もう
    一つのサーチウインドウの範囲まで繰り返し、 前記ディストーション算出制御手段による前記もう一つ
    のサーチウインドウに対応するディストーションの算出
    が終了する前に、前記ディストーション転送制御手段に
    よる前記サーチウインドウに対応するディストーション
    の転送動作が終了することを特徴とする動きベクトル探
    索装置。
  21. 【請求項２１】Ｈ、Ｌ、ＮおよびＭを整数とし、現符号
    化画像よりも先に符号化された前符号化画像に含まれる
    Ｈ行Ｌ列の画素からなるサーチウインドウをそれぞれ部
    分的に構成するＮ行Ｍ列の画素からなる複数の前符号化
    候補ブロックの中から、前記現符号化画像を部分的に構
    成するＮ行Ｍ列の画素からなる現符号化ブロックに類似
    した前符号化候補ブロックを選択することによって、前
    記現符号化ブロックの現符号化画像上の位置と選択され
    た前符号化候補ブロックの前符号化画像上の位置とによ
    り特定される動きベクトルを探索する動きベクトル探索
    装置において、 前記サーチウインドウに含まれる各前符号化候補ブロッ
    クと現符号化ブロックとの間の各ディストーションを算
    出する複数のプロセッサエレメントと、データを入力し
    て一時的に保持した後に出力する複数の中間レジスタ
    と、データを入力して一時的に保持した後に出力する
    （Ｌ−Ｍ＋１）個のサイドレジスタユニットと、データ
    を入力して一時的に保持した後に出力する入力レジスタ
    ユニットと、を有し、 前記中間レジスタおよび前記プロセッサエレメントの総
    数が（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個からなり、前記
    中間レジスタとともに前記プロセッサエレメントが、
    （Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列のマトリックス状に
    想像上配置されるものとするとき、各サイドレジスタユ
    ニットが、各列の１行目および（Ｈ−Ｎ＋１）行目のプ
    ロセッサエレメントまたは中間レジスタに電気的に接続
    され、ｎを（Ｈ−Ｎ＋１）以下の自然数およびｍを（Ｌ
    −Ｍ＋１）以下の自然数とし、ｍ列目の１行目および
    （Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは中間
    レジスタに接続されたサイドレジスタユニットをｍ列目
    のサイドレジスタユニットと呼ぶとするとき、２列目以
    降のｍ列目のサイドレジスタユニットが、ｍ−１列目の
    サイドレジスタユニットに電気的に接続され、（Ｌ−Ｍ
    ＋１）列目のサイドレジスタユニットが、前記入力レジ
    スタユニットに電気的に接続されるとともに、（Ｌ−Ｍ
    ＋１）列目の各プロセッサエレメントおよび中間レジス
    タが入力レジスタユニットに電気的に接続され、 さらに、サーチウインドウに含まれる各前符号化候補ブ
    ロックの画素データを前記入力レジスタユニットに供給
    する候補ブロックデータ供給ユニットと、 現符号化ブロックの画素データを各プロセッサエレメン
    トに供給する現符号化ブロックデータ供給ユニットと、 （Ｌ−Ｍ＋１）列目のサイドレジスタユニットと、（Ｌ
    −Ｍ＋１）列目の各プロセッサエレメントおよび中間レ
    ジスタとに、入力レジスタユニットから互いに異なる１
    画素分の画素データを転送させる第１転送制御手段と、 該第１転送制御手段による画素データの転送動作に同期
    して、２列目以降のｍ列目の各プロセッサエレメントか
    らｍ−１列目の各プロセッサエレメントおよび各中間レ
    ジスタに、２列目以降のｍ列目の各中間レジスタからｍ
    −１列目の各プロセッサエレメントおよび各中間レジス
    タに、並びに、２列目以降のｍ列目のサイドレジスタユ
    ニットからｍ−１列目のサイドレジスタユニットに、１
    画素分の画素データを転送させる第２転送制御手段と、 該第２転送制御手段による画素データの転送動作の後、
    少なくとも一つのプロセッサエレメントを含む列のみを
    カウントするものとして、奇数列のサイドレジスタユニ
    ットから奇数列の１行目のプロセッサエレメントまたは
    中間レジスタに、奇数列の１行目から（Ｈ−Ｎ）行目ま
    でのｎ行目のプロセッサエレメントまたは中間レジスタ
    からｎ＋１行目のプロセッサエレメントまたは中間レジ
    スタに、並びに、奇数列の（Ｈ−Ｎ＋１）行目のプロセ
    ッサエレメントまたは中間レジスタから奇数列のサイド
    レジスタユニットに、１画素分の画素データを転送させ
    る第３転送制御手段と、 該第３転送制御手段による画素データの転送動作に同期
    して、偶数列のサイドレジスタユニットから偶数列の
    （Ｈ−Ｎ＋１）行目のプロセッサエレメントまたは中間
    レジスタに、偶数列の（Ｈ−Ｎ＋１）行目から２行目ま
    でのｎ行目のプロセッサエレメントまたは中間レジスタ
    からｎ−１行目のプロセッサエレメントまたは中間レジ
    スタに、並びに、偶数列の１行目のプロセッサエレメン
    トまたは中間レジスタから偶数列のサイドレジスタユニ
    ットに、１画素分の画素データを転送させる第４転送制
    御手段と、 第１転送制御手段による画素データの転送動作から第４
    転送制御手段による画素データの転送動作までを繰り返
    させる第５転送制御手段と、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、奇数列の各プロセッサエレメントに前記現符号化ブ
    ロックの１画素分の画素データを入力し、以後、第２転
    送制御手段および第３転送制御手段による画素データの
    転送タイミングに同期して奇数列の各プロセッサエレメ
    ントに、前記現符号化ブロックの全ての画素データが入
    力されるまで、現符号化ブロックデータ供給ユニットか
    ら１画素分づつ画素データを転送させる第６転送制御手
    段と、 １列目のプロセッサエレメントに前記サーチウインドウ
    の画素データが初めて転送されるタイミングに同期し
    て、偶数列の各プロセッサエレメントに、前記第６転送
    制御手段により奇数列の各プロセッサエレメントに最初
    に入力された画素データとは異なる前記現符号化ブロッ
    クの１画素分の画素データを入力し、以後、第２転送制
    御手段および第４転送制御手段による画素データの転送
    タイミングに同期して偶数列の各プロセッサエレメント
    に、前記現符号化ブロックの全ての画素データが入力さ
    れるまで、現符号化ブロックデータ供給ユニットから１
    画素分づつ画素データを転送させる第７転送制御手段
    と、を備え、 前記各プロセッサエレメントに第６転送制御手段および
    第７転送制御手段で入力された現符号化ブロックの画素
    データと第６転送制御手段および第７転送制御手段によ
    る画素データの転送タイミングに同期して入力された前
    符号化ブロックの画素データとに基づいて、各現符号化
    ブロックと前符号化ブロックとの差を表わすディストー
    ションを各プロセッサエレメントに算出させるディスト
    ーション算出制御手段と、を有することを特徴とする動
    きベクトル探索装置。
  22. 【請求項２２】請求項２１記載の動きベクトル探索装置
    において、 前記各サイドレジスタユニットが、各列の１行目のプロ
    セッサエレメントおよび中間レジスタに電気的に接続さ
    れた第１サイドレジスタユニットと、各列の（Ｈ−Ｎ＋
    １）行目のプロセッサエレメントおよび中間レジスタに
    電気的に接続された第２サイドレジスタユニットからな
    り、 第１サイドレジスタユニットが、画素データを入力して
    一時的に保持した後出力する直列に互いに電気的に接続
    された（Ｎ−１）個のレジスタからなり、 第２サイドレジスタユニットが、画素データを入力して
    一時的に保持した後出力する直列に互いに電気的に接続
    された（Ｎ−１）個のレジスタからなることを特徴とす
    る動きベクトル探索装置。
  23. 【請求項２３】請求項２１記載の動きベクトル探索装置
    において、 前記各サイドレジスタユニットが、画素データを入力し
    て一時的に保持した後出力する直列に互いに電気的に接
    続された（Ｎ−１）個のレジスタからなることを特徴と
    する動きベクトル探索装置。
  24. 【請求項２４】請求項２１記載の動きベクトル探索装置
    において、 前記入力レジスタユニットが、第１レジスタユニットと
    第２レジスタユニットからなり、 前記第１レジスタユニットが、直列に互いに電気的に接
    続された（Ｈ−Ｎ＋１）個のフリップフロップを有し、 前記フリップフロップのうちの一端のフリップフロップ
    の入力端子が候補ブロックデータ供給ユニットに電気的
    に接続され、他端のフリップフロップの出力端子が第２
    レジスタユニットに電気的に接続され、 上記各フリップフロップの出力端子が、（Ｌ−Ｍ＋１）
    列目のプロセッサエレメントおよび中間レジスタに電気
    的に接続され、 前記第２レジスタユニットの出力端子が、（Ｌ−Ｍ＋
    １）列目のサイドレジスタユニットに電気的に接続さ
    れ、 候補ブロックデータ供給ユニットが、前記第１転送制御
    手段および第３転送制御手段の画素データの転送周期の
    Ｎ／Ｈの周期でサーチウインドウ内の同列の画素データ
    を行数の昇順に第１レジスタユニットの上記一端のフリ
    ップフロップの入力端子に入力する動作を、列数の昇順
    に繰り返し、 各フリップフロップが、入力端子に入力されているデー
    タを出力端子に、前記第１転送制御手段および第３転送
    制御手段の画素データの転送周期のＮ／Ｈの周期でラッ
    チし、 第２レジスタユニットが、入力端子に入力されているデ
    ータを出力端子に、前記第１転送制御手段の画素データ
    の転送周期で（Ｌ−Ｍ＋１）列目のサイドレジスタユニ
    ットに出力することを特徴とする動きベクトル探索装
    置。
  25. 【請求項２５】請求項２４記載の動きベクトル探索装置
    において、 前記第２レジスタユニットが、直列に互いに電気的に接
    続された（Ｎ−１）個のフリップフロップからなること
    を特徴とする動きベクトル探索装置。
  26. 【請求項２６】請求項２５記載の動きベクトル探索装置
    において、 前記現符号化ブロックデータ供給ユニットが、現符号化
    ブロックの各列の画素データを第１行目から第Ｎ行目ま
    で昇順に入力する動作を、第１列から第Ｍ列まで昇順に
    実行し、 入力した現符号化ブロックの各列の画素データを行の昇
    順に出力する動作を列の昇順に実行すると同時に、各列
    の画素データを行の降順に出力する動作を列の昇順に実
    行することを特徴とする動きベクトル探索装置。
  27. 【請求項２７】請求項２１記載の動きベクトル探索装置
    において、 全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットと、 各プロセッサエレメントがディストーションの算出を終
    了した後、全てのプロセッサエレメントで算出されたデ
    ィストーションを最小ディストーション検出ユニットに
    転送させるディストーション転送制御手段を設けたこと
    を特徴とする動きベクトル探索装置。
  28. 【請求項２８】請求項２１記載の動きベクトル探索装置
    において、 １列目の各プロセッサエレメントに電気的に接続され、
    全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットと、 各プロセッサエレメントがディストーションの算出を終
    了した後、１列目の各プロセッサエレメントから最小デ
    ィストーション検出ユニットにディストーションを転送
    させるとともに、２列目以降の各プロセッサエレメント
    から列数の少ない側の隣の各プロセッサエレメントにデ
    ィストーションを転送させるディストーション転送制御
    手段と、を設け、 前記ディストーション転送制御手段が、全てのプロセッ
    サエレメントで算出されたディストーションが最小ディ
    ストーション検出ユニットに転送されるまで、前記ディ
    ストーションの転送動作を繰り返すことを特徴とする動
    きベクトル探索装置。
  29. 【請求項２９】請求項２１記載の動きベクトル探索装置
    において、 １行目の各プロセッサエレメントに電気的に接続され、
    全てのプロセッサエレメントで算出されたディストーシ
    ョンのうちの最小のディストーションを検出する最小デ
    ィストーション検出ユニットと、 各プロセッサエレメントがディストーションの算出を終
    了した後、１行目の各プロセッサエレメントから最小デ
    ィストーション検出ユニットにディストーションを転送
    させるとともに、２行目以降の各プロセッサエレメント
    から行数の少ない側の隣の各プロセッサエレメントにデ
    ィストーションを転送させるディストーション転送制御
    手段と、を設け、 前記ディストーション転送制御手段が、全てのプロセッ
    サエレメントで算出されたディストーションが最小ディ
    ストーション検出ユニットに転送されるまで、前記ディ
    ストーションの転送動作を繰り返すことを特徴とする動
    きベクトル探索装置。
  30. 【請求項３０】請求項２７記載の動きベクトル探索装置
    において、 候補ブロックデータ供給ユニットが、前記サーチウイン
    ドウの範囲を越えて、該サーチウインドウからＭ画素分
    だけ列方向にずれたもう一つのサーチウインドウの範囲
    の画素データまで入力レジスタユニットに入力するとと
    もに、現符号化ブロックデータ供給ユニットが、前記現
    符号化ブロックを、該現符号化ブロックに対して列方向
    に隣接するもう一つの現符号化ブロックに置き換えて、
    現符号化ブロックの画素データを転送する前記第６転送
    制御手段および第７転送制御手段を繰り返し動作させ、 前記候補ブロックデータ供給ユニットが、サーチウイン
    ドウ内の画素データを列毎に昇順に入力レジスタユニッ
    トに入力し、各列の画素データを１行目の画素から昇順
    に入力レジスタユニットに入力し、 さらに、前記候補ブロックデータ供給ユニットが、該入
    力動作を前記サーチウインドウの範囲を越えて前記もう
    一つのサーチウインドウの範囲まで繰り返し、 前記ディストーション算出制御手段による前記もう一つ
    のサーチウインドウに対応するディストーションの算出
    が終了する前に、前記ディストーション転送制御手段に
    よる前記サーチウインドウに対応するディストーション
    の転送動作が終了することを特徴とする動きベクトル探
    索装置。
JP8000095A 1995-04-05 1995-04-05 動きベクトル探索方法および探索装置 Expired - Lifetime JP2768646B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8000095A JP2768646B2 (ja) 1995-04-05 1995-04-05 動きベクトル探索方法および探索装置
US08/622,786 US5715016A (en) 1995-04-05 1996-03-27 Motion estimation method and apparatus for calculating a motion vector
EP96302161A EP0739144A2 (en) 1995-04-05 1996-03-28 Motion estimation method and apparatus for calculating a motion vector
US08/880,646 US5859673A (en) 1995-04-05 1997-06-23 Motion estimation method and apparatus for calculating a motion vector
US08/880,861 US5844631A (en) 1995-04-05 1997-06-23 Motion estimation method and apparatus for calculating a motion vector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8000095A JP2768646B2 (ja) 1995-04-05 1995-04-05 動きベクトル探索方法および探索装置

Publications (2)

Publication Number Publication Date
JPH08280023A JPH08280023A (ja) 1996-10-22
JP2768646B2 true JP2768646B2 (ja) 1998-06-25

Family

ID=13706045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8000095A Expired - Lifetime JP2768646B2 (ja) 1995-04-05 1995-04-05 動きベクトル探索方法および探索装置

Country Status (2)

Country Link
US (1) US5859673A (ja)
JP (1) JP2768646B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019787B2 (ja) * 1996-09-20 2000-03-13 日本電気株式会社 動きベクトル検出装置
US6348946B1 (en) * 1997-08-14 2002-02-19 Lockheed Martin Corporation Video conferencing with video accumulator array VAM memory
JP3540142B2 (ja) * 1998-01-30 2004-07-07 株式会社東芝 動きベクトル検出回路および動きベクトル検出方法
SG89282A1 (en) 1999-05-28 2002-06-18 Kent Ridge Digital Labs Motion information extraction system
JP3473750B2 (ja) * 1999-10-20 2003-12-08 日本電気株式会社 高速動き検索装置
CN100515030C (zh) * 2005-06-29 2009-07-15 联咏科技股份有限公司 移动估计电路及其操作方法
EP2687016A4 (en) * 2011-03-15 2014-10-01 Intel Corp MOTION VECTOR DERIVATION WITH REDUCED MEMORY ACCESS
TWI571828B (zh) * 2013-01-02 2017-02-21 奇高電子股份有限公司 光學導航方法以及相關裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702485A3 (en) * 1994-09-19 1997-05-28 Graphics Communication Lab Motion estimation device
US5619286A (en) * 1995-08-18 1997-04-08 Ho; Chien-Charn Eye protective glass with its position adjustable in all directions

Also Published As

Publication number Publication date
JPH08280023A (ja) 1996-10-22
US5859673A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
JP3101691B2 (ja) 二次元動画像の連続するピクセルを表わすデータ信号を処理するための方法および回路
JP3009674B2 (ja) 動き検出器
US5430886A (en) Method and apparatus for motion estimation
JP2834640B2 (ja) 動き推定装置及びその方法
JP3089165B2 (ja) 動きベクトル探索装置
US6516031B1 (en) Motion vector detecting device
JP2768646B2 (ja) 動きベクトル探索方法および探索装置
US5844631A (en) Motion estimation method and apparatus for calculating a motion vector
JP2768648B2 (ja) 動きベクトル探索方法および装置
JP2866325B2 (ja) 動きベクトル探索装置
JP2963369B2 (ja) 動きベクトル探索装置
JP2866321B2 (ja) 動きベクトル探索方法および装置
JP2866324B2 (ja) 動きベクトル探索装置
JP2866326B2 (ja) 動きベクトル探索装置
JP2868441B2 (ja) 動きベクトル探索方法および探索装置
JP2872105B2 (ja) ディストーション算出装置
JP2868457B2 (ja) 動きベクトル探索装置
JP2868440B2 (ja) 動きベクトル探索方法および探索装置
JP3004685B2 (ja) 動きベクトル検出回路
JP2768644B2 (ja) 動きベクトル探索方法および探索装置
JP3698501B2 (ja) 動きベクトル検出装置
JP2868444B2 (ja) 動きベクトル探索方法および探索装置
JP2768647B2 (ja) 動きベクトル探索方法および探索装置
JPH09162747A (ja) 動きベクトル検出装置およびその方法
JPH10322701A (ja) 動きベクトル探索方法および探索装置