JP2760225B2 - Ｆｓｋ変調器 - Google Patents
Ｆｓｋ変調器Info
- Publication number
- JP2760225B2 JP2760225B2 JP4215881A JP21588192A JP2760225B2 JP 2760225 B2 JP2760225 B2 JP 2760225B2 JP 4215881 A JP4215881 A JP 4215881A JP 21588192 A JP21588192 A JP 21588192A JP 2760225 B2 JP2760225 B2 JP 2760225B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switch circuit
- switch
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタルデータ通信に
適用するＦＳＫ変調器に関する。
適用するＦＳＫ変調器に関する。
【０００２】
【従来の技術】従来のＦＳＫ変調器の一例を図４に示
す。ここで、電圧制御発振回路（以下ＶＣＯと称する）
３１は、２０ＭＨｚ帯で発振して発振信号Ｓ３１を送出
する。可変分周回路３２は、入力データＤｉに応じて、
発振信号Ｓ３１を４１８分周（スペース）または３８２
分周（マーク）して、５０ｋＨｚ帯の信号とする。
す。ここで、電圧制御発振回路（以下ＶＣＯと称する）
３１は、２０ＭＨｚ帯で発振して発振信号Ｓ３１を送出
する。可変分周回路３２は、入力データＤｉに応じて、
発振信号Ｓ３１を４１８分周（スペース）または３８２
分周（マーク）して、５０ｋＨｚ帯の信号とする。
【０００３】位相比較回路３３は、可変分周回路３２の
出力信号と基準信号発生回路３からの５０ｋＨｚの基準
信号との位相比較を行い、位相差に応じた制御電圧を生
成してＶＣＯ３１を制御し、可変分周回路３２の出力周
波数が基準信号の周波数と一致するように制御する。ま
た、低域フィルタ３４は、位相同期ループの不要信号成
分を除去する。
出力信号と基準信号発生回路３からの５０ｋＨｚの基準
信号との位相比較を行い、位相差に応じた制御電圧を生
成してＶＣＯ３１を制御し、可変分周回路３２の出力周
波数が基準信号の周波数と一致するように制御する。ま
た、低域フィルタ３４は、位相同期ループの不要信号成
分を除去する。
【０００４】ここで、入力データがマーク時では、ＶＣ
Ｏ３１の発振周波数は、５０ｋＨｚ×３８２＝１９．１
ＭＨｚとなり、また、入力データがスペース時では、Ｖ
ＣＯ３１の発振周波数は、５０ｋＨｚ×４１８＝２０．
９ＭＨｚとなる。
Ｏ３１の発振周波数は、５０ｋＨｚ×３８２＝１９．１
ＭＨｚとなり、また、入力データがスペース時では、Ｖ
ＣＯ３１の発振周波数は、５０ｋＨｚ×４１８＝２０．
９ＭＨｚとなる。
【０００５】ＶＣＯ３１の出力信号は、分周回路３５に
より２００分周され、更に、低域フィルタ３６により不
要信号成分が除去されてＦＳＫ出力信号として送出され
る。
より２００分周され、更に、低域フィルタ３６により不
要信号成分が除去されてＦＳＫ出力信号として送出され
る。
【０００６】
【発明が解決しようとする課題】上述した従来のＦＳＫ
変調器では、一般に位相同期ループの低域フィルタとし
て、ＣＲによる一次積分回路で構成されるフィルタが使
用される。このようなフィルタでは、高域の減衰が十分
でなく、またループの応答速度を速くするためにフィル
タの遮断周波数を高くした場合は、不要信号成分を充分
に除去できない。逆に、ループの応答を遅くした場合
は、符号間干渉等が発生し、高速データ通信の障害とな
る。
変調器では、一般に位相同期ループの低域フィルタとし
て、ＣＲによる一次積分回路で構成されるフィルタが使
用される。このようなフィルタでは、高域の減衰が十分
でなく、またループの応答速度を速くするためにフィル
タの遮断周波数を高くした場合は、不要信号成分を充分
に除去できない。逆に、ループの応答を遅くした場合
は、符号間干渉等が発生し、高速データ通信の障害とな
る。
【０００７】一方、低域フィルタに高次のフィルタを使
用すると、フィルタの遅延のためにループの発振やオー
バーシュート等の現象が発生し易い。また、可変分周回
路では位相比較周波数の周期毎に分周数を設定するの
で、ジッタを伴うという問題点がある。
用すると、フィルタの遅延のためにループの発振やオー
バーシュート等の現象が発生し易い。また、可変分周回
路では位相比較周波数の周期毎に分周数を設定するの
で、ジッタを伴うという問題点がある。
【０００８】本発明の目的は、周波数安定度が高く、且
つ、符号間干渉が少なく高速データ通信に適したＦＳＫ
信号を生成できるＦＳＫ変調器を提供することにある。
つ、符号間干渉が少なく高速データ通信に適したＦＳＫ
信号を生成できるＦＳＫ変調器を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＦＳＫ変調器
は、入力データのスペース、マークに応じてＦＳＫ信号
を生成するＦＳＫ変調器において、同一特性を有する第
１，第２および第３の電圧制御発振回路と、第１のスイ
ッチ回路およびスペース時の周波数で発振する前記第１
の電圧制御発振回路を含む第１の位相同期ループと、第
２のスイッチ回路およびマーク時の周波数で発振する前
記第２の電圧制御発振回路を含む第２の位相同期ループ
と、前記第１の位相同期ループで生成して前記第１の電
圧制御発振回路を制御する第１の制御電圧および前記第
２の位相同期ループで生成して前記第２の電圧制御発振
回路を制御する第２の制御電圧の内いずれか一方を選択
する第３のスイッチ回路と、この第３のスイッチ回路の
出力側に設けられて不要信号成分を除去する群遅延特性
が平坦な低域フィルタと、前記第３のスイッチ回路の出
力および前記低域フィルタの出力の内いずれか一方を選
択する第４のスイッチ回路と、この第４のスイッチ回路
が選択した第３の制御電圧によって制御される前記第３
の電圧制御発振回路と、前記入力データの変化に応じて
前記第１，第２，第３および第４のスイッチ回路をそれ
ぞれ制御するスイッチ制御回路とを備えて構成する。ま
た、前記スイッチ制御回路は、前記入力データが変化し
た直後、前記第３のスイッチ回路には前記第１および第
２の制御電圧の内、変化後の周波数に対応する方を選択
させ、また、前記第４のスイッチ回路には前記低域フィ
ルタの出力を選択させ、一定時間経過後、変化後の周波
数に対応する位相同期ループの前記第１および第２のス
イッチ回路には、前記第１および第２の電圧制御発振回
路の出力信号の代りに前記第３の電圧制御発振回路の出
力信号を選択させ、更に前記第４のスイッチ回路には前
記第３のスイッチ回路の出力を選択させるように構成す
る。
は、入力データのスペース、マークに応じてＦＳＫ信号
を生成するＦＳＫ変調器において、同一特性を有する第
１，第２および第３の電圧制御発振回路と、第１のスイ
ッチ回路およびスペース時の周波数で発振する前記第１
の電圧制御発振回路を含む第１の位相同期ループと、第
２のスイッチ回路およびマーク時の周波数で発振する前
記第２の電圧制御発振回路を含む第２の位相同期ループ
と、前記第１の位相同期ループで生成して前記第１の電
圧制御発振回路を制御する第１の制御電圧および前記第
２の位相同期ループで生成して前記第２の電圧制御発振
回路を制御する第２の制御電圧の内いずれか一方を選択
する第３のスイッチ回路と、この第３のスイッチ回路の
出力側に設けられて不要信号成分を除去する群遅延特性
が平坦な低域フィルタと、前記第３のスイッチ回路の出
力および前記低域フィルタの出力の内いずれか一方を選
択する第４のスイッチ回路と、この第４のスイッチ回路
が選択した第３の制御電圧によって制御される前記第３
の電圧制御発振回路と、前記入力データの変化に応じて
前記第１，第２，第３および第４のスイッチ回路をそれ
ぞれ制御するスイッチ制御回路とを備えて構成する。ま
た、前記スイッチ制御回路は、前記入力データが変化し
た直後、前記第３のスイッチ回路には前記第１および第
２の制御電圧の内、変化後の周波数に対応する方を選択
させ、また、前記第４のスイッチ回路には前記低域フィ
ルタの出力を選択させ、一定時間経過後、変化後の周波
数に対応する位相同期ループの前記第１および第２のス
イッチ回路には、前記第１および第２の電圧制御発振回
路の出力信号の代りに前記第３の電圧制御発振回路の出
力信号を選択させ、更に前記第４のスイッチ回路には前
記第３のスイッチ回路の出力を選択させるように構成す
る。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示すブロック図
であり、スペース時の周波数に制御されて発振信号Ｓ１
を送出する電圧制御発振回路１１（以下ＶＣＯと称す）
を含む位相同期ループ１と、マーク時の周波数に制御さ
れて発振信号Ｓ２を送出するＶＣＯ２１を含む位相同期
ループ２と、位相同期ループ１，２に供給する基準信号
Ｓｓを発生する基準信号発生回路３と、ＶＣＯ１１の制
御電圧Ｖ１およびＶＣＯ２１の制御電圧Ｖ２の内いずれ
か一方を選択するスイッチ回路４と、位相同期ループの
不要信号成分を除去する群遅延特性が平坦な低域フィル
タ５と、スイッチ回路４の出力および低域フィルタ５の
出力の内いずれか一方を選択するスイッチ回路６と、こ
のスイッチ回路６の選択した出力によって制御されて発
振信号Ｓ３を送出するＶＣＯ７と、このＶＣＯ７の発振
信号Ｓ３を分周する分周回路８と、この分周回路８の出
力信号に含まれる不要信号成分を除去して出力信号Ｓｏ
として送出する低域フィルタ９と、入力データＤｉのス
ペース、マークに応じて各スイッチ回路１５，２５，
４，６を制御する切替信号Ｃ１，Ｃ２，Ｃ３，Ｃ４を送
出するスイッチ制御回路１０とを備えている。
であり、スペース時の周波数に制御されて発振信号Ｓ１
を送出する電圧制御発振回路１１（以下ＶＣＯと称す）
を含む位相同期ループ１と、マーク時の周波数に制御さ
れて発振信号Ｓ２を送出するＶＣＯ２１を含む位相同期
ループ２と、位相同期ループ１，２に供給する基準信号
Ｓｓを発生する基準信号発生回路３と、ＶＣＯ１１の制
御電圧Ｖ１およびＶＣＯ２１の制御電圧Ｖ２の内いずれ
か一方を選択するスイッチ回路４と、位相同期ループの
不要信号成分を除去する群遅延特性が平坦な低域フィル
タ５と、スイッチ回路４の出力および低域フィルタ５の
出力の内いずれか一方を選択するスイッチ回路６と、こ
のスイッチ回路６の選択した出力によって制御されて発
振信号Ｓ３を送出するＶＣＯ７と、このＶＣＯ７の発振
信号Ｓ３を分周する分周回路８と、この分周回路８の出
力信号に含まれる不要信号成分を除去して出力信号Ｓｏ
として送出する低域フィルタ９と、入力データＤｉのス
ペース、マークに応じて各スイッチ回路１５，２５，
４，６を制御する切替信号Ｃ１，Ｃ２，Ｃ３，Ｃ４を送
出するスイッチ制御回路１０とを備えている。
【００１２】ここで、ＶＣＯ１１，２１および７は、そ
れぞれ同一回路構成かつ同一特性を有している。また、
位相同期ループ１，２は、ＶＣＯ１１，２１と、スイッ
チ回路１５，２５と、分周回路１２，２２と、位相比較
回路１３，２３と、低域フィルタ１４，２４とをそれぞ
れ有している。
れぞれ同一回路構成かつ同一特性を有している。また、
位相同期ループ１，２は、ＶＣＯ１１，２１と、スイッ
チ回路１５，２５と、分周回路１２，２２と、位相比較
回路１３，２３と、低域フィルタ１４，２４とをそれぞ
れ有している。
【００１３】次に動作を説明する。
【００１４】本実施例では、出力信号Ｓｏのスペース，
マーク時の周波数はそれぞれ１００ｋＨｚ＋４．５ｋＨ
ｚ，１００ｋＨｚ−４．５ｋＨｚとし、また、ＶＣＯ１
１，２１および７の発振周波数範囲は１９〜２０ＭＨｚ
とし、ＶＣＯ１１の発振周波数は２０．９ＭＨｚ（スペ
ース）、ＶＣＯ２１の発振周波数は１９．１ＭＨｚ（マ
ーク）に制御する。また、基準信号Ｓｓの周波数は５０
ｋＨｚとする。
マーク時の周波数はそれぞれ１００ｋＨｚ＋４．５ｋＨ
ｚ，１００ｋＨｚ−４．５ｋＨｚとし、また、ＶＣＯ１
１，２１および７の発振周波数範囲は１９〜２０ＭＨｚ
とし、ＶＣＯ１１の発振周波数は２０．９ＭＨｚ（スペ
ース）、ＶＣＯ２１の発振周波数は１９．１ＭＨｚ（マ
ーク）に制御する。また、基準信号Ｓｓの周波数は５０
ｋＨｚとする。
【００１５】まず、位相同期ループ１，２の動作につい
て説明する。
て説明する。
【００１６】スイッチ回路１５，２５が接点ｂ側をそれ
ぞれ選択したときに各位相同期ループが形成される。こ
のとき、ＶＣＯ１１，２１の出力信号（周波数２０．９
ＭＨｚおよび１９．１ＭＨｚ）は、分周回路１２，２２
によって、それぞれ４１８分周および３８２分周されて
５０ｋＨｚにされ、位相比較回路１３，２３によって、
基準信号Ｓｓ（５０ｋＨｚ）と位相比較されて位相差に
応じた電圧が生成される。更に、低域フィルタ１４，２
４によって位相同期ループの不要信号成分が除去され、
ＶＣＯ１１，２１の制御電圧Ｖ１，Ｖ２が生成される。
ぞれ選択したときに各位相同期ループが形成される。こ
のとき、ＶＣＯ１１，２１の出力信号（周波数２０．９
ＭＨｚおよび１９．１ＭＨｚ）は、分周回路１２，２２
によって、それぞれ４１８分周および３８２分周されて
５０ｋＨｚにされ、位相比較回路１３，２３によって、
基準信号Ｓｓ（５０ｋＨｚ）と位相比較されて位相差に
応じた電圧が生成される。更に、低域フィルタ１４，２
４によって位相同期ループの不要信号成分が除去され、
ＶＣＯ１１，２１の制御電圧Ｖ１，Ｖ２が生成される。
【００１７】さて、入力データＤｉがマーク時の定常状
態、つまり、入力データＤｉがマークに変化して一定時
間経過した状態では、各スイッチ回路は図１に示したよ
うになっている。この場合、位相同期ループ２のスイッ
チ回路２５は、切替信号Ｃ２により接点ａ側に切替って
ＶＣＯ７の発振信号Ｓ３を選択し、また、スイッチ回路
４，６は、切替信号Ｃ３，Ｃ４により位相同期ループ２
の制御電圧Ｖ２を選択する。従って、位相同期ループ２
のＶＣＯ２１がＶＣＯ７によって置換えられた形で位相
同期ループが形成され、ＶＣＯ７は制御電圧Ｖ２を受け
て周波数が１９．１ＭＨｚ（マーク）の発振信号Ｓ３を
送出する。発振信号Ｓ３は、分周回路８によって２００
分周され、低域フィルタ９によって不要信号成分を除去
されて、周波数が９５．５ｋＨｚ（１００ｋＨｚ−４．
５ｋＨｚ）のマークを示す出力信号Ｓｏとして送出され
る。
態、つまり、入力データＤｉがマークに変化して一定時
間経過した状態では、各スイッチ回路は図１に示したよ
うになっている。この場合、位相同期ループ２のスイッ
チ回路２５は、切替信号Ｃ２により接点ａ側に切替って
ＶＣＯ７の発振信号Ｓ３を選択し、また、スイッチ回路
４，６は、切替信号Ｃ３，Ｃ４により位相同期ループ２
の制御電圧Ｖ２を選択する。従って、位相同期ループ２
のＶＣＯ２１がＶＣＯ７によって置換えられた形で位相
同期ループが形成され、ＶＣＯ７は制御電圧Ｖ２を受け
て周波数が１９．１ＭＨｚ（マーク）の発振信号Ｓ３を
送出する。発振信号Ｓ３は、分周回路８によって２００
分周され、低域フィルタ９によって不要信号成分を除去
されて、周波数が９５．５ｋＨｚ（１００ｋＨｚ−４．
５ｋＨｚ）のマークを示す出力信号Ｓｏとして送出され
る。
【００１８】次に、入力データＤｉがマークからスペー
スに変化したときの動作について説明する。
スに変化したときの動作について説明する。
【００１９】図２は入力データがマークからスペースに
変化した直後のスイッチ回路の状態を示すブロック図で
あり、また図３は動作を示すタイミングチャートであ
る。
変化した直後のスイッチ回路の状態を示すブロック図で
あり、また図３は動作を示すタイミングチャートであ
る。
【００２０】この状態のとき、位相同期ループ１のスイ
ッチ回路１５は接点ｂ側のままである。また、位相同期
ループ２のスイッチ回路２５は接点ｂ側を選択する。位
相同期ループ１のＶＣＯ１１は、制御電圧Ｖ１によって
制御されて周波数２０．９ＭＨｚの発振を継続する。一
方、スイッチ回路４は、切替信号Ｃ３により位相同期ル
ープ１の制御電圧Ｖ１を選択し、スイッチ回路６は、切
替信号Ｃ３により低域フィルタ５側を選択する。従っ
て、制御電圧Ｖ１が低域フィルタ５を経由してＶＣＯ７
に供給される。
ッチ回路１５は接点ｂ側のままである。また、位相同期
ループ２のスイッチ回路２５は接点ｂ側を選択する。位
相同期ループ１のＶＣＯ１１は、制御電圧Ｖ１によって
制御されて周波数２０．９ＭＨｚの発振を継続する。一
方、スイッチ回路４は、切替信号Ｃ３により位相同期ル
ープ１の制御電圧Ｖ１を選択し、スイッチ回路６は、切
替信号Ｃ３により低域フィルタ５側を選択する。従っ
て、制御電圧Ｖ１が低域フィルタ５を経由してＶＣＯ７
に供給される。
【００２１】ところで、低域フィルタ５は、群遅延特性
が平坦なベッセル型低域ろ波回路で構成してあり、滑か
に変化する制御電圧をＶＣＯ７に供給できる。また、Ｖ
ＣＯ１１，２１および７は同一特性であるので、図３に
示すように、ＶＣＯ７の発振信号Ｓ３の周波数は１９．
１ＭＨｚ（マーク）から２０．９ＭＨｚ（スペース）へ
向けて滑かに変化する。
が平坦なベッセル型低域ろ波回路で構成してあり、滑か
に変化する制御電圧をＶＣＯ７に供給できる。また、Ｖ
ＣＯ１１，２１および７は同一特性であるので、図３に
示すように、ＶＣＯ７の発振信号Ｓ３の周波数は１９．
１ＭＨｚ（マーク）から２０．９ＭＨｚ（スペース）へ
向けて滑かに変化する。
【００２２】その後、一定時間が経過して低域フィルタ
５の出力が定常状態に達したとき、つまり、ＶＣＯ７の
発振周波数が２０．９ＭＨｚに近付いたとき、位相同期
ループ１のスイッチ回路１５は、切替信号Ｃ１により接
点ａ側を選択してＶＣＯ７の発振信号Ｓ３を選択し、ま
た、スイッチ回路６は、切替信号Ｃ４によりスイッチ回
路４の出力を選択することにより、ＶＣＯ７を含む位相
同期ループが形成され、ＶＣＯ７の発振信号Ｓ３の周波
数は正確に２０．９ＭＨｚ（スペース）に制御される。
５の出力が定常状態に達したとき、つまり、ＶＣＯ７の
発振周波数が２０．９ＭＨｚに近付いたとき、位相同期
ループ１のスイッチ回路１５は、切替信号Ｃ１により接
点ａ側を選択してＶＣＯ７の発振信号Ｓ３を選択し、ま
た、スイッチ回路６は、切替信号Ｃ４によりスイッチ回
路４の出力を選択することにより、ＶＣＯ７を含む位相
同期ループが形成され、ＶＣＯ７の発振信号Ｓ３の周波
数は正確に２０．９ＭＨｚ（スペース）に制御される。
【００２３】このように制御された発振信号Ｓ３は、分
周回路８によって２００分周され、低域フィルタ９によ
って不要信号成分を除去されて、周波数が１０４．５ｋ
Ｈｚ（１００ｋＨｚ＋４．５ｋＨｚ）のスペースを示す
出力信号Ｓｏとして送出される。
周回路８によって２００分周され、低域フィルタ９によ
って不要信号成分を除去されて、周波数が１０４．５ｋ
Ｈｚ（１００ｋＨｚ＋４．５ｋＨｚ）のスペースを示す
出力信号Ｓｏとして送出される。
【００２４】なお、入力データがスペースからマークに
変化した場合も同様に動作するので説明は省略する。
変化した場合も同様に動作するので説明は省略する。
【００２５】
【発明の効果】以上説明したように本発明によれば、入
力データのスペース、マークに応じてＦＳＫ信号を生成
するＦＳＫ変調器において、同一特性を有する３つの電
圧制御発振回路を設け、第１の電圧制御発振回路はスペ
ース時の周波数で機能する第１の位相同期ループに設
け、第２の電圧制御発振回路はマーク時の周波数で機能
する第２の位相同期ループに設け、第３の電圧制御発振
回路は出力信号用とし、入力データがスペース、マーク
に変化した直後は、変化後の周波数に対応する位相同期
ループの制御電圧を、群遅延特性が平坦な低域フィルタ
を介して第３の電圧制御発振回路に供給し、一定時間経
過後、変化後の周波数に対応する位相同期ループの電圧
制御発振回路の代りに第３の電圧制御発振回路を接続す
ることにより、周波数安定度が良好で、符号間干渉の少
ない高速データ通信に適したＦＳＫ信号を得ることがで
きる。
力データのスペース、マークに応じてＦＳＫ信号を生成
するＦＳＫ変調器において、同一特性を有する３つの電
圧制御発振回路を設け、第１の電圧制御発振回路はスペ
ース時の周波数で機能する第１の位相同期ループに設
け、第２の電圧制御発振回路はマーク時の周波数で機能
する第２の位相同期ループに設け、第３の電圧制御発振
回路は出力信号用とし、入力データがスペース、マーク
に変化した直後は、変化後の周波数に対応する位相同期
ループの制御電圧を、群遅延特性が平坦な低域フィルタ
を介して第３の電圧制御発振回路に供給し、一定時間経
過後、変化後の周波数に対応する位相同期ループの電圧
制御発振回路の代りに第３の電圧制御発振回路を接続す
ることにより、周波数安定度が良好で、符号間干渉の少
ない高速データ通信に適したＦＳＫ信号を得ることがで
きる。
【図１】本発明の一実施例を示すブロック図であり、入
力データがマークに変化して一定時間経過したときの状
態を示している。
力データがマークに変化して一定時間経過したときの状
態を示している。
【図２】本発明の一実施例を示すブロック図であり、入
力データがマークからスペースに変化した直後の状態を
示している。
力データがマークからスペースに変化した直後の状態を
示している。
【図３】本実施例の動作を示すタイミングチャートであ
る。
る。
【図４】従来のＦＳＫ変調器の一例を示すブロック図で
ある。
ある。
１，２ 位相同期ループ ３ 基準信号発生回路 ４，６，１５，２５ スイッチ回路 ５，９ 低域フィルタ ７，１１，２１ 電圧制御発振回路（ＶＣＯ） ８ 分周回路 １０ スイッチ制御回路 Ｃ１〜Ｃ４ 切替信号 Ｄｉ 入力データ Ｓ１〜Ｓ３ 発振信号 Ｓｏ 出力信号（ＦＳＫ信号） Ｓｓ 基準信号 Ｖ１，Ｖ２ 制御電圧
Claims (2)
- 【請求項１】 入力データのスペース、マークに応じて
ＦＳＫ信号を生成するＦＳＫ変調器において、同一特性
を有する第１，第２および第３の電圧制御発振回路と、
第１のスイッチ回路およびスペース時の周波数で発振す
る前記第１の電圧制御発振回路を含む第１の位相同期ル
ープと、第２のスイッチ回路およびマーク時の周波数で
発振する前記第２の電圧制御発振回路を含む第２の位相
同期ループと、前記第１の位相同期ループで生成して前
記第１の電圧制御発振回路を制御する第１の制御電圧お
よび前記第２の位相同期ループで生成して前記第２の電
圧制御発振回路を制御する第２の制御電圧の内いずれか
一方を選択する第３のスイッチ回路と、この第３のスイ
ッチ回路の出力側に設けられて不要信号成分を除去する
群遅延特性が平坦な低域フィルタと、前記第３のスイッ
チ回路の出力および前記低域フィルタの出力の内いずれ
か一方を選択する第４のスイッチ回路と、この第４のス
イッチ回路が選択した第３の制御電圧によって制御され
る前記第３の電圧制御発振回路と、前記入力データの変
化に応じて前記第１，第２，第３および第４のスイッチ
回路をそれぞれ制御するスイッチ制御回路とを備えるこ
とを特徴とするＦＳＫ変調器。 - 【請求項２】 前記スイッチ制御回路は、前記入力デー
タが変化した直後、前記第３のスイッチ回路には前記第
１および第２の制御電圧の内、変化後の周波数に対応す
る方を選択させ、また、前記第４のスイッチ回路には前
記低域フィルタの出力を選択させ、一定時間経過後、変
化後の周波数に対応する位相同期ループの前記第１およ
び第２のスイッチ回路には、前記第１および第２の電圧
制御発振回路の出力信号の代りに前記第３の電圧制御発
振回路の出力信号を選択させ、更に前記第４のスイッチ
回路には前記第３のスイッチ回路の出力を選択させるこ
とを特徴とする請求項１記載のＦＳＫ変調器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215881A JP2760225B2 (ja) | 1992-08-13 | 1992-08-13 | Ｆｓｋ変調器 |
| US08/103,854 US5434888A (en) | 1992-08-13 | 1993-08-09 | FSK modulating apparatus |
| ES93306289T ES2121952T3 (es) | 1992-08-13 | 1993-08-10 | Aparato de modulacion de codificacion por desplazamiento de frecuencia. |
| EP93306289A EP0584996B1 (en) | 1992-08-13 | 1993-08-10 | FSK modulating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215881A JP2760225B2 (ja) | 1992-08-13 | 1992-08-13 | Ｆｓｋ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662062A JPH0662062A (ja) | 1994-03-04 |
| JP2760225B2 true JP2760225B2 (ja) | 1998-05-28 |
Family
ID=16679808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4215881A Expired - Lifetime JP2760225B2 (ja) | 1992-08-13 | 1992-08-13 | Ｆｓｋ変調器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5434888A (ja) |
| EP (1) | EP0584996B1 (ja) |
| JP (1) | JP2760225B2 (ja) |
| ES (1) | ES2121952T3 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796772A (en) | 1991-05-13 | 1998-08-18 | Omnipoint Corporation | Multi-band, multi-mode spread-spectrum communication system |
| US5815525A (en) | 1991-05-13 | 1998-09-29 | Omnipoint Corporation | Multi-band, multi-mode spread-spectrum communication system |
| US5790587A (en) | 1991-05-13 | 1998-08-04 | Omnipoint Corporation | Multi-band, multi-mode spread-spectrum communication system |
| US5694414A (en) | 1991-05-13 | 1997-12-02 | Omnipoint Corporation | Multi-band, multi-mode spread-spectrum communication system |
| US5887020A (en) | 1991-05-13 | 1999-03-23 | Omnipoint Corporation | Multi-band, multi-mode spread-spectrum communication system |
| DE4336239A1 (de) * | 1993-10-23 | 1995-04-27 | Sel Alcatel Ag | Schaltungsanordnung für einen Taktgenerator |
| US6088590A (en) | 1993-11-01 | 2000-07-11 | Omnipoint Corporation | Method and system for mobile controlled handoff and link maintenance in spread spectrum communication |
| US6005856A (en) | 1993-11-01 | 1999-12-21 | Omnipoint Corporation | Communication protocol for spread spectrum wireless communication system |
| WO1995012945A1 (en) | 1993-11-01 | 1995-05-11 | Omnipoint Corporation | Despreading/demodulating direct sequence spread spectrum signals |
| US5692007A (en) | 1994-09-09 | 1997-11-25 | Omnipoint Corporation | Method and apparatus for differential phase encoding and decoding in spread-spectrum communication systems with continuous-phase modulation |
| US5953370A (en) | 1994-09-09 | 1999-09-14 | Omnipoint Corporation | Apparatus for receiving and correlating a spread spectrum signal |
| US5963586A (en) | 1994-09-09 | 1999-10-05 | Omnipoint Corporation | Method and apparatus for parallel noncoherent correlation of a spread spectrum signal |
| US5659574A (en) | 1994-09-09 | 1997-08-19 | Omnipoint Corporation | Multi-bit correlation of continuous phase modulated signals |
| US5757847A (en) | 1994-09-09 | 1998-05-26 | Omnipoint Corporation | Method and apparatus for decoding a phase encoded signal |
| US5680414A (en) | 1994-09-09 | 1997-10-21 | Omnipoint Corporation | Synchronization apparatus and method for spread spectrum receiver |
| US5881100A (en) | 1994-09-09 | 1999-03-09 | Omnipoint Corporation | Method and apparatus for coherent correlation of a spread spectrum signal |
| US5754584A (en) | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Non-coherent spread-spectrum continuous-phase modulation communication system |
| US5754585A (en) | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Method and apparatus for serial noncoherent correlation of a spread spectrum signal |
| US6020733A (en) * | 1994-12-22 | 2000-02-01 | Anritsu Company | Two port handheld vector network analyzer with frequency monitor mode |
| US5642039A (en) * | 1994-12-22 | 1997-06-24 | Wiltron Company | Handheld vector network analyzer |
| US5627499A (en) * | 1995-10-13 | 1997-05-06 | Pacific Communication Sciences, Inc. | Digital modulator and upconverter having single-bit delta-sigma data converters |
| KR100193812B1 (ko) * | 1995-12-26 | 1999-06-15 | 윤종용 | 2레벨/4레벨 주파수 쉬프트키잉 변조방식 구현 회로 |
| US5977779A (en) * | 1997-10-24 | 1999-11-02 | Anritsu Company | Handheld vecor network analyzer (VNA) operating at a high frequency by mixing LO and RF signals having offset odd harmonics |
| US6418174B1 (en) | 1999-02-19 | 2002-07-09 | Rf Micro Devices, Inc. | Frequency shift key modulator |
| US6947469B2 (en) | 1999-05-07 | 2005-09-20 | Intel Corporation | Method and Apparatus for wireless spread spectrum communication with preamble processing period |
| US6211740B1 (en) * | 1999-09-29 | 2001-04-03 | Intel Corporation | Switching a clocked device from an initial frequency to a target frequency |
| JP3605023B2 (ja) * | 2000-10-05 | 2004-12-22 | 山形日本電気株式会社 | クロック生成回路 |
| GB2377101B (en) * | 2001-06-29 | 2005-03-16 | Motorola Inc | Circuits for use in radio communications |
| US7747237B2 (en) * | 2004-04-09 | 2010-06-29 | Skyworks Solutions, Inc. | High agility frequency synthesizer phase-locked loop |
| US8050359B2 (en) * | 2007-04-12 | 2011-11-01 | Harris Corporation | Continuously variable phase frequency shift keying |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3993868A (en) * | 1974-08-19 | 1976-11-23 | Rca Corporation | Minimum shift keying communication system |
| US4500857A (en) * | 1983-02-24 | 1985-02-19 | The United States Of America As Represented By The Secretary Of The Army | Frequency modulated phase locked loop |
| JPS6096029A (ja) * | 1983-10-31 | 1985-05-29 | Anritsu Corp | 信号発生器 |
| DE3341688A1 (de) * | 1983-11-18 | 1985-05-30 | Robert Bosch Gmbh, 7000 Stuttgart | Datenmodulator mit einer pll-schaltung |
| US4628286A (en) * | 1985-04-17 | 1986-12-09 | Rca Corporation | Digital frequency modulator |
| GB8801259D0 (en) * | 1988-01-20 | 1988-02-17 | Secr Defence | Digital modulator |
| JPH04320137A (ja) * | 1991-04-19 | 1992-11-10 | Nec Corp | 多値周波数シフトキーイング変調回路 |
-
1992
- 1992-08-13 JP JP4215881A patent/JP2760225B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-09 US US08/103,854 patent/US5434888A/en not_active Expired - Fee Related
- 1993-08-10 EP EP93306289A patent/EP0584996B1/en not_active Expired - Lifetime
- 1993-08-10 ES ES93306289T patent/ES2121952T3/es not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5434888A (en) | 1995-07-18 |
| ES2121952T3 (es) | 1998-12-16 |
| JPH0662062A (ja) | 1994-03-04 |
| EP0584996B1 (en) | 1998-10-21 |
| EP0584996A1 (en) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760225B2 (ja) | Ｆｓｋ変調器 | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| CA2131104C (en) | Signal processing device having pll circuits | |
| JPH0327125B2 (ja) | ||
| US5160900A (en) | Method to speed up the training of a shift oscillator in a frequency synthesizer | |
| JP3070442B2 (ja) | ディジタル変復調回路 | |
| JP2610171B2 (ja) | 位相同期回路 | |
| JPH07162303A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2780529B2 (ja) | Ｆｓｋ変調器 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JP2000068828A (ja) | 周波数切換装置 | |
| JP2002064378A (ja) | 信号発生器 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JPH03145214A (ja) | Ｐｌｌ回路 | |
| JPH0730410A (ja) | フェーズ・ロックド・ループ回路 | |
| JP2001222339A (ja) | クロック信号生成器、信号生成装置及びクロック信号生成方法 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH0730594A (ja) | Ｆｓｋ変調装置 | |
| SU1259507A1 (ru) | Частотный манипул тор | |
| JPH04235416A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| JPH0454019A (ja) | 周波数シンセサイザ | |
| JPH07240685A (ja) | 周波数シンセサイザ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |