JP2749315B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP2749315B2 JP2749315B2 JP63061545A JP6154588A JP2749315B2 JP 2749315 B2 JP2749315 B2 JP 2749315B2 JP 63061545 A JP63061545 A JP 63061545A JP 6154588 A JP6154588 A JP 6154588A JP 2749315 B2 JP2749315 B2 JP 2749315B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- reference voltage
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 26
- 230000005856 abnormality Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 21
- 238000004804 winding Methods 0.000 description 16
- 230000010355 oscillation Effects 0.000 description 14
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 206010011906 Death Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はインバータ装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an inverter device.
[従来の技術] 第4図は従来の放電灯点灯装置に用いているインバー
タ装置の回路構成を示しており、直流電源(交流電源の
整流電圧を含む)Eに直列にトランジスタQ1,Q2が接続
され、このトランジスタQ1,Q2に対し図示の極性でダイ
オードD1,D2が並列に接続されている。(但しダイオー
ドD1,D2は必ずしも必要ではない)。トランジスタQ1と
並列に、コンデンサC1と、コンデンサC2、チョークL1、
放電灯lを含む振動回路Aと、駆動トランスT1の一次巻
線n1との直列回路が接続されている。このような構成に
て直列型インバータ回路部或いはハーフブリッジ型イン
バータ回路部が構成されいている。[Prior Art] FIG. 4 shows a circuit configuration of an inverter device used in a conventional discharge lamp lighting device, in which transistors Q 1 and Q 2 are connected in series with a DC power supply (including a rectified voltage of an AC power supply) E. And diodes D 1 and D 2 are connected in parallel to the transistors Q 1 and Q 2 with the polarity shown. (However, diodes D 1 and D 2 are not always necessary). In parallel with the transistor Q 1, a capacitor C 1, the capacitor C 2, the choke L 1,
A resonant circuit A including the discharge lamp l, a series circuit of a primary winding n 1 of the drive transformer T 1 is connected. With such a configuration, a series-type inverter circuit unit or a half-bridge-type inverter circuit unit is configured.
上記駆動トランスT1は二次巻線n2,n3を有し、一方の
二次巻線n2はトランジスタQ1の制御抵抗R1に接続され、
他方の二次巻線n3はトランジスタQ2の制御抵抗R2に接続
されている。The driving transformer T 1 has a secondary winding n 2, n 3, one of the secondary winding n 2 is connected to a control resistor R 1 of the transistor Q 1,
The other secondary winding n 3 is connected to a control resistor R 2 of the transistor Q 2.
図示するインバータ回路部には起動回路Bを設けてお
り、この起動回路Bは直列接続した抵抗R3とコンデンサ
C3、並びに例えばダイアックQ3等の点弧素子、ダイオー
ドD3から構成されており、抵抗R3とコンデンサC3との接
続点はダイアックQ3の一端に接続され、その他端はトラ
ンジスタQ2の制御端子であるベースに接続されている。The inverter circuit section shown is provided with a starting circuit B, the activation circuit B and a resistor R 3 connected in series capacitor
C 3 , and an ignition element such as a diac Q 3 and a diode D 3 .The connection point between the resistor R 3 and the capacitor C 3 is connected to one end of the diac Q 3 , and the other end is connected to the transistor Q 2. Is connected to the base which is the control terminal of
また抵抗R3、コンデンサC3の接続点は、ダイオードD3
を介してトランジスタQ2のコレクタに接続されている。The connection point of the resistor R 3 and the capacitor C 3 is a diode D 3
It is connected to the collector of the transistor Q 2 through.
上述した回路の動作は次の通りである。即ち電源スイ
ッチSWがオンすると、コンデンサC3が抵抗R3を介して充
電される。次いで、コンデンサC3の電圧がダイアックQ3
のブレークオーバー電圧に達するとコンデンサC3はトラ
ンジスタQ2のベース・エミッタ接合を介して放電する。
この放電によりトランジスタQ2が初めてオンする。The operation of the circuit described above is as follows. That is, the power switch SW is turned on, the capacitor C 3 is charged through the resistor R 3. Next, the voltage of the capacitor C 3 is changed to the diac Q 3
Capacitor C 3 reaches the breakover voltage of the discharges through the base-emitter junction of the transistor Q 2.
Transistor Q 2 for the first time turned on by this discharge.
その後は駆動トランスT1により発振動作が継続され、
コンデンサC2の電圧を放電灯lに印加して放電灯lを点
灯させるものである。発振後はトランジスタQ2がオンし
た時に抵抗R3→ダイオードD3→トランジスタQ2を通じて
電流が流れるのでコンデンサC3が十分充電されず、ダイ
アックQ3のブレークオーバー電圧まで至らないため、ダ
イアックQ3がオフ状態になる。After that the oscillating operation is continued by the drive transformer T 1,
Those that by applying a voltage of the capacitor C 2 to the discharge lamp l lighting a discharge lamp l. Because after the oscillation transistor Q 2 is the capacitor C 3 is not sufficiently charged current flows through the resistor R 3 → the diode D 3 → transistor Q 2 when turned on, not lead to the break-over voltage of the diac Q 3, the diac Q 3 Is turned off.
第5図は別の従来例の回路構成を示しており、無負荷
時又は放電灯寿命末期等の異常時にはトランジスタQ1,Q
2に流れる電流に応じた電圧を抵抗R4に発生させ、この
電圧と基準電圧とを比較的IC1で比較して無負荷又は放
電灯寿命末期等の異常時に大電流がトランジスタQ1,Q2
に流れた際に、出力を発生してその出力を抵抗R7を介し
てサイリスタQ4のゲートに与えて導通させ、駆動トラン
スT1の巻線n4をダイオードD4を介してサイリスタQ4によ
り短絡して、巻線n2,n3の出力を無くし、インバータ回
路部の発振を停止させるものであり、サイリスタQ4が一
度導通すると、抵抗R6により保持電流が供給されるの
で、発振の停止が接続される。尚抵抗R8と、ツィエナー
ダイオードZD1は比較器IC1に基準電圧を与える基準電圧
発生部を構成し、ダイオードD5、抵抗R5、コンデンサC4
は抵抗R4の両端電圧を積分するための回路を構成する。FIG. 5 shows a circuit configuration of another conventional example. When there is no load or an abnormality such as at the end of the life of the discharge lamp, the transistors Q 1 and Q
A voltage corresponding to the current flowing through the 2 is generated in the resistor R 4, the voltage and the reference voltage, high current transistor Q 1, the abnormal state such as no-load or discharge lamp end-of-life when compared with a relatively IC 1 and Q Two
When flowing in, and generates an output by conducting given to the gate of the thyristor Q 4 via a resistor R 7 to the output thyristor winding n 4 of the drive transformer T 1 through the diode D 4 Q 4 and short-circuited by, eliminating the output of the winding n 2, n 3, is intended to stop the oscillation of the inverter circuit, the thyristor Q 4 conducts once since the holding current supplied by the resistor R 6, oscillation Stop connected. Note a resistor R 8, Tze Zener diode ZD 1 constitutes a reference voltage generator providing a reference voltage to the comparator IC 1, diode D 5, the resistor R 5, the capacitor C 4
Constitute a circuit for integrating the voltage across the resistor R 4.
[発明が解決しようとする課題] ところで、第4図の従来例では放電灯lが正常に点灯
している場合は支障がないが、放電灯lを取り外して無
負荷状態にした時や、また放電灯lが寿命末期に至った
時には、インバータ回路部の出力端子に共振による高電
圧を出力するので種々の問題がある。[Problems to be Solved by the Invention] In the conventional example shown in FIG. 4, there is no problem when the discharge lamp 1 is normally lit. When the discharge lamp 1 reaches the end of its life, a high voltage due to resonance is output to the output terminal of the inverter circuit unit, which causes various problems.
又第5図従来例は第4図従来例の問題点が考慮されて
いるが、インバータ回路部の発振の停止を保持するた
め、サイリスタQ4はトライアック等の自己保持できるス
イッチ素子を必要とし、又保持電流を供給するために、
高電力の抵抗R6を必要とするという問題があり、更にサ
イリスタQ4のアノード・カソードの間に点灯時急峻な電
圧が印加され、誤動作して導通状態になりインバータ回
路部の発振が停止し、放電灯lが点灯しないという問題
点もある。The Figure 5 prior art are problems of the Figure 4 prior art is considered, in order to hold the stop of the oscillation of the inverter circuit, the thyristor Q 4 are require switching element capable of self-holding of the triac or the like, Also, to supply holding current,
There is a problem that it requires a resistor R 6 high power, further thyristor lit between the anode and cathode of Q 4 steep voltage is applied, the inverter circuit oscillation stops the rendered conductive malfunctioning Also, there is a problem that the discharge lamp 1 does not light.
本発明は上述の問題点に鑑みて為されたもので、その
目的とするところは放電灯の各種の異常状態及び負荷状
態を簡単な構成で確実に検出し、インバータ回路部の発
振出力を制限して信頼性の向上を図ったインバータ装置
を提供するにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and its purpose is to reliably detect various abnormal states and load states of a discharge lamp with a simple configuration and limit the oscillation output of the inverter circuit unit. To provide an inverter device with improved reliability.
[課題を解決する手段] 本発明は、スイッチング素子のスイッチング動作によ
り負荷回路部に高周波電力を供給するようにしたインバ
ータ回路部と、該インバータ回路部の出力の一部により
動作する基準電圧発生回路部と、該基準電圧発生回路部
で設定される基準電圧より低い電圧を発生する補助基準
電圧源と、上記負荷回路部の電流を検出して検出電流の
大きさに大じた検出電圧を発生する検出回路部と、該検
出回路部からの出力電圧及び上記補助基準電圧源の電圧
を比較入力端に印加し、該比較入力端の電圧と上記基準
電圧発生回路部で設定された基準電圧とを比較して上記
比較入力端の印加電圧が上記基準電圧を越えたときに出
力を発生する比較回路部と、上記負荷回路部の異常時に
応じて出力される上記比較回路部からの出力電圧にて上
記インバータ回路部の出力を制限する出力制御回路部と
を設けて成ることを特徴とする。Means for Solving the Problems The present invention provides an inverter circuit unit configured to supply high-frequency power to a load circuit unit by a switching operation of a switching element, and a reference voltage generation circuit that operates by a part of an output of the inverter circuit unit. , An auxiliary reference voltage source for generating a voltage lower than the reference voltage set by the reference voltage generation circuit, and a current for detecting the current of the load circuit for generating a detection voltage larger than the magnitude of the detected current. A detection circuit unit, and an output voltage from the detection circuit unit and a voltage of the auxiliary reference voltage source are applied to a comparison input terminal, and the voltage of the comparison input terminal and the reference voltage set by the reference voltage generation circuit unit are applied. A comparison circuit unit that generates an output when the applied voltage at the comparison input terminal exceeds the reference voltage, and an output voltage from the comparison circuit unit that is output in response to an abnormality of the load circuit unit. And an output control circuit for limiting the output of the inverter circuit.
[作用] 而して負荷回路部が正常動作している時負荷回路部に
流れる電流が低くて検出回路部の検出電圧は基準電圧発
生回路部で設定される基準電圧より低いため比較回路部
の比較出力は発生せず、インバータ回路部のスイッチン
グ素子のスイッチングが継続される。[Operation] When the load circuit section is operating normally, the current flowing through the load circuit section is low and the detection voltage of the detection circuit section is lower than the reference voltage set by the reference voltage generation circuit section. No comparison output is generated, and the switching of the switching element of the inverter circuit section is continued.
次いで負荷回路部が異常となって、負荷回路部に流れ
る電流が増大すると、検出回路部部の検出電圧が増加し
て基準電圧を越え、比較回路部から比較出力が発生す
る。この比較出力があると出力制御回路部からはインバ
ータ回路部の出力を制限する。インバータ回路部の出力
が制限されると、基準電圧発生回路部には電源が供給さ
れなくなり、比較回路部の基準電圧が零となるが、比較
入力には電圧が印加されているため、比較回路部の比較
出力が引き続いて出力され、出力制御回路部によるイン
バータ回路部の出力制限が維持されるのである。Next, when the load circuit section becomes abnormal and the current flowing through the load circuit section increases, the detection voltage of the detection circuit section increases and exceeds the reference voltage, and the comparison circuit section generates a comparison output. When there is this comparison output, the output control circuit limits the output of the inverter circuit. When the output of the inverter circuit section is limited, power is not supplied to the reference voltage generation circuit section, and the reference voltage of the comparison circuit section becomes zero, but since the voltage is applied to the comparison input, the comparison circuit The comparison output of the unit is continuously output, and the output limitation of the inverter circuit unit by the output control circuit unit is maintained.
[実施例] 以下本発明を実施例により説明する。EXAMPLES The present invention will be described below with reference to examples.
実施例1 第1図は実施例1の回路構成を示しており、スイッチ
ング素子のスイッチング動作により負荷回路部1に高周
波電力を供給するようにしたインバータ回路部2と、イ
ンバータ回路部2の出力の一部により動作する基準電圧
発生回路部3と、負荷回路部1の電流を検出して検出電
流の大きさに応じた検出電圧を発生する過電流や過電圧
を検出するための検出回路部4と、検出回路部4からの
出力電圧E2を比較入力端に印加し、この比較入力端の電
圧と上記基準電圧発生回路部3で設定された基準電圧と
を比較して比較入力端の印加電圧が基準電圧を越えたと
きに出力を発生する比較回路部5と、上記比較回路部5
からの出力電圧に応じて異常時にインバータ回路部の2
のスイッチング動作を停止させる出力制御回路部6と、
上記比較回路部5の比較入力端に常に上記基準電圧発生
回路部3で設定される基準電圧E1より低い電圧eを印加
する補助基準電圧源7と、インバータ回路部2で高周波
に変換される直流電源(交流電源を整流平滑して得られ
る電源も含む)Eとを備えている。First Embodiment FIG. 1 shows a circuit configuration of a first embodiment. An inverter circuit unit 2 configured to supply a high-frequency power to a load circuit unit 1 by a switching operation of a switching element, and an output of the inverter circuit unit 2 A reference voltage generating circuit section 3 which operates partially, a detecting circuit section 4 for detecting a current of the load circuit section 1 and detecting an overcurrent or an overvoltage for generating a detection voltage corresponding to the magnitude of the detected current; , and applies the output voltage E 2 from the detection circuit section 4 to the comparison input terminal applied voltage of the comparator input by comparing the voltage with a reference voltage set by the reference voltage generating circuit 3 of the comparison input terminal A comparison circuit section 5 for generating an output when the voltage exceeds a reference voltage;
Of the inverter circuit section at the time of abnormality according to the output voltage from the
An output control circuit unit 6 for stopping the switching operation of
An auxiliary reference voltage source 7 which applies a constantly the reference voltage generating circuit unit 3 lower than the reference voltage E 1 that is set by e in comparison input terminal of the comparator circuit 5, and is converted into a high frequency in the inverter circuit section 2 DC power supply (including a power supply obtained by rectifying and smoothing an AC power supply) E.
第2図は本実施例の具体回路を示しており、第5図回
路と同一記号の素子及び回路は同様な動作も為すもので
あるが、駆動トランスT1の4番目の巻線n4のダイオード
D4′を介して接続したトランジスタQ4と、トランジスタ
Q4のベース・エミッタ間に接続した抵抗R9と、ベースに
直列に接続した抵抗R10とで出力制御回路部6を構成し
ている。Figure 2 shows a specific circuit of the present embodiment, elements and circuits Figure 5 circuit the same symbols are those which form also has the same operation, the drive transformer T 1 of the fourth winding n 4 diode
A transistor Q 4 connected through D 4 ′ and a transistor
A resistor R 9 connected between the base and emitter of Q 4, constitutes the output control circuit section 6 with a resistor R 10 connected in series to the base.
またチョークL1には1次巻線n10の他に2次巻線n20を
設けて、この2次巻線n20と、この2次巻線n20に抵抗R
11とダイオードD6とを介して並列接続されたコンデンサ
C5及びツェナーダイオードZD1とで基準電圧発生回路部
3を構成している。そして検出回路部4はインバータ回
路部2のスイッチング素子たるトランジスタQ2のエミッ
タに接続した抵抗R4と、このエミッタ抵抗R4の両端に発
生する電圧を整流するダイオードD5と、整流出力を充電
するコンデンサC4、抵抗R5の並列回路とから構成されて
いる。Also provided in addition to the secondary winding n 20 of the primary winding n 10 is the choke L 1, and the secondary winding n 20, the resistance R in the secondary winding n 20
Capacitor connected in parallel via 11 and diode D 6
Constitute a reference voltage generation circuit section 3 between C 5 and a Zener diode ZD 1. And the detection circuit section 4 includes resistor R 4 connected to the emitter of the switching element serving transistor Q 2 of the inverter circuit 2, a diode D 5 for rectifying the voltage developed across the emitter resistor R 4, charging the rectified output capacitor C 4 to, and a parallel circuit of a resistor R 5.
比較回路部5はコンパレータIC1から構成され、反転
入力端には上記基準電圧発生回路部3のツェナーダイオ
ードZD2で一定化された基準電圧E1が印加され、非反転
入力端には上記検出回路部4からの検出電圧E2が印加さ
れる。Comparator circuit 5 is constituted by a comparator IC 1, inverting the input reference voltage E 1 that is made constant by the Zener diode ZD 2 of the reference voltage generating circuit 3 is applied to the non-inverting input terminal the detection detection voltage E 2 from the circuit portion 4 is applied.
ここで振動回路Aは負荷回路部を構成する。 Here, the vibration circuit A forms a load circuit unit.
しかし本実施例ではスイッチSWが投入されて起動回路
Bによりインバータ回路部2のトランジスタQ1,Q2が発
振を開始すると、負荷回路部たる振動回路Aに電流が流
れる。このためチョークL1の2次巻線n20に出力が停止
し、この発生出力はダイオードD6で整流され更にコンデ
ンサC5で平滑され、この整流平滑された出力は更にツェ
ナーダイオードZD2で一定電圧に安定化される。この安
定化された電圧が基準電圧E1となる。この基準電圧E1は
負荷電流値が正常な時の検出回路部4の出力電圧E1より
高い値に設定してある。さて負荷回路部に流れる電流が
正常な場合にはトランジスタQ2のエミッタ電流によって
抵抗R4に発生する電圧を充電したコンデンサC4の電圧、
つまり検出回路部4の出力電圧E2は基準電圧E1以下とな
るため比較回路部5のコンパレータIC1の比較出力は
“L"になり、出力制御回路部6のトランジスタQ4は動作
しない。However, in this embodiment, when the switch SW is turned on and the transistors Q 1 and Q 2 of the inverter circuit section 2 start oscillating by the starting circuit B, a current flows through the oscillation circuit A which is a load circuit section. Thus the output to the secondary winding n 20 of choke L 1 is stopped, the generator output is rectified by the diode D 6 is further smoothed by the capacitor C 5, the output of this is rectified and smoothed in a certain further Zener diode ZD 2 Regulated to voltage. The stabilized voltage is the reference voltage E 1. The reference voltage E 1 is set at a higher value than the output voltage E 1 of the load current detection circuit section 4 when normal. Well voltage when the current flowing through the load circuit is normal capacitor C 4 was charged with the voltage generated in the resistor R 4 by the emitter current of the transistor Q 2,
That output voltage E 2 of the detecting circuit unit 4 compares the output of the comparator IC 1 of the comparator circuit 5 for the reference voltage E 1 or less becomes to "L", the transistor Q 4 of the output control circuit section 6 does not operate.
従って駆動トランスT1の巻線n2,n3には正常に出力が
発生し、その為トランジスタQ1,Q2の発振動作が継続
し、負荷回路部の放電灯lの点灯が維持される。Therefore, an output is normally generated in the windings n 2 and n 3 of the drive transformer T 1 , so that the oscillation operations of the transistors Q 1 and Q 2 continue, and the lighting of the discharge lamp 1 in the load circuit section is maintained. .
次に放電灯lがエミレスになったり或いは接続されな
かった場合には、共振用のチョークL1とコンデンサC2に
よる大きな共振電流が流れる。この時トランジスタQ2の
エミッタ抵抗R4にも大電流が流れ、検出回路部4の出力
電圧E2が増加し、 E2>E1 となる。この時比較回路部5の比較出力が“H"レベルに
なり、トランジスタQ4が導通状態となる。Then when the discharge lamp l is not turned or or connected to Emiresu flows a large resonant current by choke L 1 and capacitor C 2 for resonance. At this time a large current also flows through the emitter resistor R 4 of the transistor Q 2, the output voltage E 2 of the detection circuit section 4 is increased, the E 2> E 1. The time comparison output of the comparator circuit 5 becomes "H" level, transistor Q 4 is turned.
その為駆動トランスT1の巻線n4がトランジスタQ4によ
り短絡され、巻線n2,n3に電圧が誘起されなくなるの
で、トランジスタQ1,Q2の発振が停止される。発振が停
止するとチョークL1の巻線n20による誘起電圧が無くな
るので、基準電圧E1は零になる。この時起動回路B中の
コンデンサC3は抵抗R3を通じて充電され、ダイアックQ3
のブレークオーバ電圧に達すると、ダイアックQ3がオン
して一瞬トランジスタQ2がオンし、検出回路部4のコン
デンサC4が充電される。この動作が以後繰り返されて検
出回路部4の出力電圧E2は有る一定の電圧eに保たれる
ことになる。この電圧eは E2=e>E10 となる。Therefore the winding n 4 of the drive transformer T 1 is short-circuited by the transistor Q 4, the voltage in the winding n 2, n 3 is not induced, the oscillation transistor Q 1, Q 2 is stopped. Since the induced voltage due to the winding n 20 of choke L 1 and oscillation stops is eliminated, the reference voltage E 1 becomes zero. At this time, the capacitor C 3 in the starting circuit B is charged through the resistor R 3 , and the diac Q 3
Reaches the breakover voltage, momentarily diac Q 3 is turned on the transistor Q 2 is turned on, the capacitor C 4 of the detection circuit 4 is charged. Output voltage E 2 of the detecting circuit unit 4 this operation is repeated thereafter will be maintained at a constant voltage e there. This voltage e is E 2 = e> E 10 .
つまり検出回路部4が補助基準電圧源7として出力電
圧eを発生している。That is, the detection circuit section 4 generates the output voltage e as the auxiliary reference voltage source 7.
さてこの検出電圧eにより比較回路部5のコンパレー
タIC1は“H"レベルの比較出力を維持し、結果出力制御
回路部6のトランジスタQ4のオン状態を維持してインバ
ータ回路部2の発振停止を保持する。Well comparator IC 1 of the comparator circuit 5 by the detection voltage e maintains the comparison output of "H" level, and maintains the ON state of the transistor Q 4 of result output control circuit section 6 oscillation stop of the inverter circuit 2 Hold.
実施例2 第3図は本実施例の回路を示しており、本実施例の回
路は出力制御回路部6のトランジスタQ4のベース・エミ
ッタ間にトランジスタQ5を接続して、このトランジスタ
Q5をタイマ回路部8の出力で制御するようにした点で実
施例1と相違する。タイマ回路部8の電源VDCは直流電
源Eから抵抗等で分圧して得るものである。Example 2 Figure 3 shows the circuit of this embodiment, the circuit of this embodiment connects the transistor Q 5 between the base and emitter of the transistor Q 4 of the output control circuit section 6, the transistor
The Q 5 differs from the first embodiment in that a so as to control the output of the timer circuit section 8. The power supply VDC of the timer circuit section 8 is obtained by dividing the DC power supply E with a resistor or the like.
実施例1では放電灯lが点灯するときに高電圧が発生
し、検出回路部4の検出電圧E2が高くなって、E2>E1と
なると、比較回路部5のコンパレータIC1の比較出力が
“H"レベルになって、出力制御回路部6のトランジスタ
Q4が導通状態になり、インバータの発振停止することが
あった。このため検出回路部4でのコンデンサC4の容量
等により時間遅れを持たせて始動できるようにしたもの
であるが、実施例2ではタイマ回路部8により一層確実
にしたものである。Example high voltage is generated when 1, the discharge lamp l is lighted, becomes higher the detection voltage E 2 of the detecting circuit unit 4, when the E 2> E 1, comparison of the comparator IC 1 of the comparator circuit 5 The output becomes “H” level and the transistor of the output control circuit unit 6
Q 4 is rendered conductive, there may be oscillation stop the inverter. But is obtained by the capacitance of the capacitor C 4 in this order detecting circuit unit 4 to be started by providing a time lag, it is obtained by the more reliable the timer circuit unit 8 in Example 2.
つまり本実施例ではスイッチSWを投入した時にはタイ
マ回路部8のコンデンサC6が充電されていないため、電
源VCDを抵抗R10,R11で分圧して得られたタイマ回路部8
のコンパレータIC2の非反転入力の電圧e+は反転入力端
の電圧e-より高くなり、コンパレータIC2の比較出力は
“H"レベルになる。従って出力制御回路部6のトランジ
スタQ5のベースに抵抗R15を介してベース電流が流れて
トランジスタQ5がオンし、トランジスタQ4のベース・エ
ミッタ間を短絡する。従って始動時に基準電圧E1より高
い検出電圧E2が発生して、比較回路部5の比較出力が
“H"レベルとなってもトランジスタQ4はオンせず、イン
バータ回路部2の発振は停止せず、始動点灯が為され
る。That for the capacitor C 6 of the timer circuit 8 when introduced the switch SW is in this embodiment is not charged, the timer circuit 8 obtained by dividing the power V CD by resistors R 10, R 11
Voltage e + is a non-inverting input of comparator IC 2 voltage at the inverting input terminal e - higher than, the comparison output of the comparator IC 2 becomes "H" level. Therefore the transistor Q 5 is turned on base current flows through the transistor Q based on the resistance R 15 of 5 of the output control circuit section 6, a short circuit between the base and emitter of the transistor Q 4. Thus high detection voltage E 2 than the reference voltage E 1 is generated at the time of startup, the transistor Q 4 also becomes comparison output is "H" level of the comparison circuit 5 is not turned on, the oscillation of the inverter circuit 2 is stopped Instead, the starting lighting is performed.
始動点灯後においてはタイマ回路部8のコンデンサC6
が抵抗R14を通じて充電されるので、コンパレータIC2の
非反転入力端の電圧e-が反転入力端の電圧e+より高くな
るので、タイマ回路部8のコンパレータIC2の出力が
“L"レベルになり、トランジスタQ5は不導通状態にな
る。After the start lighting, the capacitor C 6 of the timer circuit section 8
Because There is charged through the resistor R 14, the voltage at the non-inverting input terminal of the comparator IC 2 e - is inverted the input terminal becomes higher than the voltage e +, the output is "L" level of the comparator IC 2 of the timer circuit section 8 now, transistor Q 5 becomes non-conductive state.
このため点灯後無負荷状態や、放電灯lが異常状態と
なったときには実施例1と同様にトランジスタQ4が導通
し、インバータ回路部2の発振を停止させることができ
る。Therefore and unloaded state after lighting, the discharge lamp l is likewise transistor Q 4 is conducted to the first embodiment when an abnormal state, the oscillation of the inverter circuit 2 can be stopped.
[発明の効果] 本発明は上述のように構成したインバータ回路部と、
インバータ回路部の出力の一部により動作する基準電圧
発生回路部と、補助基準電圧源と、検出回路部と、基準
電圧発生回路部と、比較回路部と、出力制御回路部とを
設け、上記比較回路部の比較入力端に該検出回路部から
の出力電圧及び該基準電圧発生回路部で設定される基準
電圧より低い上記補助基準電圧源の電圧を印加するの
で、負荷回路部に異常が発生して、負荷電流が増大した
時には比較回路部の比較出力を発生して出力制御回路部
を通じてインバータ回路部の出力を制限することがで
き、しかも出力制限後にはインバータ回路部の出力制限
状態を維持することができるから高い信頼性を得ること
ができ、更に従来例回路のわずかな回路構成を加えるだ
けで良いから構成も簡単になるという効果を奏する。[Effects of the Invention] The present invention provides an inverter circuit unit configured as described above,
Providing a reference voltage generation circuit portion operated by a part of the output of the inverter circuit portion, an auxiliary reference voltage source, a detection circuit portion, a reference voltage generation circuit portion, a comparison circuit portion, and an output control circuit portion; Since the output voltage from the detection circuit and the voltage of the auxiliary reference voltage source lower than the reference voltage set by the reference voltage generation circuit are applied to the comparison input terminal of the comparison circuit, abnormality occurs in the load circuit. Then, when the load current increases, a comparison output of the comparison circuit section is generated and the output of the inverter circuit section can be limited through the output control circuit section, and after the output is limited, the output limitation state of the inverter circuit section is maintained. Therefore, it is possible to obtain high reliability, and furthermore, it is only necessary to add a slight circuit configuration of the conventional circuit, so that the configuration is simplified.
第1図は本発明の実施例1の回路構成図、第2図は同上
の具体回路図、第3図は本発明の実施例2の回路構成
図、第4図、第5図は従来例の具体回路図である。 1は負荷回路部、2はインバータ回路部、3は基準電圧
発生回路部、4は検出回路部、5は比較回路部、6は出
力制御回路部、7は補助基準電圧源である。FIG. 1 is a circuit diagram of a first embodiment of the present invention, FIG. 2 is a specific circuit diagram of the same, FIG. 3 is a circuit diagram of a second embodiment of the present invention, FIG. 4 and FIG. FIG. 1 is a load circuit section, 2 is an inverter circuit section, 3 is a reference voltage generation circuit section, 4 is a detection circuit section, 5 is a comparison circuit section, 6 is an output control circuit section, and 7 is an auxiliary reference voltage source.
Claims (1)
り負荷回路部に高周波電力を供給するようにしたインバ
ータ回路部と、該インバータ回路部の出力の一部により
動作する基準電圧発生回路部と、該基準電圧発生回路部
で設定される基準電圧より低い電圧を発生する補助基準
電圧源と、上記負荷回路部の電流を検出して検出電流の
大きさに応じた検出電圧を発生する検出回路部と、該検
出回路部からの出力電圧及び上記補助基準電圧源の電圧
を比較入力端に印加し、該比較入力端の電圧と上記基準
電圧発生回路部で設定された基準電圧とを比較して上記
比較入力端の印加電圧が上記基準電圧を越えたときに出
力を発生する比較回路部と、上記負荷回路部の異常時に
応じて出力される上記比較回路部からの出力電圧にて上
記インバータ回路部の出力を制限する出力制御回路部と
を設けて成ることを特徴とするインバータ装置。An inverter circuit for supplying high frequency power to a load circuit by a switching operation of a switching element; a reference voltage generating circuit operating by a part of an output of the inverter circuit; An auxiliary reference voltage source that generates a voltage lower than the reference voltage set by the generation circuit unit, a detection circuit unit that detects the current of the load circuit unit and generates a detection voltage according to the magnitude of the detection current, The output voltage from the detection circuit unit and the voltage of the auxiliary reference voltage source are applied to a comparison input terminal, and the voltage of the comparison input terminal is compared with a reference voltage set by the reference voltage generation circuit unit to compare the comparison input terminal. A comparison circuit section that generates an output when the voltage applied to the terminal exceeds the reference voltage, and an inverter circuit that uses an output voltage from the comparison circuit section that is output in response to an abnormality in the load circuit section. Inverter apparatus characterized by comprising providing an output control circuit for limiting the output of.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63061545A JP2749315B2 (en) | 1988-03-15 | 1988-03-15 | Inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63061545A JP2749315B2 (en) | 1988-03-15 | 1988-03-15 | Inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01234060A JPH01234060A (en) | 1989-09-19 |
JP2749315B2 true JP2749315B2 (en) | 1998-05-13 |
Family
ID=13174197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63061545A Expired - Fee Related JP2749315B2 (en) | 1988-03-15 | 1988-03-15 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2749315B2 (en) |
-
1988
- 1988-03-15 JP JP63061545A patent/JP2749315B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01234060A (en) | 1989-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4992702A (en) | Inverter capable of controlling operating frequency | |
JPH0766864B2 (en) | Discharge lamp lighting device | |
KR970002289B1 (en) | Control apparatus of fluorescent lamp | |
US4320325A (en) | Circuit for starting and ballasting arc discharge lamps | |
JPH1069993A (en) | Ballast circuit for gas discharge lamp | |
JP2749315B2 (en) | Inverter device | |
US4961029A (en) | Discharge lamp lighting device | |
US6989637B2 (en) | Method and apparatus for a voltage controlled start-up circuit for an electronic ballast | |
JPS6210000B2 (en) | ||
JP3823364B2 (en) | Discharge lamp lighting device | |
JPH0479119B2 (en) | ||
JPS6145359B2 (en) | ||
JP2506966B2 (en) | Discharge lamp lighting device | |
JP2818595B2 (en) | Discharge lamp lighting device | |
JPH01258396A (en) | Lighting device for fluorescent lamp | |
JP3669088B2 (en) | Discharge lamp lighting device | |
JP2615653B2 (en) | Inverter circuit | |
JP3511661B2 (en) | Power supply for low voltage bulb | |
JPH01251593A (en) | discharge lamp lighting device | |
JPH04324292A (en) | Discharge lamp lighting device | |
JPS6115600Y2 (en) | ||
JP2868242B2 (en) | Discharge lamp lighting device | |
JP3038746B2 (en) | Vehicle charge control device | |
JPH09167694A (en) | Power source device for discharge lamp | |
JPH04292896A (en) | Discharge lamp lighting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |