[go: up one dir, main page]

JP2741112B2 - ディジタル変調方式およびディジタル変調装置 - Google Patents

ディジタル変調方式およびディジタル変調装置

Info

Publication number
JP2741112B2
JP2741112B2 JP3066963A JP6696391A JP2741112B2 JP 2741112 B2 JP2741112 B2 JP 2741112B2 JP 3066963 A JP3066963 A JP 3066963A JP 6696391 A JP6696391 A JP 6696391A JP 2741112 B2 JP2741112 B2 JP 2741112B2
Authority
JP
Japan
Prior art keywords
bit
code
dsv
codeword
cds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3066963A
Other languages
English (en)
Other versions
JPH04302224A (ja
Inventor
伊知朗 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3066963A priority Critical patent/JP2741112B2/ja
Priority to US07/856,984 priority patent/US5304997A/en
Priority to KR1019920005061A priority patent/KR960003091B1/ko
Priority to EP92302694A priority patent/EP0506446B1/en
Priority to DE69212027T priority patent/DE69212027T2/de
Priority to ES92302694T priority patent/ES2089394T3/es
Priority to CN92102959A priority patent/CN1025253C/zh
Publication of JPH04302224A publication Critical patent/JPH04302224A/ja
Application granted granted Critical
Publication of JP2741112B2 publication Critical patent/JP2741112B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/463Controlling, regulating, or indicating speed by using pilot tracking tones embedded in binary coded signals, e.g. using DSV/CDS values of coded signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/14388 to 10 modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】ディジタル変調方式およびそれを
用いたディジタル変調装置に関し、特にディジタル記録
における符号化方式に関する。
【0002】
【従来の技術】ディジタル記録における符号化とは、ビ
ット間隔がTbであるデータ語系列をビット間隔がTs
である符号語系列にある規則(符号化則)にしたがって
変換することをいう。また、データ語系列をmビット
(m≧2)の情報ごとに区切り、これをnビット(n≧
m)の符号語に順次変換する符号化をブロック符号化と
いう。変換された符号語系列は、さらにNRZL則また
はNRZI則に従って記録パターン系列(記録電流波
形)に変換(変調)される。
【0003】ここで、NRZL則に従う符号化を説明す
る。NRZL則では、符号語系列中のビット“0”があ
るレベル(たとえばローレベル)に対応し、ビット
“1”が他のレベル(たとえばハイレベル)に対応す
る。符号語系列中の連続する同一ビットの数の最小値を
パラメータd(最小ランレングスに対応)で表わし、そ
の最大値をパラメータk(最大ランレングスに対応)で
表わすと、最小磁化反転間隔Tmin、最大磁化反転間
隔Tmaxは、それぞれ次式で表わされる。
【0004】 Tmin=(m/n)・d・Tb …(1) Tmax=(m/n)・k・Tb …(2) また、最小磁化反転間隔Tminとデータ語系列のビッ
ト間隔Tbとの比Tmin/Tbは密度比DR(Den
sity Ratio)と呼ばれ、次式で表わされる。
【0005】 DR=(m/n)・d …(3) ディジタル変調では、最小磁化反転間隔Tminが長
く、最大磁化反転間隔Tmaxが短いことが望ましい。
また、密度比DRが大きいほど高密度記録に有利であ
る。データ語系列、符号語系列および記録パターン系列
の関係を図15に示す。
【0006】記録パターン系列のハイレベルに電荷+1
を割当て、ローレベルに電荷−1を割当て、記録パター
ン系列の最初から電荷を順次加算することにより得られ
る累積電荷をDSV(Digital Sum Var
iation)と呼ぶ。すなわち、DSVは、記録パタ
ーン系列の最初からあるビットまでにおけるビット
“1”の数とビット“0”の数との差を表わしている。
ブロック符号化において、1符号語内の電荷の総和をC
DS(Code−word Digital Sum)
と呼ぶ。すなわち、CDSは、1符号語内におけるビッ
ト“1”の数とビット“0”の数との差を表わしてい
る。
【0007】ブロック符号化方式によるディジタル変調
方式には、8ビットのデータ語を10ビットの符号語に
変換しそれをNRZまたはNRZI変調して記録する8
−10変調方式、8ビットのデータ語を14ビットの符
号語に変換しそれをNRZまたはNRZI変調して記録
する8−14変調方式等がある。
【0008】ところで、再生時に記録トラックを正確に
トレースするためにATF(Automatic Tr
ack Finding),DTF(Dynamic
Track Following)等のトラッキング制
御が行なわれる。このトラッキング制御のために記録媒
体の各トラックにパイロット信号を記録する必要があ
る。このようなパイロット信号の記録方法として、ディ
ジタル変調されたデータにパイロット信号を重畳して記
録する方法がある。しかし、この方法によると、再生時
に再生信号がパイロット信号によるクロストーク妨害を
受けやすい等の問題がある。
【0009】そこで、ディジタル変調の際にDSVが周
期的に変化するように制御を行ない、そのDSVの周期
的な変化をパイロット信号として用いる8−10変調方
式、12−15変調方式等が提案されている。このよう
な8−10変調方式および12−15変調方式は、IE
EE Transactions on Consum
er Electronics,Vol.34,No.
3,August 1988,pp.597−605お
よびテレビジョン学会技術報告ITEJ Techni
cal Report Vol.14,No.41,V
IR‘90−43,Aug.1990,pp.1−6に
それぞれ示されている。これらの変調方式では、DSV
の変動周期をトラックごとに異ならせることによりトラ
ッキング制御が可能となる。このような変調方式による
と、再生信号がパイロット信号によるクロストーク妨害
を受けることが回避される。
【0010】
【発明が解決しようとする課題】上記の8−10変調方
式および12−15変調方式では、最小磁化反転間隔T
minは0.8Tbとなり、密度比DRは0.8とな
る。このように、密度比DRが1よりも小さいので、高
密度記録には不利である。
【0011】この発明の目的は、パイロット信号による
クロストーク妨害が少なくかつ、高密度記録に有利なデ
ィジタル変調方式およびディジタル変調装置を提供する
ことである。
【0012】
【課題を解決するための手段】この発明に係るディジタ
ル変調方式は、15ビット符号語系列において連続する
同一ビットの数が2以上8以下になるように各8ビット
データ語に複数の15ビット符号語を割当てるステッ
プ、および各15ビット符号語の最終ビットでのDSV
が周期的に変化するように各8ビットデータ語に割当て
られた複数の15ビット符号語のうち1つを選択するス
テップを含む。
【0013】割当てるステップは、CDSが+3の15
ビット符号語とCDSが−1の15ビット符号語とから
なる複数の第1の符号ペアおよびCDSが+1の15ビ
ット符号語とCDSが−3の15ビット符号語とからな
る複数の第2の符号ペアを作成し、各8ビットデータ語
に複数の第1の符号ペアのうちいずれかおよび複数の第
2の符号ペアのうちいずれかを割当て、15ビット符号
語系列において連続する同一ビットの数が2以上8以下
になるように各8ビットデータ語に割当てられた第1お
よび第2の符号ペアのうち一方を選択することを含んで
もよい。
【0014】また、選択するステップは、各15ビット
符号語の最終ビットでのDSVが周期的に変化するよう
に、選択された符号ペアに含まれる2つの15ビット符
号語のうち一方を選択してもよい。
【0015】この発明に係るディジタル変調装置は、各
15ビット符号語の最終ビットでのDSVを周期的に変
化させるための制御信号を発生する制御手段、および制
御手段から発生される制御信号に応答して15ビット符
号語系列において連続する同一ビットの数が2以上8以
下になるように各8ビットデータ語を15ビット符号語
に順次変換する変換手段を含む。
【0016】変換手段は、CDSが+3の15ビット符
号語とCDSが−1の15ビット符号語とからなる複数
の第1の符号ペアおよびCDSが+1の15ビット符号
語とCDSが−3の15ビット符号語とからなる複数の
第2の符号ペアを作成し、各8ビットデータ語に複数の
第1の符号ペアのうちいずれかおよび複数の第2の符号
ペアのうちいずれかを割当て、15ビット符号語系列に
おいて連続する同一ビットの数が2以上8以下になるよ
うに各8ビットデータ語に割当てられた第1および第2
の符号ペアのうち一方を選択してもよい。
【0017】また、変換手段は、各15ビット符号語の
最終ビットでのDSVが周期的に変化するように、選択
された符号ペアに含まれる2つの15ビット符号語のう
ち一方を選択してもよい。
【0018】制御信号は、DSVの現在の制御値とDS
Vの次の制御値との差を表わし、変換手段は、DSVの
現在の制御値とDSVの次の制御値との差およびDSV
の現在の実際の値に基づいて、各8ビットデータ語を1
5ビット符号語に順次変換してもよい。
【0019】
【作用】この発明に係るディジタル変調方式では、15
ビット符号語系列において連続する同一ビットの数が2
以上8以下になるので、式(1)および(2)において
n=15、m=8、d=2およびk=8になる。したが
って、式(1)により最小磁化反転間隔Tminは1.
07Tbとなり、最大磁化反転間隔Tmaxは4.27
Tbとなる。また、式(3)より密度比DRは1.07
となる。このように、密度比DRが1よりも大きくな
る。
【0020】また、各15ビット符号語の最終ビットで
のDSVが周期的に変化するように各8ビットデータ語
に割当てられた複数の15ビット符号語のうち1つが選
択されるので、このDSVの周期的な変化をパイロット
信号として用いることができる。このようなパイロット
信号は、再生時に再生信号にクロストーク妨害を与えな
い。
【0021】この発明に係るディジタル変調装置によれ
ば、密度比DRが1よりも大きくかつ各15ビット符号
語の最終ビットでのDSVが周期的に変化するように、
8ビットデータ語系列が15ビット符号語系列に変換さ
れる。したがって、高密度記録が可能となり、かつパイ
ロット信号によるクロストーク妨害が回避される。
【0022】
【実施例】図1〜図12を参照しながらこの発明の一実
施例によるディジタル変調方式を説明する。
【0023】この実施例のディジタル変調方式において
は、各符号語の最終ビットでのDSVが周期的に変化す
るようにかつ所定の条件が満足されるように、以下の手
順に従って各8ビットデータ語に対応する15ビット符
号語が決定される。
【0024】まず、215個の15ビット符号語(以下、
単に符号語と呼ぶ)の中から次の条件(1)〜(4)を
満足する符号を符号語の候補として選択する。
【0025】(1) 符号語の始まりの部分で連続する
同一ビットの数が7以下である。
【0026】(2) 符号語の終りの部分で連続する同
一ビットの数が7以下である。
【0027】(3) 符号語の第2ビットから第14ビ
ットまでにおいて連続する同一ビットの数が2以上8以
下である。
【0028】(4) 符号語のCDSの絶対値が3以下
である。
【0029】条件(1)〜(3)により符号語系列にお
いて連続する同一ビットの数を2以上8以下にすること
が可能になる。符号語系列において連続する同一ビット
の数が2以上になるので、式(1)においてd=2とな
る。したがって、最小磁化反転間隔Tminは1.07
Tbとなる。また、符号語系列において連続する同一ビ
ットの数が8以下になるので、式(2)においてk=8
となる。したがって、最大磁化反転間隔Tmaxは4.
27Tbになる。また、式(3)より密度比DRは1.
07となる。なお、最大磁化反転間隔Tmaxは短い方
が好ましいが、256個の8ビットデータ語に対応する
256種類の符号語の作成を容易にするために符号語系
列において連続する同一ビットの数の最大値を8に設定
する。
【0030】次に、符号語の候補をそれぞれ“00”,
“01”,“10”および“11”で始まる符号語のグ
ループに分類し、符号語の各グループをさらにCDSが
それぞれ+3,+1,−1,−3の符号語に分類する。
このようにして分類された符号語の個数を図1に示す。
【0031】たとえば、“00”で始まる符号語のう
ち、CDSが+3,+1,−1,−3の符号語の数はそ
れぞれ54,95,120,115である。
【0032】さらに、“00”,“01”,“10”,
“11”でそれぞれ始まる符号語について、CDSが+
3の符号語とCDSが−1の符号語とからなる第1の符
号ペア(+3,−1)を作成し、CDSが+1の符号語
とCDSが−3の符号語とからなる第2の符号ペア(+
1,−3)を作成する。
【0033】0〜255の8ビットデータ語の各々に対
して、複数の第1の符号ペア(+3,−1)のうち1つ
および第2の符号ペア(+1,−3)のうち1つを割当
てる。このようにして、8ビットデータ語の各々に対し
て4つの符号語が割当てられる。最初の2ビットで分類
された符号ペアの個数および8ビットデータ語に割当て
られた符号語ペアの個数を図2に示す。
【0034】たとえば、“00”で始まる符号語からな
る第1の符号ペア(+3,−1)の数は54であり、こ
れらのうち53個の第1の符号ペア(+3,−1)が0
〜52の8ビットデータ語に割当てられる。各8ビット
データ語に4つの符号語を割当てた例を図3〜図10に
示す。
【0035】ここで、符号語間のつなぎ条件を説明す
る。次に示すつなぎ条件(A)〜(D)に従って符号語
を選択すれば、符号語間のつなぎ部分において連続する
同一ビットの数を2以上8以下にすることができる。
【0036】(A) 前の符号語の終りの2ビットが
“00”のときには“11”または“01”で始まる符
号語を選択する。
【0037】(B) 前の符号語の終りの2ビットが
“01”のときには“11”または“10”で始まる符
号語を選択する。
【0038】(C) 前の符号語の終りの2ビットが
“10”のときには“00”または“01”で始まる符
号語を選択する。
【0039】(D) 前の符号語の終りの2ビットが
“11”のときには“00”または“10”で始まる符
号語を選択する。
【0040】図2からわかるように、前の符号語がどの
ような符号語であっても各8ビットデータ語について上
記のつなぎ条件(A)〜(D)を満足する符号ペアを用
意することができる。
【0041】たとえば、0〜52の8ビットデータ語に
ついて符号語の選択を考える。前の符号語の終りの2ビ
ットが“00”または“01”である場合には、“1
1”で始まる符号語からなる第2の符号ペア(+1,−
3)を選択することができる。これはつなぎ条件
(A),(B)を満足する。前の符号語の終りの2ビッ
トが“10”または“11”である場合には、“00”
で始まる符号語からなる第1の符号ペア(+3,−1)
を選択することができる。これはつなぎ条件(C),
(D)を満足する。
【0042】次の制御条件(a),(b)に従って、各
符号語の最終ビットでのDSVの制御値CDおよび各符
号語の最終ビットでのDSVの実際の値RDを決定す
る。以下、各符号語の最終ビットでのDSVの制御値を
DSVの制御値と呼び、各符号語の最終ビットでのDS
Vの実際の値をDSVの実際の値と呼ぶ。ここで、DS
Vの制御値CDは、周期的に変化するDSVの目標値を
意味している。
【0043】(a) DSVの現在の制御値CDn とD
SVの次の制御値CDn+1 との差を−1,0,+1のい
ずれかに設定する。
【0044】CDn −CDn+1 が−1に設定されるとD
SVの制御値CDは正の方向に変化し、+1に設定され
るとDSVの制御値CDは負の方向に変化し、0に設定
されるとDSVの制御値CDは一定の値を保持する。制
御条件(a)により次式が成立する。
【0045】 −1≦CDn −CDn+1 ≦1 …(4) DSVの制御値CDは、たとえば図11に示されるよう
に設定される。
【0046】(b) DSVの現在の実際の値RDn
DSVの現在の制御値CDn との差は−1以上+2以下
に設定する。したがって、次式が成立する。
【0047】 −1≦RDn −CDn ≦2 …(5) 制御条件(a)および(b)に基づき、図12に示され
るように、DSVの次の実際の値RDn+1 として第1の
符号ペア(+3,−1)に含まれる符号語のいずれか一
方または第2の符号ペア(+1,−3)に含まれる符号
語のいずれか一方が一義的に選択される。これについ
て、以下に説明する。
【0048】 A=CDn −CDn+1 …(6) B=RDn −CDn …(7) とすると、次式が成立する。
【0049】 A+B=RDn −CDn+1 …(8) 式(5)より次式が成立する。
【0050】 −1≦RDn+1 −CDn+1 ≦2 …(9) 式(8)および(9)より次式が成立する。
【0051】 −1−(A+B)≦RDn+1 −RDn ≦2−(A+B) …(10) RDn+1 −RDn は次の符号語のCDSに等しい。
【0052】一方、式(4)および(5)より次式が成
立する。
【0053】 −2≦A+B(=RDn −CDn+1 )≦3 …(11) したがって、A+Bは3〜−2の値となる。
【0054】A+B=3のとき、式(10)より、−4
≦CDS≦−1が成立する。したがって、CDSが−1
または−3の符号語を選択する。
【0055】A+B=2のとき、式(10)より、−3
≦CDS≦0が成立する。したがって、CDSが−1ま
たは−3の符号語を選択する。
【0056】A+B=1のとき、式(10)より、−2
≦CDS≦1が成立する。したがって、CDSが+1ま
たは−1の符号語を選択する。
【0057】A+B=0のとき、式(10)より、−1
≦CDS≦2が成立する。したがって、CDSが+1ま
たは−1の符号語を選択する。
【0058】A+B=−1のとき、式(10)より、0
≦CDS≦3が成立する。したがって、CDSが+1ま
たは+3の符号語を選択する。
【0059】A+B=−2のとき、式(10)より、1
≦CDS≦4が成立する。したがって、CDSが+3ま
たは+1の符号語を選択する。
【0060】結局、A+Bが3または2であると、CD
Sが−1または−3の符号語を選択する。A+Bが1ま
たは0であると、CDSが+1または−1の符号語を選
択する。A+Bが−1または−2であると、CDSが+
3または+1の符号語を選択する。
【0061】上記のようにして、DSVの実際の値RD
は、図11において破線で示されるように、周期的に変
化する帯状の領域内で変動する。したがって、このDS
Vをパイロット信号として用いることによりトラッキン
グ制御を行なうことができる。
【0062】図13は、この実施例のディジタル変調方
式を用いた8−15変調回路のブロック図である。
【0063】DSV制御値出力部1は、DSVを制御す
ることによりパイロット信号の振幅および周波数を制御
する。DSV制御値出力部1は、DSV制御のためのベ
クトル信号(CDn −CDn+1 )を出力する。このベク
トル信号はDSVの制御条件(a)により“−1”,
“0”,“+1”のいずれかを表わす。このベクトル信
号が“−1”を表わしているときにはDSVの制御値C
Dが正方向に変化し、“+1”を表わしているときには
負方向に変化し、“0”を表わしているときには一定の
値を保持する(図11参照)。
【0064】加算器2は、3つの入力端子a,b,cに
与えられる値の和を求め、その和を出力端子から出力す
る。入力端子aにはDSVの現在の実際の値RDn とD
SVの現在の制御値CDn との差(RDn −CDn )が
与えられ、入力端子bにはDSV制御のためのベクトル
信号(CDn −CDn+1 )が与えられる。入力端子cに
は後述する8−15変換部6により選択された符号語の
CDSの値(RDn+1 −RDn )が与えられる。したが
って、加算器2の出力端子からはそれらの和(RDn+1
−CDn+1 )が出力される。この和は、“−1”〜“+
2”となる(式(9)参照)。加算器2の出力はラッチ
回路3にラッチされる。ラッチ回路3の出力は、DSV
の現在の実際の値RDn とDSVの現在の制御値CDn
との差(RDn −CDn )を表わす。
【0065】加算器4は、2つの入力端子a,bに与え
られる値の和を求め、その和を出力端子から出力する。
入力端子aにはDSV制御のためのベクトル信号(CD
n −CDn+1 )が与えられ、入力端子bにはラッチ回路
3の出力(RDn −CDn )が与えられる。したがっ
て、加算器4の出力端子からはそれらの値の和(RDn
−CDn+1 )が出力される。この和はDSVの制御条件
により“−2”〜“+3”になる(式(11)参照)。
【0066】比較器5は、加算器4の出力が“+3”ま
たは“+2”のときには8−15変換部6に制御信号a
を与え、その出力が“+1”または“0”のときには8
−15変換部6に制御信号bを与え、その出力が“−
1”または“−2”のときには8−15変換部6に制御
信号cを与える。ラッチ回路7は、符号語の終りの2ビ
ットを一時的に記憶する。
【0067】8−15変換部6は、8ビットデータ語を
受け、符号語を出力する。すなわち、8−15変換部6
は、入力された8ビットデータ語、比較器5からの制御
信号およびラッチ回路7に記憶される前の符号語の終り
の2ビットに基づいて、符号語の1つを選択し、それを
出力する。8−15変換部6は、制御信号がaのときに
はCDSが−1または−3の符号語を選択し、制御信号
がbのときにはCDSが+1または−1の符号語を選択
し、制御信号がcのときにはCDSが+3または+1の
符号語を選択する。同時に、8−15変換部6は符号語
の終りの2ビットをラッチ回路7に与えるとともに、そ
の符号語のCDSの値(RDn+1 −RD n )を加算器2
に与える。
【0068】8−15変換部6から出力される符号語
(パラレルデータ)はP−S(パラレル−シリアル)変
換部8により15ビットのシリアルデータ(15ビット
シリアル変調信号)に変換される。
【0069】たとえば、図11において、RDn −CD
n =0,CDn −CDn+1 =−1のときには、A+B=
RDn −CDn+1 =−1となる。したがって、制御信号
はcとなる。そのため、CDSが+3または+1の符号
語が選択される。第1の符号ペア(+3,−1)が選択
されているときには、CDSが+3の符号語が選択さ
れ、第2の符号ペア(+1,−3)が選択されていると
きにはCDSが+1の符号語が選択される。図11の例
のように、入力された8ビットデータ語および前の符号
語の終りの2ビットに基づいて第1の符号ペア(+3,
−1)が選択されたときには、CDSが+3の符号語が
選択される。これにより、RDn+1 −RD n =+3とな
る。その結果、RDn+1−CDn+1 =+2となる。
【0070】上記のようにして、ATF方式またはDT
F方式に必要なパイロット信号が得られる。
【0071】次に、この実施例のディジタル変調方式を
用いたトラッキング制御の例を説明する。
【0072】たとえば、記録レートを30Mbps(b
it per second)とする。このディジタル
変調方式では8ビットを1単位としてDSV制御が行わ
れるので、基本周波数fwordは30MHz/8=3.7
5MHzとなる。この基本周波数fwordを次のように分
周する。
【0073】f1 =fword/28=133.9KHz f2 =fword/32=117.2KHz f3 =fword/46=81.5KHz f4 =fword/38=98.7KHz 符号語の最終ビットでのDSVの値がこれらの周波数f
1 〜f4で変化するように符号語を決定する。周波数f
1 〜f4 で変化するDSVを4周波のパイロット信号と
して用いる。すなわち、周波数f1 のパイロット信号に
おいては1周期が28符号語、周波数f2 のパイロット
信号においては1周期が32符号語、周波数f3 のパイ
ロット信号においては1周期が46符号語、周波数f4
のパイロット信号においては1周期が38符号語とな
る。
【0074】パイロット信号の周波数がトラックごとに
異なるように、図13のDSV制御値出力部1からDS
Vの制御値CDが順次出力される。P−S変換部8によ
り出力された15ビットシリアルデータが図14に示さ
れるトラックT1〜T4に記録される。これによってト
ラックごとに異なった周波数のパイロット信号が記録さ
れる。
【0075】再生時には、トラックT1〜T4の各々に
記録されたパイロット信号が再生され、そのパイロット
信号の周波数と同じ周波数の参照信号(リファレンス)
とが掛け合わされる。パイロット信号の周波数と参照信
号の周波数とが異なれば、その差の周波数に対応するビ
ートが生じる。その差の周波数がバンドパスフィルタ等
により取出され、トラッキング情報が得られる。
【0076】なお、この実施例のディジタル変調方式
は、4周波のパイロット信号に限らず1周波、2周波、
その他の周波のパイロット信号によるトラッキング制御
方法にも適用することができる。
【0077】
【発明の効果】以上のようにこの発明によると、15ビ
ット符号語系列において連続する同一ビットの数が2以
上8以下となり、かつ各15ビット符号語の最終ビット
でのDSVが周期的に変化する。したがって、密度比が
大きくなるとともにDSVの周期的な変化をパイロット
信号として用いることができる。その結果、高密度記録
が可能になり、かつ再生信号がパイロット信号によるク
ロストーク妨害を受けないトラッキング制御が可能な
る。
【図面の簡単な説明】
【図1】符号語を最初の2ビットおよびCDSで分類し
たテーブルを示す図である。
【図2】分類された符号語を0〜255の8ビットデー
タ語に割当てた例を示す図である。
【図3】各8ビットデータ語に4つの符号語を割当てた
例を示す図である。
【図4】各8ビットデータ語に4つの符号語を割当てた
例を示す図である。
【図5】各8ビットデータ語に4つの符号語を割当てた
例を示す図である。
【図6】各8ビットデータ語に4つの符号語を割当てた
例を示す図である。
【図7】各8ビットデータ語に4つの符号語を割当てた
例を示す図である。
【図8】各8ビットデータ語に4つの符号語を割当てた
例を示す図である。
【図9】各8ビットデータ語に4つの符号語を割当てた
例を示す図である。
【図10】各8ビットデータ語に4つの符号語を割当て
た例を示す図である。
【図11】この発明の一実施例によるディジタル変調方
式を用いた変調例を示す図である。
【図12】制御条件に基づいた符号語の選択を示す図で
ある。
【図13】この発明の一実施例によるディジタル変調方
式を用いた変調回路のブロック図である。
【図14】4周波のパイロット信号によるトラッキング
制御の例を示す図である。
【図15】データ語、符号語および記録パターンの関係
を示す図である。
【符号の説明】
1…DSV制御値出力部 2…加算器 3…ラッチ回路 4…加算器 5…比較器 6…8−15変換部 7…ラッチ回路 8…P−S変換部 なお、各図中、同一符号は同一または相当部分を示す。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 8ビットデータ語系列を15ビット符号
    語系列に変換するディジタル変調方式であって、15ビ
    ット符号語系列において連続する同一ビットの数が2以
    上8以下になるように各8ビットデータ語に複数の15
    ビット符号語を割当てるステップ、および各15ビット
    符号語の最終ビットでのDSVが周期的に変化するよう
    に各8ビットデータ語に割当てられた複数の15ビット
    符号語のうち1つを選択するステップを含む、ディジタ
    ル変調方式。
  2. 【請求項2】 前記割当てるステップは、CDSが+3
    の15ビット符号語とCDSが−1の15ビット符号語
    とからなる複数の第1の符号ペアおよびCDSが+1の
    15ビット符号語とCDSが−3の15ビット符号語と
    からなる複数の第2の符号ペアを作成し、各8ビットデ
    ータ語に前記複数の第1の符号ペアのうちのいずれかお
    よび前記複数の第2の符号ペアのうちいずれかを割当
    て、15ビット符号語系列において連続する同一ビット
    の数が2以上8以下になるように各8ビットデータ語に
    割当てられた第1および第2の符号ペアのうち一方を選
    択することを含み、前記選択するステップは、各15ビ
    ット符号語の最終ビットでのDSVが周期的に変化する
    ように、選択された符号ペアに含まれる2つの15ビッ
    ト符号語のうち一方を選択することを含む、請求項1に
    記載のディジタル変調方式。
  3. 【請求項3】 8ビットデータ語系列を15ビット符号
    語系列に変換するディジタル変調装置であって、各15
    ビット符号語の最終ビットでのDSVを周期的に変化さ
    せるための制御信号を発生する制御手段、および前記制
    御手段からの制御信号に応答して、15ビット符号語系
    列において連続する同一ビットの数が2以上8以下にな
    るように各8ビットデータ語を15ビット符号語に順次
    変換する変換手段を備えた、ディジタル変調装置。
  4. 【請求項4】 前記変換手段は、CDSが+3の15ビ
    ット符号語とCDSが−1の15ビット符号語とからな
    る複数の第1の符号ペアおよびCDSが+1の15ビッ
    ト符号語とCDSが−3の15ビット符号語とからなる
    複数の第2の符号ペアを作成し、各8ビットデータ語に
    前記複数の第1の符号ペアのうちいずれかおよび前記複
    数の第2の符号ペアのうちいずれかを割当て、15ビッ
    ト符号語系列において連続する同一ビットの数が2以上
    8以下になるように各8ビットデータ語に割当てられた
    第1および第2の符号ペアのうち一方を選択し、各15
    ビット符号語の最終ビットでのDSVが周期的に変化す
    るように、選択された符号ペアに含まれる2つの15ビ
    ット符号語のうち一方を選択する、請求項3に記載のデ
    ィジタル変調装置。
  5. 【請求項5】 前記制御信号は、現在のDSVの制御値
    と次のDSVの制御値との差を表わし、前記変換手段
    は、DSVの現在の制御値とDSVの次の制御値との差
    およびDSVの現在の実際の値に基づいて、各8ビット
    データ語を15ビット符号語に変換する、請求項3に記
    載のディジタル変調装置。
JP3066963A 1991-03-29 1991-03-29 ディジタル変調方式およびディジタル変調装置 Expired - Lifetime JP2741112B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3066963A JP2741112B2 (ja) 1991-03-29 1991-03-29 ディジタル変調方式およびディジタル変調装置
US07/856,984 US5304997A (en) 1991-03-29 1992-03-24 8-bit data word to 15-bit codeword converter utilizing periodically varying digital sum variation
EP92302694A EP0506446B1 (en) 1991-03-29 1992-03-27 Digital modulating method and digital modulating apparatus
DE69212027T DE69212027T2 (de) 1991-03-29 1992-03-27 Verfahren und Vorrichtung zur digitalen Modulation
KR1019920005061A KR960003091B1 (ko) 1991-03-29 1992-03-27 디지탈 변조 방법 및 디지탈 변조 장치
ES92302694T ES2089394T3 (es) 1991-03-29 1992-03-27 Metodo de modulacion digital y aparato modulador digital.
CN92102959A CN1025253C (zh) 1991-03-29 1992-03-28 数字调制方法和数字调制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3066963A JP2741112B2 (ja) 1991-03-29 1991-03-29 ディジタル変調方式およびディジタル変調装置

Publications (2)

Publication Number Publication Date
JPH04302224A JPH04302224A (ja) 1992-10-26
JP2741112B2 true JP2741112B2 (ja) 1998-04-15

Family

ID=13331188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3066963A Expired - Lifetime JP2741112B2 (ja) 1991-03-29 1991-03-29 ディジタル変調方式およびディジタル変調装置

Country Status (7)

Country Link
US (1) US5304997A (ja)
EP (1) EP0506446B1 (ja)
JP (1) JP2741112B2 (ja)
KR (1) KR960003091B1 (ja)
CN (1) CN1025253C (ja)
DE (1) DE69212027T2 (ja)
ES (1) ES2089394T3 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355666B2 (ja) * 1992-10-22 2002-12-09 ソニー株式会社 変調回路
DE4241986A1 (de) * 1992-12-12 1994-06-16 Thomson Brandt Gmbh Verfahren zur Schrägspurmagnetbandaufzeichnung
US5424881A (en) 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
US5870037A (en) * 1994-07-08 1999-02-09 Sony Corporation Method and apparatus, demodulating method and signal demodulating apparatus
JP3541439B2 (ja) * 1994-07-08 2004-07-14 ソニー株式会社 信号変調方法及び装置、並びに信号復調装置及び方法
JPH08287622A (ja) * 1995-04-12 1996-11-01 Toshiba Corp データ復号装置及び方法と記録媒体
DE69612955D1 (de) * 1995-09-01 2001-06-28 Koninkl Philips Electronics Nv Verfahren zur umwandlung von m-bit informationsworten in ein moduliertes signal, verfahren zur herstellung eines aufzeichnungsträgers, kodiervorrichtung, vorrichtung, aufzeichnungsvorrichtung, signal sowie aufzeichnungsträger
US5757294A (en) * 1996-12-31 1998-05-26 Quantum Corporation Rate 24/25 modulation code for PRML recording channels
JP2002237036A (ja) * 2001-02-08 2002-08-23 Hitachi Ltd 情報記録方法、再生方法及び情報記録装置
US6812870B1 (en) * 2003-09-11 2004-11-02 Xilinx, Inc. Enhanced 8b/10b encoding/decoding and applications thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203619A (nl) * 1982-09-20 1984-04-16 Philips Nv Werkwijze voor het optekenen van een digitaal informatiesignaal op een registratiedrager, een registratiedrager voorzien van een dergelijk informatiesignaal en een inrichting voor het uitlezen respectievelijk inschrijven van een dergelijke registratiedrager.
US4646281A (en) * 1984-02-08 1987-02-24 Laser Magnetic Storage International Company Read channel for an optical recorder
JPS6130818A (ja) * 1984-07-23 1986-02-13 Matsushita Electric Ind Co Ltd デイジタル変調方法
JPH0612613B2 (ja) * 1986-03-18 1994-02-16 富士通株式会社 半導体記憶装置
US4833470A (en) * 1986-07-15 1989-05-23 Matsushita Electric Industrial Co., Ltd. Code conversion apparatus
NL8702905A (nl) * 1987-12-03 1989-07-03 Philips Nv Werkwijze en inrichting voor het optekenen van informatie, een registratiedrager, een inrichting voor het uitlezen van de opgetekende informatie, alsmede een codeer- en decodeerschakeling voor toepassing in de opteken- en uitleesinrichting.
JP2529335B2 (ja) * 1988-02-29 1996-08-28 松下電器産業株式会社 ディジタル信号記録再生方式
NL8801076A (nl) * 1988-04-26 1989-11-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal.
US5016258A (en) * 1988-06-10 1991-05-14 Matsushita Electric Industrial Co., Ltd. Digital modulator and demodulator

Also Published As

Publication number Publication date
US5304997A (en) 1994-04-19
KR920019077A (ko) 1992-10-22
CN1025253C (zh) 1994-06-29
EP0506446A1 (en) 1992-09-30
CN1066337A (zh) 1992-11-18
ES2089394T3 (es) 1996-10-01
JPH04302224A (ja) 1992-10-26
EP0506446B1 (en) 1996-07-10
DE69212027T2 (de) 1996-12-19
KR960003091B1 (ko) 1996-03-04
DE69212027D1 (de) 1996-08-14

Similar Documents

Publication Publication Date Title
JP2741112B2 (ja) ディジタル変調方式およびディジタル変調装置
JPH0449304B2 (ja)
US4577180A (en) Digital data converting method and apparatus thereof
JP2809832B2 (ja) 符号変調方法
US5371771A (en) Circuit for calculating DC value in digital recording and reproducing system
US6531968B2 (en) Digital data modulating method and apparatus and modulated data recording medium using the same
WO2003005589A1 (en) Method of converting a series of data words into a modulated signal
US5602547A (en) Data conversion apparatus and encoding apparatus
JPH03273574A (ja) ディジタル信号記録再生装置
JP2578754B2 (ja) デイジタルデ−タ記録方法
KR100724354B1 (ko) 디지털 데이터 변조 방법 및 그 장치
EP0468656A1 (en) Digital signal modulator
KR100235788B1 (ko) 광디스크 시스템에서 동기 신호를 이용한 dsv 제어장치
JPH10208404A (ja) 変調方法、変調装置、復調方法及び復調装置
JP3038245B2 (ja) ディジタル変調方式
JPH0578110B2 (ja)
JP2573067B2 (ja) 情報変換装置
JPH0653837A (ja) ディジタル変調装置
KR100531781B1 (ko) 디지털 데이터 변조 방법/장치 및 이를 이용하여 생성된변조된 데이터 기록매체
JPH0683272B2 (ja) 8−12変調方法
JPH0342914A (ja) 情報変換器
JPH0746481B2 (ja) デイジタル変調装置
JP2002216435A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
JPH04302866A (ja) 符号化方法及び装置
JPH02224527A (ja) 情報変換方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971209