[go: up one dir, main page]

JP2737209B2 - Driving method of display device - Google Patents

Driving method of display device

Info

Publication number
JP2737209B2
JP2737209B2 JP1054028A JP5402889A JP2737209B2 JP 2737209 B2 JP2737209 B2 JP 2737209B2 JP 1054028 A JP1054028 A JP 1054028A JP 5402889 A JP5402889 A JP 5402889A JP 2737209 B2 JP2737209 B2 JP 2737209B2
Authority
JP
Japan
Prior art keywords
signal
modulation signal
potential
period
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1054028A
Other languages
Japanese (ja)
Other versions
JPH02913A (en
Inventor
清一 永田
哲也 河村
悦矢 武田
裕 南野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1054028A priority Critical patent/JP2737209B2/en
Publication of JPH02913A publication Critical patent/JPH02913A/en
Application granted granted Critical
Publication of JP2737209B2 publication Critical patent/JP2737209B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタ(以下TFTと呼ぶ)等のス
イッチング素子と画素電極とをマトリックス状に有する
アクティブマトリックスを用いて、液晶などの(誘電率
に異方性を有する)表示材料を交流駆動して画像表示を
おこなう表示装置の駆動方法に関し、駆動電力の低
減、表示画質の改善、駆動信頼性の向上を目的とす
るものである。
DETAILED DESCRIPTION OF THE INVENTION Industrial Field of the Invention The present invention uses an active matrix having switching elements such as thin film transistors (hereinafter referred to as TFTs) and pixel electrodes in a matrix to form a liquid crystal or the like having an anisotropic dielectric constant. The present invention relates to a method of driving a display device that displays an image by AC-driving a display material (having properties), and aims at reducing driving power, improving display image quality, and improving driving reliability.

従来の技術 アクティブマトリックス液晶表示装置による表示画質
は近年きわめて改善され、CRTのそれに匹敵すると言わ
れるまでに達している。しかしながら、第1に画質の面
では、フリッカー・画面上下方向の輝度変化即ち輝度傾
斜・固定画像を表示した直後に前記固定画像のイメージ
が焼き付いたように残存する画像メモリー現象・階調表
示性能等は未だCRTに比べると遜色がないとは言えな
い。また、表示装置内部の各種の寄生容量を通じて、不
可避的に同装置内部に発生する直流(DC)電圧やクロス
トークの悪影響の課題を根本的に解決する技術は未だ報
告されていない。
2. Description of the Related Art In recent years, the display quality of an active matrix liquid crystal display device has been greatly improved, and has reached a level comparable to that of a CRT. However, first of all, in terms of image quality, flicker, luminance change in the vertical direction of the screen, that is, luminance gradient, image memory phenomenon, gradation display performance, etc., which remain as if the image of the fixed image were burned immediately after displaying the fixed image, etc. Is still not inferior to CRT. Further, there has not yet been reported any technique for fundamentally solving the problem of the adverse effects of direct current (DC) voltage and crosstalk inevitably generated inside the display device through various parasitic capacitances inside the display device.

フリッカーの改善策としては以下の特許が公知であ
る。即ち、表示画面のフィールド毎に信号電圧の極性を
反転するものとしては、特開昭60−151615号公報、同61
−256325号公報、同61−275823公報等がある。また表示
画面の1走査線毎に信号電圧の極性を反転するものとし
ては、特開昭60−3698号公報、同60−156095号公報、同
61−275822号公報等がある。また、フィールド反転をし
ながら且つ走査線毎の反転を行なうものに特開昭61−27
5824号公報がある。しかしこれらの方法は、以下に述べ
る液晶等表示材料の誘電異方性や表示装置内部の寄生容
量等により不可避的に発生するDC電圧の補償がされてお
らず、基本的に(表示絵素毎に)フリッカーを現象させ
るのではなく、総合して見かけ上のフリッカーを減少さ
せたものである。
The following patents are known as measures against flicker. In other words, Japanese Patent Application Laid-Open Nos.
-256325 and 61-275823. Japanese Patent Application Laid-Open Nos. 60-3698, 60-156095 and 60-156095 disclose the polarity of the signal voltage for each scanning line of the display screen.
No. 61-275822. Japanese Patent Application Laid-Open No. 61-27 proposes a technique for performing inversion for each scanning line while performing field inversion.
There is 5824 publication. However, these methods do not compensate for the DC voltage inevitably generated due to the dielectric anisotropy of a display material such as a liquid crystal and the parasitic capacitance inside the display device described below. (2) Rather than causing flicker to occur, the overall reduction in apparent flicker.

また特殊なアクティブマトリックス構成例に於て、ク
ロストークを減少させるものとして、K.オキ(Oki)
他:ユーロ ディスプレイ(Euro Display) '87 P5
5 (1987)が公知である。本例では走査信号を印加す
る前に走査信号配線に(走査信号以外に)参照信号を付
加する事により、画像信号振幅を減少させ、もってクロ
ストークを減少させるものである。他のクロストーク対
策として、W.E.ハワード(Howard)他:I.D.R.C(インタ
ーナショナル ディスプレイ リサーチ コンファレン
ス(Inaternational Display Research Conferenc
e))'88 P230 (1988)が公知である。この方法は画像
信号を供給した後、クロストーク電圧分を補償するもの
である。これらには後述の液晶の誘電異方性によるDC電
圧を補償する考慮は特になされてはいない。
Also, in a special active matrix configuration example, K.Oki
Others: Euro Display '87 P5
5 (1987) is known. In this example, the reference signal (other than the scanning signal) is added to the scanning signal wiring before applying the scanning signal, thereby reducing the amplitude of the image signal and thereby reducing the crosstalk. Other measures against crosstalk include WE Howard and others: IDRC (Inaternational Display Research Conferenc)
e)) '88 P230 (1988) is known. This method compensates for the crosstalk voltage after supplying the image signal. No consideration is given to compensating for a DC voltage due to the dielectric anisotropy of the liquid crystal described below.

表示画像の輝度傾斜・階調表示性能の向上を直接の発
明目的とするものは本発明者らの調査範囲では発見され
ていない。
An object directly aimed at the invention for improving the luminance gradient / gradation display performance of a display image has not been found within the scope of the present inventors' research.

次に、液晶の誘電異方性により表示装置内に不可避的
に発生するDC電圧を補償し、基本的にフリッカーを減少
させ、且つ駆動信頼性を向上させることを意図した公知
文献として、以下の2件がある。第1は、T.ヤナギサワ
(Yanagisawa)他:ジャパン ディスプレイ(JAPAN D
ISPLAY) '86 P192 (1986)である。本先例は、画
像信号電圧(Vsig)の振幅中心電圧(Vc)に対して正側
と負側の振幅を変えることにより、このDC電圧を補償す
るものである。第2の先例は、K.スズキ(Suzuki):ユ
ーロ ディスプレイ(Euro Display) '87 P107
(1987)である。本例では、走査信号の後に正の付加信
号(Ve)を印加して補償しようとするものである。
Next, as a known document intended to compensate for a DC voltage unavoidably generated in a display device due to the dielectric anisotropy of liquid crystal, basically reduce flicker, and improve drive reliability, There are two cases. The first is T. Yanagisawa and others: Japan Display (JAPAN D)
ISPLAY) '86 P192 (1986). In this example, the DC voltage is compensated by changing the amplitude on the positive side and the negative side with respect to the amplitude center voltage (Vc) of the image signal voltage (Vsig). The second precedent is K. Suzuki: Euro Display '87 P107
(1987). In this example, a positive additional signal (Ve) is applied after the scanning signal to compensate.

第3に、TFTのゲート・ドレイン間の寄生容量Cgdを通
じて走査信号が表示電極電位影響を及ぼし、画像信号配
線の平均的電位と表示電極の平均的電位との間に直流電
位差を発生する。液晶を交流駆動するに際し、表示電極
と対向電極間の平均的DC電位差を零とするよう表示装置
の各部電位を設定すると、前記直流電位差は画像信号配
線と対向電極間に不可避的に現われる。この直流電位差
は画像メモリー等の重大な表示欠陥を誘起する。しか
し、この直流電位差を根本的に零とするよう補償する方
法は未だ報告されていない。
Third, the scanning signal exerts an influence on the display electrode potential through the parasitic capacitance Cgd between the gate and the drain of the TFT, and generates a DC potential difference between the average potential of the image signal wiring and the average potential of the display electrode. When the liquid crystal is driven by AC, if the potential of each part of the display device is set so that the average DC potential difference between the display electrode and the counter electrode becomes zero, the DC potential difference inevitably appears between the image signal wiring and the counter electrode. This DC potential difference induces serious display defects such as an image memory. However, a method of compensating the DC potential difference to be essentially zero has not been reported yet.

第4に、液晶表示装置は駆動電力が小さいのが特徴で
あるにもかからず、液晶画像表示装置では、アナログ信
号を取り扱い且つその信号出力回路数が膨大であるた
め、駆動回路での消費電力が大きく(数百mW)なってい
る。このことは携帯型装置として乾電池電源等で動作さ
せるには適当でないほどの消費電力である。従って、よ
り低消費電力の駆動法開発が要望される。
Fourth, although a liquid crystal display device is characterized by a small driving power, a liquid crystal image display device handles analog signals and has a large number of signal output circuits. The power is large (several hundred mW). This is a power consumption that is not suitable for operating as a portable device using a dry battery power supply or the like. Therefore, development of a driving method with lower power consumption is demanded.

発明が解決しようとする課題 本発明は上記した課題、即ち、表示画像・駆動信頼性
の改善、更に表示装置駆動電力の低減化を計るものであ
る。
SUMMARY OF THE INVENTION The object of the present invention is to solve the above-mentioned problems, that is, to improve the display image / drive reliability and further reduce the display device driving power.

課題を解決するための手段 マトリクス状に配置した画素電極と、前記画素電極に
はドレーン電極が接続され、ソース電極には画像信号配
線が接続され、ゲート電極には走査信号配線が接続され
た薄膜トランジスタと、前記画素電極と容量を介して、
少なくとも走査信号配線に平行な行単位で共通の電位を
もつ第1の配線と、前記画素電極と表示材料を介して対
向し、かつ表示面全面にわたって空間的に同一電位の対
向電極とを有し、表示材料を交流駆動する表示装置にお
いて、前記薄膜トランジスタのオン期間に画像信号電圧
を画素電極に伝達し、前記第1の配線に走査期間毎に極
性が反転する第1の変調信号を印加するとともに、前記
対向電極にも第2の変調信号を前記第1の変調信号と同
期させて印加し、走査信号配線には前記薄膜トランジス
タのオフ期間に第3の変調信号を前記第1の変調信号と
同期させて印加することにより、前記画素電極の電位を
変化させて前記表示材料に電圧を印加する、または マトリクス状に配置した画素電極と、前記画素電極に
はドレーン電極が接続され、ソース電極には画像信号配
線が接続され、ゲート電極には走査信号配線が接続され
た薄膜トランジスタと、前記画素電極は容量を介して隣
接する前記走査配線に接続され、前記画素電極と表示材
料とを介して対向し、かつ表示面全面にわたって同一電
位の対向電極とを有し、前記表示材料を交流駆動する表
示装置において、前記薄膜トランジスタのオン期間に画
像信号電圧を画素電極に伝達し、前記対向電極に走査期
間毎に極性が反転する第2の変調信号を前記画像信号電
圧に印加するとともに、さらに前記薄膜トランジスタの
オフ期間において走査信号配線に第3の変調信号を前記
第2の変調信号を同期させて印加することにより、前記
画素電極の電位を変化させて前記表示材料に電圧を印加
する。
Means for Solving the Problems A pixel electrode arranged in a matrix, a thin film transistor having a drain electrode connected to the pixel electrode, an image signal wiring connected to a source electrode, and a scanning signal wiring connected to a gate electrode And, via the pixel electrode and the capacitor,
A first wiring having a common potential at least in a row unit parallel to the scanning signal wiring, and a counter electrode facing the pixel electrode via a display material and having the same potential spatially over the entire display surface. In a display device that drives a display material by AC, an image signal voltage is transmitted to a pixel electrode during an on-period of the thin film transistor, and a first modulation signal whose polarity is inverted every scanning period is applied to the first wiring, A second modulation signal is also applied to the counter electrode in synchronization with the first modulation signal, and a third modulation signal is synchronized with the first modulation signal to the scanning signal line during an off period of the thin film transistor. The voltage is applied to the display material by changing the potential of the pixel electrode, or a pixel electrode arranged in a matrix and a drain electrode are connected to the pixel electrode. A thin film transistor having a source electrode connected to an image signal line, a gate electrode connected to a scan signal line, and the pixel electrode connected to an adjacent scan line via a capacitor, and a pixel electrode and a display material. And a counter electrode having the same potential over the entire display surface, and transmitting an image signal voltage to a pixel electrode during an ON period of the thin film transistor. A second modulation signal whose polarity is inverted for each scanning period is applied to the counter electrode to the image signal voltage, and a third modulation signal is applied to the scanning signal line during the off period of the thin film transistor by applying the second modulation signal. Synchronous application changes the potential of the pixel electrode to apply a voltage to the display material.

作 用 上記の構成によれば、蓄積容量を介して画素電極に接
続された第1の配線に第1の変調信号を、対向電極には
第2の変調信号を印加し、第1の配線と対向電極間の電
位差を変調することにより、関連する容量を通じて画素
電極に現われる容量結合電位を有効用することができ
る。それにより、液晶の誘電異方性、及び走査信号がゲ
ート・ドレイン間容量を介して誘起する直流成分の少な
くとも一部分を補償し、フリッカー・画像メモリー等の
発生要因を除去し、高品質の表示を可能とし、表示装置
の駆動信頼性を高めることができる。更に、液晶駆動電
圧の一部をこの容量結合電位から供給し、もって画像信
号ドライバーの出力振幅を減少させ、駆動電力を低減す
ることができる。
According to the above configuration, the first modulation signal is applied to the first wiring connected to the pixel electrode via the storage capacitor, the second modulation signal is applied to the counter electrode, and the first wiring is connected to the first wiring. By modulating the potential difference between the opposing electrodes, the capacitive coupling potential appearing at the pixel electrode through the associated capacitance can be used effectively. This compensates for the dielectric anisotropy of the liquid crystal and at least a part of the DC component induced by the scanning signal via the gate-drain capacitance, eliminates factors such as flicker and image memory, and provides high quality display. The driving reliability of the display device can be improved. Further, a part of the liquid crystal driving voltage is supplied from the capacitive coupling potential, so that the output amplitude of the image signal driver can be reduced and the driving power can be reduced.

実施例 以下に本発明の理論的背景を述べる。EXAMPLES The theoretical background of the present invention will be described below.

第1図にTFTアクティブマトリックス駆動LCDの表示要
素の電気的投下回路を示す。各表示要素は走査信号配線
1、画像信号配線2の交点TFT3を有する。TFTには寄生
容量として、ゲート・ドレイン間容量Cgd4、ソース・ド
レイン間容量Csd5及びゲート・ソース間容量Cgs6があ
る。更に意図的に形成された容量として、液晶容量Clc
*7、蓄積容量 Cs8がある。
FIG. 1 shows an electric drop circuit of a display element of a TFT active matrix drive LCD. Each display element has an intersection TFT3 of the scanning signal wiring 1 and the image signal wiring 2. The TFT has a gate-drain capacitance Cgd4, a source-drain capacitance Csd5, and a gate-source capacitance Cgs6 as parasitic capacitances. Further, as a capacitor formed intentionally, a liquid crystal capacitor Clc
* 7: There is a storage capacity Cs8.

これらの各要素電極には外部から駆動電圧として、走
査信号配線1には走査信号Vgを、画像信号配線2には画
像信号電圧Vsigを、液晶容量Clc*の対向電極には第2
の変調信号Vtを、蓄積容量Csの一方の電極には第1の変
調信号Veを印加する。上記した寄生ないし意図的に設置
した各種の容量を通じて駆動電圧の影響が画素電極(第
1図A点)に現われる。
A scanning signal Vg is applied to the scanning signal wiring 1, an image signal voltage Vsig is applied to the image signal wiring 2, and a second voltage is applied to the counter electrode of the liquid crystal capacitor Clc *.
And the first modulation signal Ve is applied to one electrode of the storage capacitor Cs. The influence of the driving voltage appears on the pixel electrode (point A in FIG. 1) through the above-described parasitic or various types of capacitors that are intentionally provided.

関連する電圧の変化成分として定義した第2図(a)
〜(d)に示すVg・Ve・Vt及びVsigを第1図の各点に各
々印加すると、容量結合による画素電極の電位変化ΔV
*は、下記、の一般式(1)で表わされる(但し、TFT
をオンする事による、画像信号配線からの電導によるA
点の電位変化成分を除く)。
FIG. 2 (a) defined as a related voltage change component
When Vg, Ve, Vt and Vsig shown in FIG. 1 to (d) are respectively applied to the respective points in FIG.
* Is represented by the following general formula (1) (however, TFT
Is turned on, A by conduction from the image signal wiring
Excluding the potential change component of the point).

ΔV*=−(CgdVg+CsVe+CsdVsig+ Clc*Vt)/Ct ……(1) Ct=Cs+Cgd+Csd+Clc*=Cp+Clc* ここに、式(1)の第1項は走査信号VgがTFTの寄生
容量Cgdを通じて画素電極に誘起する電位変化である。
第2項は第1の変調電圧の効果を表わす。第3項は画像
信号電圧が寄生容量を通じて画素電極に誘起する電位変
化を示す。第4項は第2の変調信号の効果を示す。第4
項のClc*は、信号電圧(Vsig)の大小により液晶の配
向状態が変化するに連れて、その誘電異方性の影響を受
けて変化する液晶の容量である。従って、Clc*及びΔ
V*は液晶容量の大(Clc(h))、小(Cuc(l))に
より変化する。(Cgsはゲート・信号電極間の容量であ
るが走査信号配線、画像信号配線、画像信号配線共に低
インピーダンス電源で駆動されていること、及びこの結
合は直接表示電極電位に影響しない為無視する)。
ΔV * = − (CgdVg + CsVe + CsdVsig + Clc * Vt) / Ct (1) Ct = Cs + Cgd + Csd + Clc * = Cp + Clc * Here, the first term of the equation (1) is that the scanning signal Vg is induced on the pixel electrode through the parasitic capacitance Cgd of the TFT. Potential change.
The second term represents the effect of the first modulation voltage. The third term indicates a potential change induced in the pixel electrode by the image signal voltage through the parasitic capacitance. The fourth term shows the effect of the second modulated signal. 4th
The term Clc * is the capacitance of the liquid crystal that changes under the influence of the dielectric anisotropy as the alignment state of the liquid crystal changes according to the magnitude of the signal voltage (Vsig). Therefore, Clc * and Δ
V * changes depending on the large (Clc (h)) and small (Cuc (l)) of the liquid crystal capacitance. (Cgs is the capacitance between the gate and signal electrodes, but the scanning signal wiring, image signal wiring, and image signal wiring are all driven by a low impedance power supply, and this coupling is ignored because it does not directly affect the display electrode potential.) .

液晶の配向状態による容量変化の影響をなくする条件
として、液晶容量の大(Clc(h))小(Cuc(l))に
各々対応した2つの(1)式より ΔV(l)−ΔV(h)=0 ……(2) 従って CgdVg+CsVe+CsdVsig=CpVt ……(3) が導出される。
As a condition for eliminating the effect of the capacitance change due to the liquid crystal alignment state, ΔV (l) -ΔV ( h) = 0 (2) Accordingly, CgdVg + CsVe + CsdVsig = CpVt (3) is derived.

注意すべき第1の点は(3)式にClc*が現われない
ことである。即ち、(3)式が満たされる条件で駆動す
れば液晶の誘電異方性の影響は消失し、Cuc*に起因す
るDC電圧は表示装置内部に発生しないことである。叉、
同時に(3)式を満たした駆動条件では、走査信号Vgが
寄生容量Cgdを通じて、画像信号配線と表示電極間に誘
起するDC電位をも相殺し零とすることが出来る。
The first point to note is that Clc * does not appear in equation (3). That is, if driven under the condition satisfying the expression (3), the influence of the dielectric anisotropy of the liquid crystal disappears, and the DC voltage due to Cuc * does not occur inside the display device. Or,
At the same time, under the driving condition satisfying the expression (3), the DC potential induced between the image signal wiring and the display electrode by the scanning signal Vg through the parasitic capacitance Cgd can be canceled to zero.

式(3)はまた次のように書き換えられる。 Equation (3) can also be rewritten as:

Ve={CpVt−CgdVg−CsdVsig}/Cs ……(4) (4)を(1)に代入すると ΔV*=ΔV(l)=ΔV(h)=Vt ……(5) 注意すべき第2の点は、式(5)の意味である。即
ち、画素電極に誘起される電位ΔV*は、常に第2の変
調信号Vtの振幅に等しい。従って、TFTが導通状態の間
に画素電極と対向電極間に与えられた信号電圧は、変調
信号により擾乱を受けることなく保持される。叉このこ
とは液晶容量に無関係である。こうして正負両極性の電
圧が等しく液晶に印加されフリッカーは本質的に減少す
る。(後述の第4図参照) 更に注意すべき第3の点は、条件式(4)が表示装置
側で任意設定可能な2個の電圧パラメータVtとVeを有す
ることである。この為、Ve・Vtを(4)式に合わせて制
御すれば、画素電極に現われる電位変動ΔV*を任意の
大きさに設定できる。一方、Vgは駆動条件により定まる
半固定常数であるが、その影響はVe・Vtにより補正する
事ができる。他方、Vsigは表示データそのものであり最
大値と最小値の間を任意に変化する。従ってCsdVsigの
大きさによっては条件式(4)を正確に常時成り立たす
ことは、実際の装置では不可能である。しかしながら、
条件式(4)からのカイ離を最小として表示装置を駆動
するには、CsdVsigを小さくすれば良い。Csdは装置定数
である。CsdVsigを小さくするには、Vt・Veの効果を最
大限に利用して、Vsigを小さくすればよい。(このよう
に任意設定可能な電圧パラメータがVeとVt合わせて2個
あることが重要点である。) 更に、Vsigを小さくすることはアナログ信号を制御す
る画像信号駆動回路の出力振幅を小さくし、振幅の自乗
に比例して同回路の消費電力を減少させる。カラー表示
の場合には同様にアナログ信号を取り扱うクロマICの省
電力にも結びつく。一方、Ve・Vtはディジタル信号であ
り、当該ICはオン/オフ制御される。従って、第1・第
2の変調信号Ve・Vtを印加しても相補型MOSICで構成し
た駆除系全般としては省電力化に結びつく。
Ve = {CpVt−CgdVg−CsdVsig} / Cs (4) When (4) is substituted into (1), ΔV * = ΔV (l) = ΔV (h) = Vt (5) Is the meaning of equation (5). That is, the potential ΔV * induced in the pixel electrode is always equal to the amplitude of the second modulation signal Vt. Therefore, the signal voltage applied between the pixel electrode and the counter electrode while the TFT is in the conductive state is maintained without being disturbed by the modulation signal. This is independent of the liquid crystal capacity. In this way, both positive and negative voltages are equally applied to the liquid crystal, and flicker is essentially reduced. (See FIG. 4 described later.) A third point to be noted is that the conditional expression (4) has two voltage parameters Vt and Ve that can be arbitrarily set on the display device side. Therefore, if Ve · Vt is controlled in accordance with the equation (4), the potential fluctuation ΔV * appearing on the pixel electrode can be set to an arbitrary value. On the other hand, Vg is a semi-fixed constant determined by driving conditions, but its effect can be corrected by Ve · Vt. On the other hand, Vsig is the display data itself and changes arbitrarily between the maximum value and the minimum value. Therefore, it is impossible with an actual device to always accurately and accurately satisfy the conditional expression (4) depending on the magnitude of CsdVsig. However,
In order to drive the display device with minimum deviation from the conditional expression (4), CsdVsig may be reduced. Csd is a device constant. To reduce CsdVsig, Vsig may be reduced by maximizing the effect of Vt · Ve. (It is important that there are two voltage parameters that can be arbitrarily set, Ve and Vt.) Further, reducing Vsig reduces the output amplitude of the image signal drive circuit that controls the analog signal. , The power consumption of the circuit is reduced in proportion to the square of the amplitude. In the case of color display, it also leads to power saving for chroma ICs that handle analog signals. On the other hand, Ve · Vt is a digital signal, and the IC is on / off controlled. Therefore, even if the first and second modulation signals Ve and Vt are applied, the overall extermination system constituted by the complementary MOSIC leads to power saving.

後述の実施例の装置に用いた上記容量・電圧パラメー
タの概略値を掲げる。
The approximate values of the capacitance and voltage parameters used in the device of the embodiment described below are listed.

Cs=0.68pF、Clc(h)=0.226pF、Clc(l)=0.130p
F、Cgd=0.028pF、Csd=0.001pF、 Vg=25V、Ve=−3〜+4V、Vt=±3.5V、Vsig=±2.0
V。
Cs = 0.68 pF, Clc (h) = 0.226 pF, Clc (l) = 0.130 p
F, Cgd = 0.028 pF, Csd = 0.001 pF, Vg = 25 V, Ve = -3 to +4 V, Vt = ± 3.5 V, Vsig = ± 2.0
V.

上記パラメータを考慮すると式(4)の第3項は実質
的に無視することができ Ve={CpVt−CgdVg}/Cs ……(4a) となる。
Taking the above parameters into account, the third term of equation (4) can be substantially ignored and Ve = {CpVt-CgdVg} / Cs (4a).

更に、後述する走査信号の電位変化Vgの影響がない場
合には式(4a)は Ve=CpVt/Cs ……(4b) となる。
Further, when there is no influence of a potential change Vg of the scanning signal described later, the equation (4a) becomes Ve = CpVt / Cs (4b).

第2図(e)・(f)は第1図の表示要素の各電極に
駆動信号Vg・Vsig、変調信号Ve・Vtが入力された場合の
画素電極(第1図A点)の電位変化を示す。例えば奇フ
ィールドでVsigが(d)図の実線のようにVs(h)にあ
るとき、T=T1で走査信号Vgが入ると、TFTは導通しA
点の電位VaをVs(h)と等しくなるまで充電する。次に
T=T2で走査信号が消えると、このVgの変化はCgdを通
じてA点ではΔVgの電位変動として現われる。更に遅れ
時間τd後、T=T3に於てVe・Vtが正方向に変化する
と、この影響が図のように電位Vaの正方向変位として現
われる。その後、T=T4でVsigが、Vs(h)からVs
(l)に変化すると同様にA点の電位変動が現われる。
この容量結合成分を合わせて図ではΔV*として示す。
FIGS. 2 (e) and 2 (f) show potential changes of pixel electrodes (point A in FIG. 1) when drive signals Vg and Vsig and modulation signals Ve and Vt are input to the respective electrodes of the display element in FIG. Is shown. For example, when Vsig is at Vs (h) as shown by the solid line in FIG. 4D in an odd field, when the scanning signal Vg is input at T = T1, the TFT conducts and A
The potential Va at the point is charged until it becomes equal to Vs (h). Next, when the scanning signal disappears at T = T2, this change in Vg appears as a potential change of ΔVg at point A through Cgd. Further, when Ve · Vt changes in the positive direction at T = T3 after the delay time τd, this effect appears as a positive displacement of the potential Va as shown in the figure. Then, at T = T4, Vsig is changed from Vs (h) to Vs.
When the state changes to (l), a potential change at the point A also appears.
This capacitive coupling component is indicated as ΔV * in the figure.

その後偶フィールドで走査信号が入力された場合に
は、TFTはA点をVsigの低レベルVs(l)まで充電す
る。TFTがオフとなると、上記と同様に容量結合電位Δ
V*が現われる。上記のようにTFTがオンする時、Vsig
が高レベル、Ve・Vtが低レベルにあるか、あるいはその
逆にVsigが低レベル、Ve・Vtが高レベルにあり、TFTが
オフ後Ve・Vtが変動する場合には、画像振動振幅Vsigpp
に対し、液晶への実効印加電圧Veffは図示のようにほぼ
Vsigpp+2ΔV*となり、両者は相互に重畳し合う。換
言すると、画像信号出力ICの出力振幅を2ΔV*だけ減
少させることができる。(以下、Ve・VtとVsigが上位の
位相関係にある場合を逆相という) 一方、変調信号Ve・Vtに対し、Vsigが(d)図点線の
ような位相関係にあるとき(以下、同相という)、A点
の実効印加電圧はほぼ2ΔV*−Vsigppとなり、ΔV*
とVsigは相互にその一部を相殺しあう。
Thereafter, when a scanning signal is input in an even field, the TFT charges the point A to the low level Vs (l) of Vsig. When the TFT is turned off, the capacitive coupling potential Δ
V * appears. When the TFT is turned on as above, Vsig
Is high, VeVt is low, or vice versa, Vsig is low, VeVt is high, and VeVt fluctuates after TFT is turned off.
On the other hand, the effective applied voltage Veff to the liquid crystal is almost
Vsigpp + 2ΔV *, and both overlap each other. In other words, the output amplitude of the image signal output IC can be reduced by 2ΔV *. (Hereinafter, the case where Ve · Vt and Vsig have a higher-order phase relationship is referred to as opposite phase.) On the other hand, when Vsig has a phase relationship as indicated by the dotted line in FIG. ), The effective applied voltage at point A is approximately 2ΔV * −Vsigpp, and ΔV *
And Vsig cancel each other out.

第3図は液晶の印加電圧対透過光強度の関係を示すと
ともに、ΔV*およびVsigにより透過光を制御する電圧
範囲の例を示す。液晶の透過光が変化する電圧範囲はVt
hからVmaxまでである。ΔV*による印加電圧をVCTに
設定し、信号電圧の振幅と位相を制御すれば、必要最大
信号振幅電圧はVsigpp(Vmax−Vth)に減少させること
ができる。
FIG. 3 shows the relationship between the applied voltage of the liquid crystal and the transmitted light intensity, and shows an example of a voltage range in which the transmitted light is controlled by ΔV * and Vsig. The voltage range where the transmitted light of the liquid crystal changes is Vt
h to Vmax. The required maximum signal amplitude voltage can be reduced to Vsigpp (Vmax-Vth) by setting the applied voltage based on ΔV * to VCT and controlling the amplitude and phase of the signal voltage.

第2図では第1・第2の変調信号の正方向と負方向の
振幅が同一の場合を示した。この場合、走査信号電圧が
寄生容量との結合を通じて画素電極の平均電位と画像信
号配線の平均電位間に直流電位差を誘起する効果を補償
することは出来ない。しかし、前記しした本発明の目的
の一つである画像信号振幅を減少させる効果を有してい
るのは上述の通りである。
FIG. 2 shows a case where the amplitudes of the first and second modulation signals in the positive and negative directions are the same. In this case, it is not possible to compensate for the effect that the scanning signal voltage induces a DC potential difference between the average potential of the pixel electrode and the average potential of the image signal wiring through coupling with the parasitic capacitance. However, as described above, one of the objects of the present invention has the effect of reducing the image signal amplitude.

第4図に、第2図の波形を更に改良した駆動法を示
す。基本的相違点は少なくとも一方の変調信号の正方向
と負方向の振幅を変化させている点である。即ち、第4
(b)図点線丸内に示すようにT=T1′に於て(TFTが
オンしている期間内、または当該TFTがオフする以前)V
eを一旦変化させ、Vgによる走査が完了後(TFTがオフと
なった後)、T=T3′に於て、負方向への振幅が減少し
た第1の変調信号を印加する。(式(4)に合わせて、
第1叉は第2の変調信号の一方叉は他方あるいは両方の
振幅を変化させることも可能である。) 前述した本発明者らのTFT設計条件のように、電位変
化CsdVsigが小さい場合には式(4)の第3項を無視し
て式(4a)となる。第5図に式(4a)、(4b)に於ける
第1変調信号Veと第2変調信号Vtの関係を示す。{この
条件では、Vt=ΔV*となることに注意} 今、第3図のようにΔV*による変調電位の効果とし
て3.4Vを必要とする場合、第2の変調信号の振幅Vtは正
方向・負方向とも3.4Vに設定する(式(5)参照)。次
に第1の変調信号を設定する場合、第5図の式(4a)の
直線より、T=T3に於けるVeの負から正方向への振幅は
4.58V、T=T3′に於ける正から負方向への振幅は2.50V
に設定すればよい。両者の電圧差2.08Vを第4図ではTFT
のオン期間中にVeの電異変動として与えている。
FIG. 4 shows a driving method in which the waveform of FIG. 2 is further improved. The fundamental difference is that the amplitude of at least one of the modulation signals in the positive and negative directions is changed. That is, the fourth
(B) At T = T1 '(within the period when the TFT is on or before the TFT is turned off), as shown in the dotted circle in FIG.
e is changed once, and after the scanning by Vg is completed (after the TFT is turned off), at T = T3 ', the first modulation signal whose amplitude in the negative direction is reduced is applied. (According to equation (4),
It is also possible to change the amplitude of one or the other or both of the first and second modulation signals. When the potential change CsdVsig is small as in the TFT design conditions of the present inventors described above, the equation (4a) is ignored ignoring the third term of the equation (4). FIG. 5 shows the relationship between the first modulation signal Ve and the second modulation signal Vt in equations (4a) and (4b). << Note that under this condition, Vt = ΔV * >> Now, as shown in FIG. 3, when 3.4V is required as the effect of the modulation potential due to ΔV *, the amplitude Vt of the second modulation signal becomes positive.・ Set to 3.4V in both negative direction (see equation (5)). Next, when the first modulation signal is set, the amplitude of Ve from negative to positive at T = T3 is obtained from the straight line of equation (4a) in FIG.
4.58V, the amplitude from T to T3 'in the positive to negative direction is 2.50V
Should be set to. In Fig. 4, the voltage difference between the two is 2.08V.
During the ON period of Ve.

上記変調信号の正方向と負方向の振幅を変化させる効
果は、第2図・第4図の画素電極の電位Vaを示す模式図
(e)・(f)を比較すると明白となる。即ち、第2図
では画素電極電位の振幅の範囲は画像信号振幅の範囲に
対し上下非対称となっている。これはT=T2及びT=T
2′に於てVgの負方向への変動が寄生容量Cgdを通じて、
画素電極電位Vaを常に負方向に変位させていることによ
る。この為画像信号配線と画素電極の電位は平均的にΔ
Vg異なり、この電位(ΔVg)が両電極間に直流成分とし
て存在することになる。
The effect of changing the amplitude of the modulation signal in the positive direction and the negative direction becomes apparent when comparing the schematic diagrams (e) and (f) showing the potential Va of the pixel electrode in FIGS. That is, in FIG. 2, the range of the amplitude of the pixel electrode potential is vertically asymmetric with respect to the range of the image signal amplitude. This is T = T2 and T = T
In 2 ′, the fluctuation of Vg in the negative direction through the parasitic capacitance Cgd
This is because the pixel electrode potential Va is constantly displaced in the negative direction. Therefore, the potential of the image signal wiring and the potential of the pixel electrode are on average Δ
Unlike Vg, this potential (ΔVg) exists as a DC component between both electrodes.

一方、第4図では画素電極電位の変動範囲は画像信号
振幅の範囲に対して上下対称となっている。これはT=
T3に於ける正方向への変調信号と、T=T3′に於ける負
方向への変調信号の振幅を変化させ、T=T2、T=T2′
でVgが寄生容量Cgdを通じて誘起した画素電極の電位変
化を補償したことによる。こうして画素電極の平均電位
と画像信号配線の平均電位とを等しくすることができ
る。即ち、両者間の直流成分も零となり、補償されたこ
とになる。このように駆動すると、後述のように画像メ
モリー現象はきわめて軽微となる。
On the other hand, in FIG. 4, the fluctuation range of the pixel electrode potential is vertically symmetric with respect to the range of the image signal amplitude. This is T =
By changing the amplitude of the modulation signal in the positive direction at T3 and the amplitude of the modulation signal in the negative direction at T = T3 ', T = T2 and T = T2'
This is because Vg compensated for the potential change of the pixel electrode induced through the parasitic capacitance Cgd. Thus, the average potential of the pixel electrode can be made equal to the average potential of the image signal wiring. That is, the DC component between the two is also zero, which means that the DC component has been compensated. When driven in this manner, the image memory phenomenon becomes extremely small as described later.

第4図の場合は、前述した本発明の目的の全てを満足
する。
FIG. 4 satisfies all of the objects of the present invention described above.

次に、本発明の駆動方法の前提となる装置の回路例及
び同回路に印加する電圧波形を説明する。
Next, an example of a circuit of a device which is a premise of the driving method of the present invention and a voltage waveform applied to the circuit will be described.

第6図は同回路の一例を示した第1の前提例である。
11は走査駆動回路、12は映像信号駆動回路、13は第1の
変調回路、14は第2の変調回路である。15a、15b、……
15zは走査信号配線、16a、16b、……16zは画像信号配
線、17a,17b、……17zは蓄積容量Csの共通電極、18a、1
8b、……18zは液晶の対向電極である。第1の前提例で
は上記のように、蓄積容量及び対向電極が走査信号配線
毎に分離して形成されており、第1及び第2の変調信号
も各々の走査信号配線に対応して印加される。走査信号
・変調信号のタイムチャートを第7図に示す。第7図は
N番目の走査信号配線と、N+1番目の走査信号配線に
対する走査信号及び変調信号を示している。変調信号、
画像信号、及びΔV*・Vsigの相互関係は、本質的には
第2図と同等である。すなわち、映像信号及び変調信号
の極性は1フレーム毎に反転する。
FIG. 6 is a first premise example showing an example of the circuit.
11 is a scanning drive circuit, 12 is a video signal drive circuit, 13 is a first modulation circuit, and 14 is a second modulation circuit. 15a, 15b, ...
15z is a scanning signal wiring, 16a, 16b,..., 16z is an image signal wiring, 17a, 17b,..., 17z is a common electrode of the storage capacitor Cs, 18a, 1
8b,..., 18z are counter electrodes of the liquid crystal. In the first premise example, as described above, the storage capacitor and the counter electrode are formed separately for each scanning signal wiring, and the first and second modulation signals are also applied corresponding to each scanning signal wiring. You. FIG. 7 shows a time chart of the scanning signal and the modulation signal. FIG. 7 shows a scanning signal and a modulation signal for the N-th scanning signal wiring and the (N + 1) -th scanning signal wiring. Modulation signal,
The relationship between the image signal and ΔV * · Vsig is essentially the same as in FIG. That is, the polarities of the video signal and the modulation signal are inverted every frame.

第1の前提例では、信号電圧の出力振幅を僅か2Vpp
で、黒から白までの全域を駆動できコントラストの良い
表示が可能である。なお、表示映像の輝度調整は変調信
号の振幅ΔV*を変化させて行える。
In the first assumption, the output amplitude of the signal voltage is only 2 Vpp
Thus, the entire region from black to white can be driven, and a display with good contrast can be performed. The brightness of the display image can be adjusted by changing the amplitude ΔV * of the modulation signal.

上述の第1の前提例に於て、第1の変調信号Ve
(N)、Ve(N+1)の負方向への変位を、第7図点線
のように2段階に変化させた第2の前提例を説明する。
すなわち、当該TFTのオン期間にVe電位を一旦変化さ
せ、TFTがオフ状態になった後、正方向への変位に比べ
振幅の減少した負方向への変調信号を印加した。
In the above-described first example, the first modulation signal Ve
A second example in which the displacement of (N) and Ve (N + 1) in the negative direction is changed in two stages as shown by the dotted line in FIG. 7 will be described.
That is, the Ve potential was once changed during the on-period of the TFT, and after the TFT was turned off, a modulation signal in the negative direction, the amplitude of which was smaller than the displacement in the positive direction, was applied.

第2の前提例では、前述の第1の前提例の効果に加
え、フリッカーが減少し更に駆動信頼性が増加する。
In the second premise, in addition to the effects of the first premise, the flicker is reduced and the drive reliability is further increased.

以上の第1及び第2の前提を踏まえた上で、本発明の
実施例について述べる。
An embodiment of the present invention will be described based on the above first and second premise.

実施例1 本発明の実施例の一回路を第8図に、同回路に印加す
る電圧波形を第9図に示す。第8図に於て、21aは第1
走査信号配線、21a′は第1走査信号配線に付属する蓄
積容量共通電極線、21zは最終の走査信号配線、21z′は
最終の蓄積容量の共通電極線である。本実施例では、蓄
積容量Csの共通電極を前段の走査信号配線を用いて形成
した点が回路構成上、また、垂直走査期間毎に極性が反
転する変調信号を印加した点が印加電圧波形上、上述の
2つの前提となる例とそれぞれ異なる。従って、第1の
変調信号を前段の走査信号配線に印加している。第9図
に示すように、N+1番目の走査信号配線への走査が終
了した後(遅れ時間τd)、N番目の走査信号配線に印
加された第1の変調信号と、N番目の走査信号配線に付
属する対向電極に印加される第2の変調信号Vt(N)の
極性が反転する。
Embodiment 1 FIG. 8 shows a circuit of an embodiment of the present invention, and FIG. 9 shows a voltage waveform applied to the circuit. In FIG. 8, 21a is the first
A scanning signal line, 21a 'is a storage capacitor common electrode line attached to the first scanning signal line, 21z is a final scanning signal line, and 21z' is a final storage capacitor common electrode line. In the present embodiment, the point that the common electrode of the storage capacitor Cs is formed by using the previous scanning signal wiring is on the circuit configuration, and the point that the modulation signal whose polarity is inverted every vertical scanning period is applied is on the applied voltage waveform. , Respectively. Therefore, the first modulation signal is applied to the preceding scanning signal wiring. As shown in FIG. 9, after the scanning to the (N + 1) th scanning signal line is completed (delay time τd), the first modulation signal applied to the Nth scanning signal line and the Nth scanning signal line The polarity of the second modulation signal Vt (N) applied to the opposing electrode attached to is inverted.

変調信号の極性反転は、N番目とN+1番目の走査信
号配線に関し、呼び奇偶フィールドに関して、重複して
行なっても良いし、フィールドに関してのみ行なうこと
もできる。第1の変調信号の正方向への電位変化量Ve
(+)と負方向への電位変化量Ve(−)は各々独立に可
変とした。電位変化量Ve(+)とVe(−)の絶対値を等
しくすると第1の前提例と同等の効果が、Ve(+)に比
べVe(−)を相対的に減少させ式(4)に合う起動をす
ると第2の前提例と同等の効果が得られる。
The polarity inversion of the modulation signal may be performed for the N-th and (N + 1) -th scanning signal wirings with respect to the call odd-even field, or may be performed only for the field. Potential change amount Ve of the first modulation signal in the positive direction
(+) And the potential change amount Ve (−) in the negative direction were independently variable. If the absolute values of the potential change amounts Ve (+) and Ve (-) are made equal, the effect equivalent to the first premise is that Ve (-) is relatively reduced as compared with Ve (+), and the equation (4) is used. When the start is matched, the same effect as in the second premise example can be obtained.

すなわち、本実施例の構成では、前述の第1及び第2
の前提例と同様の効果が得られる。
That is, in the configuration of the present embodiment, the first and second
The same effect as the premise example can be obtained.

実施例2 本発明の他の駆動回路を第10図に、本実施例で印加す
る電圧波形を第11図に示す。
Embodiment 2 FIG. 10 shows another driving circuit of the present invention, and FIG. 11 shows a voltage waveform applied in this embodiment.

本実施例では、走査信号配線に第1の変調信号が重複
して印加される点は実施例1と同等であるが、対向電極
が対応する走査信号配線毎に分割されておらず、表示装
置全体にわたり同一電位であること、及び、画素電極・
対向電極間の電気的極性を1走査期間毎(1H)に変化さ
せた点が実施例1、第1及び第2の前提例と異なる。第
10図に於て22は走査駆動回路、24は映像信号駆動回路、
26は第2の変調信号発生回路である。25a,25b,……25z
は画像信号配線である。第11図に於てCh(N)、Ch(N
+1)はそれぞれN番目及びN+1番目の走査信号配線
に印加される電圧波形を示す。Vtは第2の変調信号、Vs
igは映像信号電圧波形を示す。また同図は液晶を交流駆
動するため奇フィールドと偶フィールドでの電圧波形の
相違(極性反転)をも示している。
In the present embodiment, the point that the first modulation signal is applied to the scanning signal wirings in a redundant manner is the same as in the first embodiment, but the counter electrode is not divided for each corresponding scanning signal wiring, The same potential throughout, and the pixel electrode
Embodiment 2 is different from Embodiment 1, the first and second premise examples in that the electric polarity between the opposing electrodes is changed every scanning period (1H). No.
In FIG. 10, 22 is a scanning drive circuit, 24 is a video signal drive circuit,
26 is a second modulation signal generation circuit. 25a, 25b,… 25z
Denotes an image signal wiring. In FIG. 11, Ch (N), Ch (N)
+1) indicates voltage waveforms applied to the N-th and N + 1-th scanning signal lines, respectively. Vt is the second modulated signal, Vs
ig indicates a video signal voltage waveform. The figure also shows the difference (polarity inversion) in the voltage waveform between the odd field and the even field for AC driving the liquid crystal.

図の波形Ch(N)、Ch(N+1)中の高い波形Vgが走
行信号、その前後につながる矩形波が第1の変調信号Ve
である。Veの振幅は全走査信号配線にわたり同一電圧で
その振幅を一定として制御した。但し、走査信号直後の
図中の太い実線で示した電位Vge(+)、Vge(−)のみ
はそれぞれ独立に制御した。従って、走査信号終了直後
の第1の変調信号としては正方向の電位変化としてVge
(−)−Ve(+)、及び負方向の電位変化としてはVge
(+)−Ve(−)と定義される。また、走査信号の印加
時間Tsは1走査期間未満で可変制御可能とした。こうし
て、次段{Ch(N+1)}の走査が終了した後、遅れ時
間τd後に第1、第2の変調信号が印加させた。
A high waveform Vg in the waveforms Ch (N) and Ch (N + 1) in the figure is a running signal, and a rectangular wave connected before and after the running signal is a first modulation signal Ve.
It is. The amplitude of Ve was controlled with the same voltage and the amplitude constant over all the scanning signal lines. However, only the potentials Vge (+) and Vge (-) shown by thick solid lines in the figure immediately after the scanning signal were independently controlled. Therefore, as the first modulation signal immediately after the end of the scanning signal, the potential change in the positive direction is Vge
(−) − Ve (+), and the potential change in the negative direction is Vge
(+)-Ve (-). Further, the application time Ts of the scanning signal can be variably controlled within less than one scanning period. Thus, after the scanning of the next stage {Ch (N + 1)} is completed, the first and second modulation signals are applied after a delay time τd.

さて、本実施例の場合、Veは全ての走査信号配線に同
相で共通に印加される。従って、前述の式(1)の第2
項CsVeは(Cs+Cgd)Ve=CpVeとなる。これにともない
式(3)は下式のようになる。
By the way, in the case of the present embodiment, Ve is commonly applied to all the scanning signal wirings in the same phase. Therefore, the second expression in the above-mentioned equation (1)
The term CsVe is (Cs + Cgd) Ve = CpVe. Accordingly, equation (3) becomes as follows.

CgdVg+CpVe+CsdVsig=CpVt CsdVsigを無視できる場合、条件式(4)は以下の二
つの場合に分かれる。すなわち、 (イ)走査信号Vgが終了した直後では Ve={CpVt−CgdVg}/Cp =Vt−VgCgd/Cp ……(4a′) (ロ)その他の場合では Ve=CpVt/Cp=Vt ……(4b′) となる。
CgdVg + CpVe + CsdVsig = CpVt When CsdVsig can be ignored, the conditional expression (4) is divided into the following two cases. (A) Immediately after the end of the scanning signal Vg, Ve = {CpVt−CgdVg} / Cp = Vt−VgCgd / Cp (4a ′) (2) In other cases, Ve = CpVt / Cp = Vt (4b ').

上記実施例1のように走査信号が終了した後の、Ve
(−)、Ve(+)電位をVeと独立に制御すれば、条件
(4a′)、(4b′)ともに成立させることが出来る。
Ve after the scanning signal ends as in the first embodiment.
If the (−) and Ve (+) potentials are controlled independently of Ve, both conditions (4a ′) and (4b ′) can be satisfied.

こうして、1走査期間毎に対向電極と画素電極の電位
の極性を変化させる本実施例の場合に於いても、Ve
(+)とVe(−)を独立に調整することにより、液晶の
誘電率異方性の影響を補償し、且つ画像信号配線と画素
電極間に発生するDC電位差を零にできる(当然の結果と
して、画像信号配線に与える画像信号の平均電位と画素
電極の平均電位は等しくなる)。こうして、フリッカ
ー、画像メモリーの主な発生原因を除去し、駆動信頼性
を向上させ、更に駆動電力を減少させることが出来た。
またこの場合には、階調制御性もきわめて向上する。
Thus, in the case of this embodiment in which the polarity of the potential of the counter electrode and the potential of the pixel electrode is changed every scanning period, Ve
By adjusting (+) and Ve (-) independently, the effect of the dielectric anisotropy of the liquid crystal can be compensated and the DC potential difference generated between the image signal wiring and the pixel electrode can be reduced to zero (natural result). As a result, the average potential of the image signal applied to the image signal wiring is equal to the average potential of the pixel electrode.) In this way, the main causes of flicker and image memory were eliminated, driving reliability was improved, and driving power was further reduced.
In this case, the gradation controllability is also greatly improved.

実施例3 実施例2に於いて、走査信号終了直後の電位Vge
(−)、Vge(+)を各々電位Ve(−)、Ve(+)と等
しくした。この場合、走査信号終了直後の1走査期間内
は条件式(4)と一致しない駆動となるが、その他の表
示期間では基本的条件式(4b)に従った駆動が出来る。
例えば、走査線数が240本の場合では(4b)に従う期間
は238/240となり、殆ど全期間と考えてよい。こうする
ことにより、表示装置としては電源出力の数を上記実施
例2に比べて2個減少させ、且つ走査駆動回路の構成を
簡略化できる。
Third Embodiment In the second embodiment, the potential Vge immediately after the end of the scanning signal is set.
(−) And Vge (+) were made equal to the potentials Ve (−) and Ve (+), respectively. In this case, driving is not performed in accordance with the conditional expression (4) during one scanning period immediately after the end of the scanning signal, but driving can be performed according to the basic conditional expression (4b) in other display periods.
For example, when the number of scanning lines is 240, the period according to (4b) is 238/240, which can be considered as almost the entire period. By doing so, the number of power supply outputs of the display device can be reduced by two compared to the second embodiment, and the configuration of the scan drive circuit can be simplified.

こうして実施例2に比べて、より低消費電力で且つよ
り低価格であるが、性能的に殆ど変化のない表示装置を
得ることが出来た。
In this way, a display device with lower power consumption and lower price as compared with Example 2, but with little change in performance was obtained.

実施例4 第1及び第2の前提例に於いて蓄積容量の共通配線17
a、17b……17zを共通に接続し、更に、対向電極の共通
配線18a、18b、……18zを共通に接続した構成で、1走
査期間毎に第1の変調信号を入力し表示電極の極性を変
化させる前述の実施例2に類似した駆動を行なった。こ
の場合内部DC電位差を零とすることは不可能であるが、
良好な画像表示を行ない得る。
Embodiment 4 In the first and second premise examples, the common wiring 17 of the storage capacitor is used.
.. 17z are commonly connected, and common wirings 18a, 18b,... 18z of the counter electrodes are commonly connected. Driving similar to the above-described second embodiment in which the polarity was changed was performed. In this case, it is impossible to make the internal DC potential difference zero,
Good image display can be performed.

なお、上述の実施例1〜4では、対向電極に強制的に
対向電圧を印加したが、対向電極電位を浮動としても、
本発明の駆動方法の効果は同様に得られる。
In the first to fourth embodiments, the opposing voltage is forcibly applied to the opposing electrode.
The effect of the driving method of the present invention can be obtained similarly.

例えば実施例2に於いて、第10図の第2の変調信号発
生器26の電位を浮動とした例について説明する。すなわ
ち、対向電極を何処にも接続せず電位浮動の状態で駆動
した。その場合、全ての走査信号線に印加される第1の
変調信号Veが表示装置内部の静電容量を通じて対向電極
にも現れる。表示装置内部にはVeと無関係な電位に保持
される画像信号配線があり、前記対向電極に現れる第2
の変調信号の振幅は一般にVeより小さく、前記条件式
(4b′)を正確には満たさない。しかしながら第2の変
調信号発生源を省略でき、省電力効果は大きい。また良
好な画像を表示することが可能であり、本発明の目的を
殆ど満たすことが出来る。
For example, in the second embodiment, an example in which the potential of the second modulation signal generator 26 in FIG. 10 is floated will be described. That is, the electrode was driven in a state of floating potential without connecting the counter electrode anywhere. In that case, the first modulation signal Ve applied to all the scanning signal lines also appears on the counter electrode through the capacitance inside the display device. Inside the display device, there is an image signal wiring maintained at a potential irrelevant to Ve.
Is generally smaller than Ve, and does not accurately satisfy the conditional expression (4b ′). However, the second modulation signal generation source can be omitted, and the power saving effect is large. In addition, a good image can be displayed, and the object of the present invention can be almost satisfied.

また、実施例2に於いて第2の変調信号発生器26をコ
ンデンサーで形成した。すなわち、前記コンデンサーの
一方の電極を対向電極に接続し、他方の電極を第1の変
調信号発生器に接続した。但し、前記コンデンサーの容
量としては、表示装置の対向電極と全ての画像信号配線
間の容量より充分大きければ良く、対向電極と他方の基
板上の全電極間の容量ほど大きくなくてもよい。本構成
によればVe=Vtなる条件式(4b′)を満たした駆動を行
ない得る。更に、第2の変調信号発生器を特別に設ける
必要がなく省電力効果も大きい。
In the second embodiment, the second modulation signal generator 26 is formed by a capacitor. That is, one electrode of the capacitor was connected to the counter electrode, and the other electrode was connected to the first modulation signal generator. However, the capacitance of the capacitor may be sufficiently larger than the capacitance between the counter electrode of the display device and all the image signal wirings, and may not be as large as the capacitance between the counter electrode and all the electrodes on the other substrate. According to this configuration, driving satisfying the conditional expression (4b ′) of Ve = Vt can be performed. Further, there is no need to provide a special second modulation signal generator, and the power saving effect is great.

上述のコンデンサーの一方の電極と接続した対向電極
に、更にこのコンデンサーとは並列に抵抗の一方の電極
を接続し、抵抗の他方の電極を特定の電位に保持されて
電極に接続した。この抵抗の抵抗値Rは、時定数CRが変
調信号の周期(1/H)に比べ充分に大きければよい。
A counter electrode connected to one electrode of the above-mentioned capacitor was further connected to one electrode of a resistor in parallel with the capacitor, and the other electrode of the resistor was connected to the electrode while being kept at a specific potential. The resistance value R of the resistor may be such that the time constant CR is sufficiently larger than the period (1 / H) of the modulation signal.

上記説明で明らかなように、本発明は以下の顕著な効
果を有する。
As apparent from the above description, the present invention has the following remarkable effects.

先ず第1にアクティブマトリックス表示装置の信号駆
動回路の出力信号電圧を大幅に減少させ、もってアナロ
グ信号を取り扱う同駆動回路の消費電力を減少させるこ
とが出来る。更に本発明をカラー表示に使用する場合に
はクロマICの出力振幅をも減少させ同回路の省電力化も
計れた。こうして表示装置全体としての駆動電力の削減
が可能となる。一方、上記出力信号電圧の振幅を減少、
させることは、益々表示の高密度化が要求され信号駆動
回路が高周波化されねばならぬ今日、上記当該回路の製
作をより容易とする、更に、信号増幅器の直線性のよい
領域を使用でき、表示品質の改善にもつながると言う副
次的利点をも有する。
First, the output signal voltage of the signal drive circuit of the active matrix display device can be greatly reduced, and thus the power consumption of the drive circuit that handles analog signals can be reduced. Further, when the present invention is used for color display, the output amplitude of the chroma IC was reduced, and the power saving of the circuit was also achieved. Thus, the driving power of the entire display device can be reduced. On the other hand, the amplitude of the output signal voltage is reduced,
In order to increase the density of the display and to increase the frequency of the signal drive circuit, it is easier to manufacture the circuit, and furthermore, it is possible to use a linear region of the signal amplifier. It also has a secondary advantage that it leads to an improvement in display quality.

第2に表示画質を改善できた。実施例2・3のような
1フィールド毎の交流駆動に於いても、フリッカーの発
生原因を除去する事が出来た。また実施例4では、上記
に加え表示輝度の均一化・階調表示性能の顕著な向上が
見られた。
Second, the display quality was improved. Even in the AC drive for each field as in the second and third embodiments, it was possible to eliminate the cause of the flicker. In addition, in Example 4, in addition to the above, uniformity of display luminance and remarkable improvement of gradation display performance were observed.

第3に、表示装置の信頼性が向上した。これは液晶の
異方性・走査信号のCgdを通じた容量結合等により、従
来は表示装置内に不可避的に発生したDC電圧を除去した
ことによる。これらのDC電圧成分は各種の表示欠陥を誘
発する原因であった。このDC電圧を除去したことによ
り、固定画像を表示した直後に発生する画像の焼付け現
象が大幅に改善された。更に、式(4)に従った駆動条
件は液晶の誘電率異方性の影響を受けない。このことは
表示装置を広い温度範囲で使用する場合等、誘電率その
ものが変化してもその影響が現われず、安定した駆動が
出来ることを意味する。
Third, the reliability of the display device has been improved. This is because the DC voltage which has conventionally been inevitably generated in the display device is removed due to the anisotropy of the liquid crystal and the capacitive coupling of the scanning signal through Cgd. These DC voltage components caused various display defects. By removing the DC voltage, the image burning phenomenon that occurs immediately after displaying the fixed image has been significantly improved. Further, the driving condition according to the equation (4) is not affected by the dielectric anisotropy of the liquid crystal. This means that when the display device is used in a wide temperature range, even if the dielectric constant itself changes, the effect does not appear and stable driving can be performed.

以上では、本発明を液晶表示装置を例に説明したが、
本発明の思想は他の平板表示装置の駆動にも応用でき
る。
In the above, the present invention has been described using a liquid crystal display device as an example.
The idea of the present invention can be applied to driving of other flat panel display devices.

発明の効果 本発明によれば、表示装置の消費電力の低減・画質の
改善・信頼性の向上を同時に達成でき、その工業的効果
は大きい。
According to the present invention, reduction in power consumption, improvement in image quality, and improvement in reliability of a display device can be achieved at the same time, and the industrial effect is great.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理を説明する為の要素構成を示す
図、第2図及び第4図は第1図の基本構成に印加する電
圧波形を示す図、第3図は液晶の透過光強度と印加電圧
の関係及び本発明による電圧の効果を示す図、第5図は
第1と第2の変調信号振幅の関係及び容量結合による画
素電極の電位変化ΔV*を示す図、第6図は本発明の第
4の実施例と類似する装置の基本構成及び本発明の前提
となる例の装置の基本構成を示す図、第7図は本発明の
前提となる例の印加電圧波形を示す図、第8図は本発明
の第1の実施例の装置の基本構成を示す図、第9図は同
第1の実施例の印加電圧波形を示す図、第10図は本発明
の第2及び第3の実施例の装置の基本構成を示す図、第
11図は同第2及び第3の実施例の印加電圧波形を示す図
である。 1……走査信号配線、2……画像信号配線、3……TF
T、4……ゲート・ドレイン間容量、5……ソース・ド
レイン間容量、6……ゲート・ソース間容量、7……液
晶容量Clc*、8……蓄積容量Cs、Vs(h)・Vs(l)
信号電圧の高・低電位、ΔV*……容量結合による画素
電極の電位変化、ΔVg……走査信号の容量結合により画
素電極に現われる電位変化、Ve……第1の変調信号、Vt
……第2の変調信号、Vsig……信号電位、Va……画素電
極電位、Vth……液晶の光透過開始電圧、Vmax……液晶
の光透過の飽和電圧、11・20・22……走査駆動回路、12
・24……映像信号駆動回路、13……第1の変調信号発生
器、14・26……第2の変調信号発生器、15a・15b・・・
15z・21a・21b・・・21z……走査信号配線、16a・6b・
・・16z・25a・25b...25z……画像信号配線、17a・17b
・・17z……蓄積容量の共通配線、18a・18b・・18z……
対向電極の共通配線、Ts:走査信号継続期間、τd……
走査信号終了後変調信号が入力されるまでの遅れ時間、
Vge(+)・Vge(−)……走査信号終了直後の第1の変
調信号の電位、Ve(+)・Ve(−):第1の変調信号の
電位。
FIG. 1 is a diagram showing an element configuration for explaining the principle of the present invention, FIGS. 2 and 4 are diagrams showing voltage waveforms applied to the basic configuration of FIG. 1, and FIG. FIG. 5 is a diagram showing the relationship between the intensity and the applied voltage and the effect of the voltage according to the present invention; FIG. 5 is a diagram showing the relationship between the first and second modulation signal amplitudes and the potential change ΔV * of the pixel electrode due to capacitive coupling; FIG. 7 is a diagram showing a basic configuration of a device similar to the fourth embodiment of the present invention and a basic configuration of a device of an example which is a premise of the present invention, and FIG. 7 is a diagram showing an applied voltage waveform of an example which is a premise of the present invention. FIG. 8, FIG. 8 is a diagram showing a basic configuration of the device of the first embodiment of the present invention, FIG. 9 is a diagram showing an applied voltage waveform of the first embodiment, and FIG. FIG. 6 is a diagram showing a basic configuration of the device according to the third embodiment,
FIG. 11 is a diagram showing an applied voltage waveform of the second and third embodiments. 1 ... Scan signal wiring, 2 ... Image signal wiring, 3 ... TF
T, 4: Gate-drain capacitance, 5: Source-drain capacitance, 6: Gate-source capacitance, 7: Liquid crystal capacitance Clc *, 8: Storage capacitance Cs, Vs (h) · Vs (L)
High / low potential of signal voltage, ΔV *: potential change of pixel electrode due to capacitive coupling, ΔVg: potential change appearing at pixel electrode due to capacitive coupling of scanning signal, Ve: first modulation signal, Vt
… Second modulation signal, Vsig… signal potential, Va… pixel electrode potential, Vth… liquid crystal light transmission start voltage, Vmax… liquid crystal light transmission saturation voltage, 11, 20, 22… scanning Drive circuit, 12
24 video signal drive circuit 13 first modulation signal generator 14 26 second modulation signal generator 15a / 15b
15z ・ 21a ・ 21b ・ ・ ・ 21z ・ ・ ・ ・ ・ ・ Scan signal wiring, 16a ・ 6b ・
・ ・ 16z ・ 25a ・ 25b ... 25z ......... Image signal wiring, 17a ・ 17b
·············· 17z …… Common wiring of storage capacitors, 18a ··· 18b ······· 18z…
Common wiring of counter electrode, Ts: scanning signal duration, τd ...
The delay time until the modulation signal is input after the end of the scanning signal,
Vge (+) · Vge (−)... Potential of the first modulation signal immediately after the end of the scanning signal, Ve (+) · Ve (−): potential of the first modulation signal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 南野 裕 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭60−39620(JP,A) 特開 昭64−91185(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Hiroshi Minamino 1006 Kazuma, Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (56) References JP-A-60-39620 (JP, A) JP-A-64- 91185 (JP, A)

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】マトリクス状に配置した画素電極と、前記
画素電極にはドレーン電極が接続され、ソース電極には
画像信号配線が接続され、ゲート電極には走査信号配線
が接続された薄膜トランジスタと、前記画素電極と容量
を介して、少なくとも走査信号配線に平行な行単位で共
通の電位をもつ第1の配線と、前記画素電極と表示材料
を介して対向し、かつ表示面全面にわたって空間的に同
一電位の対向電極とを有し、表示材料を交流駆動する表
示装置において、前記薄膜トランジスタのオン期間に画
像信号電圧を画素電極に伝達し、前記第1の配線に走査
期間毎に極性が反転する第1の変調信号を印加するとと
もに、前記対向電極にも第2の変調信号を前記第1の変
調信号と同期させて印加し、走査信号配線には前記薄膜
トランジスタのオフ期間に第3の変調信号を前記第1の
変調信号と同期させて印加することにより、前記画素電
極の電位を変化させて前記表示材料に電圧を印加するこ
とを特徴とする表示装置の駆動方法。
A pixel electrode arranged in a matrix, a drain electrode connected to the pixel electrode, an image signal wiring connected to a source electrode, and a thin film transistor connected to a scanning signal wiring to a gate electrode; A first wiring having a common potential at least in a row unit parallel to the scanning signal wiring via the pixel electrode and the capacitor; and a first wiring facing the pixel electrode via a display material, and spatially over the entire display surface. In a display device having an opposite electrode having the same potential and driving a display material by AC, an image signal voltage is transmitted to a pixel electrode during an ON period of the thin film transistor, and the polarity is inverted to the first wiring every scanning period. A first modulation signal is applied, and a second modulation signal is also applied to the counter electrode in synchronization with the first modulation signal. A method of driving a display device, wherein a voltage is applied to the display material by changing a potential of the pixel electrode by applying a third modulation signal in synchronization with the first modulation signal during a period. .
【請求項2】第1と第2と第3の変調信号が同一振幅で
あることを特徴とする請求項1に記載の表示装置の駆動
方法。
2. The method according to claim 1, wherein the first, second and third modulation signals have the same amplitude.
【請求項3】第1と第2と第3の変調信号が同一極性で
あることを特徴とする請求項1に記載の表示装置の駆動
方法。
3. The method according to claim 1, wherein the first, second and third modulation signals have the same polarity.
【請求項4】第1と第2と第3の変調信号が一定の周期
で極性が反転することを特徴とする請求項1に記載の表
示装置の駆動方法。
4. The method according to claim 1, wherein the polarity of the first, second and third modulation signals is inverted at a constant period.
【請求項5】変調信号の一定周期が1水平期間または複
数の水平期間の何れかであることを特徴とする請求項4
に記載の表示装置の駆動方法。
5. The modulation signal according to claim 4, wherein the fixed period is one horizontal period or a plurality of horizontal periods.
4. The method for driving a display device according to claim 1.
【請求項6】薄膜トランジスタがNチャンネルの場合、
第1の変調信号の振幅が、走査信号が印加された後の特
定期間のみ他の期間に比べ正方向の振幅が負方向の振幅
より大きく、薄膜トランジスタがPチャンネルの場合、
第1の変調信号の振幅が、走査信号が印加された後の特
定期間のみ他の期間に比べ正方向の振幅が負方向の振幅
より小さいことを特徴とする請求項1に記載の表示装置
の駆動方法。
6. When the thin film transistor has N channels,
When the amplitude of the first modulation signal is larger in the positive direction than in the other periods only in a specific period after the application of the scanning signal compared to other periods, and the thin film transistor is a P-channel,
2. The display device according to claim 1, wherein the amplitude of the first modulation signal is smaller in amplitude in the positive direction than in other periods only in a specific period after the application of the scanning signal. Drive method.
【請求項7】第3の変調信号の電位は、薄膜トランジス
タがオフになるゲート電位以下であることを特徴とする
請求項1に記載の表示装置の駆動方法。
7. The method according to claim 1, wherein the potential of the third modulation signal is equal to or lower than a gate potential at which the thin film transistor is turned off.
【請求項8】マトリクス状に配置した画素電極と、前記
画素電極にはドレーン電極が接続され、ソース電極には
画像信号配線が接続され、ゲート電極には走査信号配線
が接続された薄膜トランジスタと、前記画素電極は容量
を介して隣接する前記走査配線に接続され、前記画素電
極と表示材料とを介して対向し、かつ表示面全面にわた
って同一電位の対向電極とを有し、前記表示材料を交流
駆動する表示装置において、前記薄膜トランジスタのオ
ン期間に画像信号電圧を画素電極に伝達し、前記対向電
極に走査期間毎に極性が反転する第2の変調信号を前記
画像信号電圧に印加するとともに、さらに前記薄膜トラ
ンジスタのオフ期間において走査信号配線に第3の変調
信号を前記第2の変調信号を同期させて印加することに
より、前記画素電極の電位を変化させて前記表示材料に
電圧を印加することを特徴とする表示装置の駆動方法。
8. A pixel electrode arranged in a matrix, a thin film transistor having a drain electrode connected to the pixel electrode, an image signal wiring connected to a source electrode, and a scanning signal wiring connected to a gate electrode. The pixel electrode is connected to the adjacent scanning wiring via a capacitor, is opposed to the pixel electrode via a display material, and has a counter electrode having the same potential over the entire display surface. In the display device to be driven, an image signal voltage is transmitted to a pixel electrode during an on-period of the thin film transistor, and a second modulation signal whose polarity is inverted for each scanning period is applied to the counter electrode to the image signal voltage, and By applying a third modulation signal to a scanning signal line in synchronization with the second modulation signal during an off period of the thin film transistor, the pixel voltage is reduced. The driving method of a display device and applying a voltage to the display material by changing the potential.
【請求項9】第2と第3の変調信号が同一振幅であるこ
とを特徴とする請求項8に記載の表示装置の駆動方法。
9. The method according to claim 8, wherein the second and third modulation signals have the same amplitude.
【請求項10】第2と第3の変調信号が同一極性である
ことを特徴とする請求項8に記載の表示装置の駆動方
法。
10. The method according to claim 8, wherein the second and third modulation signals have the same polarity.
【請求項11】第2と第3の変調信号が一定の周期で極
性が反転することを特徴とする請求項8に記載の表示装
置の駆動方法。
11. The method according to claim 8, wherein the polarity of the second and third modulation signals is inverted at a constant period.
【請求項12】変調信号の一定周期が1水平期間または
複数の水平期間の何れかであることを特徴とする請求項
11に記載の表示装置の駆動方法。
12. The modulation signal according to claim 1, wherein the fixed period is one horizontal period or a plurality of horizontal periods.
12. The method for driving a display device according to item 11.
【請求項13】薄膜トランジスタがNチャンネルの場
合、第3の変調信号の振幅が、走査信号が印加された後
の特定期間のみ他の期間に比べ正方向の振幅が負方向の
振幅より大きく、薄膜トランジスタがPチャンネルの場
合、第3の変調信号の振幅が、走査信号が印加された後
の特定期間のみ他の期間に比べ正方向の振幅が負方向の
振幅より小さいことを特徴とする請求項8に記載の表示
装置の駆動方法。
13. When the thin film transistor has N channels, the amplitude of the third modulation signal is larger in the positive direction than in the other periods only in a specific period after the application of the scanning signal compared to the other periods, and 9. If P is a P-channel, the amplitude of the third modulation signal is smaller in amplitude in the positive direction than in the other period only in a specific period after the application of the scanning signal. 4. The method for driving a display device according to claim 1.
【請求項14】第3の変調信号の電位は、薄膜トランジ
スタがオフになるゲート電位以下であることを特徴とす
る請求項8に記載の表示装置の駆動方法。
14. The method according to claim 8, wherein the potential of the third modulation signal is equal to or lower than a gate potential at which the thin film transistor is turned off.
JP1054028A 1988-03-11 1989-03-07 Driving method of display device Expired - Lifetime JP2737209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1054028A JP2737209B2 (en) 1988-03-11 1989-03-07 Driving method of display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-58765 1988-03-11
JP5876588 1988-03-11
JP1054028A JP2737209B2 (en) 1988-03-11 1989-03-07 Driving method of display device

Publications (2)

Publication Number Publication Date
JPH02913A JPH02913A (en) 1990-01-05
JP2737209B2 true JP2737209B2 (en) 1998-04-08

Family

ID=26394771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1054028A Expired - Lifetime JP2737209B2 (en) 1988-03-11 1989-03-07 Driving method of display device

Country Status (1)

Country Link
JP (1) JP2737209B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255858B1 (en) * 2005-08-18 2013-04-17 재팬 디스프레이 웨스트 인코포레이트 Display device and drive method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568659B2 (en) * 1988-12-12 1997-01-08 松下電器産業株式会社 Driving method of display device
JPH0667145A (en) * 1992-08-24 1994-03-11 Hitachi Ltd Liquid crystal display
KR940009734A (en) * 1992-10-29 1994-05-24 카나이 쯔또무 Matrix display device and its driving method
US6040812A (en) * 1996-06-19 2000-03-21 Xerox Corporation Active matrix display with integrated drive circuitry
KR100366933B1 (en) 1999-03-10 2003-01-09 샤프 가부시키가이샤 Liquid crystal display device, and method for driving the same
WO2001082274A1 (en) 2000-04-24 2001-11-01 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
JP3723747B2 (en) 2000-06-16 2005-12-07 松下電器産業株式会社 Display device and driving method thereof
JP3832240B2 (en) 2000-12-22 2006-10-11 セイコーエプソン株式会社 Driving method of liquid crystal display device
JP4492483B2 (en) * 2005-08-18 2010-06-30 ソニー株式会社 Liquid crystal display device and driving method thereof
WO2008114479A1 (en) 2007-03-16 2008-09-25 Sharp Kabushiki Kaisha Liquid crystal display device, and its driving method
BRPI0822404A2 (en) * 2008-03-11 2019-09-24 Sharp Kk trigger circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid crystal display device
JP2010008576A (en) * 2008-06-25 2010-01-14 Toshiba Mobile Display Co Ltd Liquid crystal display, and method of driving liquid crystal display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039620A (en) * 1983-08-12 1985-03-01 Asahi Glass Co Ltd Image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255858B1 (en) * 2005-08-18 2013-04-17 재팬 디스프레이 웨스트 인코포레이트 Display device and drive method thereof

Also Published As

Publication number Publication date
JPH02913A (en) 1990-01-05

Similar Documents

Publication Publication Date Title
JP2568659B2 (en) Driving method of display device
JP2806098B2 (en) Driving method of display device
US5706023A (en) Method of driving an image display device by driving display materials with alternating current
EP1863010A1 (en) Liquid crystal display and driving method thereof
KR100433064B1 (en) Liquid crystal display and driving control method therefore
KR101285054B1 (en) Liquid crystal display device
JPH03168617A (en) Method for driving display device
JP2737209B2 (en) Driving method of display device
GB2436887A (en) Liquid crystal display and driving method thereof
JP2003029726A (en) Liquid crystal display device and its driving method
JP2730286B2 (en) Driving method of display device
US8339348B2 (en) Liquid crystal display and driving control circuit thereof
US6864872B2 (en) Driving method of bias compensation for TFT-LCD
KR100496543B1 (en) Liquid crystal display and method of driving the same
JPH10111490A (en) Driving method for liquid crystal display device
JPS63175890A (en) How to drive an active matrix liquid crystal panel
JP3140088B2 (en) Driving method of liquid crystal display device
KR0147119B1 (en) Liquid Crystal Driver for Leakage Current Compensation
KR101264704B1 (en) LCD and drive method thereof
KR101213945B1 (en) LCD and drive method thereof
KR20040048523A (en) Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type
KR100617611B1 (en) Gate Drive Signal Generation Circuit with Multiple Levels
JP3437866B2 (en) Driving method of display device
KR20040058580A (en) Liquid crystal display device and method of dirving the same
JPH0667146A (en) Method for driving liquid crystal display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 12