JP2734034B2 - Processing method of silicon semiconductor substrate - Google Patents
Processing method of silicon semiconductor substrateInfo
- Publication number
- JP2734034B2 JP2734034B2 JP63321242A JP32124288A JP2734034B2 JP 2734034 B2 JP2734034 B2 JP 2734034B2 JP 63321242 A JP63321242 A JP 63321242A JP 32124288 A JP32124288 A JP 32124288A JP 2734034 B2 JP2734034 B2 JP 2734034B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- semiconductor substrate
- oxygen
- nitride film
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン半導体基板の処理方法、特にゲッ
タリング源となる欠陥層を形成する処理方法に関する。The present invention relates to a method for processing a silicon semiconductor substrate, and more particularly to a method for forming a defect layer serving as a gettering source.
シリコン半導体基板中に形成する結晶欠陥層によっ
て、有害不純物などをゲッタリングする技術には、欠陥
層の形成方法により大きく分けてイントリンシック・ゲ
ッタリング(以下、IGと略す)技術とエクストリンシッ
ク・ゲッタリング(以下、EGと略す)技術とがある。IG
技術としては、チョクラルスキー法で引き上げたシリコ
ン単結晶中にもともと過飽和に含まれる溶存酸素を熱処
理によって析出させ、シリコン半導体基板の内部に欠陥
層を形成する技術が代表的である。Techniques for gettering harmful impurities and the like by using a crystal defect layer formed in a silicon semiconductor substrate are roughly classified into an intrinsic gettering (hereinafter abbreviated as IG) technique and an extrinsic getter according to a method of forming the defect layer. There is a ring (hereinafter abbreviated as EG) technology. IG
A typical technique is to form a defect layer inside a silicon semiconductor substrate by depositing dissolved oxygen originally contained in supersaturation in a silicon single crystal pulled by the Czochralski method by heat treatment.
一方、EG技術は半導体基板の裏面側に故意に格子歪を
導入するもので、たとえばシリコン半導体基板の裏面に
機械的損傷を与えたり、あるいはシリコン半導体基板の
裏面にリンなどの不純物を拡散し、格子不整合転位網を
発生させたり、あるいはアルゴンなどのイオン注入によ
って格子に損傷を与えたり、あるいはまたシリコン半導
体基板の裏面にシリコン窒化膜を成長させ、高温で熱処
理することによってシリコン半導体基板とシリコン窒化
膜との界面に歪場を形成するなどの方法がある。さらに
また、シリコン半導体基板の裏面に多結晶半導体膜を成
長させ、この多結晶半導体膜の結晶粒界をゲッタリング
源とする方法もEG技術に含まれる。On the other hand, EG technology intentionally introduces lattice strain on the back surface side of the semiconductor substrate, for example, mechanically damages the back surface of the silicon semiconductor substrate, or diffuses impurities such as phosphorus on the back surface of the silicon semiconductor substrate, A lattice mismatch dislocation network is generated, or a lattice is damaged by implantation of ions such as argon, or a silicon nitride film is grown on the back surface of the silicon semiconductor substrate and heat-treated at a high temperature to form a silicon semiconductor substrate and silicon. There is a method of forming a strain field at the interface with the nitride film. Further, a method of growing a polycrystalline semiconductor film on the back surface of a silicon semiconductor substrate and using a crystal grain boundary of the polycrystalline semiconductor film as a gettering source is also included in the EG technology.
しかし、上述した従来のゲッタリング技術は、たとえ
ばまずIG技術においては、酸素析出の機構が極めて多様
かつ複雑な要因を含んでいるため、酸素析出の完全な制
御は非常に困難で、欠陥層の形成が十分でなかったり、
逆に無欠陥であるべき活性領域に欠陥が発生したりし
て、半導体装置の製造歩留りを低下させるという欠点が
ある。However, in the conventional gettering technique described above, for example, in the IG technique, since the mechanism of oxygen precipitation includes extremely diverse and complicated factors, complete control of the oxygen precipitation is extremely difficult, and the defect layer is not sufficiently controlled. Formation is not enough,
On the contrary, there is a defect that a defect is generated in an active region that should be defect-free, thereby lowering a manufacturing yield of a semiconductor device.
一方、EG技術においては、シリコン半導体基板の変形
や汚染を伴うことが多く、また一般的にIG技術よりは効
果が小さく、またゲッタリング作用が半導体装置製造プ
ロセス中で長続きしないという欠点があった。On the other hand, EG technology often involves deformation and contamination of silicon semiconductor substrates, is generally less effective than IG technology, and has the drawback that the gettering action does not last long during the semiconductor device manufacturing process. .
本発明の目的は、IG技術を主とするものであるが、EG
の効果も得られる、新規なシリコン半導体基板の処理方
法を提供することにある。The purpose of the present invention is mainly IG technology, but EG
Another object of the present invention is to provide a novel method for processing a silicon semiconductor substrate, which can also obtain the effect described above.
本発明により処理方法は、シリコン基板の一主面の全
面もしくは一部分にシリコン酸化膜を形成し、さらに当
該一主面の全面にシリコン窒化膜を被着する工程と、前
記シリコン基板を熱処理し、前記シリコン窒化膜を被着
していない前記シリコン基板の他主面において、一定の
深さまで過飽和酸素を外部拡散により除去する工程と、
前記シリコン窒化膜の全部あるいは一部を除去する工程
と、前記シリコン基板を熱処理し、基板内に酸素析出核
を形成する工程と、前記シリコン窒化膜の全部あるいは
一部を除去した後に前記シリコン基板を酸素を含む雰囲
気中で熱処理し、前記酸素析出核に基づく積層欠陥を前
記一主面に形成する工程とを有している。A processing method according to the present invention includes a step of forming a silicon oxide film on the entire surface or a part of one main surface of a silicon substrate, further applying a silicon nitride film on the entire surface of the one main surface, and heat-treating the silicon substrate. A step of removing supersaturated oxygen to a certain depth by external diffusion on the other main surface of the silicon substrate not covered with the silicon nitride film;
Removing all or a portion of the silicon nitride film, heat treating the silicon substrate to form oxygen precipitation nuclei in the substrate, and removing the silicon nitride film completely or partially to remove the silicon nitride film. A heat treatment in an atmosphere containing oxygen to form stacking faults based on the oxygen precipitation nuclei on the one main surface.
シリコン半導体基板を高温熱処理(1050℃以上)する
第2工程で一方の面(半導体素子を形成する面)からは
一定の深さまで過飽和酸素が除去・低減され、また内部
の結晶生成時の析出核を消減させる。この方法では、他
方の面は、シリコン窒化膜によって酸素の外部拡散がな
いから、この面側には、後でIG効果を与える過飽和酸素
は充分に残っている。次に低温(1000℃以下、通常600
〜700℃)で熱処理する第4工程で、過飽和酸素が残っ
ている領域に酸素析出核を精度よく形成することができ
る。In the second step of heat-treating the silicon semiconductor substrate at a high temperature (1050 ° C. or higher), supersaturated oxygen is removed and reduced to a certain depth from one surface (the surface on which a semiconductor element is formed), and the precipitation nuclei during internal crystal formation are formed. To reduce. In this method, since the other surface does not have oxygen diffused outward by the silicon nitride film, a sufficient amount of supersaturated oxygen which gives the IG effect later remains on this surface. Next, at low temperature (less than 1000 ℃, usually 600
In the fourth step of heat treatment at a temperature of about 700 ° C.), oxygen precipitation nuclei can be accurately formed in a region where supersaturated oxygen remains.
以下、図面を参照して、本発明の実施例につき説明す
る。第1図〜第4図は、第1実施例を示す図である。第
1図は、第1工程を示すもので、シリコン半導体基板1
の一方の表面にCVD法によって70nmのシリコン酸化膜2
を形成し、次いで同じ表面にCVD法によって15nmのシリ
コン窒化膜3を形成している。シリコン半導体基板1は
1.4×1018cm-3の格子間酸素を含み、面方位(100)の、
直径125mm,厚さ600μmのものである。Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 to 4 show the first embodiment. FIG. 1 shows a first step, in which a silicon semiconductor substrate 1 is shown.
70 nm silicon oxide film 2 on one surface
Then, a 15 nm silicon nitride film 3 is formed on the same surface by the CVD method. The silicon semiconductor substrate 1
It contains interstitial oxygen of 1.4 × 10 18 cm -3 and has a plane orientation (100).
It has a diameter of 125 mm and a thickness of 600 μm.
次に第2図は第2工程を示すもので、シリコン半導体
基板1を、5%の酸素を含む窒素雰囲気中で1100℃,2時
間の熱処理を施し、これによってシリコン半導体基板1
の内部にほぼ一様に分布している格子間酸素の、シリコ
ン酸化膜2およびシリコン窒化膜3によってマスクされ
ていない方の表面から外部拡散4が起き、その結果、こ
の表面付近の領域では格子間酸素濃度は低くなる。この
領域が素子活性領域として用いられる。またこの際、シ
リコン窒化膜3による応力はシリコン酸化膜2によって
緩和され、シリコン半導体基板1の変形はおこらない。Next, FIG. 2 shows a second step, in which the silicon semiconductor substrate 1 is subjected to a heat treatment at 1100 ° C. for 2 hours in a nitrogen atmosphere containing 5% of oxygen.
Of the interstitial oxygen distributed almost uniformly inside the surface of the silicon oxide film 2 and the silicon nitride film 3, the external diffusion 4 occurs from the surface which is not masked. The oxygen concentration during the period becomes lower. This region is used as a device active region. At this time, the stress due to the silicon nitride film 3 is relieved by the silicon oxide film 2, and the silicon semiconductor substrate 1 does not deform.
続いて、このシリコン半導体基板1からシリコン酸化
膜2およびシリコン窒化膜3を除去する第3工程後、第
4工程として第3図に示すように、窒素ふんい気中で65
0℃,4時間の熱処理を施し、シリコン半導体基板1の内
部の、格子間酸素濃度の高い領域に酸素析出核5を成長
させる。次に、このシリコン半導体基板1を乾燥酸素ふ
んい気中で1000℃,16時間の熱処理を行なうと、第4図
に示すように酸素析出核5が形成されている領域に酸素
析出物6が成長する。また最初にシリコン酸化膜2およ
びシリコン窒化膜3でマスクされていた方の表面付近に
は酸素析出核5が高密度に存在しているので、この表面
には、酸素析出物6の成長に伴い、積層欠陥7が高密度
に発生し、これが強力なEG源として作用する。なお、前
に述べたように、第4図の工程は、ウエーハ段階で行な
わず、半導体装置の製造工程中において、同様な効果を
得るようにしていることが多い。Subsequently, after a third step of removing the silicon oxide film 2 and the silicon nitride film 3 from the silicon semiconductor substrate 1, a fourth step is performed in a nitrogen atmosphere as shown in FIG.
Heat treatment at 0 ° C. for 4 hours is performed to grow oxygen precipitation nuclei 5 in a region where the interstitial oxygen concentration is high inside silicon semiconductor substrate 1. Next, when this silicon semiconductor substrate 1 is subjected to a heat treatment at 1000 ° C. for 16 hours in a dry oxygen atmosphere, as shown in FIG. 4, oxygen precipitates 6 are formed in regions where oxygen precipitate nuclei 5 are formed. grow up. Oxygen precipitate nuclei 5 are present at high density near the surface first masked by the silicon oxide film 2 and the silicon nitride film 3. , Stacking faults 7 are generated at high density, which acts as a strong EG source. As described above, the process shown in FIG. 4 is not performed at the wafer stage, and a similar effect is often obtained during the manufacturing process of the semiconductor device.
以上のように作製したシリコン半導体基板は、従来の
EG技術を用いたものと異なり、熱処理などによってシリ
コン半導体基板が変形するような応力が発生することが
なく、またEG源として表面まで露出した内部欠陥を利用
しているため、ゲッタリング源は無尽蔵と言ってよく、
熱処理の繰返しによってアニールアウトされたり、消費
されつくしたりしてしまうことがない。また、本発明の
半導体基板の製造方法は、有害不純物などによって半導
体基板を汚染する心配もない。The silicon semiconductor substrate fabricated as described above is
Unlike the one using EG technology, there is no stress that causes the silicon semiconductor substrate to be deformed by heat treatment, etc., and since the EG source uses internal defects exposed to the surface, the gettering source is inexhaustible You can say,
There is no anneal-out or repeated consumption of heat treatment. Further, in the method for manufacturing a semiconductor substrate according to the present invention, there is no fear that the semiconductor substrate is contaminated by harmful impurities or the like.
さらにまた、本発明はIG技術とEG技術との相乗効果に
よる極めて強力なゲッタリング作用が得られるため、無
欠陥であるべき領域近くまで高密度の内部欠陥を形成さ
せるような危険をおかす必要はない。これらのことか
ら、本発明によって製造された半導体基板は、信頼性の
高い半導体装置を高歩留りで製造するのに極めて有効で
あるといえる。Furthermore, since the present invention can obtain an extremely strong gettering action by a synergistic effect of the IG technology and the EG technology, it is not necessary to take a danger of forming high-density internal defects near a region to be defect-free. Absent. From these facts, it can be said that the semiconductor substrate manufactured according to the present invention is extremely effective for manufacturing a highly reliable semiconductor device at a high yield.
次に第2実施例につき説明する。先ず、第5図に示す
ように、シリコン半導体基板8に格子配列された窓を有
するシリコン酸化膜9を形成する。シリコン半導体基板
8は、第1実施例と同じく、1.4×1018cm-3の格子間酸
素を含み、直径125mm,厚さ600μm,面方位(100)のもの
である。シリコン酸化膜9はCVD法で30nmに形成した後
ホトエッチングによりパターンを形成する。ここで、シ
リコン酸化膜9の窓となる部分の寸法は、一辺が2mmの
正方形とし、またこれらの窓と窓との間隔は2mmとす
る。なお、この窓の各辺はシリコン半導体基板8の〈11
0〉方向とすることが望ましい。Next, a second embodiment will be described. First, as shown in FIG. 5, a silicon oxide film 9 having windows arranged in a lattice on a silicon semiconductor substrate 8 is formed. As in the first embodiment, the silicon semiconductor substrate 8 contains interstitial oxygen of 1.4 × 10 18 cm −3 , has a diameter of 125 mm, a thickness of 600 μm, and a plane orientation (100). The silicon oxide film 9 is formed to a thickness of 30 nm by a CVD method and then forms a pattern by photoetching. Here, the size of the portion of the silicon oxide film 9 that will be the window is a square having a side of 2 mm, and the distance between these windows is 2 mm. Note that each side of this window corresponds to <11
0> direction is desirable.
次にシリコン半導体基板8の同じ表面にCVD法によっ
て40nmの厚さのシリコン窒化膜10を成長させ、第6図に
示すような構造とする。次に第2工程として第7図に示
すように、シリコン半導体基板8を、5%の酸素を含む
窒素ふんい気中で1100℃,2時間の熱処理を施し、シリコ
ン酸化膜9およびシリコン窒化膜10でマスクされていな
い方の表面付近の領域の格子間酸素の外部拡散11を起こ
させる。またこの時、シリコン酸化膜9の窓を通してシ
リコン窒化膜10がシリコン半導体基板8と直接接してい
る界面では熱応力によって高密度に転位12が発生する。Next, a silicon nitride film 10 having a thickness of 40 nm is grown on the same surface of the silicon semiconductor substrate 8 by the CVD method to obtain a structure as shown in FIG. Next, as a second step, as shown in FIG. 7, the silicon semiconductor substrate 8 is subjected to a heat treatment at 1100 ° C. for 2 hours in a nitrogen atmosphere containing 5% oxygen to form a silicon oxide film 9 and a silicon nitride film. External diffusion 10 of interstitial oxygen in a region near the surface not masked by 10 is caused. At this time, dislocations 12 are generated at high density due to thermal stress at the interface where the silicon nitride film 10 is in direct contact with the silicon semiconductor substrate 8 through the window of the silicon oxide film 9.
続いて第3工程として第8図に示すように、ホトエッ
チング法によってシリコン窒化膜10がシリコン半導体基
板8と接している部分を残してシリコン窒化膜10を除去
し、さらにシリコン酸化膜9も除去する。第4工程はシ
リコン半導体基板8を窒素ふんい気中で650℃,5時間の
熱処理を施し、第9図に示すように酸素析出核13を成長
させる。Then, as a third step, as shown in FIG. 8, the silicon nitride film 10 is removed by a photo-etching method except for a portion where the silicon nitride film 10 is in contact with the silicon semiconductor substrate 8, and the silicon oxide film 9 is further removed. I do. In the fourth step, the silicon semiconductor substrate 8 is subjected to a heat treatment at 650 ° C. for 5 hours in a nitrogen atmosphere to grow oxygen precipitation nuclei 13 as shown in FIG.
上記処理を行なったシリコン半導体基板8を、さらに
乾燥酸素ふんい気中で1000℃,16時間の熱処理を施すと
第10図に示すように、酸素析出物14が形成される。この
ときシリコン窒化膜10のパターンが形成されている方の
表面では、シリコン半導体基板8が露出している部分
で、酸素析出物14の成長およびシリコン半導体基板8の
酸化の進行に伴い、積層欠陥15が高密度に発生する。本
実施例では、シリコン半導体基板8とシリコン窒化膜10
との界面に発生した転位12、およびシリコン半導体基板
8が露出していた部分に発生した積層欠陥15、およびシ
リコン半導体基板内部に発生した酸素析出物14とによ
る、極めて強力なゲッタリング作用が得られる。なおこ
のシリコン半導体基板は、第1実施例のように、一方の
表面全部にシリコン窒化膜を成長させた場合と比較し
て、熱処理などによる基板の変形がさらに少ない。When the silicon semiconductor substrate 8 that has been subjected to the above treatment is further subjected to a heat treatment at 1000 ° C. for 16 hours in a dry oxygen atmosphere, oxygen precipitates 14 are formed as shown in FIG. At this time, on the surface on which the pattern of the silicon nitride film 10 is formed, the stacking fault is caused by the growth of the oxygen precipitate 14 and the progress of oxidation of the silicon semiconductor substrate 8 in the portion where the silicon semiconductor substrate 8 is exposed. 15 occur at high density. In this embodiment, the silicon semiconductor substrate 8 and the silicon nitride film 10
An extremely strong gettering action is obtained due to dislocations 12 generated at the interface with silicon, stacking faults 15 generated at portions where the silicon semiconductor substrate 8 is exposed, and oxygen precipitates 14 generated inside the silicon semiconductor substrate. Can be This silicon semiconductor substrate is further less deformed by heat treatment or the like than in the case where a silicon nitride film is grown on one entire surface as in the first embodiment.
以上説明したように、本発明は先ずシリコン半導体基
板の一方の面側にのみ、過飽和酸素の除去または低減さ
れた一定領域を形成してから、低温熱処理することで、
酸素析出核を前記領域以外のところに形成する。前記一
定領域に、製造工程で半導体素子を形成するが、このと
き1000℃以上の高温になり、酸素析出核の領域に酸素析
出物が成長し、イントリンシック・ゲッタリング作用を
行なう格子欠陥が生ずる。この格子欠陥発生領域は、精
度良く制御可能である。またシリコン半導体基板の他方
の面(半導体素子を形成しない裏面)は、表面まで酸素
析出核があるので、表面に積層欠陥あるいは転位が生
じ、強力なエクストリンシック・ゲッタリング源ともな
っている。従来のエクストリンシック・ゲッタリングの
ように特別の表面処理を行なうものでないから、半導体
基板の変形,汚染の心配がなく、効果が強く、長持ちす
るゲッタリング作用を与える効果がある。As described above, according to the present invention, first, only on one surface side of the silicon semiconductor substrate, a fixed region where supersaturated oxygen is removed or reduced is formed, and then a low-temperature heat treatment is performed.
Oxygen precipitation nuclei are formed outside the above-mentioned region. In the certain region, a semiconductor element is formed in a manufacturing process.At this time, the temperature becomes 1000 ° C. or higher, an oxygen precipitate grows in a region of an oxygen precipitate nucleus, and a lattice defect performing an intrinsic gettering action occurs. . This lattice defect generation region can be controlled with high accuracy. In addition, the other surface of the silicon semiconductor substrate (the back surface on which no semiconductor element is formed) has oxygen precipitation nuclei up to the surface, so that stacking faults or dislocations occur on the surface, which is also a strong extrinsic gettering source. Since special surface treatment is not performed unlike the conventional extrinsic gettering, there is no fear of deformation and contamination of the semiconductor substrate, and there is an effect of giving a strong and long-lasting gettering action.
第1図〜第4図は、第1実施例の各工程を示す断面図、
第5図は第2実施例で、シリコン半導体基板の一方の面
に形成したシリコン酸化膜のパターンを示す図、第6図
〜第10図は第2実施例のシリコン酸化膜パターン形成後
の各工程を示す断面図である。 1,8……シリコン半導体基板、2,9……シリコン酸化膜、
3,10……シリコン窒化膜、4,11……酸素の外部拡散、5,
14……酸素析出核、6,13……酸素析出物、7,15……積層
欠陥、12……転位。FIG. 1 to FIG. 4 are cross-sectional views showing respective steps of the first embodiment,
FIG. 5 is a view showing a pattern of a silicon oxide film formed on one surface of a silicon semiconductor substrate according to a second embodiment, and FIGS. 6 to 10 are each a figure after forming a silicon oxide film pattern of the second embodiment. It is sectional drawing which shows a process. 1,8 …… Silicon semiconductor substrate, 2,9 …… Silicon oxide film,
3,10: Silicon nitride film, 4,11: External diffusion of oxygen, 5,
14 ... Oxygen precipitate nucleus, 6,13 ... Oxygen precipitate, 7,15 ... Stacking fault, 12 ... Dislocation.
Claims (1)
分にシリコン酸化膜を形成し、さらに当該一主面の全面
にシリコン窒化膜を被着する工程と、前記シリコン基板
を熱処理し、前記シリコン窒化膜を被着していない前記
シリコン基板の他主面において、一定の深さまで過飽和
酸素を外部拡散により除去する工程と、前記シリコン窒
化膜の全部あるいは一部を除去する工程と、前記シリコ
ン基板を熱処理し、基板内に酸素析出核を形成する工程
と、前記シリコン窒化膜の全部あるいは一部を除去した
後に前記シリコン基板を酸素を含む雰囲気中で熱処理
し、前記酸素析出核に基づく積層欠陥を前記一主面に形
成する工程とを有するシリコン基板の処理方法。A step of forming a silicon oxide film on an entire surface or a part of one main surface of a silicon substrate and further depositing a silicon nitride film on an entire surface of the one main surface; Removing, by external diffusion, supersaturated oxygen to a predetermined depth on the other main surface of the silicon substrate on which the nitride film is not deposited; removing all or part of the silicon nitride film; Heat-treating the silicon substrate to form oxygen precipitation nuclei in the substrate, and removing all or a part of the silicon nitride film, and then heat-treating the silicon substrate in an atmosphere containing oxygen to obtain a stacking fault based on the oxygen precipitation nuclei. Forming a silicon substrate on the one main surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321242A JP2734034B2 (en) | 1988-12-19 | 1988-12-19 | Processing method of silicon semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321242A JP2734034B2 (en) | 1988-12-19 | 1988-12-19 | Processing method of silicon semiconductor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02164040A JPH02164040A (en) | 1990-06-25 |
JP2734034B2 true JP2734034B2 (en) | 1998-03-30 |
Family
ID=18130397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63321242A Expired - Fee Related JP2734034B2 (en) | 1988-12-19 | 1988-12-19 | Processing method of silicon semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2734034B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04159768A (en) * | 1990-10-23 | 1992-06-02 | Nec Yamagata Ltd | Manufacture of semiconductor device |
JP4569354B2 (en) * | 2005-03-31 | 2010-10-27 | トヨタ自動車株式会社 | Semiconductor substrate |
JP5158833B2 (en) * | 2006-03-31 | 2013-03-06 | 古河電気工業株式会社 | Nitride-based compound semiconductor device and method for manufacturing nitride-based compound semiconductor device. |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53142866A (en) * | 1977-05-19 | 1978-12-12 | Fujitsu Ltd | Elimination method of impurity in si wafer |
JPS63142822A (en) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | Manufacture of semiconductor device |
-
1988
- 1988-12-19 JP JP63321242A patent/JP2734034B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02164040A (en) | 1990-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0475655B2 (en) | ||
JP2734034B2 (en) | Processing method of silicon semiconductor substrate | |
JPS59124136A (en) | Process of semiconductor wafer | |
JP3022045B2 (en) | Method of manufacturing silicon wafer and silicon wafer | |
JPH0247836A (en) | Manufacture of semiconductor device | |
JPH05235005A (en) | Semiconductor substrate and manufacture thereof | |
JP2725460B2 (en) | Manufacturing method of epitaxial wafer | |
JP4647732B2 (en) | Manufacturing method of P / P-epitaxial wafer | |
JP3294722B2 (en) | Method for manufacturing silicon wafer and silicon wafer | |
JPS6326541B2 (en) | ||
JPH023539B2 (en) | ||
JPS62219529A (en) | Manufacture of semiconductor device | |
JP2518378B2 (en) | Method for manufacturing semiconductor device | |
JPH0616498B2 (en) | Method for manufacturing epitaxial wafer | |
JPS5887833A (en) | Manufacturing method of semiconductor device | |
JPS61154121A (en) | Manufacturing method of semiconductor device | |
JPS60176241A (en) | Manufacture of semiconductor substrate | |
JPS60148127A (en) | Manufacture of semiconductor substrate | |
JPH0443646A (en) | Semiconductor device and its preparation | |
JPH077768B2 (en) | Method for manufacturing semiconductor device | |
JPH0350737A (en) | Manufacture of semiconductor device | |
JPS5885537A (en) | Manufacturing method of semiconductor device | |
JPS63137412A (en) | Manufacture of semiconductor substrate | |
JP4356039B2 (en) | Epitaxial silicon wafer manufacturing method | |
JPH03293718A (en) | Processing method for silicon single crystal substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |