JP2730888B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2730888B2 JP2730888B2 JP9899086A JP9899086A JP2730888B2 JP 2730888 B2 JP2730888 B2 JP 2730888B2 JP 9899086 A JP9899086 A JP 9899086A JP 9899086 A JP9899086 A JP 9899086A JP 2730888 B2 JP2730888 B2 JP 2730888B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- external connection
- insulating substrate
- terminal
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005219 brazing Methods 0.000 description 5
- 239000008188 pellet Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、シーケンサの出力部に用
いられるシーケンサソリッドステートリレー（以下シー
ケンサSSRと記す）等の外部端子の取付構造に関するも
のである。
〔従来の技術〕
第４図（ａ），（ｂ），（ｃ）は基板上に載置された
半導体素子をケース内に収納してなる従来の半導体装置
である、シーケンサSSRの構成例を示し、図において、
１はガラスエポキシ基板、20はシーケンサSSR、２はシ
ーケンサSSR20の一方の側面側に設けられ、負荷への電
源供給を接断するための外部からの制御信号を印加する
ための端子、３は外部から信号を受け半導体素子７をオ
ン，オフするトライアックカプラ、４は抵抗であり、上
記入力端子2,トライアックカプラ3,抵抗４は上記基板１
上にロー材で付けられている。また５はアルミ基板、６
はシーケンサSSR20の他方の側面側に設けられ電源側，
負荷側からの接続を行なうための主端子、７はトライア
ックカプラ３から信号を受け主回路をオン，オフする半
導体主素子であり、上記出力端子6,半導体主素子7,抵抗
４は該基板５上にロー材で取付けられ、上記両基板1,5
は互いに中断端子８でロー材により接続されている。９
は中断端子８で接続された両基板1,5を収納するケー
ス、10はケース内の基板1,5を固定する樹脂、16は取付
穴である。
第５図（ａ），（ｂ）は半導体主素子の構造を示した
ものであり、図中11はT2板、13はシリコンペレット、14
はT1リード、15はゲートリードであり、12はT2板11,シ
リコペレット13,T1リード14,ゲートリード15をロー付す
るためのハンダである。
また、第６図は半導体主素子とトライアックカプラを
収納するためのケースを示し、該ケース９にはシーケン
サSSR20を取付けるために必要な取付穴16が設けられて
いる。
〔発明が解決しようとする問題点〕
従来の半導体素子は以上のように構成されており、特
にシーケンサSSRでは半導体主素子のT1リードが出力端
子側のみに取り出されているので、アルミ基板上の回路
配線を長くしなければならず、基板が大きくなってしま
うこと、また入力端子，出力端子，中継端子があるので
接続を多くしなければならない等により、半導体装置で
あるシーケンサSSRの外形が大きくなるだけでなく、製
造工数が増大するという問題があった。
この発明は上記のような問題点を解消するためになさ
れたもので、その外形が小さく、またシーケンサSSRに
おいては製造工数を少ないものとすることができる半導
体装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、ケース内に収納された
絶縁性基板表面上に形成された回路パターンの所定の場
所と接続する複数の外部接続端子（インサート端子）
を、その本体部分を上記ケース内に埋設させるととも
に、一方端部を該ケースの、上記絶縁性基板と反対側の
終端縁部より延出させ、かつその他方端部を該ケースの
上記絶縁性基板側の壁面部より延出させるようにし、し
かも、この際、上記複数の外部接続端子の他方端部と上
記絶縁性基板表面の回路パターンとの接続位置を、上記
絶縁性筒状ケースの内壁面より所定距離離すとともに、
上記複数の外部接続端子の他方端部が上記ケース内壁面
から延出する位置を、上記絶縁性基板表面から所定距離
離したものである。
〔作用〕
この発明においては、その本体部分を上記ケース内に
埋設させるとともに、一方端部を該ケースの上記絶縁性
基板と反対側の終端縁部より延出させ、かつその他方端
部を該ケースの上記絶縁性基板側の壁面部より延出させ
た外部接続端子（インサート端子）を備えたから、該外
部接続端子を、他の部分と接触することなく絶縁性基板
表面上に形成された回路パターンの所定の場所と容易に
接続でき、このためシーケンサSSRにおいては、基板上
の回路配線が短くなり、中継端子をなくすことができ
る。
しかも、上記複数の外部接続端子の他方端部と上記絶
縁性基板表面の回路パターンとの接続位置を、上記絶縁
性筒状ケースの内壁面より所定距離離すとともに、上記
複数の外部接続端子の他方端部が上記ケース内壁面から
延出する位置を、上記絶縁性基板表面から所定距離離し
たので、上記外部接続端子の、基板上の回路パターンと
の接続部から、上記ケース外側の導電性部材までの絶縁
沿面距離を確保することができ、基板表面に沿った放電
現象の発生を抑制することができる。
〔実施例〕
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置としての
シーケンサSSRの構成例を示し、図中、第４図と同一符
号は同一または相当部分を示し、2aはシーケンサSSR20
のケース9aの一方の側壁に設けられ、負荷への供給を接
断するための外部からの制御信号を印加するための端
子、6aは上記ケース9aの他方の側壁に設けられ電源側，
負荷側と接続するための主端子であり、このような本実
施例ではこれらの端子取り出しをインサート端子付ケー
ス9aを用い行なっている。また３は外部から信号を受け
半導体素子７をオン，オフするトライアックカプラ、７
はトライアックカプラ３から信号を受け主回路をオン，
オフする半導体主素子である。
第２図は本発明の一実施例による半導体主素子の構造
を示し、図中11はT2板、13はシリコンペレット、14aは
半導体素子７のT1リードで、出力側と入力側の両側に取
り出されている。12は、T2板11,シリコンペレット13,T1
リード14a,ゲートリード15をロー付するためのハンダで
ある。
第３図は本発明の一実施例によるインサート端子付ケ
ースを示し、ケース9aには、入力端子2a,出力端子6aが
設けられている。この入力端子2a,出力端子6aはケース
内側面よりケース側壁内部をへてケース上面へ取り出す
構造となっており、またケース9aにはシーケンサSSR20
を取付けるのに必要な取付穴16が設けられている。
次に組立方法について説明する。
アルミ基板５にトライアックカプラ3,抵抗4,半導体主
素子７をロー材で取付け、これらをインサート端子付ケ
ース9aに収納し、その後入力端子2a,出力端子6aとアル
ミ基板５とを接続し、樹脂10で固定する。
このようなシーケンサソリッドステートリレーでは、
半導体主素子７のT1リード14aを出力側と入力側とに取
り出すことによりトライアックカプラ３の出力側と半導
体素子の入力側とを容易に接続でき、このため基板上の
回路配線が短くなり、中継端子をなくせる。また入，出
力端子をケース内側面よりケース側壁上面部に取り出す
ようにしたから、端子付ケースにより容易に入力端子，
出力端子を取り出すことができる。
なお、上記実施例ではシーケンサSSRについて説明し
たが、本発明は該シーケンサSSRと同様な形状をした単
相あるいは多相のソリッドステートリレーにも適用でき
る。
〔発明の効果〕
以上のように、この発明によれば、その本体部分を上
記ケース内に埋設させるとともに、一方端部を該ケース
の上記絶縁性基板と反対側の終端縁部より延出させ、か
つその他方端部を該ケースの上記絶縁性基板側の壁面部
より延出させた外部接続端子（インサート端子）を備え
たので、該外部接続端子を、他の部分と接触することな
く絶縁性基板表面上に形成された回路パターンの所定の
場所と容易に接続できる。これにより、基板上の回路配
線が短くなるとともに、中継端子が不要となり、外形が
小さくかつ製造工数が少ない安価なシーケンサソリッド
ステートリレーが得られるという効果がある。
また、上記複数の外部接続端子の他方端部と上記絶縁
性基板表面の回路パターンとの接続位置を、上記絶縁性
筒状ケースの内壁面より所定距離離すとともに、上記複
数の外部接続端子の他方端部が上記ケース内壁面から延
出する位置を、上記絶縁性基板表面から所定距離離した
ので、基板外部接続端子の、基板上の回路パターンとの
接続部から、上記ケース外側の導電性部材までの絶縁沿
面距離を確保することができ、基板表面に沿った放電現
象の発生を抑制することができる効果もある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a mounting structure of an external terminal such as a sequencer solid state relay (hereinafter referred to as a sequencer SSR) used for an output section of a sequencer. . [Prior Art] FIGS. 4 (a), 4 (b) and 4 (c) show a configuration example of a sequencer SSR which is a conventional semiconductor device in which a semiconductor element mounted on a substrate is housed in a case. Shown in the figure,
1 is a glass epoxy board, 20 is a sequencer SSR, 2 is provided on one side of the sequencer SSR20, and is a terminal for applying an external control signal for cutting off power supply to a load, and 3 is an external terminal. A triac coupler for receiving a signal from the semiconductor element 7 to turn on and off the semiconductor element 7 is a resistor, and the input terminal 2, the triac coupler 3 and the resistor 4 are
It is attached with brazing material on top. 5 is an aluminum substrate, 6
Is provided on the other side of the sequencer SSR20,
A main terminal 7 for connection from the load side is a semiconductor main element for receiving a signal from the triac coupler 3 to turn on / off the main circuit. The output terminal 6, the semiconductor main element 7, and the resistor 4 are connected to the substrate 5 Mounted on the top with brazing material
Are connected to each other by an interruption terminal 8 by a brazing material. 9
Denotes a case for storing the substrates 1 and 5 connected by the interruption terminal 8, 10 denotes a resin for fixing the substrates 1 and 5 in the case, and 16 denotes a mounting hole. 5 (a) and 5 (b) show the structure of the semiconductor main element, in which 11 is a T 2 plate, 13 is a silicon pellet, 14
The T 1 lead, 15 is a gate lead 12 is T 2 plate 11, silicon pellet 13, T 1 leads 14, a solder for the gate lead 15 to brazing. FIG. 6 shows a case for accommodating the semiconductor main element and the triac coupler. The case 9 is provided with mounting holes 16 necessary for mounting the sequencer SSR20. Conventional semiconductor device [INVENTION Problems Solved] is constituted as described above, since in particular T 1 leads of the semiconductor main element in the sequencer SSR are taken only on the output terminal side, the aluminum substrate Circuit wiring must be lengthened, the board becomes large, and the input terminals, output terminals, and relay terminals require more connections. There is a problem that not only the size is increased but also the number of manufacturing steps is increased. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device having a small external shape and a small number of manufacturing steps in a sequencer SSR. [Means for Solving the Problems] A semiconductor device according to the present invention includes a plurality of external connection terminals (insert terminals) connected to predetermined locations of a circuit pattern formed on the surface of an insulating substrate housed in a case. )
With its body buried in the case, one end of the case extending from the terminal edge of the case opposite to the insulating substrate, and the other end of the case having the insulating property. At this time, the connection position between the other end of each of the plurality of external connection terminals and the circuit pattern on the surface of the insulating substrate is set inside the insulating cylindrical case. With a certain distance from the wall,
A position where the other end of each of the plurality of external connection terminals extends from the inner wall surface of the case is separated from the surface of the insulating substrate by a predetermined distance. [Operation] In the present invention, the main body is buried in the case, one end of the case is extended from a terminal edge of the case opposite to the insulating substrate, and the other end is formed in the case. Since the external connection terminal (insert terminal) is provided to extend from the wall surface of the case on the insulating substrate side, the circuit formed on the surface of the insulating substrate without contacting the external connection terminal with other parts. It can be easily connected to a predetermined place of the pattern, so that in the sequencer SSR, the circuit wiring on the substrate is shortened, and the relay terminal can be eliminated. In addition, the connection position between the other end of the plurality of external connection terminals and the circuit pattern on the surface of the insulating substrate is separated from the inner wall surface of the insulating tubular case by a predetermined distance, and the other end of the plurality of external connection terminals is connected. Since the position where the end portion extends from the inner wall surface of the case is separated from the surface of the insulating substrate by a predetermined distance, the conductive member outside the case from the connection portion of the external connection terminal with the circuit pattern on the substrate. The insulation creepage distance can be ensured, and the occurrence of a discharge phenomenon along the substrate surface can be suppressed. Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration example of a sequencer SSR as a semiconductor device according to an embodiment of the present invention. In FIG. 1, the same reference numerals as those in FIG. 4 denote the same or corresponding parts, and 2a denotes a sequencer SSR20.
A terminal provided on one side wall of the case 9a for applying an external control signal for cutting off supply to a load; 6a is provided on the other side wall of the case 9a;
Main terminals for connection to the load side. In this embodiment, these terminals are taken out using the case 9a with insert terminals. Reference numeral 3 denotes a triac coupler which receives a signal from the outside and turns on / off the semiconductor element 7;
Receives the signal from the triac coupler 3 and turns on the main circuit.
This is a semiconductor main element that is turned off. Figure 2 shows a structure of a semiconductor main device according to an embodiment of the present invention, reference numeral 11 is T 2 plate, 13 denotes a silicon pellets, 14a is by T 1 leads of the semiconductor device 7, both sides of the output and input sides Has been taken out. 12, T 2 plate 11, a silicon pellet 13, T 1
This is a solder for brazing the lead 14a and the gate lead 15. FIG. 3 shows a case with an insert terminal according to one embodiment of the present invention. The case 9a is provided with an input terminal 2a and an output terminal 6a. The input terminal 2a and the output terminal 6a are structured so that they pass through the inside of the side wall of the case from the inside of the case to the top of the case, and the case 9a has a sequencer SSR20.
A mounting hole 16 necessary for mounting is provided. Next, an assembling method will be described. A triac coupler 3, a resistor 4, and a semiconductor main element 7 are mounted on an aluminum substrate 5 with a low material, and these are housed in a case 9a with insert terminals. Then, the input terminal 2a, the output terminal 6a and the aluminum substrate 5 are connected, and a resin Fix at 10. In such a sequencer solid state relay,
An input side of the output side and the semiconductor device of the triac coupler 3 can be easily connected by extracting T 1 lead 14a of semiconductor main elements 7 on the output side and the input side and thus the circuit wiring on the substrate is shortened, Eliminates relay terminals. In addition, since the input and output terminals are taken out from the case inner side surface to the case side wall upper surface, the input terminal,
The output terminal can be taken out. Although the sequencer SSR has been described in the above embodiment, the present invention can be applied to a single-phase or multi-phase solid-state relay having the same shape as that of the sequencer SSR. [Effects of the Invention] As described above, according to the present invention, the main body is buried in the case, and one end is extended from the terminal edge of the case opposite to the insulating substrate. And an external connection terminal (insert terminal) whose other end is extended from the wall surface of the case on the insulating substrate side, so that the external connection terminal is insulated without contacting other parts. It can be easily connected to a predetermined place of the circuit pattern formed on the surface of the conductive substrate. This has the effect of shortening the circuit wiring on the board, eliminating the need for relay terminals, and obtaining an inexpensive sequencer solid state relay having a small external shape and a small number of manufacturing steps. Further, a connection position between the other end of the plurality of external connection terminals and the circuit pattern on the surface of the insulating substrate is separated from the inner wall surface of the insulating tubular case by a predetermined distance, and the other end of the plurality of external connection terminals is connected. Since the position where the end portion extends from the inner wall surface of the case is separated from the surface of the insulating substrate by a predetermined distance, the conductive member on the outside of the case is separated from the connection portion of the external connection terminal of the substrate with the circuit pattern on the substrate. In addition, there is also an effect that the insulation creepage distance can be secured up to and the occurrence of a discharge phenomenon along the substrate surface can be suppressed.
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置であるシー
ケンサSSRの構成図、第２図は本発明の半導体主素子の
構造図、第３図は本発明のインサート端子付ケースを示
す図、第４図は従来の半導体装置であるシーケンサSSR
の構成図、第５図は従来の半導体主素子の構造図、第６
図は従来のケースを示す図である。
2a……入力端子、３……トライアックカプラ、４……抵
抗、５……アルミ基板、6a……出力端子、７……半導体
主素子、9a……インサート端子付ケース、10……樹脂、
11……T2板、12……ハンダ、13……シリコンペレット、
14a……T1リード、15……ゲートリード、16……取付
穴、20……シーケンサSSR。
なお図中同一符号は同一又は相当部分を示す。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a structural view of a sequencer SSR which is a semiconductor device according to an embodiment of the present invention, FIG. 2 is a structural view of a semiconductor main element of the present invention, and FIG. FIG. 4 shows a case with terminals. FIG. 4 shows a sequencer SSR which is a conventional semiconductor device.
FIG. 5 is a structural view of a conventional semiconductor main element, and FIG.
The figure shows a conventional case. 2a ... input terminal, 3 ... triac coupler, 4 ... resistor, 5 ... aluminum substrate, 6a ... output terminal, 7 ... semiconductor main element, 9a ... case with insert terminal, 10 ... resin,
11 ... T 2 plate, 12 ... Solder, 13 ... Silicon pellet,
14a ...... T 1 lead, 15 ...... gate lead, 16 ...... mounting hole, 20 ...... sequencer SSR. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
導体素子と接続する回路パターンが形成された絶縁性基
板と、上記回路パターンと接続するための複数の外部接
続端子を有し、その一端側縁部が上記絶縁性基板と当接
する絶縁性筒状ケースとを有する半導体装置において、 上記複数の外部接続端子は、その本体部分が上記絶縁性
筒状ケース内部に埋設され、その一方端部が該絶縁性筒
状ケースの上記絶縁性基板反対側の終端縁部より延出
し、その他方端部が該絶縁性筒状ケースの上記絶縁性基
板側の内壁面部より延出して上記絶縁性基板表面上に形
成された回路パターンの所定の場所に接続されており、 上記複数の外部接続端子の他方端部と、上記絶縁性基板
表面の回路パターンとの接続位置は、上記絶縁性筒状ケ
ースの内壁面より所定距離離れており、かつ上記複数の
外部接続端子の他方端部が上記ケース内壁面から延出す
る位置は、上記絶縁性基板表面から所定距離離れている
ことを特徴とする半導体装置。(57) [Claims] An insulating substrate on which a semiconductor element is mounted on a surface and on which a circuit pattern to be connected to the semiconductor element is formed, and a plurality of external connection terminals for connecting to the circuit pattern; A plurality of external connection terminals, wherein a main body portion of the plurality of external connection terminals is buried inside the insulating tubular case, and one end portion of the plurality of external connection terminals is provided at one end thereof. The insulating tubular case extends from the terminal edge on the opposite side of the insulating substrate, and the other end extends from the inner wall surface of the insulating tubular case on the insulating substrate side, and extends on the surface of the insulating substrate. The other end of the plurality of external connection terminals and the connection position of the circuit pattern on the surface of the insulating substrate are located inside the insulating cylindrical case. Prescribed from wall It is separated away, and the position where the other end of the plurality of external connection terminals extending from the casing wall, a semiconductor device which is characterized in that a predetermined distance from the insulating substrate surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9899086A JP2730888B2 (en) | 1986-04-28 | 1986-04-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9899086A JP2730888B2 (en) | 1986-04-28 | 1986-04-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254516A JPS62254516A (en) | 1987-11-06 |
| JP2730888B2 true JP2730888B2 (en) | 1998-03-25 |
Family
ID=14234432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9899086A Expired - Lifetime JP2730888B2 (en) | 1986-04-28 | 1986-04-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730888B2 (en) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027070A (en) * | 1973-07-11 | 1975-03-20 | ||
| JPS5584692U (en) * | 1978-12-06 | 1980-06-11 | ||
| JPS6020944Y2 (en) * | 1979-09-10 | 1985-06-22 | 三菱電機株式会社 | semiconductor equipment |
| JPS57113447U (en) * | 1981-01-06 | 1982-07-13 | ||
| CA1166327A (en) * | 1982-02-22 | 1984-04-24 | Mitel Corporation | Hybrid circuit connector |
| JPS58128589U (en) * | 1982-02-24 | 1983-08-31 | 日本電気株式会社 | Sockets for integrated circuit components |
| JPS58144848U (en) * | 1982-03-24 | 1983-09-29 | 富士通株式会社 | Hybrid IC |
| JPS605139U (en) * | 1983-06-03 | 1985-01-14 | 山一電機工業株式会社 | IC package mounting mechanism |
| JPS60112089U (en) * | 1983-12-29 | 1985-07-29 | 日本電気株式会社 | Socket for semiconductor device |
| JPS61149226A (en) * | 1984-12-25 | 1986-07-07 | Agency Of Ind Science & Technol | Gas permselective composite membrane and preparation thereof |
-
1986
- 1986-04-28 JP JP9899086A patent/JP2730888B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62254516A (en) | 1987-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
| JP2848068B2 (en) | Semiconductor device | |
| US3936866A (en) | Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate | |
| JP2821315B2 (en) | Single inline module | |
| US5353194A (en) | Modular power circuit assembly | |
| US20030042591A1 (en) | Electronic component with at least two stacked semiconductor chips, and fabrication method | |
| JP2730888B2 (en) | Semiconductor device | |
| JP2007027754A (en) | Interposer of semiconductor device having air gap structure | |
| KR100843734B1 (en) | Semiconductor power module and manufacturing method | |
| KR100771262B1 (en) | Multichip Modules for Use in High Power Applications | |
| JP2002353406A (en) | Semiconductor device | |
| US7087990B2 (en) | Power semiconductor device | |
| KR100284661B1 (en) | Modular structure power circuit device | |
| JPH069520Y2 (en) | Semiconductor device | |
| JPH0349420Y2 (en) | ||
| JPH0349419Y2 (en) | ||
| JP2538636B2 (en) | Semiconductor device | |
| JPH0436110Y2 (en) | ||
| JP2003243611A (en) | Semiconductor module and semiconductor device | |
| JPH0249731Y2 (en) | ||
| JP2504586Y2 (en) | Package for electronic parts | |
| JP4330293B2 (en) | Power semiconductor device | |
| JPH0342685Y2 (en) | ||
| JPH0376260A (en) | Semiconductor integrated circuit | |
| RU2032964C1 (en) | Device on integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |