JP2728074B2 - Stack structure of tape carrier package - Google Patents
Stack structure of tape carrier packageInfo
- Publication number
- JP2728074B2 JP2728074B2 JP7344255A JP34425595A JP2728074B2 JP 2728074 B2 JP2728074 B2 JP 2728074B2 JP 7344255 A JP7344255 A JP 7344255A JP 34425595 A JP34425595 A JP 34425595A JP 2728074 B2 JP2728074 B2 JP 2728074B2
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- carrier package
- stack structure
- tcp
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テープキャリアパ
ッケージの実装構造に関し、特にテープキャリアパッケ
ージのスタック構造に関する。The present invention relates to a mounting structure of a tape carrier package, and more particularly to a stack structure of a tape carrier package.
【０００２】[0002]
【従来の技術】従来、ＬＳＩの故障によってテープキャ
リアパッケージを交換する場合は、故障したＬＳＩを搭
載したテープキャリアパッケージを配線基板上から取り
外し、その後、正常なＬＳＩを搭載したテープキャリア
パッケージを配線基板に取り付けていた。2. Description of the Related Art Conventionally, when replacing a tape carrier package due to a failure of an LSI, the tape carrier package mounting the failed LSI is removed from a wiring board, and then the tape carrier package mounting a normal LSI is mounted on the wiring board. It was attached to.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
方法では配線基板上の接続パッドに残った半田を完全に
取り除き、その後規定量の半田を供給しなければならな
いので作業が面倒なものであった。すなわち、半田は接
続パッド毎にその量が異なるので、残った半田を取り除
かなければ、半田を新たに供給した場合パッド毎に半田
量が異なり、パッドの半田が多すぎたとき、パッドから
あふれ出し隣接するパッドとショートする恐れがあるか
らである。However, in the conventional method, the solder remaining on the connection pads on the wiring board must be completely removed, and then a predetermined amount of solder must be supplied. . That is, since the amount of solder differs for each connection pad, if the remaining solder is not removed, the amount of solder will differ for each pad when solder is newly supplied, and if there is too much solder on the pad, it will overflow from the pad This is because a short circuit may occur between adjacent pads.
【０００４】本発明は上記問題点にかんがみてなされた
ものであり、故障等の理由で交換する必要があるテープ
キャリアパッケージを取り外すこと無く、新たなテープ
キャリアパッケージを簡単に搭載することが出来るテー
プキャリアパッケージのスタック構造の提供を目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has a tape in which a new tape carrier package can be easily mounted without removing a tape carrier package which needs to be replaced due to a failure or the like. The purpose is to provide a stack structure of a carrier package.
【０００５】なお、集積回路の実装技術に関しては、特
開平４−２６１０３５号公報、特開平４−２２１５９号
公報等で提案されているが、いずれも、上記従来例の有
する課題を解決するものではなかった。[0005] Japanese Patent Application Laid-Open Nos. Hei 4-26135 and Hei 4-22159 propose mounting techniques for integrated circuits. However, none of these techniques solves the problems of the conventional example. Did not.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
本発明のテープキャリアパッケージのスタック構造は、
配線基板と、この配線基板に設けられた少なくとも２段
のテープキャリアパッケージとを有し、最上段のテープ
キャリアパッケージに搭載された集積回路が配線基板と
電気的に接続されるとともに、前記テープキャリアパッ
ケージに配線パターンを切断するための窓が形成された
構成としてある。In order to achieve the above object, a tape carrier package stack structure of the present invention comprises:
A wiring board, and at least a two-stage tape carrier package provided on the wiring board; an integrated circuit mounted on the uppermost tape carrier package is electrically connected to the wiring board; Pack
A window for cutting a wiring pattern is formed in the cage .
【０００７】また、好ましくは、テープキャリアパッケ
ージがスルーホールを介して接続された構成としてあ
る。Preferably, a tape carrier package is used.
Are connected via through holes .
【０００８】上記構成からなる本発明のテープキャリア
パッケージのスタック構造によれば、テープキャリアパ
ッケージの上に新たなテープキャリアパッケージを重ね
て取り付けることにより、不要なテープキャリアパッケ
ージを取り除く必要を無くしている。According to the stack structure of the tape carrier package of the present invention having the above-described structure, it is not necessary to remove an unnecessary tape carrier package by mounting a new tape carrier package on the tape carrier package. .
【０００９】[0009]
【発明の実施の形態】以下、本発明によるテープキャリ
アパッケージのスタック構造の一実施形態について図面
を参照して説明する。図１は本発明のテープキャリアパ
ッケージ（以下、ＴＣＰと略す）のスタック構造の断面
図、図２はＴＣＰの表面を示す平面図、図３はＴＣＰの
裏面を示す底面図、図４はＴＣＰの部分拡大平面図、図
５から図１１はＴＣＰのスタック構造を作製する工程を
示す断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a tape carrier package stack structure according to the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of a stack structure of a tape carrier package (hereinafter abbreviated as TCP) of the present invention, FIG. 2 is a plan view showing the front surface of TCP, FIG. 3 is a bottom view showing the back surface of TCP, and FIG. FIGS. 5 to 11 are partial enlarged plan views, and are cross-sectional views showing steps of manufacturing a TCP stack structure.
【００１０】図１において、１０は配線基板で、この配
線基板１０の上面にＴＣＰ２０が二段にわたって積み重
ねられている。このＴＣＰ２０は、ポリイミドを代表と
する有機樹脂を基材とするテープで形成されており、そ
の表面には、図２に示すように、表面に金メッキを施し
た銅箔からなり、信号、電源及びＧＮＤ供給用の配線パ
ターン２１が形成されている。なお、図２では、配線パ
ターン２１を一部省略してあるが、実際は、ＴＣＰ２０
の全面に配線パターン２１を形成してある。In FIG. 1, reference numeral 10 denotes a wiring board, and TCPs 20 are stacked on the upper surface of the wiring board 10 in two stages. The TCP 20 is formed of a tape having a base material of an organic resin represented by polyimide, and its surface is made of copper foil having a surface plated with gold as shown in FIG. A wiring pattern 21 for supplying GND is formed. Although the wiring pattern 21 is partially omitted in FIG. 2, actually, the TCP 20
The wiring pattern 21 is formed on the entire surface of the substrate.
【００１１】また、ＴＣＰ２０の裏面には、図３に示す
ように、表面に金メッキを施した銅箔からなり、配線パ
ターン２１のインピーダンスマッチングと耐ノイズ特性
を良くするためのＧＮＤ層２２が形成されている。な
お、図３では、接続パッド２５を一部省略してあるが、
実際は、ＴＣＰ２０の全面に接続パッド２５を形成して
ある。ここで、表面と裏面との区別は特になく、表面に
ＧＮＤ層を裏面に配線パターンを形成してもよい。On the back surface of the TCP 20, as shown in FIG. 3, a GND layer 22 made of a copper foil having a gold plated surface, for improving impedance matching and noise resistance of the wiring pattern 21 is formed. ing. In FIG. 3, the connection pads 25 are partially omitted,
Actually, the connection pad 25 is formed on the entire surface of the TCP 20. Here, there is no particular distinction between the front surface and the back surface, and a GND layer may be formed on the front surface and a wiring pattern may be formed on the back surface.
【００１２】また、ＴＣＰ２０は中央部にＬＳＩ３０が
搭載されるとともに、その周辺部分に多数のスルーホー
ル２３が形成されている。このスルーホール２３の内周
面及び隣接する表裏面にはメッキが施されており、その
表面側が配線パターン２１と接続するアウターリードボ
ンディング（以下、ＯＬＢと略す）パッド２４となり、
裏面側が配線基板１０と接続する接続パッド２５となっ
ている。The TCP 20 has an LSI 30 mounted in the center and a large number of through holes 23 formed in the periphery thereof. The inner peripheral surface of the through hole 23 and the adjacent front and back surfaces are plated, and the front surface side becomes an outer lead bonding (OLB) pad 24 connected to the wiring pattern 21.
The back side is a connection pad 25 connected to the wiring board 10.
【００１３】前記配線パターン２１は、その内側（ＴＣ
Ｐの中心側）端部が、インナーリードボンディングのた
めのリード２６としてＬＳＩ３０のＩ／Ｏパッドにテー
プオートメーテッドボンディング技術により接続され、
外側端部が、ＯＬＢパッド２４に接続されている。The wiring pattern 21 has an inner side (TC
The center end of P is connected to the I / O pad of the LSI 30 as a lead 26 for inner lead bonding by a tape automated bonding technique.
The outer end is connected to the OLB pad 24.
【００１４】また、図４に示すように、ＯＬＢパッド２
４につながる配線パターン２１上にソルダーレジスト２
８を塗布しない部分であるソルダーレジストの窓２７が
形成され、この窓２７部分の配線パターン２１を切断す
ることにより、ＬＳＩ３０を電気的に切り離すことがで
きる。Further, as shown in FIG.
Solder resist 2 on wiring pattern 21 leading to 4
A window 27 of the solder resist, which is a portion to which the coating 8 is not applied, is formed. By cutting the wiring pattern 21 in the window 27 portion, the LSI 30 can be electrically separated.
【００１５】そして、下段のＴＣＰ２０の接続パッド２
５を半田２９により配線基板１０の接続パッド１１に接
続するとともに、上段のＴＣＰ２０のＯＬＢパッド２４
も半田２９により下段のＴＣＰ２０の接続パッド２５に
接続し配線基板１０と上段のＴＣＰ２０とが電気的かつ
機械的に接続されている。The connection pad 2 of the lower TCP 20
5 is connected to the connection pad 11 of the wiring board 10 by solder 29 and the OLB pad 24 of the upper TCP 20 is connected.
Also, the solder 29 is connected to the connection pad 25 of the lower TCP 20, and the wiring board 10 and the upper TCP 20 are electrically and mechanically connected.
【００１６】次に、以上のようなテープキャリアパッケ
ージのスタック構造を作製する工程を、図５〜図１１を
参照して説明する。まず、図５に示すように、ＴＣＰ２
０が配線基板１０上に実装されており、ＬＳＩ３０は回
路面を下側に向けるフェースダウンで実装されている。
ここで、ＬＳＩ３０の大きさは１５×１５ｍｍであり、
ＬＳＩ３０に接続されるリードは、幅６０μｍ、ピッチ
１００μｍ、ＴＣＰ２０の大きさは５０×５０ｍｍ、ス
ルーホール２３の大きさはφ０．３ｍｍ、接続パッド２
５の大きさはφ０．５ｍｍ、ピッチ１．２７ｍｍの正方
格子状に構成されている。Next, a process of fabricating the above-described tape carrier package stack structure will be described with reference to FIGS. First, as shown in FIG.
0 is mounted on the wiring board 10, and the LSI 30 is mounted face down with the circuit surface facing downward.
Here, the size of the LSI 30 is 15 × 15 mm,
The lead connected to the LSI 30 has a width of 60 μm, a pitch of 100 μm, the size of the TCP 20 is 50 × 50 mm, the size of the through hole 23 is φ0.3 mm, and the connection pad 2
5 has a square lattice shape with a diameter of 0.5 mm and a pitch of 1.27 mm.
【００１７】このＴＣＰ２０の実装は、配線基板１０の
接続パッド１１に半田ペーストをスクリーン印刷法又は
ディスペンス法によって供給し、その後ＴＣＰ２０を位
置あわせして搭載した後配線基板１０をリフローするこ
とによって行われている。リフロー時の温度は、使用す
る半田の種類によって異なるが、通常、半田の融点より
１０〜３０℃高い温度にするのが一般的である。The mounting of the TCP 20 is carried out by supplying a solder paste to the connection pads 11 of the wiring board 10 by a screen printing method or a dispensing method, and then positioning and mounting the TCP 20, and then reflowing the wiring board 10. ing. The temperature at the time of reflow varies depending on the type of solder used, but is generally set to a temperature higher by 10 to 30 ° C. than the melting point of the solder.
【００１８】このとき、何らかの原因でＬＳＩ３０が故
障し交換しなければならないとすると、図６に示すよう
に、そのＬＳＩ３０が接続されているＴＣＰ２０の配線
パターン２１のリード２６の根本から切断して取り外
す。このとき、切断されてＴＣＰ２０側に残る近接した
リード２６同士がショートしないように注意深く切断す
る必要がある。At this time, if the LSI 30 breaks down for some reason and must be replaced, as shown in FIG. 6, the LSI 30 is cut off from the root of the lead 26 of the wiring pattern 21 of the TCP 20 to which it is connected and removed. . At this time, it is necessary to carefully cut the adjacent leads 26 that are cut and remain on the TCP 20 side so as not to be short-circuited.
【００１９】次に、図７に示すように、半田を供給する
ための治具４０を用意し、仕切板４１を挿入した状態で
半田ボール５０を上治具４２に振動によって振り込み、
そして、図８に示すように、治具４０をＴＣＰ２０に位
置合わせをした後、仕切板４１を引き抜き半田ボール５
０をスルーホール２３の上部に配置する。そして、図９
に示すように、上治具４２及び仕切板４１を取り去り、
下治具４３内にある半田ボール５０を熱処理で溶融した
後、下治具４３を取り去り、図１０に示すように、半田
バンプ５１を形成する。Next, as shown in FIG. 7, a jig 40 for supplying solder is prepared, and the solder balls 50 are transferred to the upper jig 42 by vibration while the partition plate 41 is inserted.
Then, as shown in FIG. 8, after aligning the jig 40 with the TCP 20, the partition plate 41 is pulled out and the solder balls 5 are removed.
0 is arranged above the through hole 23. And FIG.
As shown in, remove the upper jig 42 and the partition plate 41,
After the solder balls 50 in the lower jig 43 are melted by heat treatment, the lower jig 43 is removed, and the solder bumps 51 are formed as shown in FIG.
【００２０】そして、正常なＬＳＩ３０が実装されたＴ
ＣＰ２０を用意し、半田バンプ５１に位置合わせして載
せ、再び熱風を上部から当て下段のＴＣＰ２０に接続
し、図１１に示すように、ＴＣＰ２０のスタック構造を
完成させる。Then, the T on which the normal LSI 30 is mounted
The CP 20 is prepared and placed on the solder bumps 51 while being aligned, and hot air is applied again from above to the lower TCP 20 to complete the stack structure of the TCP 20 as shown in FIG.
【００２１】なお、上段のＴＣＰ２０のＬＳＩ３０を取
り替える必要が発生した場合は、上述したのと同様に、
そのＬＳＩ３０を取り外し、新たなＴＣＰ２０を３段目
として重ねればよい。また、上段のＴＣＰ２０の配線パ
ターン２１を、下段のＴＣＰ２０の配線パターン２１と
異なったものに変更してもよい。If it is necessary to replace the LSI 30 of the upper TCP 20, the same as described above,
The LSI 30 may be removed and a new TCP 20 may be stacked as the third stage. The wiring pattern 21 of the upper TCP 20 may be changed to a different wiring pattern from the wiring pattern 21 of the lower TCP 20.
【００２２】[0022]
【発明の効果】以上説明したように、本発明のテープキ
ャリアパッケージのスタック構造によれば、配線基板上
に搭載したテープキャリアパッケージを交換する必要が
ある場合、交換するテープキャリアパッケージを取り外
すこと無く、したがって、取り付け面に残った半田の除
去、洗浄等を行うこと無く、新たなテープキャリアパッ
ケージを取り付けることができるので、リードタイムを
大幅に削減することができる。As described above, according to the tape carrier package stack structure of the present invention, when it is necessary to replace the tape carrier package mounted on the wiring board, the tape carrier package to be replaced can be removed. Therefore, a new tape carrier package can be mounted without removing or cleaning the solder remaining on the mounting surface, so that the lead time can be greatly reduced.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明のテープキャリアパッケージのスタック
構造の一実施形態の断面図を示す。FIG. 1 is a sectional view of an embodiment of a stack structure of a tape carrier package of the present invention.
【図２】本発明のテープキャリアパッケージのスタック
構造の一実施形態に使用するテープキャリアパッケージ
の平面図を示す。FIG. 2 is a plan view of a tape carrier package used in an embodiment of the tape carrier package stack structure of the present invention.
【図３】本発明のテープキャリアパッケージのスタック
構造の一実施形態に使用するテープキャリアパッケージ
の底面図を示す。FIG. 3 is a bottom view of the tape carrier package used in one embodiment of the tape carrier package stack structure of the present invention.
【図４】本発明のテープキャリアパッケージのスタック
構造の一実施形態に使用するテープキャリアパッケージ
の部分拡大図を示す。FIG. 4 is a partially enlarged view of a tape carrier package used in an embodiment of the tape carrier package stack structure of the present invention.
【図５】本発明のテープキャリアパッケージのスタック
構造の一実施形態を作製する工程を示す図。FIG. 5 is a diagram showing a step of producing an embodiment of the stack structure of the tape carrier package of the present invention.
【図６】本発明のテープキャリアパッケージのスタック
構造の一実施形態を作製する工程を示す図。FIG. 6 is a diagram showing a step of producing an embodiment of the stack structure of the tape carrier package of the present invention.
【図７】本発明のテープキャリアパッケージのスタック
構造の一実施形態を作製する工程を示す図。FIG. 7 is a view showing a step of producing an embodiment of the stack structure of the tape carrier package of the present invention.
【図８】本発明のテープキャリアパッケージのスタック
構造の一実施形態を作製する工程を示す図。FIG. 8 is a diagram showing a step of producing an embodiment of the stack structure of the tape carrier package of the present invention.
【図９】本発明のテープキャリアパッケージのスタック
構造の一実施形態を作製する工程を示す図。FIG. 9 is a view showing a step of producing an embodiment of the stack structure of the tape carrier package of the present invention.
【図１０】本発明のテープキャリアパッケージのスタッ
ク構造の一実施形態を作製する工程を示す図。FIG. 10 is a diagram showing a step of manufacturing an embodiment of the stack structure of the tape carrier package of the present invention.
【図１１】本発明のテープキャリアパッケージのスタッ
ク構造の一実施形態を作製する工程を示す図。FIG. 11 is a view showing a step of manufacturing an embodiment of the stack structure of the tape carrier package of the present invention.
１０ 配線基板 ２０ テープキャリアパッケージ ２１ 配線パターン ２２ ＧＮＤ層 ２３ スルーホール ２４ ＯＬＢパッド ２５ 接続パッド ２７ ソルダーレジストの窓 ３０ ＬＳＩ ４０ 治具 DESCRIPTION OF SYMBOLS 10 Wiring board 20 Tape carrier package 21 Wiring pattern 22 GND layer 23 Through hole 24 OLB pad 25 Connection pad 27 Window of solder resist 30 LSI 40 Jig
Claims (2)
少なくとも２段のテープキャリアパッケージとを有し、
最上段のテープキャリアパッケージに搭載された集積回
路が配線基板と電気的に接続されるとともに、 前記テープキャリアパッケージに配線パターンを切断す
るための窓が形成されている ことを特徴とするテープキ
ャリアパッケージのスタック構造。1. A circuit board comprising: a wiring board; and at least two stages of tape carrier packages provided on the wiring board.
The integrated circuit mounted on the uppermost tape carrier package is electrically connected to the wiring board, and the wiring pattern is cut on the tape carrier package.
A stack structure for a tape carrier package, wherein a window for forming the tape carrier package is formed .
ルを介して接続されている請求項１記載のテープキャリ
アパッケージのスタック構造。 2. The tape carrier package according to claim 1, wherein
2. The tape carrier according to claim 1, wherein the tape carrier is connected via a tape.
Apackage stack structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7344255A JP2728074B2 (en) | 1995-12-28 | 1995-12-28 | Stack structure of tape carrier package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7344255A JP2728074B2 (en) | 1995-12-28 | 1995-12-28 | Stack structure of tape carrier package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186204A JPH09186204A (en) | 1997-07-15 |
| JP2728074B2 true JP2728074B2 (en) | 1998-03-18 |
Family
ID=18367837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7344255A Expired - Fee Related JP2728074B2 (en) | 1995-12-28 | 1995-12-28 | Stack structure of tape carrier package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728074B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3619395B2 (en) | 1999-07-30 | 2005-02-09 | 京セラ株式会社 | Semiconductor device built-in wiring board and manufacturing method thereof |
| JP4181778B2 (en) * | 2002-02-05 | 2008-11-19 | ソニー株式会社 | Wiring board manufacturing method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0286159A (en) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | semiconductor equipment |
| JPH03291960A (en) * | 1990-04-09 | 1991-12-24 | Hitachi Ltd | Substrate for semiconductor-device lamination and laminated semiconductor device |
| JPH03295265A (en) * | 1990-04-13 | 1991-12-26 | Hitachi Ltd | Multichip semiconductor device |
| JP2944449B2 (en) * | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | Semiconductor package and manufacturing method thereof |
-
1995
- 1995-12-28 JP JP7344255A patent/JP2728074B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186204A (en) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| JP5000809B2 (en) | MULTILAYER PRINTED CIRCUIT BOARD, MANUFACTURING METHOD THEREOF, AND BGA SEMICONDUCTOR PACKAGE USING MULTILAYER PRINTED CIRCUIT BOARD | |
| JP2894254B2 (en) | Semiconductor package manufacturing method | |
| EP0683517B1 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| JP3653452B2 (en) | WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD | |
| US20030122253A1 (en) | Wafer levelpackaging and chip structure | |
| WO2007102358A1 (en) | Electronic device package, module and electronic device | |
| JP2004207566A (en) | Semiconductor device, display apparatus, and manufacturing method thereof | |
| WO2002007218A1 (en) | Multi-metal layer circuit | |
| JP3042613B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4629912B2 (en) | Method of forming solder bump | |
| KR100346899B1 (en) | A Semiconductor device and a method of making the same | |
| US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| JP2728074B2 (en) | Stack structure of tape carrier package | |
| JPH04137692A (en) | Remodeling of printed board | |
| US6852572B2 (en) | Method of manufacturing semiconductor device | |
| JP3813767B2 (en) | Resin wiring board and manufacturing method thereof | |
| JP3350454B2 (en) | Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus | |
| JP2002527906A (en) | Electronic module, especially multi-chip module having multilayer metal wiring layer and method of manufacturing the same | |
| JP3742732B2 (en) | Mounting board and mounting structure | |
| JP4161463B2 (en) | Chip carrier manufacturing method | |
| JP3563170B2 (en) | Method for manufacturing semiconductor device | |
| JP5115241B2 (en) | Electronic component mounting method | |
| JPH02121361A (en) | Semiconductor device lead frame | |
| JPH1079402A (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |