JP2727131B2 - アクティブマトリクス液晶素子の駆動法 - Google Patents
アクティブマトリクス液晶素子の駆動法Info
- Publication number
- JP2727131B2 JP2727131B2 JP2069547A JP6954790A JP2727131B2 JP 2727131 B2 JP2727131 B2 JP 2727131B2 JP 2069547 A JP2069547 A JP 2069547A JP 6954790 A JP6954790 A JP 6954790A JP 2727131 B2 JP2727131 B2 JP 2727131B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- pulse
- gate
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス素子によってメモリ
性を有する液晶表示素子を駆動するアクティブマトリク
ス液晶素子の駆動法および駆動装置に関する。
性を有する液晶表示素子を駆動するアクティブマトリク
ス液晶素子の駆動法および駆動装置に関する。
［従来技術］ 従来より、アクティブマトリクス素子を設けた液晶表
示素子は、TN液晶を用いる場合に広く応用され、フラッ
トパネルディスプレイとして、あるいはプロジェクショ
ンテレビとして商品化されてきた。薄膜トランジスタ
（TFT）やダイオード素子、およびMIN（メタル・インシ
ュレータ・メタル）素子などに代表される上記アクティ
ブマトリクス素子は、そのスイッチング特性により、比
較的応答の遅い上記TN液晶に対し実質ライン選択周期よ
り長い間電圧印加状態を保持することにより液晶の光学
スイッチ応答を助け、また上記TN液晶等の様にメモリ性
（自己保持性）がない液晶に対し上記電圧印加状態保持
により１フレーム間の実質的メモリ状態をもたらすもの
である。あるいは各ライン間、画素間に対し原理的には
クロストークを与えず、良好な表示画面を与える特徴が
ある。第５図は、このようなアクティブマトリクス素子
を設けた液晶表示素子であるアクティブマトリクス液晶
素子の構造を示す。
示素子は、TN液晶を用いる場合に広く応用され、フラッ
トパネルディスプレイとして、あるいはプロジェクショ
ンテレビとして商品化されてきた。薄膜トランジスタ
（TFT）やダイオード素子、およびMIN（メタル・インシ
ュレータ・メタル）素子などに代表される上記アクティ
ブマトリクス素子は、そのスイッチング特性により、比
較的応答の遅い上記TN液晶に対し実質ライン選択周期よ
り長い間電圧印加状態を保持することにより液晶の光学
スイッチ応答を助け、また上記TN液晶等の様にメモリ性
（自己保持性）がない液晶に対し上記電圧印加状態保持
により１フレーム間の実質的メモリ状態をもたらすもの
である。あるいは各ライン間、画素間に対し原理的には
クロストークを与えず、良好な表示画面を与える特徴が
ある。第５図は、このようなアクティブマトリクス素子
を設けた液晶表示素子であるアクティブマトリクス液晶
素子の構造を示す。
近年では、上記TN液晶に比較して数桁応答速度の高い
強誘電性液晶（FLC）ものそ開発が進みこれを用いた表
示パネルやライトバルフ等も発表されている。ここで、
FLCを前記アクティブマトリックス素子により駆動する
ことによりさらに良好な表示品質を得る可能性がある。
FLCと前記TFTを組み合わせたものとしての特性は、例え
ばU.S.P.4,840,462やProceeding of the SID,Vol.30/2,
1989「Ferroelectvic Liquid Crystal Video Display」
等に示されている。
強誘電性液晶（FLC）ものそ開発が進みこれを用いた表
示パネルやライトバルフ等も発表されている。ここで、
FLCを前記アクティブマトリックス素子により駆動する
ことによりさらに良好な表示品質を得る可能性がある。
FLCと前記TFTを組み合わせたものとしての特性は、例え
ばU.S.P.4,840,462やProceeding of the SID,Vol.30/2,
1989「Ferroelectvic Liquid Crystal Video Display」
等に示されている。
一方液晶を駆動する場合に現れる問題として、DC成分
の重量により、液晶が劣化したり、また、上記FLCにお
いては双安定性が失われて単安定になってしまう等の反
応性異常が発生したりする等がある。上記TN液晶に対し
ては材料や駆動方法等の改善が長年努力され問題は多少
小さくなってきたが、高速応答およびメモリ性等の利点
を有する上記FLCにおいては自発分極の有することに起
因する本質的な問題が未だある。
の重量により、液晶が劣化したり、また、上記FLCにお
いては双安定性が失われて単安定になってしまう等の反
応性異常が発生したりする等がある。上記TN液晶に対し
ては材料や駆動方法等の改善が長年努力され問題は多少
小さくなってきたが、高速応答およびメモリ性等の利点
を有する上記FLCにおいては自発分極の有することに起
因する本質的な問題が未だある。
上記の問題点は液晶をTFT等のアクティブマトリクス
素子により駆動する場合も同様に存在する。
素子により駆動する場合も同様に存在する。
例えば上記の各文献に示されるFLCのアクティブマト
リクスにおける駆動法によれば、直流的に闘値を有さな
いFLCに対しては、リセットパルスおよび記録パルスに
より各画素に作用する電圧印加は材料に対しさほどのDC
成分を作用させないが、分極反転に対し直流的に闘値を
有するFLCセルに対しては、記録パルス印加の後の記録
電圧保持による闘値電圧以下分のDC成分は避けられな
い。
リクスにおける駆動法によれば、直流的に闘値を有さな
いFLCに対しては、リセットパルスおよび記録パルスに
より各画素に作用する電圧印加は材料に対しさほどのDC
成分を作用させないが、分極反転に対し直流的に闘値を
有するFLCセルに対しては、記録パルス印加の後の記録
電圧保持による闘値電圧以下分のDC成分は避けられな
い。
この結果、このような材料に対しては表示品質が劣化
する等の問題点が出てくる可能性がある。
する等の問題点が出てくる可能性がある。
［発明が解決しようとする課題」 本発明は、上記の課題に鑑み特にハイビジョンTVなど
高精細でかつ、高速な駆動を要する表示素子であって、
長期にわたって画質の劣化しない長寿命な表示素子を提
供することを目的とする。
高精細でかつ、高速な駆動を要する表示素子であって、
長期にわたって画質の劣化しない長寿命な表示素子を提
供することを目的とする。
［課題を解決するための手段］ 上記の目的を達成するため本発明の第１の態様では、
カイラルスメクチック液晶およびトランジスタ素子によ
って構成させた画素を複数の行および列に沿って配置さ
せ、該行上の画素には、順次、該トランジスタ素子のゲ
ートを開くためのゲート・オン・パルスが印加され、そ
して、該列上の画素には、該カイラルスメクチック液晶
を駆動させる液晶駆動電圧が該トランジスタ素子のソー
ス端子から印加されるアクティブマトリクス液晶素子の
駆動法において、前記ゲート・オン・パルスは、一フレ
ーム期間内で、少なくとも２回の印加動作によって各行
上の画素に印加され、前記液晶駆動電圧は、該少なくと
も２回のゲート・オン・パルスの印加動作に同期させて
各列上の画素に印加され、そして、該液晶駆動電圧は、
１回のゲート・オン・パルスの印加動作に同期し、前記
カイラルスメクチック液晶の光学状態を決定するための
記録信号電圧VXと、他の回のゲート・オン・パルスの印
加動作に同期し、前記カイラルスメクチック液晶の光学
的闘値以下の電圧によって設定させた補助信号電圧VXX
とを有していることを特徴とする。
カイラルスメクチック液晶およびトランジスタ素子によ
って構成させた画素を複数の行および列に沿って配置さ
せ、該行上の画素には、順次、該トランジスタ素子のゲ
ートを開くためのゲート・オン・パルスが印加され、そ
して、該列上の画素には、該カイラルスメクチック液晶
を駆動させる液晶駆動電圧が該トランジスタ素子のソー
ス端子から印加されるアクティブマトリクス液晶素子の
駆動法において、前記ゲート・オン・パルスは、一フレ
ーム期間内で、少なくとも２回の印加動作によって各行
上の画素に印加され、前記液晶駆動電圧は、該少なくと
も２回のゲート・オン・パルスの印加動作に同期させて
各列上の画素に印加され、そして、該液晶駆動電圧は、
１回のゲート・オン・パルスの印加動作に同期し、前記
カイラルスメクチック液晶の光学状態を決定するための
記録信号電圧VXと、他の回のゲート・オン・パルスの印
加動作に同期し、前記カイラルスメクチック液晶の光学
的闘値以下の電圧によって設定させた補助信号電圧VXX
とを有していることを特徴とする。
また、本発明の第２の態様では、カイラルスメクチッ
ク液晶およびトランジスタ素子によって構成させた画素
を複数の行および列に沿って配置させ、該行上の画素に
は、順次、該トランジスタ素子のゲートを開くためのゲ
ート・オン・パルスが印加され、そして、該列上の画素
には、該カイラルスメクチック液晶を駆動させる液晶駆
動電圧が該トランジスタ素子のソース端子から印加され
るアクティブマトリクス液晶素子の駆動法において、前
記ゲート・オン・パルスは、一フレーム期間内で、少な
くとも第１位相、第２位相および第３位相での印加動作
によって各行上の画素に印加され、前記液晶駆動電圧
は、該第１位相のゲート・オン・パルスの印加動作に同
期し、画素の光学状態をリセットさせるためリセット電
圧VRと、該第２位相のゲート・オン・パルスの印加動作
に同期し、前記カイラルスメクチック液晶の光学状態を
決定するための記録信号電圧VXと、該第３位相のゲート
・オン・パルスの印加動作に同期し、前記カイラルスメ
チック液晶の光学的闘値以下の電圧によって設定させた
補助信号電圧VXXとを有し、そして、リセット電圧と記
録信号電圧と補助信号電圧との時間積分値の総和はほぼ
ゼロに設定されていることを特徴とする。
ク液晶およびトランジスタ素子によって構成させた画素
を複数の行および列に沿って配置させ、該行上の画素に
は、順次、該トランジスタ素子のゲートを開くためのゲ
ート・オン・パルスが印加され、そして、該列上の画素
には、該カイラルスメクチック液晶を駆動させる液晶駆
動電圧が該トランジスタ素子のソース端子から印加され
るアクティブマトリクス液晶素子の駆動法において、前
記ゲート・オン・パルスは、一フレーム期間内で、少な
くとも第１位相、第２位相および第３位相での印加動作
によって各行上の画素に印加され、前記液晶駆動電圧
は、該第１位相のゲート・オン・パルスの印加動作に同
期し、画素の光学状態をリセットさせるためリセット電
圧VRと、該第２位相のゲート・オン・パルスの印加動作
に同期し、前記カイラルスメクチック液晶の光学状態を
決定するための記録信号電圧VXと、該第３位相のゲート
・オン・パルスの印加動作に同期し、前記カイラルスメ
チック液晶の光学的闘値以下の電圧によって設定させた
補助信号電圧VXXとを有し、そして、リセット電圧と記
録信号電圧と補助信号電圧との時間積分値の総和はほぼ
ゼロに設定されていることを特徴とする。
［作用］ 上記構成によれば、カイラルスメクチック液晶をトラ
ンジスタ素子を用いて駆動するアクティブマトリクス液
晶素子の駆動法において、液晶の光学的安定状態を変化
させない補助信号電圧VXXを印加して液晶に印加されるD
C成分を低減ないし零にしている。これにより、液晶素
子における表示品質の劣化を防止することができる。
ンジスタ素子を用いて駆動するアクティブマトリクス液
晶素子の駆動法において、液晶の光学的安定状態を変化
させない補助信号電圧VXXを印加して液晶に印加されるD
C成分を低減ないし零にしている。これにより、液晶素
子における表示品質の劣化を防止することができる。
［実施例］ 以下、本発明を実施例に基づいて詳しく説明する。
本発明は、第５図に示すようなアクティブマトリクス
液晶素子に好適に適用される。同図において、各画素は
カイラルスメクチック液晶およびトランジスタ素子によ
って構成され、これら多数の画素が複数の行および列に
沿って配置されている。そして同じ行上の画素のトラン
ジスタのゲートは同じ走査信号線（ライン）に接続さ
れ、同じ列上の画素のトランジスタのソースは同じ情報
信号線に接続されている。また、各画素のトランジスタ
のドレインはその画素の上側電極（第２図参照）に接続
されている。
液晶素子に好適に適用される。同図において、各画素は
カイラルスメクチック液晶およびトランジスタ素子によ
って構成され、これら多数の画素が複数の行および列に
沿って配置されている。そして同じ行上の画素のトラン
ジスタのゲートは同じ走査信号線（ライン）に接続さ
れ、同じ列上の画素のトランジスタのソースは同じ情報
信号線に接続されている。また、各画素のトランジスタ
のドレインはその画素の上側電極（第２図参照）に接続
されている。
第１図は、本発明の一実施例に係るFLC駆動法を示す
タイミングチャートである。
タイミングチャートである。
本発明において、液晶としては、少なくとも２つの安
定状態を持つ光学変調物質、特に加えられる電界に応じ
て第１の光学的安定状態と第２の光学的安定状態とのい
ずれかを取る物質、すなわち電界に対する双安定状態を
有する物質からなり、特にこのような性質を有する液晶
が用いられる。
定状態を持つ光学変調物質、特に加えられる電界に応じ
て第１の光学的安定状態と第２の光学的安定状態とのい
ずれかを取る物質、すなわち電界に対する双安定状態を
有する物質からなり、特にこのような性質を有する液晶
が用いられる。
このような液晶としては強誘電性を示すカイラルスメ
クチック液晶が好ましく、カイラルスメクチックＣ相
（SmC＊）またはＨ相（SmH＊）、さらにSmI＊,SmF＊,Sm
G＊等のカイラルスメクチック液晶が適している。勿
論、本発明は、メモリ性を有する他の液晶についても、
後述する充分な効果が得られる。また、これらの液晶に
対し、温度制御等をかけて用いてもよい。
クチック液晶が好ましく、カイラルスメクチックＣ相
（SmC＊）またはＨ相（SmH＊）、さらにSmI＊,SmF＊,Sm
G＊等のカイラルスメクチック液晶が適している。勿
論、本発明は、メモリ性を有する他の液晶についても、
後述する充分な効果が得られる。また、これらの液晶に
対し、温度制御等をかけて用いてもよい。
本実施例は第１図に示すように、TFTのスイッチング
特性すなわち画素（液晶）に対して印加した記録電圧信
号VX記録電圧（作用電圧）VWとして保持するためのセル
両端の開放特性を、該画素の光学的状態変化に必要な時
間保った後、リセット電圧Vr、記録電圧VWおよび補助電
圧VSの各時間積分値の総和がほぼ０となるような上記補
助電圧VS（補助電圧信号としてはVXX）を調整して与
え、記録電圧VWの大小にかかわらず、フレーム全体で原
理的にDC成分をなくしたものである。
特性すなわち画素（液晶）に対して印加した記録電圧信
号VX記録電圧（作用電圧）VWとして保持するためのセル
両端の開放特性を、該画素の光学的状態変化に必要な時
間保った後、リセット電圧Vr、記録電圧VWおよび補助電
圧VSの各時間積分値の総和がほぼ０となるような上記補
助電圧VS（補助電圧信号としてはVXX）を調整して与
え、記録電圧VWの大小にかかわらず、フレーム全体で原
理的にDC成分をなくしたものである。
ここで、記録電圧VWおよび記録電圧信号VXは、画素の
光学状態を決定するための信号であり、その画素の表示
輝度に応じた電圧（階調電圧）およびその信号である。
また、補助電圧VSおよび補助電圧信号VXXとしては、絶
対値が液晶の光学的状態を変化させない範囲の最大電圧
である光学的闘値Vth以下のDC電圧を印加する。
光学状態を決定するための信号であり、その画素の表示
輝度に応じた電圧（階調電圧）およびその信号である。
また、補助電圧VSおよび補助電圧信号VXXとしては、絶
対値が液晶の光学的状態を変化させない範囲の最大電圧
である光学的闘値Vth以下のDC電圧を印加する。
リセット電圧Vrの印加時間内で液晶の状態変化が全て
起こるとすれば、基本的には記録電圧VWの印加時間も上
記リセット電圧印加時間と同等レベルの長さで良い。
起こるとすれば、基本的には記録電圧VWの印加時間も上
記リセット電圧印加時間と同等レベルの長さで良い。
本発明に使用する液晶はメモリ性を有するものである
ので、上記のように闘値Vth以下の補助電圧VSが印加さ
れた状態でも液晶自身のメモリ性により光学的状態は維
持される。
ので、上記のように闘値Vth以下の補助電圧VSが印加さ
れた状態でも液晶自身のメモリ性により光学的状態は維
持される。
上記の駆動法を有効に作用させるためには、各ライン
の記録区間を少なくとも３分割する。第１図において下
方に位置するタイミング図は、第ｎライン目の記録区間
Ａを３分割した例を示す。すなわち、数ライン後の画素
をリセットするための該数ライン後に相当するラインの
ゲートを開く分割区間ａ、および第ｎライン目自身の記
録のための第ｎライン目のゲートを開く分割区間ｂおよ
び数ライン先の記録画素に対して補助電圧を与えるため
の該数ライン先に相当するラインのゲートを再び開く分
割区間ｃに分割している。なお、第ｎライン目の記録区
間Ａ内において上記分割区間a,b,cはそれぞれabc/acb/b
ac/bca/cab/cbaのどの順になっていても良い。
の記録区間を少なくとも３分割する。第１図において下
方に位置するタイミング図は、第ｎライン目の記録区間
Ａを３分割した例を示す。すなわち、数ライン後の画素
をリセットするための該数ライン後に相当するラインの
ゲートを開く分割区間ａ、および第ｎライン目自身の記
録のための第ｎライン目のゲートを開く分割区間ｂおよ
び数ライン先の記録画素に対して補助電圧を与えるため
の該数ライン先に相当するラインのゲートを再び開く分
割区間ｃに分割している。なお、第ｎライン目の記録区
間Ａ内において上記分割区間a,b,cはそれぞれabc/acb/b
ac/bca/cab/cbaのどの順になっていても良い。
第１図において、101〜104は第ｎライン目のある画素
の液晶の光学的状態を示す。第２図および第３図にこの
光学的状態を拡大して説明する。
の液晶の光学的状態を示す。第２図および第３図にこの
光学的状態を拡大して説明する。
第２図は、TFTアクティブマトリクスが形成された上
側電極基板11と全面が電極である下側基板間に挟持され
たFLCの模式図を示す。FLCの原理としては自発分極Psの
向きが上向き（201）である場合FLC分子長軸は実線１の
向きになり、自発分極Psの向きが下向き（202）である
場合点線２のようになる。ここで第３図Ｃ−１〜Ｃ−４
に示すリセット区間Ｒにおいて、上側電極を負に保つ
と、この区間において自発分極は理想的には全て上向き
201状態をとり、別にクロスポラライザの関係で設けた
偏光板301,302のいずれか一方を実線で示した長軸１方
向に合致させると、このとき画素は「黒」になる。第３
図Ｂ−１はこの「黒」状態を示す。
側電極基板11と全面が電極である下側基板間に挟持され
たFLCの模式図を示す。FLCの原理としては自発分極Psの
向きが上向き（201）である場合FLC分子長軸は実線１の
向きになり、自発分極Psの向きが下向き（202）である
場合点線２のようになる。ここで第３図Ｃ−１〜Ｃ−４
に示すリセット区間Ｒにおいて、上側電極を負に保つ
と、この区間において自発分極は理想的には全て上向き
201状態をとり、別にクロスポラライザの関係で設けた
偏光板301,302のいずれか一方を実線で示した長軸１方
向に合致させると、このとき画素は「黒」になる。第３
図Ｂ−１はこの「黒」状態を示す。
次に、記録区間Ｗにおいて記録する所望の階調電圧VW
を印加することにより、画素は、この階調電圧VWに応じ
た記録状態とする。すなわち、階調電圧VWが前記光学的
闘値Vthより大きければ、第３図Ｂ−２〜Ｂ−４に示す
ような「白」ドメインを発生し、一方、前記闘値Vth以
下であれば、第３図Ｂ−１の「黒」状態を保つ。次に、
補助電圧区間Ｓにおいて闘値Vth以下への電圧を印加し
てもメモリ性のあるFLCの場合、記録状態を維持する。
ここで、上記液晶の光学的闘値Vthとは、例えばTV信号
の場合、１フレーム長（約30msec）と同程度のパルス長
のDC電圧を印加したとき、画素の透過状態（画素の液晶
の光学的状態）が変化しないDC電圧値であればよい。
を印加することにより、画素は、この階調電圧VWに応じ
た記録状態とする。すなわち、階調電圧VWが前記光学的
闘値Vthより大きければ、第３図Ｂ−２〜Ｂ−４に示す
ような「白」ドメインを発生し、一方、前記闘値Vth以
下であれば、第３図Ｂ−１の「黒」状態を保つ。次に、
補助電圧区間Ｓにおいて闘値Vth以下への電圧を印加し
てもメモリ性のあるFLCの場合、記録状態を維持する。
ここで、上記液晶の光学的闘値Vthとは、例えばTV信号
の場合、１フレーム長（約30msec）と同程度のパルス長
のDC電圧を印加したとき、画素の透過状態（画素の液晶
の光学的状態）が変化しないDC電圧値であればよい。
したがって、再び第１図に戻り本実施例を要約する
と、極性の異なるリセット電圧Vrおよび記録電圧VWがほ
ぼ同時印加されることにより記録状態が定まり、しか
も、記録電圧VWによって大きさの決められる補助電圧VS
が印加されても１フレーム間の光学状態の保持は液晶自
身のメモリ性が生かされる。このため、いかなる記録信
号が与えられても直流電圧成分を消去することができ、
良好な表示品質が常に保たれる。
と、極性の異なるリセット電圧Vrおよび記録電圧VWがほ
ぼ同時印加されることにより記録状態が定まり、しか
も、記録電圧VWによって大きさの決められる補助電圧VS
が印加されても１フレーム間の光学状態の保持は液晶自
身のメモリ性が生かされる。このため、いかなる記録信
号が与えられても直流電圧成分を消去することができ、
良好な表示品質が常に保たれる。
例えば、最近言われるハイビジョン対応のテレビディ
スプレイにおいては走査線本数約1000本をノンインター
レース駆動する場合１フレーム約30msecで駆動する。こ
のため、１ライン当り割り当てられる記録時間は１フレ
ーム当り約30μsecとなる。本実施例においては、ｎラ
イン目記録のためのこの30μsecを３分割（各10μsec以
下と）し、それぞれを、一例として、６ライン後に記録
されるライン画素をリセットするためのパルス印加区
間、ｎライン自身の画素を記録する記録パルス区間、お
よび６ライン先に記録されたライン画素に対して補助電
圧を与えるための補助信号印加区間とすることで、リセ
ットおよび記録のための電圧印加時間はそれぞれ約６×
30μsec＝180μsecとなり、本発明者らの使用した材料
に対しては最大7V程度の駆動パルス電圧で充分な画素表
示が得られた。さらに補助電圧を印加することによりDC
成分をなくしたために、従来のTFT駆動法でFLCを駆動す
るのに比較し、経時的に単安定性になったり不用な電極
反応が起こる等の問題点が改善された。
スプレイにおいては走査線本数約1000本をノンインター
レース駆動する場合１フレーム約30msecで駆動する。こ
のため、１ライン当り割り当てられる記録時間は１フレ
ーム当り約30μsecとなる。本実施例においては、ｎラ
イン目記録のためのこの30μsecを３分割（各10μsec以
下と）し、それぞれを、一例として、６ライン後に記録
されるライン画素をリセットするためのパルス印加区
間、ｎライン自身の画素を記録する記録パルス区間、お
よび６ライン先に記録されたライン画素に対して補助電
圧を与えるための補助信号印加区間とすることで、リセ
ットおよび記録のための電圧印加時間はそれぞれ約６×
30μsec＝180μsecとなり、本発明者らの使用した材料
に対しては最大7V程度の駆動パルス電圧で充分な画素表
示が得られた。さらに補助電圧を印加することによりDC
成分をなくしたために、従来のTFT駆動法でFLCを駆動す
るのに比較し、経時的に単安定性になったり不用な電極
反応が起こる等の問題点が改善された。
次に、第４図を参照して、第１図に示す駆動法につい
てさらに詳しく説明する。
てさらに詳しく説明する。
補助電圧信号VXXのパルスの波高値は、一例として以
下のように来められる。
下のように来められる。
理想的な電圧波形としてリセット信号区間ａにおける
リセット電圧Vrの波高値VRが−V0である場合、記録信号
区間ｂにおける記録電圧VWの波高値VXが＋V0の時、も
し、これらの電圧印加時間が同じならば補助信号区間ｃ
における補助電圧VSの波高値VXXは±０で良い（401区
間）。
リセット電圧Vrの波高値VRが−V0である場合、記録信号
区間ｂにおける記録電圧VWの波高値VXが＋V0の時、も
し、これらの電圧印加時間が同じならば補助信号区間ｃ
における補助電圧VSの波高値VXXは±０で良い（401区
間）。
一方、402区間、403区間、404区間で示されるように
記録信号に階調性をもたせた場合、本実施例で印加する
補助電圧の波高値VX1,VX2,VX3は、例えば走査線の本数
を1000ラインとして、フレーム間隔に24ライン分の時間
を使用し、かつリセット期間をl1ライン、記録期間をｌ
ラインとすると、l1＝l2＝ｌの場合、近似的に とすることで画素に印加される電圧の時間積分値をほぼ
０とすることができる。
記録信号に階調性をもたせた場合、本実施例で印加する
補助電圧の波高値VX1,VX2,VX3は、例えば走査線の本数
を1000ラインとして、フレーム間隔に24ライン分の時間
を使用し、かつリセット期間をl1ライン、記録期間をｌ
ラインとすると、l1＝l2＝ｌの場合、近似的に とすることで画素に印加される電圧の時間積分値をほぼ
０とすることができる。
ここで前述のリセット信号印加の先行ライン数l1およ
び補助信号印加の遅れタイミングl2が異なる場合におい
ては各期間の補助電圧の波高値VX1,VX2,VX3は、液晶のD
C的な闘値以下の範囲内で とする。l1＜l2の場合はマイナスの電圧値となっても良
い。
び補助信号印加の遅れタイミングl2が異なる場合におい
ては各期間の補助電圧の波高値VX1,VX2,VX3は、液晶のD
C的な闘値以下の範囲内で とする。l1＜l2の場合はマイナスの電圧値となっても良
い。
具体的な数値として、使用する双安定性液晶のリセッ
ト電圧（全「黒」電圧）を−V0＝−７（Ｖ）、最大階調
電圧（全「白」電圧）をV0＝７（Ｖ）とし、l1＝l2＝ｌ
＝６とする。階調電圧VXが中間調の5Vである場合、補助
電圧VXXは、 となる。
ト電圧（全「黒」電圧）を−V0＝−７（Ｖ）、最大階調
電圧（全「白」電圧）をV0＝７（Ｖ）とし、l1＝l2＝ｌ
＝６とする。階調電圧VXが中間調の5Vである場合、補助
電圧VXXは、 となる。
上記補助電圧VXXはアナログ的な記録信号電圧VXによ
りその場で演算されても良いし、記録信号電圧VXがデジ
タル的な値であるならば、予めメモリされたテーブルＴ
（VX,VXX）により自動的に出力されてもよい。
りその場で演算されても良いし、記録信号電圧VXがデジ
タル的な値であるならば、予めメモリされたテーブルＴ
（VX,VXX）により自動的に出力されてもよい。
なお、本実施例の駆動法は、少なくともl2ライン分の
ラインメモリを設けることによって容易に達成できる。
ラインメモリを設けることによって容易に達成できる。
すなわち、記録信号発生から補助信号発生まで上記の
場合l2＝６ラインの遅れ時間があるため、この間他ライ
ンの記録信号発生に対してl2＝６ライン分は情報を記憶
している必要があるからである。
場合l2＝６ラインの遅れ時間があるため、この間他ライ
ンの記録信号発生に対してl2＝６ライン分は情報を記憶
している必要があるからである。
第６図に駆動回路の簡単なブロック図例を示す。信号
の同調はすべて図示のクロックにより行なわれ、各ライ
ンへのゲート信号出力タイミングおよびソース電極への
リセット信号、記録信号、補助信号の出力タイミングが
制御されて行なわれる。
の同調はすべて図示のクロックにより行なわれ、各ライ
ンへのゲート信号出力タイミングおよびソース電極への
リセット信号、記録信号、補助信号の出力タイミングが
制御されて行なわれる。
本発明の補助電圧印加はメモリ性のある液晶とアクテ
ィブマトリクス素子の組みあわせにより良好な効果を発
揮するものであることが理解されよう。
ィブマトリクス素子の組みあわせにより良好な効果を発
揮するものであることが理解されよう。
［他の実施例］ 前記実施例においては、あるラインの画素に正または
負の補助信号を入力したあとはアクティブマトリクスの
オープン特性、すなわちFLCへの電圧保持特性により、
正または負の補助電圧をフレーム間にわたって作用させ
るものとした。この場合、補助電圧印加区間がリセット
および記録電圧印加区間に比べて極めて長くなり、補助
電圧波高値が極めて低い電圧となるため、補助電圧の制
御がやり難い場合がある。
負の補助信号を入力したあとはアクティブマトリクスの
オープン特性、すなわちFLCへの電圧保持特性により、
正または負の補助電圧をフレーム間にわたって作用させ
るものとした。この場合、補助電圧印加区間がリセット
および記録電圧印加区間に比べて極めて長くなり、補助
電圧波高値が極めて低い電圧となるため、補助電圧の制
御がやり難い場合がある。
本発明においてはさらに、前記補助電圧の波高値VXX
を多少大きくすることにより、VXXの制御をし易くする
ことが以下のようにして可能である。
を多少大きくすることにより、VXXの制御をし易くする
ことが以下のようにして可能である。
本実施例は、補助信号区間内にさらにまた０電圧印加
区間を設けることにより補助電圧波高値は闘値以下の範
囲内で制御し易い大きさにするものである。０電圧印加
区間を補助信号入力後さらにl3ライン後に設けるとすれ
ば前記VXXの値は、 とすることができる。
区間を設けることにより補助電圧波高値は闘値以下の範
囲内で制御し易い大きさにするものである。０電圧印加
区間を補助信号入力後さらにl3ライン後に設けるとすれ
ば前記VXXの値は、 とすることができる。
第７図に本実施例を作用させた場合のタイミング図を
示す。例えばl3＝20としl1＝l2＝l6、V0を前記と同様７
（Ｖ）,VX＝５（Ｖ）とすると、VXX＝12/20＝0.6（Ｖ）
となる。この時使用する液晶のDC的な闘値が2V以上であ
るとすると、記録時の最小電圧（全「黒」電圧）を2Vと
しても、補助電圧VXXは となり、闘値以下とすることができる。
示す。例えばl3＝20としl1＝l2＝l6、V0を前記と同様７
（Ｖ）,VX＝５（Ｖ）とすると、VXX＝12/20＝0.6（Ｖ）
となる。この時使用する液晶のDC的な闘値が2V以上であ
るとすると、記録時の最小電圧（全「黒」電圧）を2Vと
しても、補助電圧VXXは となり、闘値以下とすることができる。
使用する液晶の上記DC的な闘値とは前述のように例え
ばTV信号の１フレーム（たとえば30msec程度）長のDC電
圧印加により透過状態が変化しない値であれば良い。
ばTV信号の１フレーム（たとえば30msec程度）長のDC電
圧印加により透過状態が変化しない値であれば良い。
この闘値をVthとした場合の上記０（アースまたはグ
ランド）電圧信号の印加遅れライン数l3の前記l1,l2ま
たはV0,VXとの関係は であり、これより であるような遅れライン数を選ぶことで本発明による駆
動法は良好に機能する。本例においては第６図で図示の
駆動回路に、例えばさらにアース（グランド）信号出力
回路を補助信号回路として設け、これを入力接続ｄとし
て信号同調回路に結合すればよい。
ランド）電圧信号の印加遅れライン数l3の前記l1,l2ま
たはV0,VXとの関係は であり、これより であるような遅れライン数を選ぶことで本発明による駆
動法は良好に機能する。本例においては第６図で図示の
駆動回路に、例えばさらにアース（グランド）信号出力
回路を補助信号回路として設け、これを入力接続ｄとし
て信号同調回路に結合すればよい。
ここで、前述のl1,l2で示したライン間隔は使用する
液晶材料の応答性により適宜選択することが可能である
が、画面上にフリッカ等が生じないように材料の応答性
の上限付近で小さくするのが好ましい。
液晶材料の応答性により適宜選択することが可能である
が、画面上にフリッカ等が生じないように材料の応答性
の上限付近で小さくするのが好ましい。
また、例えば全「白」あるいは全「黒」状態の調整等
のためにそれぞれリセット電圧、記録電圧等の最大値を
変えるときなどは、リセット電圧印加時間、記録電圧印
加時間等はその信号パルスにおいても実質のセル保持時
間においても互いに多少異なるように設定しても前述と
同様の効果が失われることはない。
のためにそれぞれリセット電圧、記録電圧等の最大値を
変えるときなどは、リセット電圧印加時間、記録電圧印
加時間等はその信号パルスにおいても実質のセル保持時
間においても互いに多少異なるように設定しても前述と
同様の効果が失われることはない。
［発明の効果］ 以上説明したように、本発明駆動法によれば長寿命の
画質の劣化しない良好なアクティブマトリクス液相ディ
スプレイを提供することができ、これにより高精細な直
視型フラットディスプレイやプロジェクションテレビが
形成しうる。勿論、各画素毎にカラーフィルタを設けた
り、また本発明駆動法を用いた液晶素子を複数個使用
し、それぞれに対し、カラー光投射を行なうことで、透
過型、または反射型の高精細なフラットカラーテレビあ
るいはプロジェクションカラーテレビを構成することが
できる。
画質の劣化しない良好なアクティブマトリクス液相ディ
スプレイを提供することができ、これにより高精細な直
視型フラットディスプレイやプロジェクションテレビが
形成しうる。勿論、各画素毎にカラーフィルタを設けた
り、また本発明駆動法を用いた液晶素子を複数個使用
し、それぞれに対し、カラー光投射を行なうことで、透
過型、または反射型の高精細なフラットカラーテレビあ
るいはプロジェクションカラーテレビを構成することが
できる。
第１図は、本発明の一実施例に係るFLC駆動法を示すタ
イミングチャート、 第２図および第３図は、第１図のタイミングで駆動され
るFLCの光学的状態を説明するための拡大説明図、 第４図は、FLC駆動電圧の一例をより詳しく説明するタ
イミングチャート、 第５図は、アクティブマトリクス液晶素子の構造図 第６図は、本発明の一実施例に係る駆動回路のブロック
図、そして 第７図は、本発明の他の実施例に係るFLC駆動法を示す
タイミングチャートである。 VX:記録電圧信号 VW:記録電圧 VXX:補助電圧信号 VS:補助電圧 VR:リセット電圧信号 Vr:リセット電圧 101〜104:画素 401〜404:駆動期間
イミングチャート、 第２図および第３図は、第１図のタイミングで駆動され
るFLCの光学的状態を説明するための拡大説明図、 第４図は、FLC駆動電圧の一例をより詳しく説明するタ
イミングチャート、 第５図は、アクティブマトリクス液晶素子の構造図 第６図は、本発明の一実施例に係る駆動回路のブロック
図、そして 第７図は、本発明の他の実施例に係るFLC駆動法を示す
タイミングチャートである。 VX:記録電圧信号 VW:記録電圧 VXX:補助電圧信号 VS:補助電圧 VR:リセット電圧信号 Vr:リセット電圧 101〜104:画素 401〜404:駆動期間
Claims (2)
- 【請求項１】カイラルスメクチック液晶およびトランジ
スタ素子によって構成させた画素を複数の行および列に
沿って配置させ、該行上の画素には、順次、該トランジ
スタ素子のゲートを開くためのゲート・オン・パルスが
印加され、そして、該列上の画素には、該カイラルスメ
クチック液晶を駆動させる液晶駆動電圧が該トランジス
タ素子のソース端子から印加されるアクティブマトリク
ス液晶素子の駆動法において、 前記ゲート・オン・パルスは、一フレーム期間内で、少
なくとも２回の印加動作によって各行上の画素に印加さ
れ、前記液晶駆動電圧は、該少なくとも２回のゲート・
オン・パルスの印加動作に同期させて各列上の画素に印
加され、そして、該液晶駆動電圧は、１回のゲート・オ
ン・パルスの印加動作に同期し、前記カイラルスメクチ
ック液晶の光学状態を決定するための記録信号電圧V
Xと、他の回のゲート・オン・パルスの印加動作に同期
し、前記カイラルスメクチック液晶の光学的闘値以下の
電圧によって設定させた補助信号電圧VXXとを有してい
ることを特徴とするアクティブマトリクス液晶素子の駆
動法。 - 【請求項２】カイラルスメクチック液晶およびトランジ
スタ素子によって構成させた画素を複数の行および列に
沿って配置させ、該行上の画素には、順次、該トランジ
スタ素子のゲートを開くためのゲート・オン・パルスが
印加され、そして、該列上の画素には、該カイラルスメ
クチック液晶を駆動させる液晶駆動電圧が該トランジス
タ素子のソース端子から印加されるアクティブマトリク
ス液晶素子の駆動法において、 前記ゲート・オン・パルスは、一フレーム期間内で、少
なくとも第１位相、第２位相および第３位相での印加動
作によって各行上の画素に印加され、前記液晶駆動電圧
は、該第１位相のゲート・オン・パルスの印加動作に同
期し、画素の光学状態をリセットさせるためリセット電
圧VRと、該第２位相のゲート・オン・パルスの印加動作
に同期し、前記カイラルスメクチック液晶の光学状態を
決定するための記録信号電圧VXと、該第３位相のゲート
・オン・パルスの印加動作に同期し、前記カイラルスメ
チック液晶の光学的闘値以下の電圧によって設定させた
補助信号電圧VXXとを有し、そして、リセット電圧と記
録信号電圧と補助信号電圧との時間積分値の総和は、ほ
ぼゼロに設定されていることを特徴とするアクティブマ
トリクス液晶素子の駆動法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069547A JP2727131B2 (ja) | 1990-03-22 | 1990-03-22 | アクティブマトリクス液晶素子の駆動法 |
| CA002038687A CA2038687C (en) | 1990-03-22 | 1991-03-20 | Method and apparatus for driving active matrix liquid crystal device |
| EP91104461A EP0448105B1 (en) | 1990-03-22 | 1991-03-21 | Method and apparatus for driving active matrix liquid crystal device |
| AT91104461T ATE148574T1 (de) | 1990-03-22 | 1991-03-21 | Verfahren und einrichtung zum steuern eines flüssigkristallgeräts mit aktiver matrix |
| DE69124403T DE69124403T2 (de) | 1990-03-22 | 1991-03-21 | Verfahren und Einrichtung zum Steuern eines Flüssigkristallgeräts mit aktiver Matrix |
| US08/478,096 US5675351A (en) | 1990-03-22 | 1995-06-07 | Method and apparatus for driving active matrix liquid crystal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069547A JP2727131B2 (ja) | 1990-03-22 | 1990-03-22 | アクティブマトリクス液晶素子の駆動法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03271716A JPH03271716A (ja) | 1991-12-03 |
| JP2727131B2 true JP2727131B2 (ja) | 1998-03-11 |
Family
ID=13405857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2069547A Expired - Fee Related JP2727131B2 (ja) | 1990-03-22 | 1990-03-22 | アクティブマトリクス液晶素子の駆動法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727131B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236012A (ja) * | 1987-03-25 | 1988-09-30 | Seiko Epson Corp | 電気光学装置の駆動方法 |
-
1990
- 1990-03-22 JP JP2069547A patent/JP2727131B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236012A (ja) * | 1987-03-25 | 1988-09-30 | Seiko Epson Corp | 電気光学装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03271716A (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476241B2 (ja) | アクティブマトリクス型表示装置の表示方法 | |
| CA2049624C (en) | Liquid crystal apparatus | |
| JPH10197894A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US5796380A (en) | Liquid crystal apparatus and method of driving same | |
| CA2038687C (en) | Method and apparatus for driving active matrix liquid crystal device | |
| JPH07140933A (ja) | 液晶表示装置の駆動方法 | |
| KR100344365B1 (ko) | 액정 디바이스의 구동 방법 | |
| US6232943B1 (en) | Liquid crystal display | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JP3090239B2 (ja) | 液晶素子の駆動方法および装置 | |
| JP2727131B2 (ja) | アクティブマトリクス液晶素子の駆動法 | |
| JPH0430683A (ja) | 液晶表示装置 | |
| JPH06266313A (ja) | 液晶マトリクス表示装置 | |
| JP2673595B2 (ja) | アクティブマトリクス液晶素子の駆動法 | |
| JP2001255509A (ja) | スメクティック液晶光学装置 | |
| JPH0815671A (ja) | 液晶表示装置と液晶表示素子の駆動方法 | |
| JP3532703B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2933703B2 (ja) | 液晶素子およびその駆動法 | |
| JPH0749480A (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JP2770981B2 (ja) | マトリクス形強誘電性液晶パネルの駆動法 | |
| JPH10198311A (ja) | 液晶駆動方法及び液晶表示装置 | |
| JP3229450B2 (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JPH10282934A (ja) | 液晶表示装置の駆動方法 | |
| JPH03161790A (ja) | 液晶パネルの駆動方法 | |
| JPH05333819A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |