JP2721712B2 - Automatic wiring method - Google Patents
Automatic wiring methodInfo
- Publication number
- JP2721712B2 JP2721712B2 JP1221932A JP22193289A JP2721712B2 JP 2721712 B2 JP2721712 B2 JP 2721712B2 JP 1221932 A JP1221932 A JP 1221932A JP 22193289 A JP22193289 A JP 22193289A JP 2721712 B2 JP2721712 B2 JP 2721712B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- search
- cell
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [概要] 配線面に配線パターンを形成するLSIやプリント基板
の自動配線方法に関し、 高密度の配線パターンを自動的に探索することを目的
とし、 基本的に迷路法による配線パターンの経路探索を行な
うものとし、既存の配線パターンに対して最も隣接する
配線セル群を自動選択してこれらの配線セル群をつなぐ
ことにより、配線パターン間を密にした高密度且つ配線
効率の優れた配線パターンを自動的に探索する。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to an automatic wiring method for an LSI or a printed circuit board which forms a wiring pattern on a wiring surface. The purpose is to automatically search for a high-density wiring pattern. A route search for a wiring pattern is performed, a wiring cell group closest to an existing wiring pattern is automatically selected, and these wiring cell groups are connected to each other, so that high-density wiring with a high density between wiring patterns and high wiring efficiency are performed. Automatically search for excellent wiring patterns.
[産業上の利用分野] 本発明は、LSIやプリント基板の自動配線方法に関す
る。[Industrial Application Field] The present invention relates to an automatic wiring method for an LSI or a printed circuit board.
近年、LSIやプリント基板の高実装密度化に伴い、実
装部品間等を効率良く接続し得る配線パターンを形成す
るのに多大な時間を必要とするようになってきており、
高密度で配線効率の優れた配線パターンを自動的に探索
する方法が望まれている。In recent years, with the increasing mounting density of LSIs and printed circuit boards, it has become necessary to take a lot of time to form wiring patterns that can efficiently connect between mounted components and the like.
There is a demand for a method for automatically searching for a wiring pattern with high density and excellent wiring efficiency.
特に、特定の配線面に配線パターンを形成しなければ
ならないプリント基板やLSIにあっては、配線パターン
が交差しないようにして一つの面に効率良く形成するこ
とが必要となるが、CADシステム等において自動的に探
索した配線パターンは結果的に低密度であったり、目的
点間を結ぶ距離が長くなる等の問題があり、高実装密度
化に伴い、益々人手による大幅な設計変更を余儀無くさ
れる場合が増加している。In particular, in the case of a printed circuit board or LSI that requires a wiring pattern to be formed on a specific wiring surface, it is necessary to efficiently form the wiring pattern on one surface so that the wiring pattern does not cross. As a result, the wiring patterns automatically searched for have low density and a long distance connecting the destination points. The case is increasing.
[従来の技術] 従来、迷路法による自動配線方法が知られている。ま
ずこの従来方法は、例えば第4図に示すように、配線面
を縦方向と横方向にマトリクス状に配列する微小な配線
セル群に区分けし(図中の点線で示す)、これらの配線
セルを適宜に結ぶことで配線パターンを決定する。更
に、図示するように、実装部品等の端子Ps1とPe1、Ps2
とPe2、Ps3とPe3を夫々接続するための配線パターンを
探索する場合、配線パターンA,B,Cに示すように、夫々
の長さが最短で折れ曲がり数が最小となるように自動設
定する。[Prior Art] Conventionally, an automatic wiring method using a maze method is known. First, according to this conventional method, as shown in FIG. 4, for example, the wiring surface is divided into small wiring cell groups arranged in a matrix in the vertical and horizontal directions (indicated by dotted lines in the drawing), and these wiring cells are divided. Are appropriately connected to determine a wiring pattern. Further, as shown, the terminals P s1 and P e1 , P s2
When searching for wiring patterns to connect P e2 and P s3 and P e3 , respectively, as shown in wiring patterns A, B, and C, the length of each is automatically set to the shortest and the number of bends to the minimum. Set.
[発明が解決しようとする課題] しかしながら、このような従来の自動配線方法にあっ
ては、長さが最短となるように個々の配線パターンを決
定することができるが、あくまで個々独立に設定するの
であって、夫々に隣接する他の配線パターンとの相互関
係を考慮して決定しないので、第4図に示すように、折
れ曲がり部分(例えば、配線パターンAやC)が外側に
出張ることにより目的点間の矩形状の空き部分が発生し
たり、外側に出張った部分が次に隣接する配線パターン
の形成位置を離れさせてしまうこととなり、配線密度が
低くなる問題があった。[Problems to be Solved by the Invention] However, in such a conventional automatic wiring method, individual wiring patterns can be determined so as to have the shortest length, but are individually set to the last. Therefore, since it is not determined in consideration of the mutual relationship with each other adjacent wiring pattern, as shown in FIG. 4, the bent portion (for example, the wiring pattern A or C) travels outside. There is a problem that a rectangular empty portion is generated between the destination points, or a portion that travels outward moves a formation position of a wiring pattern adjacent to the next one, thereby lowering wiring density.
本発明はこのような課題に鑑みて成されたものであ
り、或る既存の配線パターンに隣接する最適の配線パタ
ーンを探索する際に、相互の間隔を密にして高密度且つ
配線効率の優れた配線パターンを自動的に探索すること
ができる自動配線システムにおける自動配線方法を提供
することを目的とする。The present invention has been made in view of such a problem, and when searching for an optimum wiring pattern adjacent to a certain existing wiring pattern, the distance between the wiring patterns is increased to achieve high density and excellent wiring efficiency. It is an object of the present invention to provide an automatic wiring method in an automatic wiring system capable of automatically searching for a wiring pattern that has been used.
[課題を解決するための手段] 第1図は本発明の原理説明図である。[Means for Solving the Problems] FIG. 1 is an explanatory view of the principle of the present invention.
まず本発明は、LSIやプリント基板の特定の配線面に
形成するための配線パターンを探索する自動配線方法に
おいて、既存の配線パターンに隣接する最適の配線パタ
ーンを探索する際に、相互の間隔を密にして高密度且つ
配線効率の優れた配線パターンを自動的に探索すること
ができる自動配線システムにおける自動配線方法を対象
とする。First, the present invention provides an automatic wiring method for searching for a wiring pattern to be formed on a specific wiring surface of an LSI or a printed circuit board. The present invention is directed to an automatic wiring method in an automatic wiring system capable of automatically searching for a dense wiring pattern with high density and excellent wiring efficiency.
第1図に示すように、LSIやプリント基板の特定の配
線面を縦方向と横方向にマトリクス状に配列する微小な
配線セル群に区分けし(図中の点線で示す)、これらの
配線セルを適宜に結ぶことで配線パターンを決定する。
更に、実装部品の端子等に接続する配線セルPtsとPteと
の間を接続する既存の配線パターンL1が設定されてお
り、所望の配線セルPsとPeの間を結ぶと共にこの配線パ
ターンL1に隣接する新たな配線パターンを探索するもの
とすると、探索開始地点に対して或る特定値Sを設定
し、既存の配線パターンL1に隣接する配線セルに対して
は該探索開始地点に最も近い順から定数aを順次に加算
した値を設定し、配線パターンL1から離れた位置に存在
する配線セルに対しては順に定数b(但し、b>aの関
係にある)を加算した値を設定して探索終了地点まで行
ない、該探索開始地点から探索終了地点までの小さな値
が設定された配線セルの順でつなぐことによって新たな
配線パターンに決定する。As shown in FIG. 1, a specific wiring surface of an LSI or a printed circuit board is divided into small wiring cell groups arranged in a matrix in a vertical direction and a horizontal direction (indicated by dotted lines in the figure), and these wiring cells are divided. Are appropriately connected to determine a wiring pattern.
Furthermore, existing wiring pattern L1 is set for connecting a wiring cell P ts and P te be connected to the terminal or the like of the mounted components, the wiring with connecting between the desired wiring cell P s and P e Assuming that a new wiring pattern adjacent to the pattern L1 is to be searched, a specific value S is set for the search start point, and a specific value S is set for the wiring cell adjacent to the existing wiring pattern L1. A value obtained by sequentially adding a constant a from the closest order is set, and a value obtained by adding a constant b (where b> a) is sequentially added to a wiring cell located at a position distant from the wiring pattern L1. Is set to the search end point, and a new wiring pattern is determined by connecting the wiring cells in which small values from the search start point to the search end point are set in order.
更に、原理を詳細に説明すると、第1図(A)に示す
ように、探索開始地点Psから探索終了地点Peまでの各配
線セルC(i,j−1),C(i,j)〜C(i+5,j),C(i,j
+1)〜C(i+5,j+1)などのように設定し、探索
開始地点Psに対して所定の初期値Sを設定する。更に、
既存の配線パターンL1を構成する配線セルに隣接する配
線セルに対して加算する加算値をa、離れている配線セ
ルに対する加算値bをb>aの関係で設定する。Further, explaining the principle in detail, as shown in FIG. 1 (A), the search starting point the wiring cell from P s to search end point P e C (i, j- 1), C (i, j ) To C (i + 5, j), C (i, j
+1) ~C (i + 5, j + 1) is set as such, a predetermined initial value S with respect to the search start point P s. Furthermore,
An addition value to be added to a wiring cell adjacent to a wiring cell constituting the existing wiring pattern L1 is set to a, and an addition value to a wiring cell distant from the wiring cell is set to b> a.
次に、上記の条件にしたがって順次に各配線セルに対
する値(以下、ラベル値という)を演算する。Next, a value (hereinafter, referred to as a label value) for each wiring cell is sequentially calculated according to the above conditions.
即ち、まず探索開始地点Psに最も近い配線セルC(i,
j)は既存の配線パターンから離れているのでS+bを
ラベル値とする。That is, first closest to the search starting point P s wiring cell C (i,
j) is apart from the existing wiring pattern, so S + b is used as the label value.
次に、配線セルC(i,j)の縦方向に隣接する配線セ
ルC(i+1,j)は既存の配線パターンに隣接するもの
で更にaを加算した値S+b+aをラベル値とする。
又、配線セルC(i,j)の横方向に隣接する配線セルC
(i,j+1)は既存の配線パターンに隣接しないのでb
を加算した値S+b+b=S+2bをラベル値とする。Next, the wiring cell C (i + 1, j) vertically adjacent to the wiring cell C (i, j) is adjacent to the existing wiring pattern, and a value S + b + a obtained by further adding a is used as the label value.
The wiring cell C (i, j) adjacent to the wiring cell C (i, j) in the horizontal direction
Since (i, j + 1) is not adjacent to the existing wiring pattern, b
The value S + b + b = S + 2b obtained by adding the above is defined as the label value.
他の配線セルに対しても同様の演算処理を行なうこと
により、第1図(B)に示すようなラベル値を設定す
る。A label value as shown in FIG. 1B is set by performing the same arithmetic processing on other wiring cells.
更に、探索開始地点Psを基準として演算を行なった順
番を図中の矢印で示すようなベクトルで表し、探索開始
地点Psから探索開始地点Peまでの経路をラベル値の小さ
い順でベクトルに沿って結ぶことにより、配線パターン
とする。Furthermore, the vector order of performing the operation based on the search starting point P s represents a vector as shown by an arrow in the figure, a path from the search start point P s to search starting point P e in ascending order of the label values To form a wiring pattern.
そして、このように決定された上記新たな配線パター
ンを次の既存配線パターンとして上記同様の処理を行な
って、更に新たな配線パターンを探索し、これを全ての
配線面に対して完了するまで繰り返すことにより、所望
の配線パターン群を形成する。Then, the same processing as described above is performed using the new wiring pattern thus determined as the next existing wiring pattern, and a new wiring pattern is searched for, and this is repeated until the processing is completed for all wiring surfaces. Thereby, a desired wiring pattern group is formed.
[作用] このような本発明の処理方法によれば、加算値はb>
aの関係に設定されているので、既存の配線パターンに
近い配線セルほどラベル値は小さな値となり、しかも探
索開始地点Psから探索終了地点Peに向けて順番にラベル
値が増加していくこととなるので、探索開始地点Psから
探索開始地点Peまでの経路をラベル値の小さい順でベク
トルに沿って結ぶことにより、既存の配線パターンに近
づいた平行な配線パターンが形成されることになり、従
来のような未使用の配線セルを大幅に削減することがで
きる。この結果、配線セルの利用効率を高め、配線率の
向上を図ることができる。[Operation] According to the processing method of the present invention, the addition value is b>
because it is set in the relationship of a, label value as the wiring cell close to the existing wiring pattern becomes a small value, yet the label value in sequential order to search the end point P e from the search start point P s is going to increase since the fact, by connecting the path from the search start point P s to search starting point P e along a vector in ascending order of the label values, the parallel wiring pattern approaching the existing wiring pattern is formed Therefore, unused wiring cells as in the related art can be significantly reduced. As a result, the utilization efficiency of the wiring cells can be increased, and the wiring ratio can be improved.
又、加算値aとbを適宜に変化させて繰り返し処理す
ることにより得られた配線パターン群から最適の配線パ
ターン群を選択しても良い。Further, an optimum wiring pattern group may be selected from a wiring pattern group obtained by repeatedly changing the added values a and b as appropriate.
[実施例] 第2図は本発明の実施例説明図であり、CAD等を適用
した場合の処理を示す。尚、第2図(A)に示すように
特定の配線セルPtsとPteを接続する既存の配線パターン
L1が存在し、探索開始地点Psの初期ラベル値をS=0、
上記加算値a=1、b=2などに設定した場合を説明す
る。又、探索開始地点Psと探索終了地点Peとで囲まれる
矩形領域内の配線セル群をiないしi+5行とj−1な
いしj+1列で示すものとする。[Embodiment] FIG. 2 is an explanatory view of an embodiment of the present invention, and shows processing when CAD or the like is applied. In addition, as shown in FIG. 2 (A), existing wiring patterns for connecting specific wiring cells Pts and Pte.
L1 is present, the initial label value of the search starting point P s S = 0,
A description will be given of a case where the addition values a = 1 and b = 2 are set. Further, to i + 5 rows and j-1 to not i wiring cell group in the rectangular area surrounded by the search starting point P s and the search end point P e shall be indicated by the j + 1 column.
自動配線システムの起動により第3図に示すフローに
従って処理が行なわれる。まず、ルーチン110におい
て、既存の配線パターンの座標データや探索開始地点の
探索終了地点の座標データ等(以下、ネットリストとい
う)を記憶領域に格納し、探索開始地点に初期ラベル値
Sを零とする。Upon activation of the automatic wiring system, processing is performed according to the flow shown in FIG. First, in a routine 110, coordinate data of an existing wiring pattern, coordinate data of a search end point of a search start point, and the like (hereinafter referred to as a netlist) are stored in a storage area, and the initial label value S is set to zero in the search start point. I do.
次に、ルーチン120において、加算値a=1、b=2
を設定する。Next, in the routine 120, the added values a = 1, b = 2
Set.
ルーチン130では、新たな配線パターンを探索すべき
ネットを選択する。In the routine 130, a net to be searched for a new wiring pattern is selected.
そして、ルーチン140において、ネット選択した探索
開始地点Psと探索終了地点Peを結ぶための配線セルを選
択する。即ちルーチン140において、まず、探索開始地
点Psの隣りの配線パターンに対するラベル値C(i,j)
を演算すると、既存の配線パターンL1に隣接していない
ので、S+b=2となり、矢印で示すベクトル方向が地
点Psの方向となる。次に、i行j+1列に位置する配列
セルのラベル値C(i,j+1)を演算すると、既存の配
線パターンL1に隣接していないので、ラベル値C(i,
j)にbを加算した値C(i,j)+b=4となり、矢印で
示すベクトル方向が地点Psの方向となる。以下同様にし
て、各行列の配線セルに対するラベル値を演算すること
により、第2図(A)中の○中に示すラベル値と矢印で
示すベクトルを設定する。そして、探索開始地点Psと探
索終了地点Peとの間をベクトルの示す方向に沿い且つ探
索開始地点Psから小さな値のベクトル値に従って配線セ
ルを順番に繋ぐことにより、第2図(B)に示すような
新たな配線パターンL2を決定する。Then, in the routine 140, selects a line cell for connecting the search start point P s and the search end point P e of the net selection. In other words routine 140, first, the label values for neighboring wiring patterns of the search start point P s C (i, j)
When computing the so not adjacent to existing wiring patterns L1, S + b = 2, and the vector direction indicated by the arrow a direction of the point P s. Next, when the label value C (i, j + 1) of the array cell located at the i row j + 1 column is calculated, the label value C (i, j) is not adjacent to the existing wiring pattern L1.
The value C (i obtained by adding b to j), j) + b = 4 , and the vector direction indicated by the arrow a direction of the point P s. In the same manner, the label values for the wiring cells in each matrix are calculated to set the label values indicated by circles in FIG. 2 (A) and the vectors indicated by arrows. By connecting the wiring cell in order according to a vector value of small value and from the search starting point P s along the direction indicated by the vector between the search starting point P s and the search end point P e, FIG. 2 (B ), A new wiring pattern L2 as shown in FIG.
次に、ルーチン150において全ネットの処理が完了し
たか否かを判断し、完了していればルーチン160へ移行
して配線パターンの経路データを出力し、一連の処理を
完了する。Next, in the routine 150, it is determined whether or not the processing of all nets has been completed. If the processing has been completed, the processing shifts to the routine 160 to output wiring pattern path data, and a series of processing is completed.
一方、ルーチン150において未完了の場合には、ルー
チン170で全ネットについての処理が完了したか判断
し、未完了ならばルーチン130へ移行して、次のネット
を処理する。On the other hand, if the processing has not been completed in the routine 150, it is determined whether or not the processing for all the nets has been completed in the routine 170. If the processing has not been completed, the processing shifts to the routine 130 to process the next net.
更に、ルーチン170で全てのネットについての配線パ
ターンの処理が完了すると、ルーチン120へ移行し、他
の加算値aとbを設定して、再度の処理を繰り返し行な
う。Further, when the processing of the wiring patterns for all the nets is completed in the routine 170, the processing shifts to the routine 120, where the additional values a and b are set, and the processing is repeated again.
その結果、ルーチン120で加算値aとbを変化させる
ことによる設定条件の違いで生成される複数種類の配線
パターンが生成されることとなる。As a result, a plurality of types of wiring patterns that are generated by changing the addition conditions a and b in the routine 120 and that are generated by the difference in the setting conditions are generated.
そして、設計者等はこれらの複数種類の配線パターン
から最適のものを選択することができるようになってい
る。Then, a designer or the like can select an optimum one from these plural types of wiring patterns.
この実施例によれば、探索しようとする配線パターン
に先立って決定した既存の配線パターンに近づいた平行
な配線パターンを探索するので、密度の高い配線パター
ンを形成することができる。According to this embodiment, since a parallel wiring pattern approaching an existing wiring pattern determined prior to a wiring pattern to be searched is searched, a wiring pattern with high density can be formed.
又、従来は第2図(B)中の点線で示すようなパター
ンL3が探索されるのに対し、この実施例によればL2のパ
ターンが形成されることにより、次の配線パターンを形
成し得る配線セル群(図中の丸で囲む領域の配線セル
群)を確保することができ、配線率の向上を図ることが
できる。Further, in the prior art, a pattern L3 as shown by a dotted line in FIG. 2 (B) is searched, but according to this embodiment, the pattern of L2 is formed, so that the next wiring pattern is formed. The obtained wiring cell group (the wiring cell group in a region surrounded by a circle in the figure) can be secured, and the wiring rate can be improved.
尚、加算値aとbをa<Bの関係にして、値を適宜に
変化させることにより、他の配線パターン群を探索する
ことができる、複数の配線パターン群の中から最適なも
のを選択することができる。By setting the added values a and b in a relationship of a <B and appropriately changing the value, another wiring pattern group can be searched. An optimum wiring pattern group is selected from a plurality of wiring pattern groups. can do.
[発明の効果] 以上説明したように、本発明の自動配線方法によれ
ば、複数の配線パターンの経路が互いに近接するように
決定されるため、配線セルの有効利用、配線率の向上を
図ることができ、LSIやプリント基板における設計工数
の大幅な短縮を実現する等の効果が得られる。[Effects of the Invention] As described above, according to the automatic wiring method of the present invention, the paths of a plurality of wiring patterns are determined to be close to each other, so that the wiring cells are effectively used and the wiring ratio is improved. This leads to effects such as a significant reduction in the number of design steps for LSI and printed circuit boards.
第1図は本発明の原理説明図; 第2図は及び第3図は実施例の処理手順説明図; 第4図は従来方法の説明図である。 図中の符号、 L1,l2:配線パターン Pts,Ps:探索開始地点 Pte,Pe:探索終了地点FIG. 1 is an explanatory view of the principle of the present invention; FIGS. 2 and 3 are explanatory views of the processing procedure of the embodiment; FIG. 4 is an explanatory view of a conventional method. Reference numerals, L1, l2: wiring patterns P ts, P s: search starting point P te, P e: search end point
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三渡 秀樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大木 由江 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 杉山尚志編 「実用ASIC技術」 工業調査会 (S62−4−24) P. P.89−90 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hideki Miwatari 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Yue Oki 1015 Kamedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited (56) References, edited by Takashi Sugiyama, “Practical ASIC Technology,” Industrial Research Committee (S62-4-24) P.P. 89−90
Claims (1)
配列する微小な配線セル群に区分けし、既存の配線パタ
ーン(L1)に対し隣接する新たな配線パターン(L2)を
これらの配線セルを適宜に結ぶことで決定する自動配線
方法において、 前記新たな配線パターンの探索開始地点(Ps)に対して
特定値Sを設定し、既存の配線パターンに隣接する配線
セルに対しては該探索開始地点に最も近い順から定数a
を順次に加算した値を設定し、既存の配線パターンから
離れた位置に存在する配線セルに対しては順に定数b
(但し、b>aの関係にある)を加算した値を設定して
探索終了地点(Pe)まで行ない、該探索開始地点から探
索終了地点までの小さな値が設定された配線セルの順で
つなぐことによって新たな配線パターン(L2)を決定す
ることを特徴とする自動配線方法。A wiring surface is divided into small wiring cell groups arranged in a matrix in a vertical direction and a horizontal direction, and a new wiring pattern (L2) adjacent to an existing wiring pattern (L1) is connected to these wiring patterns. In an automatic wiring method that is determined by appropriately connecting cells, a specific value S is set for a search start point (Ps) of the new wiring pattern, and a specific value S is set for a wiring cell adjacent to an existing wiring pattern. Constant a from the closest to the search start point
Are sequentially added, and a constant b is sequentially set for a wiring cell located at a position distant from the existing wiring pattern.
(However, b> a) is set, the value is set, the search is performed to the search end point (Pe), and the connection from the search start point to the search end point is set in the order of the wiring cell in which the small value is set. An automatic wiring method characterized in that a new wiring pattern (L2) is determined by the above method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1221932A JP2721712B2 (en) | 1989-08-29 | 1989-08-29 | Automatic wiring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1221932A JP2721712B2 (en) | 1989-08-29 | 1989-08-29 | Automatic wiring method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0384950A JPH0384950A (en) | 1991-04-10 |
JP2721712B2 true JP2721712B2 (en) | 1998-03-04 |
Family
ID=16774420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1221932A Expired - Fee Related JP2721712B2 (en) | 1989-08-29 | 1989-08-29 | Automatic wiring method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721712B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359626B2 (en) * | 2009-07-08 | 2013-12-04 | 富士通セミコンダクター株式会社 | Layout verification method and layout verification apparatus |
-
1989
- 1989-08-29 JP JP1221932A patent/JP2721712B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
杉山尚志編 「実用ASIC技術」 工業調査会 (S62−4−24) P.P.89−90 |
Also Published As
Publication number | Publication date |
---|---|
JPH0384950A (en) | 1991-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4777606A (en) | Method for deriving an interconnection route between elements in an interconnection medium | |
US5636129A (en) | Electrical routing through fixed sized module and variable sized channel grids | |
EP0296697A2 (en) | A method of operating a digital computer to set routing paths | |
US4858143A (en) | Work ordering routine for use in a method of routing | |
US4259724A (en) | Device comprising a circuit for making a beam exposure system effectively draw a repetitive pattern | |
US20080016482A1 (en) | Density driven layout for rram configuration module | |
Xiang et al. | Bus-driven floorplanning | |
CN116702694A (en) | Printed circuit board two-end wiring method, medium and device based on ant colony algorithm | |
Hitchcock | Cellular wiring and the cellular modeling technique | |
JP2721712B2 (en) | Automatic wiring method | |
US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
KR20010024944A (en) | A method for manufacturing and designing an electronic device and electronic apparatus | |
JP2566788B2 (en) | Printed circuit board wiring method | |
KR100199009B1 (en) | Automatic wiring method of printed circuit board by target-oriented maze search | |
JP2675022B2 (en) | Layout method of semiconductor integrated circuit | |
Lorenzetti et al. | An implementation of a saturated zone multi-layer printed circuit board router | |
US6412103B1 (en) | Routing method removing cycles in vertical constraint graph | |
JP3006156B2 (en) | Automatic wiring method | |
JP2536640B2 (en) | Wiring method | |
JP2007026159A (en) | Printed circuit board analysis model generation apparatus and program | |
JPH01152578A (en) | Automatic wiring processing method | |
JP2967796B2 (en) | Layout design method for semiconductor integrated circuit | |
JP3062149B2 (en) | Automatic wiring method | |
JPH077424B2 (en) | Automatic wiring method | |
JPH0652532B2 (en) | Circuit board wiring route search method by CAD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |