JP2710171B2 - 面入出力光電融合素子 - Google Patents
面入出力光電融合素子Info
- Publication number
- JP2710171B2 JP2710171B2 JP3475491A JP3475491A JP2710171B2 JP 2710171 B2 JP2710171 B2 JP 2710171B2 JP 3475491 A JP3475491 A JP 3475491A JP 3475491 A JP3475491 A JP 3475491A JP 2710171 B2 JP2710171 B2 JP 2710171B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- conductivity type
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/0607—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature
- H01S5/0608—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature controlled by light, e.g. optical switch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18302—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] comprising an integrated optical modulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
- H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高並列な光伝送や光情報
処理に用いられる面入出力光電融合素子に関する。
処理に用いられる面入出力光電融合素子に関する。
【０００２】
【従来の技術】半導体基板に垂直方向の光の入出力を可
能とし、ラッチなどの機能を持った面入出力光電融合素
子（以下ＶＳＴＥＰと記載する）はコンピュータ間のデ
ータ伝送や光コンピューティングに欠かせないキーデバ
イスである。従来、図５に示したＬＥＤ−ＶＳＴＥＰが
ある。この素子は特開昭６４−１４９６３号公報（特願
昭６２−１７１５２６号）に記載されたものである。
能とし、ラッチなどの機能を持った面入出力光電融合素
子（以下ＶＳＴＥＰと記載する）はコンピュータ間のデ
ータ伝送や光コンピューティングに欠かせないキーデバ
イスである。従来、図５に示したＬＥＤ−ＶＳＴＥＰが
ある。この素子は特開昭６４−１４９６３号公報（特願
昭６２−１７１５２６号）に記載されたものである。
【０００３】
【発明が解決しようとする課題】オン状態にＬＥＤモー
ドで発光するＶＳＴＥＰは電気−光変換効率が低いとい
う問題があった。更にこのｐｎｐｎ構造素子では光また
は電気でスイッチオンしオフ状態からオン状態に状態が
遷移する。そしてオン状態からオフ状態へのリセットは
アノード側に負の電圧を加えて行う。ところが内部の過
剰キャリアはそれだけでは外部に引き出されにくく、リ
セットに数〜数１０μｓｅｃの時間がかかっていた。
ドで発光するＶＳＴＥＰは電気−光変換効率が低いとい
う問題があった。更にこのｐｎｐｎ構造素子では光また
は電気でスイッチオンしオフ状態からオン状態に状態が
遷移する。そしてオン状態からオフ状態へのリセットは
アノード側に負の電圧を加えて行う。ところが内部の過
剰キャリアはそれだけでは外部に引き出されにくく、リ
セットに数〜数１０μｓｅｃの時間がかかっていた。
【０００４】これを改善するために図５に示した素子で
はｐ型、ｎ型ゲート部に電極（それぞれ４９、５０）を
形成し、過剰キャリアを速やかに取り出しリセット速度
を改善しているが十分ではなく、ターンオフ時間は数１
００ｐｓｅｃとまだ大きかった。しかもこの素子ではゲ
ート電極部を形成したために、発光領域（メサ部の活性
層４２）以外の回りの部分にも電流が流れるため発光効
率が良くなかった。
はｐ型、ｎ型ゲート部に電極（それぞれ４９、５０）を
形成し、過剰キャリアを速やかに取り出しリセット速度
を改善しているが十分ではなく、ターンオフ時間は数１
００ｐｓｅｃとまだ大きかった。しかもこの素子ではゲ
ート電極部を形成したために、発光領域（メサ部の活性
層４２）以外の回りの部分にも電流が流れるため発光効
率が良くなかった。
【０００５】更に自然放出モードでは周波数特性に限界
があり高速応答ができなかった。
があり高速応答ができなかった。
【０００６】本発明の目的は高速動作可能でしかも発光
効率の良いＬＥＤ−ＶＳＴＥＰ素子、あるいは特性を一
層向上させたＬＤモードで動作するＶＳＴＥＰ素子を提
供することにある。
効率の良いＬＥＤ−ＶＳＴＥＰ素子、あるいは特性を一
層向上させたＬＤモードで動作するＶＳＴＥＰ素子を提
供することにある。
【０００７】
【課題を解決するための手段】本発明の面入出力光電融
合素子は、半導体基板上に、順に形成された、第１導電
型の第１の半導体層、前記第１導電型とは逆に第２導電
型の第２の半導体層、半導体活性層、第１導電型の第３
の半導体層、第２導電型の第４の半導体層とを少なくと
も備え、前記第２及び第３の半導体層の禁制帯幅は前記
半導体活性層の禁制帯幅より大きく、該第２の半導体層
の禁制帯幅は前記第１の半導体層の第２の半導体層と接
する部分の半導体層の禁制帯幅より小さく、該第３の半
導体層の禁制帯幅は前記第４の半導体層の第３の半導体
層と接する部分の半導体層の禁制帯幅より小さく、前記
第４の半導体層の一部が除去されて第３の半導体層が露
出した開口部があり、該開口部の下の前記半導体活性層
が高抵抗化されていることを特徴とする。
合素子は、半導体基板上に、順に形成された、第１導電
型の第１の半導体層、前記第１導電型とは逆に第２導電
型の第２の半導体層、半導体活性層、第１導電型の第３
の半導体層、第２導電型の第４の半導体層とを少なくと
も備え、前記第２及び第３の半導体層の禁制帯幅は前記
半導体活性層の禁制帯幅より大きく、該第２の半導体層
の禁制帯幅は前記第１の半導体層の第２の半導体層と接
する部分の半導体層の禁制帯幅より小さく、該第３の半
導体層の禁制帯幅は前記第４の半導体層の第３の半導体
層と接する部分の半導体層の禁制帯幅より小さく、前記
第４の半導体層の一部が除去されて第３の半導体層が露
出した開口部があり、該開口部の下の前記半導体活性層
が高抵抗化されていることを特徴とする。
【０００８】または上記の素子において、第１の半導体
層及び第４の半導体層は多層膜反射鏡であり、第１の半
導体層と第４の半導体層の間にある半導体層の層厚の和
が半導体活性層からの発振光の媒質内波長の整数倍であ
り、半導体基板上または半導体基板上に形成された第１
導電型のコンタクト層上に設けられた電極と、第４の半
導体層上または第４の半導体層上に形成された第２導電
型のコンタクト層上に設けられた電極と、開口部に露出
した第１導電型の第３の半導体層の一部に設けられた第
１のゲート電極と、開口部に露出した第１導電型の第３
の半導体層の他の一部を第２導電型に変え、その領域に
設けられた第２のゲート電極とを備えることを特徴とす
る。
層及び第４の半導体層は多層膜反射鏡であり、第１の半
導体層と第４の半導体層の間にある半導体層の層厚の和
が半導体活性層からの発振光の媒質内波長の整数倍であ
り、半導体基板上または半導体基板上に形成された第１
導電型のコンタクト層上に設けられた電極と、第４の半
導体層上または第４の半導体層上に形成された第２導電
型のコンタクト層上に設けられた電極と、開口部に露出
した第１導電型の第３の半導体層の一部に設けられた第
１のゲート電極と、開口部に露出した第１導電型の第３
の半導体層の他の一部を第２導電型に変え、その領域に
設けられた第２のゲート電極とを備えることを特徴とす
る。
【０００９】あるいはまた、半導体基板上に、順に形成
された、第１導電型の第１の半導体層と、前記第１導電
型とは逆の第２導電型の第２の半導体層と、第１導電型
の第３の半導体層と、第２導電型の第４の半導体層とを
少なくとも備え、前記第２及び第３の半導体層の禁制帯
幅はどちらも前記第１または第４の半導体層の禁制帯幅
より小さく、前記第４の半導体層の一部が除去されて前
記第３の半導体層が露出した開口部があり、該開口部の
下の前記第２と第３の半導体層の接する部分が高抵抗化
され、該開口部に囲まれた領域が発光領域であり、前記
半導体基板上、前記第１の半導体層上、または半導体基
板と第１の半導体層との間に形成された第１導電型のコ
ンタクト層上に設けられた電極と、前記第４の半導体層
上、またはその上に形成された第２導電型のコンタクト
層上に設けられた電極と、前記開口部の第１導電型の第
３の半導体層上の一部に設けられた第１のゲート電極
と、前記開口部の他の一部の第２導電型に変換された領
域に設けられた第２のゲート電極と、を備えることを特
徴とする。
された、第１導電型の第１の半導体層と、前記第１導電
型とは逆の第２導電型の第２の半導体層と、第１導電型
の第３の半導体層と、第２導電型の第４の半導体層とを
少なくとも備え、前記第２及び第３の半導体層の禁制帯
幅はどちらも前記第１または第４の半導体層の禁制帯幅
より小さく、前記第４の半導体層の一部が除去されて前
記第３の半導体層が露出した開口部があり、該開口部の
下の前記第２と第３の半導体層の接する部分が高抵抗化
され、該開口部に囲まれた領域が発光領域であり、前記
半導体基板上、前記第１の半導体層上、または半導体基
板と第１の半導体層との間に形成された第１導電型のコ
ンタクト層上に設けられた電極と、前記第４の半導体層
上、またはその上に形成された第２導電型のコンタクト
層上に設けられた電極と、前記開口部の第１導電型の第
３の半導体層上の一部に設けられた第１のゲート電極
と、前記開口部の他の一部の第２導電型に変換された領
域に設けられた第２のゲート電極と、を備えることを特
徴とする。
【００１０】
【作用】層厚方向で選択的にイオン注入し、ゲート電極
を形成する下部で活性層半導体層あるいは発光部となる
ｐｎ接合部の領域のみを高抵抗化することにより、活性
層半導体の面積を広げることなくｎ型ゲート電極やｐ型
ゲート電極が形成できる。従って発光領域以外に流れる
無効電流を著しく低減でき、発光効率が改善できる。更
に発光領域の回りの余分なｐｎ接合がないので寄生容量
が小さく高速動作が容易となる。
を形成する下部で活性層半導体層あるいは発光部となる
ｐｎ接合部の領域のみを高抵抗化することにより、活性
層半導体の面積を広げることなくｎ型ゲート電極やｐ型
ゲート電極が形成できる。従って発光領域以外に流れる
無効電流を著しく低減でき、発光効率が改善できる。更
に発光領域の回りの余分なｐｎ接合がないので寄生容量
が小さく高速動作が容易となる。
【００１１】しかもこの構造は活性層の上下に多層膜反
射鏡を形成することによりオン状態でレーザ発振させる
ことができ、しかも無効電流がないので発振しきい値電
流を増やさずにＬＤ動作できる。ＬＤモードではＬＥＤ
モードに較べ電気−光変換効率やスイッチオフの速度、
周波数応答特性や出射光ビームの指向性において優れて
いる。
射鏡を形成することによりオン状態でレーザ発振させる
ことができ、しかも無効電流がないので発振しきい値電
流を増やさずにＬＤ動作できる。ＬＤモードではＬＥＤ
モードに較べ電気−光変換効率やスイッチオフの速度、
周波数応答特性や出射光ビームの指向性において優れて
いる。
【００１２】
【実施例】本発明の実施例を図面を用いて説明する。図
１は本発明の一実施例の面入出力光電融合素子の断面構
造図、図２と図３はその製造方法の工程を示したもので
ある。製造工程を説明する。
１は本発明の一実施例の面入出力光電融合素子の断面構
造図、図２と図３はその製造方法の工程を示したもので
ある。製造工程を説明する。
【００１３】まず図２（ａ）に示すようにｎ型ＧａＡｓ
基板１０上に、ｎ型半導体多層膜１１（ドーピング濃度
２×１０18ｃｍ-3）、ｎ型ＡｌＧａＡｓ層１２（ドーピ
ング濃度２×１０18ｃｍ-3、層厚１５００オングストロ
ーム（以下Ａと記載する）Ａｌ組成比０．４）、ｐ型Ａ
ｌＧａＡｓ層１３（ドーピング濃度１×１０19ｃｍ-3、
層厚５０Ａ、Ａｌ組成比０．２５）、ノンドープＡｌＧ
ａＡｓ層１４（層厚約１０００Ａ、Ａｌ組成比０．２
５）、ノンドープＩｎＧａＡｓ（Ｉｎ組成比０．２）／
ＡｌＧａＡｓ（Ａｌ組成比０．２５）量子井戸構造の活
性層１５（層厚各１００Ａ、３周期）、ノンドープＡｌ
ＧａＡｓ層１６（層厚約１０００Ａ、Ａｌ組成比０．２
５）、ｎ型ＡｌＧａＡｓ層１７（ドーピング濃度２×１
０17ｃｍ-3、層厚約３０００Ａ、Ａｌ組成比０．２
５）、ｐ型ＡｌＧａＡｓ層１８（ドーピング濃度２×１
０18ｃｍ-3、層厚１５００Ａ、Ａｌ組成比０．４）、ｐ
型半導体多層膜１９（ドーピング濃度２×１０18ｃ
ｍ-3）、ｐ型ＧａＡｓコンタクト層２０（ドーピング濃
度１×１０19ｃｍ-3）を順にＭＢＥにより成長する。
基板１０上に、ｎ型半導体多層膜１１（ドーピング濃度
２×１０18ｃｍ-3）、ｎ型ＡｌＧａＡｓ層１２（ドーピ
ング濃度２×１０18ｃｍ-3、層厚１５００オングストロ
ーム（以下Ａと記載する）Ａｌ組成比０．４）、ｐ型Ａ
ｌＧａＡｓ層１３（ドーピング濃度１×１０19ｃｍ-3、
層厚５０Ａ、Ａｌ組成比０．２５）、ノンドープＡｌＧ
ａＡｓ層１４（層厚約１０００Ａ、Ａｌ組成比０．２
５）、ノンドープＩｎＧａＡｓ（Ｉｎ組成比０．２）／
ＡｌＧａＡｓ（Ａｌ組成比０．２５）量子井戸構造の活
性層１５（層厚各１００Ａ、３周期）、ノンドープＡｌ
ＧａＡｓ層１６（層厚約１０００Ａ、Ａｌ組成比０．２
５）、ｎ型ＡｌＧａＡｓ層１７（ドーピング濃度２×１
０17ｃｍ-3、層厚約３０００Ａ、Ａｌ組成比０．２
５）、ｐ型ＡｌＧａＡｓ層１８（ドーピング濃度２×１
０18ｃｍ-3、層厚１５００Ａ、Ａｌ組成比０．４）、ｐ
型半導体多層膜１９（ドーピング濃度２×１０18ｃ
ｍ-3）、ｐ型ＧａＡｓコンタクト層２０（ドーピング濃
度１×１０19ｃｍ-3）を順にＭＢＥにより成長する。
【００１４】ｎ型半導体多層膜１１はｎ型ＧａＡｓ２１
とｎ型ＡｌＡｓ２２がそれぞれ層厚約６７２Ａと８０４
Ａ（それぞれλ／４相当、λは光の媒質内波長）に設定
されて交互に２４．５ペア積層された構造である。ｐ型
半導体多層膜１９はｐ型ＧａＡｓ２３とｐ型ＡｌＡｓ２
４がそれぞれ約６７２Ａと８０４Ａに設定され交互に１
５．５ペア積層された構造である。この多層膜１１と１
９は光の反射膜として働く。またこの多層膜１１と１９
の間の長さは光の媒質内波長の整数倍としている。ここ
では活性層１５の中心から多層膜１９までの長さは２
λ、（約５８００Ａ）であり、多層膜１１までの長さは
λ、（約２９００Ａ）である。
とｎ型ＡｌＡｓ２２がそれぞれ層厚約６７２Ａと８０４
Ａ（それぞれλ／４相当、λは光の媒質内波長）に設定
されて交互に２４．５ペア積層された構造である。ｐ型
半導体多層膜１９はｐ型ＧａＡｓ２３とｐ型ＡｌＡｓ２
４がそれぞれ約６７２Ａと８０４Ａに設定され交互に１
５．５ペア積層された構造である。この多層膜１１と１
９は光の反射膜として働く。またこの多層膜１１と１９
の間の長さは光の媒質内波長の整数倍としている。ここ
では活性層１５の中心から多層膜１９までの長さは２
λ、（約５８００Ａ）であり、多層膜１１までの長さは
λ、（約２９００Ａ）である。
【００１５】次に発光領域の回りのｐ−ＡｌＧａＡｓ層
１８までの半導体層をリソグラフィ技術を用いてメサエ
ッチングし、１０μｍ径（または１０μｍ角でもよい）
のメサを形成する。こうして図２（ａ）の形状となる。
１８までの半導体層をリソグラフィ技術を用いてメサエ
ッチングし、１０μｍ径（または１０μｍ角でもよい）
のメサを形成する。こうして図２（ａ）の形状となる。
【００１６】次に図２（ｂ）に示すように、厚さ０．３
μｍのＳｉＯ2 膜３３を全面に形成し、ｎ型ＡｌＧａＡ
ｓ１７上に開口部を形成し、５５０℃で亜鉛（Ｚｎ）を
拡散しＺｎ拡散領域３２を形成する。拡散フロントはｐ
ゲート層として働くｐ型ＧａＡｓ１３を貫くようにす
る。この場合ではｎ型半導体多層膜１１の上部の第１層
のｎ型ＡｌＡｓでとめた。
μｍのＳｉＯ2 膜３３を全面に形成し、ｎ型ＡｌＧａＡ
ｓ１７上に開口部を形成し、５５０℃で亜鉛（Ｚｎ）を
拡散しＺｎ拡散領域３２を形成する。拡散フロントはｐ
ゲート層として働くｐ型ＧａＡｓ１３を貫くようにす
る。この場合ではｎ型半導体多層膜１１の上部の第１層
のｎ型ＡｌＡｓでとめた。
【００１７】次に図３（ａ）に示すように、メサ部にの
みリソグラフィ技術によりフォトレジスト（厚さ５μ
ｍ）を形成し、メサ部以外のＳｉＯ2 を除去する。こう
してＳｉＯ2 膜／フォトレジスト３４のマスクを形成す
る。フォトレジストは約２００℃で１時間ハードベーク
した。次にプロトン注入した。プロトン（Ｈ+ ）注入は
加速電圧Ｅ＝５０ｋｅＶ、ドーズ量Φ＝３×１０14ｃｍ
-2で行った。このように設定すると高抵抗領域３０及び
３１を図３（ａ）のように選択的にある深さの内部にだ
け即ち活性層１５の回りの部分にのみ形成することがで
きる。
みリソグラフィ技術によりフォトレジスト（厚さ５μ
ｍ）を形成し、メサ部以外のＳｉＯ2 を除去する。こう
してＳｉＯ2 膜／フォトレジスト３４のマスクを形成す
る。フォトレジストは約２００℃で１時間ハードベーク
した。次にプロトン注入した。プロトン（Ｈ+ ）注入は
加速電圧Ｅ＝５０ｋｅＶ、ドーズ量Φ＝３×１０14ｃｍ
-2で行った。このように設定すると高抵抗領域３０及び
３１を図３（ａ）のように選択的にある深さの内部にだ
け即ち活性層１５の回りの部分にのみ形成することがで
きる。
【００１８】その後４７５℃で３０秒アニールした。次
にカソード用にはＡｕＧｅＮｉ／Ａｕ２７の電極を光を
取り出す窓の部分を除いて、アノード側にはＣｒ２５、
Ａｕ２６の電極を、真空蒸着法により形成した。またｎ
ゲート用電極２８、ｐゲート用電極２９としてそれぞれ
ＡｕＧｅＮｉ／Ａｕ、Ｃｒ／Ａｕを用い、蒸着により形
成した。こうして図３（ｂ）（図１と同じ）に示すよう
な本実施例の面入出力光電融合素子が完成した。
にカソード用にはＡｕＧｅＮｉ／Ａｕ２７の電極を光を
取り出す窓の部分を除いて、アノード側にはＣｒ２５、
Ａｕ２６の電極を、真空蒸着法により形成した。またｎ
ゲート用電極２８、ｐゲート用電極２９としてそれぞれ
ＡｕＧｅＮｉ／Ａｕ、Ｃｒ／Ａｕを用い、蒸着により形
成した。こうして図３（ｂ）（図１と同じ）に示すよう
な本実施例の面入出力光電融合素子が完成した。
【００１９】本実施例の素子はオン状態で発光に必要な
電流レベルを低い値に保ったままで、高速スイッチ動作
が可能である。ＬＤモードで動作するので発光効率が高
く、ビームの指向性も良く他の素子あるいは光ファイバ
ーとの結合効率が高い。
電流レベルを低い値に保ったままで、高速スイッチ動作
が可能である。ＬＤモードで動作するので発光効率が高
く、ビームの指向性も良く他の素子あるいは光ファイバ
ーとの結合効率が高い。
【００２０】本実施例において半導体基板上とｎ型半導
体多層反射膜の間にｎ型コンタクト層を形成しても良
い。この構造ではこのｎ型コンタクト層にカソード電極
を形成できるのでウェハーの片側のみに電極を形成する
事も可能となる。
体多層反射膜の間にｎ型コンタクト層を形成しても良
い。この構造ではこのｎ型コンタクト層にカソード電極
を形成できるのでウェハーの片側のみに電極を形成する
事も可能となる。
【００２１】本発明の第２の実施例について図４を用い
て説明する。図１と異なる点は半導体層構造で、ｎ型Ｇ
ａＡｓ基板４０上に、ｎ型ＡｌＧａＡｓ層４１（Ａｌ組
成比０．４、層厚１μｍ、ドーピング濃度１×１０18ｃ
ｍ-3）、ｐ型ＧａＡｓ層４２（層厚５０Ａ、ドーピング
濃度１×１０19ｃｍ-3）、ｎ型ＧａＡｓ層４３（層厚１
μｍ、ドーピング濃度１×１０17ｃｍ-3）、ｐ型ＡｌＧ
ａＡｓ層４４（Ａｌ組成比０．４、層厚０．５μｍ、ド
ーピング濃度１×１０18ｃｍ-3）、ｐ型ＧａＡｓ層４５
（層厚０．２μｍ、ドーピング濃度１×１０19ｃｍ-3を
積層した構造である。その後の製造工程は第１の実施例
とほぼ同じであるが、違う点は、メサエッチング工程に
おいてｎ型ＧａＡｓ４３層の途中までエッチングするこ
とと、イオン注入により高抵抗領域５１をｐ型ＧａＡｓ
層４２とｎ型ＧａＡｓ層４３の接合近傍に形成する点で
ある。
て説明する。図１と異なる点は半導体層構造で、ｎ型Ｇ
ａＡｓ基板４０上に、ｎ型ＡｌＧａＡｓ層４１（Ａｌ組
成比０．４、層厚１μｍ、ドーピング濃度１×１０18ｃ
ｍ-3）、ｐ型ＧａＡｓ層４２（層厚５０Ａ、ドーピング
濃度１×１０19ｃｍ-3）、ｎ型ＧａＡｓ層４３（層厚１
μｍ、ドーピング濃度１×１０17ｃｍ-3）、ｐ型ＡｌＧ
ａＡｓ層４４（Ａｌ組成比０．４、層厚０．５μｍ、ド
ーピング濃度１×１０18ｃｍ-3）、ｐ型ＧａＡｓ層４５
（層厚０．２μｍ、ドーピング濃度１×１０19ｃｍ-3を
積層した構造である。その後の製造工程は第１の実施例
とほぼ同じであるが、違う点は、メサエッチング工程に
おいてｎ型ＧａＡｓ４３層の途中までエッチングするこ
とと、イオン注入により高抵抗領域５１をｐ型ＧａＡｓ
層４２とｎ型ＧａＡｓ層４３の接合近傍に形成する点で
ある。
【００２２】高抵抗領域５１により発光領域が狭窄され
電流が効率よく注入されるので、高光出力が得られる。
また発光部の回りのｐｎ接合による余分の寄生容量がな
いので高速応答が可能となる。ターンオフ速度は数十ｐ
ｓｅｃと改善されている。
電流が効率よく注入されるので、高光出力が得られる。
また発光部の回りのｐｎ接合による余分の寄生容量がな
いので高速応答が可能となる。ターンオフ速度は数十ｐ
ｓｅｃと改善されている。
【００２３】
【発明の効果】本発明によれば、高速スイッチ、オフ動
作が可能な面入出力光電融合素子が得られる。
作が可能な面入出力光電融合素子が得られる。
【図１】本発明の一実施例の光電融合素子の構造断面図
である。
である。
【図２】本発明の一実施例の素子の製造方法の工程を説
明するための図である。
明するための図である。
【図３】本発明の一実施例の素子の製造方法の工程を説
明するための図で、図２の続きである。
明するための図で、図２の続きである。
【図４】本発明の第２の実施例の光電融合素子の構造断
面図である。
面図である。
【図５】従来例の素子の構造断面図である。
１０ ＧａＡｓ基板 １１ ｎ型半導体多層膜 １２ ｎ−ＡｌＧａＡｓ １３ ｐ−ＡｌＧａＡｓ １４ ｉ−ＡｌＧａＡｓ １５ 活性層 １６ ｉ−ＡｌＧａＡｓ １７ ｎ−ＡｌＧａＡｓ １８ ｐ−ＡｌＧａＡｓ １９ ｐ型半導体多層膜 ２０ ｐ−ＧａＡｓ ２１ ｎ−ＧａＡｓ ２２ ｎ−ＡｌＡｓ ２３ ｐ−ＧａＡｓ ２４ ｐ−ＡｌＡｓ ２５ Ｃｒ ２６ Ａｕ ２７ ＡｕＧｅＮｉ／Ａｕ ２８ ｎゲート用電極 ２９ ｐゲート用電極 ３０ 高抵抗領域 ３１ 高抵抗領域 ３２ Ｚｎ拡散領域 ３３ ＳｉＯ2 膜 ３４ ＳｉＯ2 膜／フォトレジスト ４０ ｎ−ＧａＡｓ基板 ４１ ｎ−ＡｌＧａＡｓ層 ４２ ｐ−ＧａＡｓ層 ４３ ｎ−ＧａＡｓ層 ４４ ｐ−ＡｌＧａＡｓ層 ４５ ｐ−ＧａＡｓ層 ４６ カソード電極 ４７ アノード電極 ４８ ｐ型拡散領域 ４９ ｐ型ゲート電極 ５０ ｎ型ゲート電極 ５１ 高抵抗領域
Claims (3)
- 【請求項１】 半導体基板上に、順に形成された、第１
導電型の第１の半導体層、前記第１導電型とは逆の第２
導電型の第２の半導体層、半導体活性層、第１導電型の
第３の半導体層、第２導電型の第４の半導体層とを少な
くとも備え、前記第２及び第３の半導体層の禁制帯幅は
前記半導体活性層の禁制帯幅より大きく、該第２の半導
体層の禁制帯幅は前記第１の半導体層の第２の半導体層
と接する部分の半導体層の禁制帯幅より小さく、該第３
の半導体層の禁制帯幅は前記第４の半導体層の第３の半
導体層と接する部分の半導体層の禁制帯幅より小さく、
前記第４の半導体層の一部が除去されて第３の半導体層
が露出した開口部があり、該開口部の下の前記半導体活
性層が高抵抗化されていることを特徴とする面入出力光
電融合素子。 - 【請求項２】 第１の半導体層及び第４の半導体層は多
層膜反射鏡であり、第１の半導体層と第４の半導体層の
間にある半導体層の層厚の和が半導体活性層からの発振
光の媒質内波長の整数倍であり、半導体基板上または半
導体基板上に形成された第１導電型のコンタクト層上に
設けられた電極と、第４の半導体層上または第４の半導
体層上に形成された第２導電型のコンタクト層上に設け
られた電極と、開口部に露出した第１導電型の第３の半
導体層の一部に設けられた第１のゲート電極と、開口部
に露出した第１導電型の第３の半導体層の他の一部を第
２導電型に変え、その領域に設けられた第２のゲート電
極とを備えることを特徴とする請求項１記載の面入出力
光電融合素子。 - 【請求項３】 半導体基板上に、順に形成された、第１
導電型の第１の半導体層と、前記第１導電型とは逆の第
２導電型の第２の半導体層と、第１導電型の第３の半導
体層と、第２導電型の第４の半導体層とを少なくとも備
え、前記第２及び第３の半導体層の禁制帯幅はどちらも
前記第１または第４の半導体層の禁制帯幅より小さく、
前記第４の半導体層の一部が除去されて前記第３の半導
体層が露出した開口部があり、該開口部の下の前記第２
と第３の半導体層の接する部分が高抵抗化され、該開口
部に囲まれた領域が発光領域であり、前記半導体基板
上、または前記第１の半導体層上、または半導体基板と
第１の半導体層との間に形成された第１導電型のコンタ
クト層上に設けられた電極と、前記第４の半導体層上、
またはその上に形成された第２導電型のコンタクト層上
に設けられた電極と、前記開口部の第１導電型の第３の
半導体層上の一部に設けられた第１のゲート電極と、前
記開口部の他の一部の第２導電型に変換された領域に設
けられた第２のゲート電極と、を備えることを特徴とす
る面入出力光電融合素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3475491A JP2710171B2 (ja) | 1991-02-28 | 1991-02-28 | 面入出力光電融合素子 |
| EP92102438A EP0501246B1 (en) | 1991-02-28 | 1992-02-13 | Opto-electronic switch device |
| DE69225632T DE69225632T2 (de) | 1991-02-28 | 1992-02-13 | Optoelektronische Schaltervorrichtung |
| CA002061349A CA2061349C (en) | 1991-02-28 | 1992-02-17 | Surface-normal optoelectronic fusion device |
| US07/843,212 US5340998A (en) | 1991-02-28 | 1992-02-28 | Semiconductor surface light emitting and receiving heterojunction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3475491A JP2710171B2 (ja) | 1991-02-28 | 1991-02-28 | 面入出力光電融合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240506A JPH07240506A (ja) | 1995-09-12 |
| JP2710171B2 true JP2710171B2 (ja) | 1998-02-10 |
Family
ID=12423110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3475491A Expired - Fee Related JP2710171B2 (ja) | 1991-02-28 | 1991-02-28 | 面入出力光電融合素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5340998A (ja) |
| EP (1) | EP0501246B1 (ja) |
| JP (1) | JP2710171B2 (ja) |
| CA (1) | CA2061349C (ja) |
| DE (1) | DE69225632T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729566A (en) * | 1996-06-07 | 1998-03-17 | Picolight Incorporated | Light emitting device having an electrical contact through a layer containing oxidized material |
| JP2000056281A (ja) * | 1998-08-07 | 2000-02-25 | Mitsubishi Electric Corp | 光変調器とその製造方法 |
| JP2001189526A (ja) * | 2000-01-05 | 2001-07-10 | Nippon Sheet Glass Co Ltd | 自己走査型面発光レーザアレイ |
| US6674785B2 (en) | 2000-09-21 | 2004-01-06 | Ricoh Company, Ltd. | Vertical-cavity, surface-emission type laser diode and fabrication process thereof |
| US6479844B2 (en) * | 2001-03-02 | 2002-11-12 | University Of Connecticut | Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit |
| JP3760235B2 (ja) * | 2003-04-04 | 2006-03-29 | 独立行政法人 宇宙航空研究開発機構 | 半導体レーザ及び半導体レーザの発振方法 |
| US7772615B2 (en) * | 2007-08-10 | 2010-08-10 | Connector Optics | Anti stark electrooptic medium and electrooptically modulated optoelectronic device based thereupon |
| JP4595012B2 (ja) * | 2008-03-26 | 2010-12-08 | 株式会社沖データ | 半導体発光装置、光プリントヘッド、および画像形成装置 |
| JP5665504B2 (ja) * | 2010-11-24 | 2015-02-04 | キヤノン株式会社 | 垂直共振器型面発光レーザおよび垂直共振器型面発光レーザアレイ |
| JP2012204677A (ja) * | 2011-03-25 | 2012-10-22 | Fuji Xerox Co Ltd | 発光サイリスタ、光源ヘッド、及び画像形成装置 |
| JP7216270B2 (ja) * | 2018-09-28 | 2023-02-01 | 日亜化学工業株式会社 | 半導体発光素子 |
| CN113381297B (zh) * | 2020-03-09 | 2022-07-01 | 济南晶正电子科技有限公司 | 一种集成光学复合基板 |
| CN118801218B (zh) * | 2024-07-11 | 2025-03-28 | 天津赛米卡尔科技有限公司 | 一种具有双栅控制的半导体激光器结构及制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2273371B1 (ja) * | 1974-05-28 | 1978-03-31 | Thomson Csf | |
| FR2396419A1 (fr) * | 1977-06-27 | 1979-01-26 | Thomson Csf | Diode capable de fonctionner en emetteur et detecteur de lumiere de la meme longueur d'onde alternativement |
| US4216485A (en) * | 1978-09-15 | 1980-08-05 | Westinghouse Electric Corp. | Optical transistor structure |
| US4450567A (en) * | 1979-07-12 | 1984-05-22 | Xerox Corporation | Optical repeater integrated lasers |
| JPH0738457B2 (ja) * | 1986-07-18 | 1995-04-26 | 株式会社東芝 | 光・電子双安定素子 |
| JPS6373688A (ja) * | 1986-09-17 | 1988-04-04 | Mitsubishi Electric Corp | 半導体発光装置 |
| JPS63200131A (ja) * | 1987-02-17 | 1988-08-18 | Nec Corp | 光論理素子 |
| JPS6414963A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Pnpn semiconductor element |
| JPS6488518A (en) * | 1987-09-30 | 1989-04-03 | Hitachi Ltd | Semiconductor device for controlling beam of light |
| US5038356A (en) * | 1989-12-04 | 1991-08-06 | Trw Inc. | Vertical-cavity surface-emitting diode laser |
| JP2898347B2 (ja) * | 1990-04-23 | 1999-05-31 | イーストマン・コダックジャパン株式会社 | 発光ダイオードアレイ |
| US5068868A (en) * | 1990-05-21 | 1991-11-26 | At&T Bell Laboratories | Vertical cavity surface emitting lasers with electrically conducting mirrors |
| US5063569A (en) * | 1990-12-19 | 1991-11-05 | At&T Bell Laboratories | Vertical-cavity surface-emitting laser with non-epitaxial multilayered dielectric reflectors located on both surfaces |
-
1991
- 1991-02-28 JP JP3475491A patent/JP2710171B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-13 EP EP92102438A patent/EP0501246B1/en not_active Expired - Lifetime
- 1992-02-13 DE DE69225632T patent/DE69225632T2/de not_active Expired - Fee Related
- 1992-02-17 CA CA002061349A patent/CA2061349C/en not_active Expired - Fee Related
- 1992-02-28 US US07/843,212 patent/US5340998A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07240506A (ja) | 1995-09-12 |
| EP0501246A2 (en) | 1992-09-02 |
| CA2061349A1 (en) | 1992-08-29 |
| DE69225632T2 (de) | 1999-02-25 |
| US5340998A (en) | 1994-08-23 |
| DE69225632D1 (de) | 1998-07-02 |
| EP0501246A3 (en) | 1993-01-20 |
| CA2061349C (en) | 1996-11-05 |
| EP0501246B1 (en) | 1998-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840276B2 (ja) | 発光装置 | |
| US6061380A (en) | Vertical cavity surface emitting laser with doped active region and method of fabrication | |
| EP0858137B1 (en) | Surface emitting laser device and its method of manufacture | |
| JP3339706B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3586293B2 (ja) | 半導体発光素子 | |
| US5455429A (en) | Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material | |
| JP3668105B2 (ja) | 面内注入型垂直キャビティ表面発光レーザ | |
| JPH06232494A (ja) | 面発光素子およびその製造方法 | |
| KR20040041730A (ko) | 전류 제한 구조를 갖는 반도체 광소자 | |
| US5404370A (en) | Planar light emitting device having a reduced optical loss | |
| JP2710171B2 (ja) | 面入出力光電融合素子 | |
| JPH07107949B2 (ja) | フエイズドアレイ半導体レ−ザ− | |
| JPH0553317B2 (ja) | ||
| KR980012624A (ko) | 반도체소자 및 반도체소자의 제조방법 | |
| US5608753A (en) | Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material | |
| US6191431B1 (en) | Device for emitting electromagnetic radiation at a predetermined wavelength | |
| US5574745A (en) | Semiconductor devices incorporating P-type and N-type impurity induced layer disordered material | |
| JPH07288362A (ja) | 垂直共振器型面発光半導体レーザ | |
| US5478774A (en) | Method of fabricating patterned-mirror VCSELs using selective growth | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| KR100545113B1 (ko) | 가시파장의수직공동표면방출레이저 | |
| US5278857A (en) | Indium gallium aluminum phosphide silicon doped to prevent zinc disordering | |
| EP0791990A1 (en) | Low resistance p-down top emitting ridge VCSEL and method of fabrication | |
| JP2812024B2 (ja) | 面発光素子の製造方法 | |
| JPH05190982A (ja) | 半導体インデックスガイドレーザダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970924 |
|
| LAPS | Cancellation because of no payment of annual fees |