JP2705570B2 - Packet data generator - Google Patents
Packet data generatorInfo
- Publication number
- JP2705570B2 JP2705570B2 JP6110699A JP11069994A JP2705570B2 JP 2705570 B2 JP2705570 B2 JP 2705570B2 JP 6110699 A JP6110699 A JP 6110699A JP 11069994 A JP11069994 A JP 11069994A JP 2705570 B2 JP2705570 B2 JP 2705570B2
- Authority
- JP
- Japan
- Prior art keywords
- packet data
- data
- address
- packet
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 7
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、パケットデータ（pack
et data）発生器に係わり、特に、有料衛星放送の試験
装置において用いられるパケットデータを発生する回路
に関する。The present invention relates to packet data (pack
The present invention relates to a generator, and more particularly, to a circuit for generating packet data used in a test apparatus for pay satellite broadcasting.
【０００２】[0002]
【従来の技術】従来、有料衛星放送では一般的に、放送
内容を契約者等の特定者のみが受信を可能とするため
に、放送信号にスクランブルをかける。特定者が用いる
受信装置のスクランブル信号の解読機能を試験するため
に、例えば、パケットデータ発生器が用いられる。この
パケットデータ発生器の従来の回路構成例を図２にブロ
ック図として示している。このパケットデータ発生器で
は、パケットデータを構成する複数のデータを予めＲＡ
Ｍに保存しておき、必要に応じて順次出力を行う。スク
ランブル化のためこの複数のパケットデータの組み合せ
が変化する場合、変化毎に放送信号をＲＡＭへ記憶し直
しする。2. Description of the Related Art Conventionally, pay satellite broadcasting generally scrambles a broadcast signal so that only a specific person such as a subscriber can receive the broadcast contents. A packet data generator is used, for example, to test the scrambling signal decoding function of the receiving device used by the specific person. FIG. 2 is a block diagram showing a conventional circuit configuration example of the packet data generator. In this packet data generator, a plurality of data constituting packet data are
M, and sequentially output as necessary. When the combination of the plurality of packet data changes due to scrambling, the broadcast signal is stored again in the RAM for each change.
【０００３】図２に基づき上記の手順をさらに説明す
る。衛星放送で使用されるパケットデータの構成は、例
えば、ヘッダを含めて２８８ビット／パケットであり、
８パケットが１式としてＲＡＭ０２に記憶される。従っ
て、ＲＡＭ０２に記憶されるデータの管理のために、１
２ビットのアドレスを必要とする。データを一時記憶す
るＲＡＭ０２には、シリアル入力（ＲＳ２３２Ｃ）され
たデータが書き込まれる。書き込みにおけるＲＡＭ０２
のアドレスは、カウンタ０１により与えられる。書き込
まれたＲＡＭ０２のデータは、必要に応じてシリアルデ
ータとして出力される。The above procedure will be further described with reference to FIG. The configuration of packet data used in satellite broadcasting is, for example, 288 bits / packet including a header.
Eight packets are stored in the RAM 02 as one set. Therefore, in order to manage the data stored in the RAM 02, 1
Requires a 2-bit address. The serially input (RS232C) data is written to the RAM02 for temporarily storing data. RAM02 in writing
Is given by the counter 01. The written data in the RAM 02 is output as serial data as needed.
【０００４】本発明に関連する従来技術として、メモリ
に記憶された信号の取扱に関する特開昭６３−１８９０
７６号公報および特開昭６３−１８９０７７号公報があ
る。As a prior art related to the present invention, Japanese Patent Application Laid-Open No. 63-1890 relates to handling of a signal stored in a memory.
76 and JP-A-63-189077.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述に
ように、従来のパケットデータ発生器では、一旦ＲＡＭ
０２に記憶されたパケットデータの送出順位は、記憶後
に変更することが出来ない。このため、パケットデータ
の送出順位を変更する毎に、ＲＡＭ０２に全てのデータ
を転送し記憶のし直しを行っている。故に、データ処理
のために時間的ロスが発生するとともに、記憶制御にお
いて無駄なステップを踏むこととなる。However, as described above, in the conventional packet data generator, once the RAM
The transmission order of the packet data stored in 02 cannot be changed after storage. Therefore, every time the transmission order of the packet data is changed, all the data is transferred to the RAM 02 and stored again. Therefore, a time loss occurs due to the data processing, and unnecessary steps are taken in the storage control.
【０００６】本発明は、パケットデータの送出順位を簡
易に変更の可能なパケットデータ発生器を提供すること
を目的とする。An object of the present invention is to provide a packet data generator capable of easily changing the order of sending packet data.
【０００７】[0007]
【課題を解決するための手段】かかる目的を達成するた
め、本発明のパケットデータ発生器は、衛星放送のため
のパケットデータを一時保存する一時記憶手段と、パケ
ットデータのアドレスを発生する下位アドレス発生手段
と、パケットデータの複数のパケットのアドレスを発生
する上位アドレス発生手段と、パケットのアドレスの順
位を選択し、一時記憶手段に記憶されたパケットデータ
の上位アドレスとして与える選択手段とを有し、衛星放
送のためのパケットデータを一時記憶手段で一時記憶
し、パケットのアドレスとパケットデータのアドレスの
順位に基づいて、送出することを特徴としている。To achieve the above object, a packet data generator according to the present invention comprises a temporary storage means for temporarily storing packet data for satellite broadcasting, and a lower address for generating an address of the packet data. Generating means, high-order address generating means for generating addresses of a plurality of packets of the packet data, and selecting means for selecting the order of the addresses of the packets and giving it as the high-order address of the packet data stored in the temporary storage means Packet data for satellite broadcasting is temporarily stored in a temporary storage means, and is transmitted based on the order of the packet address and the packet data address.
【０００８】また、パケットデータ発生器は、更に前記
衛星放送のために入力される、パケットデータ及び、パ
ケットデータの送信順位を示すデータを含むシリアルデ
ータから、シリアルデータの送信順位に関するデータを
パラレルデータに変換するシリアル・パラレル変換手段
を有し、選択手段は送信順位に関するデータに基づいて
パケットデータのアドレスを発生する。[0008] The packet data generator further converts the data relating to the transmission order of the serial data from the serial data including the packet data and the data indicating the transmission order of the packet data input for the satellite broadcasting into parallel data. And serial / parallel conversion means for converting the packet data into an address. The selection means generates an address of the packet data based on the data on the transmission order.
【０００９】なお、シリアル・パラレル変換手段は、シ
リアルデータの送信順位に関するデータを衛星放送のた
めのパケットデータと独立して受信し、パケットデータ
のアドレスを発生することを可能とするとよい。Preferably, the serial / parallel conversion means can receive data relating to the transmission order of the serial data independently of the packet data for satellite broadcasting, and can generate an address of the packet data.
【００１０】[0010]
【作用】したがって、本発明のパケットデータ発生器に
よれば、衛星放送のためのパケットデータを一時保存
し、パケットデータの下位アドレスを発生し設定すると
共に、複数のパケットのアドレスを発生しこの順位を選
択し、パケットデータの上位アドレスとして記憶された
パケットデータに付与する。よって、下位アドレスは固
定的であるが上位アドレスは可変的に設定されるため、
これらのアドレスに基づいて送出されるパケットデータ
の送出順位の変更が、上位アドレスの変更のみで可能と
なる。Therefore, according to the packet data generator of the present invention, the packet data for the satellite broadcast is temporarily stored, the lower address of the packet data is generated and set, and the address of a plurality of packets is generated and this order is determined. Is added to the packet data stored as the upper address of the packet data. Therefore, the lower address is fixed, but the upper address is variably set.
It is possible to change the transmission order of packet data transmitted based on these addresses only by changing the upper address.
【００１１】[0011]
【実施例】次に添付図面を参照して本発明によるパケッ
トデータ発生器の実施例を詳細に説明する。図１を参照
すると本発明のパケットデータ発生器の実施例が示され
ている。本実施例のパケットデータ発生器は、アドレス
を設定するカウンタ１、４、選択回路２、シリアル・パ
ラレル変換器３、ＲＡＭ５により構成される。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a packet data generator according to the present invention. Referring to FIG. 1, there is shown an embodiment of the packet data generator of the present invention. The packet data generator according to the present embodiment includes counters 1 and 4 for setting an address, a selection circuit 2, a serial / parallel converter 3, and a RAM 5.
【００１２】２個のカウンタ１、４は、３ビットの上位
アドレスを設定するためのカウンタ１と、９ビットの下
位アドレスを設定するためのカウンタ４である。３ビッ
トの上位アドレスは８パケットの送出順位を規定し、９
ビットの下位アドレスは２８８ビット構成のパケットデ
ータのアドレスを規定する。これらのアドレスの内の一
方の上位アドレスは、ＲＡＭ５に記憶されるパケットデ
ータの送出順位を示すものであり、このアドレスは選択
回路２により任意に選択設定がされる。The two counters 1 and 4 are a counter 1 for setting a 3-bit upper address and a counter 4 for setting a 9-bit lower address. The upper address of 3 bits defines the transmission order of 8 packets, and 9
The lower address of the bit defines the address of the 288-bit packet data. One of these upper addresses indicates the order of transmission of the packet data stored in the RAM 5, and this address is arbitrarily selected and set by the selection circuit 2.
【００１３】シリアル・パラレル変換器３は、シリアル
入力信号のパケットデータの送出順位に関するデータを
パラレル信号に変換する変換回路である。パケットデー
タの送出順位に関するデータは、放送の信号データとは
独立してシリアル・パラレル変換器３が受信可能に構成
される。The serial / parallel converter 3 is a conversion circuit for converting data relating to the order of transmission of packet data of a serial input signal into a parallel signal. The data relating to the transmission order of the packet data is configured to be receivable by the serial / parallel converter 3 independently of the broadcast signal data.
【００１４】ＲＡＭ５は、放送の信号データとアドレス
データを一時記憶する記憶回路である。この記憶回路
は、２８８ビット×８パケットの信号データと、１２ビ
ットのアドレスデータの記憶容量を擁している。The RAM 5 is a storage circuit for temporarily storing broadcast signal data and address data. This storage circuit has a storage capacity of 288 bits × 8 packets of signal data and 12 bits of address data.
【００１５】上記の構成を有するパケットデータ発生器
のＲＡＭ５へは、シリアル入力信号（ＲＳ２３２Ｃ）の
データが入力される。ＲＡＭ５のアドレスは、上位アド
レスと下位アドレスに分かれており、下位アドレスは１
パケット分、すなわち、２８８ビットのデータを順に送
出するためのアドレスが、カウンタ４から与えられる。
一方、上位アドレスはカウンタ１から選択回路２を経て
与えられる。選択回路２へは、パソコン等から送出され
るシリアルデータをシリアル・パラレル変換回路３が受
信し、パラレル変換後の信号が与えられる。The data of the serial input signal (RS232C) is input to the RAM 5 of the packet data generator having the above configuration. The address of the RAM 5 is divided into an upper address and a lower address.
The counter 4 gives an address for sequentially transmitting 288 bits of data for packets.
On the other hand, the upper address is given from the counter 1 via the selection circuit 2. Serial data sent from a personal computer or the like is received by the serial / parallel conversion circuit 3, and a signal after the parallel conversion is given to the selection circuit 2.
【００１６】本実施例では、上位アドレスは３ビット構
成となっており、８パケットの送出順位を指定する。８
パケットを、アドレスの低い方から順に第１、第２、第
３、…、第８パケットと呼ぶこととする。ここで、選択
回路はパケット順位の変更を何もせず、カウンタ１の出
力がそのまま上位アドレスとして与えられる場合を想定
する。この場合、上位アドレスは順に大きくなるように
変化するのでパケットの送出順位は、第１、第２、第
３、…、第８パケットの順となる。又、選択回路２がカ
ウンタ１の出力を反転させる場合には、上位アドレスは
順に小さくなる方向へ変化し、パケットの送出順位は第
８、第７、第６、…、第１パケットの順となる。この他
にも、選択回路２の指定により、パケットの送出順位を
任意に変化させることができる。このパケットデータの
送出順位は、選択回路２より出力される信号により設定
され、パケットの送出順位を任意に変化させることが可
能である。放送はパケット単位で行われ、送出順位の指
定は３ビットのより少ないデータで足りるため、短時間
でパケットデータの送出順位の指定および変更が可能と
なる。In this embodiment, the upper address has a 3-bit configuration, and specifies the transmission order of eight packets. 8
The packets are referred to as first, second, third,..., Eighth packets in order from the lowest address. Here, it is assumed that the selection circuit does not change the packet order and the output of the counter 1 is directly provided as the upper address. In this case, since the upper address changes so as to increase in order, the packet transmission order is the first, second, third,..., Eighth packets. When the selection circuit 2 inverts the output of the counter 1, the upper address changes in the order of decreasing, and the packet transmission order is the eighth, seventh, sixth,. Become. In addition, the transmission order of the packets can be arbitrarily changed by the designation of the selection circuit 2. The transmission order of the packet data is set by the signal output from the selection circuit 2, and the transmission order of the packets can be arbitrarily changed. Broadcasting is performed in packet units, and the transmission order can be specified and changed in a short period of time because less data of three bits is sufficient.
【００１７】上記の実施例によれば、予め複数のパケッ
トデータをＲＡＭに転送しておき、ＲＡＭの上位アドレ
スの順位を変更することにより、パケットデータの送出
順位を任意に変更することができる。このため、パソコ
ン等から受信装置の試験のための全てのデータを送出し
直す必要が無く、ＲＡＭ２の上位アドレスを変更するた
めのデータを送出するだけで済む。この手順によれば、
転送時間が削減され、データ送出順位の変更を容易化す
る。According to the above embodiment, a plurality of packet data are transferred to the RAM in advance, and the order of the packet data can be arbitrarily changed by changing the order of the upper address of the RAM. For this reason, it is not necessary to retransmit all data for testing the receiving device from a personal computer or the like, but only to transmit data for changing the upper address of the RAM 2. According to this procedure,
The transfer time is reduced, and the data transmission order can be easily changed.
【００１８】尚、上述の実施例は本発明の好適な実施の
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
が可能である。例えば、実施例ではアドレス管理をカウ
ンタで行ったが、ＣＰＵ管理としても良い。Although the above embodiment is an example of a preferred embodiment of the present invention, the present invention is not limited to this, and various modifications can be made without departing from the gist of the present invention. For example, in the embodiment, the address is managed by the counter, but may be managed by the CPU.
【００１９】[0019]
【発明の効果】以上の説明より明かなように、本発明の
パケットデータ発生器は、パケットデータの下位アドレ
スを発生し設定すると共に、複数のパケットのアドレス
を発生しこの順位を選択しパケットデータの上位アドレ
スとしてパケットデータに付与される。よって、上位ア
ドレスを変更すればパケットデータの送出順位が容易に
変更される。全データの書き換えまたは全データに対す
るアドレスの書き換えを行うことなく、上位アドレスの
みのより少ないアドレスの変更により、送出順位の変更
が可能となる。処理時間の短縮化・処理ステップの単純
化が可能となる。As apparent from the above description, the packet data generator of the present invention generates and sets the lower address of packet data, generates addresses of a plurality of packets, selects this order, and selects the packet data. Is added to the packet data as an upper address of the packet data. Therefore, if the upper address is changed, the transmission order of the packet data can be easily changed. It is possible to change the transmission order by changing only a lower address of only the upper address without rewriting all data or rewriting addresses for all data. The processing time can be reduced and the processing steps can be simplified.
【図１】本発明のパケットデータ発生器の実施例を示す
回路構成ブロック図である。FIG. 1 is a circuit configuration block diagram showing an embodiment of a packet data generator of the present invention.
【図２】従来のパケットデータ発生器の構成例を示す回
路ブロック図である。FIG. 2 is a circuit block diagram showing a configuration example of a conventional packet data generator.
１、４ カウンタ ２ 選択回路 ３ シリアル・パラレル変換器 ５ ＲＡＭ 1, 4 counter 2 selection circuit 3 serial / parallel converter 5 RAM
Claims (3)
保存する一時記憶手段と、 前記パケットデータのアドレスを発生する下位アドレス
発生手段と、 前記パケットデータの複数のパケットのアドレスを発生
する上位アドレス発生手段と、 前記パケットのアドレスの順位を選択し、前記一時記憶
手段に記憶された前記パケットデータの上位アドレスと
して与える選択手段とを有し、 前記衛星放送のためのパケットデータを前記一時記憶手
段で一時記憶し、前記パケットのアドレスと前記パケッ
トデータのアドレスの順位に基づいて、送出することを
特徴とするパケットデータ発生器。1. Temporary storage means for temporarily storing packet data for satellite broadcasting; lower address generation means for generating an address of the packet data; and upper address generation for generating addresses of a plurality of packets of the packet data. Means, and selecting means for selecting the order of the address of the packet and giving it as an upper address of the packet data stored in the temporary storage means, wherein the temporary storage means stores the packet data for the satellite broadcast in the temporary storage means. A packet data generator which temporarily stores the packet data and transmits the packet data based on the order of the address of the packet and the address of the packet data.
衛星放送のために入力される、前記パケットデータ及
び、前記パケットデータの送信順位を示すデータを含む
シリアルデータから、前記シリアルデータの送信順位に
関するデータをパラレルデータに変換するシリアル・パ
ラレル変換手段を有し、前記選択手段は前記送信順位に
関するデータに基づいて前記パケットデータのアドレス
を発生することを特徴とする請求項１記載のパケットデ
ータ発生器。2. The packet data generator according to claim 2, further comprising: a serial data including the packet data and data indicating the transmission order of the packet data, which is input for the satellite broadcasting, and relates to the transmission order of the serial data. 2. A packet data generator according to claim 1, further comprising serial / parallel conversion means for converting data into parallel data, wherein said selection means generates an address of said packet data based on data relating to said transmission order. .
記シリアルデータの送信順位に関するデータを前記衛星
放送のためのパケットデータと独立して受信し、前記パ
ケットデータのアドレスを発生することを可能としたこ
とを特徴とする請求項２記載のパケットデータ発生器。3. The serial / parallel conversion means is capable of receiving data relating to the transmission order of the serial data independently of the packet data for the satellite broadcast and generating an address of the packet data. The packet data generator according to claim 2, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110699A JP2705570B2 (en) | 1994-05-25 | 1994-05-25 | Packet data generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110699A JP2705570B2 (en) | 1994-05-25 | 1994-05-25 | Packet data generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321750A JPH07321750A (en) | 1995-12-08 |
| JP2705570B2 true JP2705570B2 (en) | 1998-01-28 |
Family
ID=14542215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6110699A Expired - Lifetime JP2705570B2 (en) | 1994-05-25 | 1994-05-25 | Packet data generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705570B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580862B1 (en) * | 2001-05-18 | 2006-05-17 | 한국전자통신연구원 | Time Demultiplex Circuit and Method for High Speed Packet Data Considering Packet Synchronization |
| WO2009153996A1 (en) * | 2008-06-20 | 2009-12-23 | 株式会社アドバンテスト | Testing apparatus and testing method |
| US8362791B2 (en) | 2008-06-20 | 2013-01-29 | Advantest Corporation | Test apparatus additional module and test method |
-
1994
- 1994-05-25 JP JP6110699A patent/JP2705570B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321750A (en) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0895375B1 (en) | Multiple stream traffic emulator | |
| US6700894B1 (en) | Method and apparatus for shared buffer packet switching | |
| US8422404B2 (en) | Method and device for transmitting packets | |
| US6167515A (en) | Method and system for performing the transmission of private data over a public network | |
| JPH03185948A (en) | High efficient image data transfer network and method thereof | |
| KR930702837A (en) | Method and device for data transmission for communication between peripheral device and master device | |
| US20040225810A1 (en) | Serial bus data control device | |
| CA2139972A1 (en) | Data converting device | |
| US4782529A (en) | Decryption of messages employing unique control words and randomly chosen decryption keys | |
| RU94012850A (en) | METHOD FOR DATA TRANSFER FROM SOURCE TO ONE OR MULTIPLE RECEIVERS AND DATA IMAGE SYSTEM | |
| JP2705570B2 (en) | Packet data generator | |
| US6912566B1 (en) | Memory device and method for operating the memory device | |
| JPH0239144B2 (en) | ||
| EP0952693A3 (en) | Packet multiplexing apparatus | |
| US5805778A (en) | DMA controller for DMA transferring image data for one page without increasing a burden on a CPU | |
| KR970024724A (en) | Serial data receiving and sending device | |
| JP2002016657A5 (en) | ||
| WO1996016372A1 (en) | Method of communicating digital data and a system for implementing the method | |
| CN118264640B (en) | Spatial information center network naming addressing method and device | |
| JP4364404B2 (en) | Communication device | |
| JPS5871749A (en) | Loop type data transmitting system | |
| KR100213007B1 (en) | Sound extension circuit | |
| JP2870494B2 (en) | Irregular address data transfer apparatus and method | |
| JP2005167534A (en) | Camera system | |
| JPS58212252A (en) | Facsimile storage exchange |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |