JP2702988B2 - Image signal processing circuit and device using the same - Google Patents
Image signal processing circuit and device using the sameInfo
- Publication number
- JP2702988B2 JP2702988B2 JP63244186A JP24418688A JP2702988B2 JP 2702988 B2 JP2702988 B2 JP 2702988B2 JP 63244186 A JP63244186 A JP 63244186A JP 24418688 A JP24418688 A JP 24418688A JP 2702988 B2 JP2702988 B2 JP 2702988B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- still image
- control circuit
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、1つの表示装置に2つ以上の異なった画像
を表示する多画面表示画像信号処理装置に関する。Description: TECHNICAL FIELD The present invention relates to a multi-screen display image signal processing device that displays two or more different images on one display device.
表示画像中に他の画像を映出する機能は、特開昭54−
92015号公報や、特開昭54−103632号公報にあるよう
に、いわゆるピクチャ・イン・ピクチャ(以下、PIPと
略す。)機能として良く知られている。一方、画面を静
止画として再生する画面静止機能も同様に良く知られて
おり、近年のVTRではごく普通の表示機能のひとつにま
でなりつつある。しかし、入力される情報が動画情報の
場合、画面静止機能を実現すると、静止した後の動画情
報が失われてしまうという問題を持っていた。この問題
を解決すべく、前述のPIP機能と画面静止機能とを組み
合わせ、静止画面が再生されて所定時間が経過すると自
動的に動画画面に切り換え静止画面を小画面化して挿入
する構成が、特開昭61−131975号公報に開示されてい
る。The function of projecting another image in a display image is disclosed in
It is well known as a so-called picture-in-picture (hereinafter abbreviated as PIP) function as disclosed in Japanese Patent Application Laid-Open No. 92015 and Japanese Patent Application Laid-Open No. 54-103632. On the other hand, a screen still function for playing back a screen as a still image is also well known, and is becoming one of the ordinary display functions in recent VTRs. However, in the case where the input information is moving image information, there is a problem in that if the screen freeze function is realized, the moving image information after being stopped will be lost. In order to solve this problem, a configuration in which the above-described PIP function and the screen still function are combined, and when a predetermined time has elapsed after the still screen has been played, the screen is automatically switched to a moving image screen and the still screen is reduced and inserted is featured. It is disclosed in JP-A-61-131975.
上記従来技術では、動画情報の確認が可能となるが、
静止画面の情報が欠落してしまうという問題があった。In the above conventional technology, it is possible to check video information,
There is a problem that information on a still screen is lost.
静止画面情報の欠落は、静止画面を表示しながら比較
的低速で静止画面情報を読み出してプリントするビデオ
プリンタのような装置では、特に大きな問題となる。す
なわち、静止画面情報の欠落を防ぐために、プリント終
了まで静止画面を再生し続けると、動画情報を確認でき
ないという問題が残り、従来技術を用いると完全な静止
画面情報を得られないという問題があるからである。The lack of still screen information is a particularly serious problem in a device such as a video printer that reads out and prints still screen information at a relatively low speed while displaying a still screen. That is, if the still screen is continued to be reproduced until printing is completed in order to prevent the loss of the still screen information, the problem that the moving image information cannot be confirmed remains, and there is a problem that complete still screen information cannot be obtained using the conventional technology. Because.
そこで、本発明の目的は、画像静止機能によって画面
を静止した場合でも、静止画面情報の欠落なしに継続す
る動画情報を子画面で確認可能とすると共に、マルチ表
示時も、継続する動画情報を子画面で確認可能とする画
像信号処理装置を提供することにある。Therefore, an object of the present invention is to make it possible to confirm moving image information that continues without loss of still screen information on a small screen even when the screen is frozen by an image still function, and to display moving image information that is continued even during multi-display. It is an object of the present invention to provide an image signal processing device that can be checked on a small screen.
上記目的を達成すべく、本発明の第1の発明(画像信
号処理回路)では、 1フィールドまたは1フレーム分のディジタル映像信
号を第1の信号として記憶する第1の記憶領域(該当実
施例12)と、縮小画面用ディジタル映像信号を第2の信
号として記憶する第2の記憶領域(該当実施例13)とを
有するメモリ回路部(該当実施例)5と、 上記第1の信号の上記第1の記憶領域への記憶を停止
させる停止用信号の発生部と、画像表示部に映像信号を
静止画再生するときに上記停止用信号に基づく上記第1
の信号の記憶停止とその読み出しとが該静止画再生に対
応するよう上記メモリ回路部を制御する第1の制御回路
部と、該静止画再生中に縮小画面で動画再生するときに
該第1の信号と上記第2の信号とを合成して読み出すよ
う該メモリ回路部を制御する第2の制御回路部(該当実
施例8)と、を有するメモリ制御回路部と、を備えた構
成とする。In order to achieve the above object, in a first invention (image signal processing circuit) of the present invention, a first storage area for storing a digital video signal for one field or one frame as a first signal (see the twelfth embodiment). ), A memory circuit unit (corresponding embodiment) 5 having a second storage area (corresponding embodiment 13) for storing the reduced screen digital video signal as a second signal, 1 for generating a stop signal for stopping the storage in the first storage area, and the first signal based on the stop signal when a video signal is reproduced as a still image on an image display unit.
And a first control circuit for controlling the memory circuit so that the stop of the storage of the signal and the reading thereof correspond to the reproduction of the still image, and the first control circuit for reproducing the moving image on the reduced screen during the reproduction of the still image. And a second control circuit unit for controlling the memory circuit unit so as to combine and read out the second signal and the second signal (the eighth embodiment). .
また、第2の発明(画像信号処理回路)では、 1フィールドまたは1フレーム分のディジタル映像信
号を第1の信号として記憶する第1の記憶領域(該当実
施例12)と、縮小画面用ディジタル映像信号を第2の信
号として記憶する第2の記憶領域(該当実施例13)とを
有するメモリ回路部(該当実施例5)と、 上記第1の信号の上記第1の記憶領域への記憶と停止
させる停止用信号の発生部と、画像表示部に映像信号を
静止画再生するときに上記停止用信号に基づく上記第1
の信号の記憶停止とその読み出しとが該静止画再生に対
応するよう上記メモリ回路部を制御する第1の制御回路
部と、該静止画再生中に縮小画面で動画再生するときに
該第1の信号と上記第2の信号とを合成して読み出すよ
う該メモリ回路部を制御する第2の制御回路部(該当実
施例8)と、を有するメモリ制御回路部と、 上記第1の記憶領域に、上記第1の信号に替え縮小静
止画マルチ画面用信号を第3の信号として記憶させるよ
う映像信号を上記メモリ回路部の前段側で制御する構成
を有するマルチ制御回路部(該当実施例11)と、を備え
た構成とする。Further, in the second invention (image signal processing circuit), a first storage area for storing a digital video signal for one field or one frame as a first signal (corresponding embodiment 12); A memory circuit section (Embodiment 5) having a second storage area (Embodiment 13) for storing a signal as a second signal; and storage of the first signal in the first storage area. A stop signal generating unit for stopping, and the first signal based on the stop signal when a video signal is reproduced as a still image on an image display unit.
And a first control circuit for controlling the memory circuit so that the stop of the storage of the signal and the reading thereof correspond to the reproduction of the still image, and the first control circuit for reproducing the moving image on the reduced screen during the reproduction of the still image. A second control circuit unit for controlling the memory circuit unit so as to combine and read the second signal and the second signal (Eighth Embodiment); and the first storage area. In addition, a multi-control circuit unit having a configuration in which a video signal is controlled at a stage preceding the memory circuit unit so as to store a reduced still image multi-screen signal as a third signal instead of the first signal (see the eleventh embodiment) ).
さらに、第3の発明(装置)は上記第1の発明の画像
信号処理回路を備えた構成、第4の発明(装置)は上記
第2の発明の画像信号処理回路を備えた構成とする。Further, a third invention (apparatus) has a configuration provided with the image signal processing circuit of the first invention, and a fourth invention (device) has a configuration provided with the image signal processing circuit of the second invention.
第1の発明において、メモリ回路部(該当実施例5)
は、その中の第1の記憶領域(該当実施例12)に1フィ
ールドまたは1フレーム分のディジタル映像信号を第1
の信号として記憶し、第2の記憶領域(該当実施例13)
に縮小画面用ディジタル映像信号を第2の信号として記
憶する。メモリ制御回路部は該メモリ回路部を制御する
もので、その第1の制御回路部は、静止画を再生すると
きに上記第1の信号の記憶停止とその読み出しが該静止
画再生に対応するよう該メモリ回路部を制御する。ま
た、第2の制御回路部(該当実施例8)は、該静止画再
生中に縮小画面で動画を再生するときに該第1の信号と
上記第2の信号とを合成して読み出すよう該メモリ回路
部を制御する。これによって、第1の記憶領域に記憶さ
れた静止画信号は、縮小画面の記憶再生によって破壊さ
れずに保存される。In the first invention, a memory circuit section (Embodiment 5)
Stores the digital video signal for one field or one frame in the first storage area (the twelfth embodiment).
And a second storage area (corresponding to the thirteenth embodiment).
Then, the digital video signal for reduced screen is stored as the second signal. The memory control circuit unit controls the memory circuit unit, and the first control circuit unit is configured to stop the storage of the first signal and read out the first signal when reproducing a still image when reproducing the still image. The memory circuit is controlled as described above. The second control circuit unit (Eighth Embodiment) combines the first signal and the second signal and reads the second signal when reproducing a moving image on a reduced screen during the reproduction of the still image. Controls the memory circuit section. As a result, the still image signal stored in the first storage area is stored without being destroyed by storage and reproduction of the reduced screen.
また、第2の発明において、マルチ制御回路部(該当
実施例11)は、 メモリ回路部の前段側で、受信映像信号を制御し、メ
モリ回路部の第1の記憶領域に、1フィールドまたは1
フレーム分のディジタル映像信号である第1の信号に替
えて縮小静止画マルチ画面用信号を第3の信号として記
憶させるように制御する。これによって、縮小静止画マ
ルチ画面の一部に動画が同時表示される。以後上記静止
画像時と同じ動作でマルチ画像上の一部に動画像を再生
することが可能である。前記A/D変換回路以後は、静止
画像時も、マルチ機能時も流用できるため回路規模の大
幅な増大なく、静止画面上または、マルチ画面上に継続
する、動画情報を確認できる。Further, in the second invention, the multi-control circuit unit (Embodiment 11) controls the received video signal at a stage preceding the memory circuit unit, and stores one field or one field in the first storage area of the memory circuit unit.
Control is performed such that a reduced still image multi-screen signal is stored as a third signal instead of the first signal which is a digital video signal for a frame. As a result, a moving image is simultaneously displayed on a part of the reduced still image multi-screen. Thereafter, the moving image can be reproduced in a part of the multi-image by the same operation as that of the still image. After the A / D conversion circuit, it can be used for both still images and multi-functions, so that moving image information that continues on a still screen or on a multi-screen can be confirmed without a large increase in circuit scale.
以下、本発明の実施例を図面を用いて詳細に説明す
る。第1図は、本発明の画像信号処理装置の一例を示す
ブロック図である。第1図において、1は、外部からの
放送電波を受信するチューナ部2は、外部映像機器の映
像信号を入力する外部信号入力部、3は、チューナ部、
及び外部信号入力部からの信号を選局し、映像信号を出
力する信号処理部、4は、信号処理部から出力された映
像信号をディジタル信号に変換するA/D変換回路、5
は、ディジタル信号化された映像信号を記憶するメモリ
部で、親画面用の第1領域12と小画面用の第2領域13を
有する、6は、ディジタル信号を再びアナログ信号に変
換するD/A変換回路、7は映像信号を出力するための出
力端子である。また8は静止画面内に小画面を再生する
ための静止PIP制御部、9は小画面縮小のために帯域制
限する低域通過フィルタ回路(以下LPFと略す)、10は
標準状態と縮小画面状態とで映像信号の処理経路を変更
する切換え回路、11はマルチ画面時に設定された数だ
け、信号選局を切換えるマルチ制御部である。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an example of the image signal processing device of the present invention. In FIG. 1, 1 is a tuner unit 2 for receiving an external broadcast wave, an external signal input unit for inputting a video signal of an external video device, 3 is a tuner unit,
A signal processing unit that selects a signal from an external signal input unit and outputs a video signal; and 4 is an A / D conversion circuit that converts the video signal output from the signal processing unit into a digital signal.
Is a memory section for storing a video signal converted into a digital signal, and has a first area 12 for a main screen and a second area 13 for a small screen. 6 is a D / D for converting a digital signal into an analog signal again. The A conversion circuit 7 is an output terminal for outputting a video signal. Reference numeral 8 denotes a still PIP control unit for reproducing a small screen in a still screen, 9 denotes a low-pass filter circuit (hereinafter abbreviated as LPF) for limiting a band to reduce the small screen, and 10 denotes a standard state and a reduced screen state. And a switching circuit 11 for changing the processing path of the video signal.
また第2図は第1図に示す画像信号処理装置の画面状
態を示す。FIG. 2 shows a screen state of the image signal processing apparatus shown in FIG.
第1図の動作について、以下3種類の画面状態につい
て説明する。Regarding the operation in FIG. 1, three types of screen states will be described below.
(1) 動画再生(第2図に示す。) 静止PIP制御部8やマルチ制御部11は標準制御状態で
あり、切換回路10は第1図に示すようにa側の経路が選
択される。この状態では、映像信号は、メモリ5の第1
領域12に継続的に書き込まれ、読み出されて動画が再生
できる。(1) Reproduction of moving image (shown in FIG. 2) The stationary PIP control unit 8 and the multi-control unit 11 are in the standard control state, and the switching circuit 10 selects the path on the a side as shown in FIG. In this state, the video signal is
The moving image can be continuously written to and read from the area 12, and the moving image can be reproduced.
(2) 静止画再生(第2図に示す。) 静止PIP制御部8が静止画再生指令を受けると、メモ
リ部5の第1領域への書込みを停止し、切換回路10はb
側の経路が選択され、LPF9により帯域制限された映像信
号が、メモリ部5の第2領域13へ継続的に書き込まれ
る。静止PIP制御部8は、通常第1領域12に保持された
親画面用静止画を読み出し、子画面表示用領域になる
と、第2領域13に継続的に書き込まれ、子画用動画を読
み出す。この状態では、親画面に静止画、子画面に動画
のPIP画面が再生される。(2) Still picture reproduction (shown in FIG. 2) When the still PIP control unit 8 receives the still picture reproduction command, the writing to the first area of the memory unit 5 is stopped, and the switching circuit 10 sets b
The path on the side is selected, and the video signal band-limited by the LPF 9 is continuously written to the second area 13 of the memory unit 5. The still PIP control unit 8 usually reads the parent screen still image held in the first area 12, and when it becomes the child screen display area, it is continuously written to the second area 13 to read the child image moving image. In this state, a still image is reproduced on the main screen, and a moving image PIP screen is reproduced on the child screen.
(3) マルチ再生(第2図に示す。) 仮に9画面マルチとした場合、マルチ制御部11は、信
号処理部3に入力される信号を選局制御し信号処理部3
からは、9選局分の映像信号が出力される。切換回路10
はb側の経過が選択され、1選局当り、1子画面相当の
子画面が順次メモリ部5の第1領域12に書込まれ9子画
面分書込んだ時点で書込みを停止する。この時静止PIP
制御部8は静止画再生時と同じ動作を行ない8選局子画
面静止画再生上に継続する動画情報を1子画画として再
生する。(3) Multi-playback (shown in FIG. 2) If a 9-screen multi-view is set, the multi-control unit 11 controls the channel selection of the signal input to the signal processing unit 3 and
Output video signals for 9 stations. Switching circuit 10
The progress of the b side is selected, and the sub-picture corresponding to one sub-picture is sequentially written in the first area 12 of the memory unit 5 per channel selection, and the writing is stopped when nine sub-pictures are written. At this time the static PIP
The control unit 8 performs the same operation as that for reproducing a still image, and reproduces the moving image information continued on the still image reproduction on the eight-selection sub-screen as one child image.
以上3種類の画面状態について説明したが、静止画再
生、マルチ再生時も継続する動画情報を子画面で確認で
き、動画情報の子画面サイズ、位置を、静止画再生時、
マルチ再生時同じとすることで回路規模の大幅な増大な
く可能となる。The three types of screen states have been described above. Moving image information that can be continued even during still image reproduction and multi-reproduction can be confirmed on the sub-screen, and the size and position of the sub-screen of the moving image information can be changed during still image reproduction.
By making the same at the time of multi-playback, it becomes possible without greatly increasing the circuit scale.
また静止画再生、マルチ再生時、第1領域12の読み出
しのみとすれば、全面静止画、9画面マルチ静止画面再
生となる。If only the first area 12 is read during still image reproduction and multi-reproduction, a full-screen still image and a nine-screen multi-still screen reproduction are obtained.
以上述べたように、本発明によれば、画面静止機能に
よって画面を静止することができ、静止した場合には静
止画面情報の欠落なしに継続する小画面で確認でき、マ
ルチ表示も継続する情報を小画面上で確認できる新しい
機能を持った画像信号処理回路を提供できる。As described above, according to the present invention, the screen can be frozen by the screen still function, and when the still image is frozen, the information can be confirmed on a small screen that continues without any loss of the still screen information, and the information that the multi-display continues can be performed. Image signal processing circuit with a new function that can check on a small screen.
第1図は本発明の一実施例を示す画像信号処理装置のブ
ロック図、第2図は第1図の動作説明するために用いる
画像信号処理装置で実現される画面状態の一例を示す説
明図である。 5……メモリ部、8……静止PIP制御部、9……フィル
タ回路、10……切換え回路、11……マルチ制御部。FIG. 1 is a block diagram of an image signal processing device showing an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing an example of a screen state realized by the image signal processing device used for explaining the operation of FIG. It is. 5: memory section, 8: stationary PIP control section, 9: filter circuit, 10: switching circuit, 11: multi-control section.
フロントページの続き (56)参考文献 特開 昭62−13172(JP,A) 特開 昭61−224679(JP,A) 特開 昭58−73283(JP,A) 特開 昭61−258584(JP,A) 特開 昭61−99189(JP,A)Continuation of the front page (56) References JP-A-62-13172 (JP, A) JP-A-61-224679 (JP, A) JP-A-58-73283 (JP, A) JP-A-61-258584 (JP) , A) JP-A-61-99189 (JP, A)
Claims (4)
タル映像信号を第1の信号として記憶する第1の記憶領
域と、縮小画面用ディジタル映像信号を第2の信号とし
て記憶する第2の記憶領域とを有するメモリ回路部と、 上記第1の信号の上記第1の記憶領域への記憶を停止さ
せる停止用信号の発生部と、画像表示部に映像信号を静
止画再生するときに上記停止用信号に基づく上記第1の
信号の記憶停止とその読み出しとが該静止画再生に対応
するよう上記メモリ回路部を制御する第1の制御回路部
と、該静止画再生中に縮小画面で動画再生するときに該
第1の信号と上記第2の信号とを合成して読み出すよう
該メモリ回路部を制御する第2の制御回路部と、を有す
るメモリ制御回路部と、 を備えた構成を特徴とする画像信号処理回路。1. A first storage area for storing a digital video signal for one field or one frame as a first signal, and a second storage area for storing a reduced screen digital video signal as a second signal. A memory circuit unit having: a stop signal generating unit that stops storing the first signal in the first storage area; and a stop signal when a video signal is reproduced as a still image on an image display unit. A first control circuit for controlling the memory circuit so that the suspension of the first signal based on the first signal and the reading thereof correspond to the reproduction of the still image, and the reproduction of a moving image on a reduced screen during the reproduction of the still image And a second control circuit unit that controls the memory circuit unit so as to combine and read the first signal and the second signal. Image signal processing circuit.
タル映像信号を第1の信号として記憶する第1の記憶領
域と、縮小画面用ディジタル映像信号を第2の信号とし
て記憶する第2の記憶領域とを有するメモリ回路部と、 上記第1の信号の上記第1の記憶領域への記憶を停止さ
せる停止用信号の発生部と、画像表示部に映像信号を静
止画再生するときに上記停止用信号に基づく上記第1の
信号の記憶停止とその読み出しとが該静止画再生に対応
するよう上記メモリ回路部を制御する第1の制御回路部
と、該静止画再生中に縮小画面で動画再生するときに該
第1の信号と上記第2の信号とを合成して読み出すよう
該メモリ回路部を制御する第2の制御回路部と、を有す
るメモリ制御回路部と、 上記第1の記憶領域に、上記第1の信号に替え縮小静止
画マルチ画面用信号を第3の信号として記憶させるよう
映像信号を上記メモリ回路部の前段側で制御する構成を
有するマルチ制御回路部と、 を備えた構成を特徴とする画像信号処理回路。2. A first storage area for storing a digital video signal for one field or one frame as a first signal, and a second storage area for storing a reduced-screen digital video signal as a second signal. A memory circuit unit having: a stop signal generating unit that stops storing the first signal in the first storage area; and a stop signal when a video signal is reproduced as a still image on an image display unit. A first control circuit for controlling the memory circuit so that the suspension of the first signal based on the first signal and the reading thereof correspond to the reproduction of the still image, and the reproduction of a moving image on a reduced screen during the reproduction of the still image A memory control circuit section having a second control circuit section for controlling the memory circuit section so as to combine and read the first signal and the second signal; and , Instead of the first signal An image signal processing circuit comprising: a multi-control circuit section configured to control a video signal at a stage preceding the memory circuit section so as to store a small still image multi-screen signal as a third signal. .
き画像表示部に静止画または動画を表示するようにした
装置において、 上記画像信号処理回路が、 1フィールドまたは1フレーム分のディジタル映像信号
を第1の信号として記憶する第1の記憶領域と、縮小画
面用ディジタル映像信号を第2の信号として記憶する第
2の記憶領域とを有するメモリ回路部と、 上記第1の記憶領域への上記第1の信号の記憶を停止さ
せる停止用信号の発生部と、映像表示部に映像信号を静
止画再生するときに上記停止用信号に基づく上記第1の
信号の記憶停止とその読み出しとが該静止画再生に対応
するよう上記メモリ回路部を制御する第1の制御回路部
と、該静止画再生中に縮小画面で動画再生するときに該
第1の信号と上記第2の信号とを合成して読み出すよう
該メモリ回路部を制御する第2の制御回路部と、を有す
るメモリ制御回路部と、 を備えた構成であることを特徴とする装置。3. An apparatus for displaying a still image or a moving image on an image display unit based on an output processed by an image signal processing circuit, wherein the image signal processing circuit comprises a digital video signal for one field or one frame. And a second storage area for storing the reduced screen digital video signal as a second signal, and a first storage area for storing the reduced screen digital video signal as a second signal. A stop signal generating unit for stopping the storage of the first signal, and stopping and reading of the first signal based on the stop signal when a video signal is reproduced as a still image on a video display unit. A first control circuit for controlling the memory circuit so as to correspond to the still image reproduction, and a first control circuit and a second signal for reproducing a moving image on a reduced screen during the reproduction of the still image. Synthesize Device which is a configuration including a memory control circuit, a having a second control circuit unit for controlling the memory circuit section to begin looking, the.
き画像表示部に静止画または動画を表示するようにした
装置において、 上記画像信号処理回路が、 1フィールドまたは1フレーム分のディジタル映像信号
を第1の信号として記憶する第1の記憶領域と、縮小画
面用ディジタル映像信号を第2の信号として記憶する第
2の記憶領域とを有するメモリ回路部と、 上記第1の記憶領域への上記第1の信号の記憶を停止さ
せる停止用信号の発生部と、画像表示部に映像信号を静
止画再生するときに上記停止用信号に基づく上記第1の
信号の記憶停止とその読み出しとが該静止画再生に対応
するよう上記メモリ回路部を制御する第1の制御回路部
と、該静止画再生中に縮小画面で動画再生するときに該
第1の信号と上記第2の信号とを合成して読み出すよう
該メモリ回路部を制御する第2の制御回路部と、を有す
るメモリ制御回路部と、 上記第1の記憶領域に、上記第1の信号に替え縮小静止
画マルチ画面用信号を第3の信号として記憶させるよう
映像信号を上記メモリ回路部の前段側で制御する構成を
有するマルチ制御回路部と、 を備えた構成であることを特徴とする装置。4. An apparatus for displaying a still image or a moving image on an image display unit based on an output processed by an image signal processing circuit, wherein the image signal processing circuit comprises a digital video signal for one field or one frame. And a second storage area for storing the reduced screen digital video signal as a second signal, and a first storage area for storing the reduced screen digital video signal as a second signal. Generating a stop signal for stopping the storage of the first signal; and stopping and reading out the storage of the first signal based on the stop signal when a video signal is reproduced as a still image on an image display unit. A first control circuit for controlling the memory circuit so as to correspond to the still image reproduction, and a first control circuit and a second signal for reproducing a moving image on a reduced screen during the reproduction of the still image. Synthesize A second control circuit section for controlling the memory circuit section so as to read out the data. The first storage area stores a reduced still image multi-screen signal in the first storage area instead of the first signal. And a multi-control circuit unit configured to control a video signal at a previous stage of the memory circuit unit so as to store the image signal as a third signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63244186A JP2702988B2 (en) | 1988-09-30 | 1988-09-30 | Image signal processing circuit and device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63244186A JP2702988B2 (en) | 1988-09-30 | 1988-09-30 | Image signal processing circuit and device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0294781A JPH0294781A (en) | 1990-04-05 |
JP2702988B2 true JP2702988B2 (en) | 1998-01-26 |
Family
ID=17115050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63244186A Expired - Lifetime JP2702988B2 (en) | 1988-09-30 | 1988-09-30 | Image signal processing circuit and device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2702988B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504536A (en) | 1990-03-26 | 1996-04-02 | Canon Kabushiki Kaisha | Image display apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5873283A (en) * | 1981-10-27 | 1983-05-02 | Nec Corp | Television signal processor |
US4652908A (en) * | 1985-03-25 | 1987-03-24 | Rca Corporation | Filtering system for processing a reduced-resolution video image |
JPS61258584A (en) * | 1985-05-10 | 1986-11-15 | Mitsubishi Electric Corp | Tv receiver |
JPS6213172A (en) * | 1985-07-10 | 1987-01-21 | Sharp Corp | Television receiver |
-
1988
- 1988-09-30 JP JP63244186A patent/JP2702988B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0294781A (en) | 1990-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3326628B2 (en) | Multiplex video television receiver | |
US5047857A (en) | Television system with zoom capability for at least one inset picture | |
EP0339675B1 (en) | Television receiver and method of displaying video information | |
JPH06311449A (en) | Television receiver | |
JP2005107780A (en) | Image blending method and blended image data generation device | |
KR20040001005A (en) | The image regeneration device which equips the OSD screen which is controlled with the graphic screen | |
US6240245B1 (en) | Recording/reproducing device for various formats | |
JP2702988B2 (en) | Image signal processing circuit and device using the same | |
JP2792934B2 (en) | VTR with PIP function | |
KR930010485B1 (en) | Title characters processing apparatus of tv | |
JPH07162773A (en) | Screen display method | |
JP2000101915A (en) | Video reproducing device, video/audio reproducing device and video/audio recording and reproducing device | |
JP3113213B2 (en) | Image information generation device | |
JP3311578B2 (en) | Viewfinder device | |
JPH08171382A (en) | Video display device | |
JP3588239B2 (en) | Digital camera | |
JP3622814B2 (en) | Image processing apparatus and image processing method | |
JP3341429B2 (en) | Video signal processing device | |
KR100463531B1 (en) | Apparatus for processing main/sub image in digital TV | |
JPH09275539A (en) | Image processor | |
KR930003961B1 (en) | Digital still video recorder player | |
JPS63142793A (en) | Magnetic recording and reproducing device with plural picture synthesizing function | |
JP3840894B2 (en) | Image information processing method | |
JP2911129B2 (en) | Video tape recorder | |
JPH07154688A (en) | Video image compositing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |