JP2696122B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2696122B2 JP2696122B2 JP63229175A JP22917588A JP2696122B2 JP 2696122 B2 JP2696122 B2 JP 2696122B2 JP 63229175 A JP63229175 A JP 63229175A JP 22917588 A JP22917588 A JP 22917588A JP 2696122 B2 JP2696122 B2 JP 2696122B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- lead
- semiconductor device
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 239000004020 conductor Substances 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000008188 pellet Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置に関し、特にプリント配線板にリ
ードフレームを固着した形式の半導体装置に関するもの
である。Description: TECHNICAL FIELD The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a lead frame is fixed to a printed wiring board.
（従来の技術） 近年、電子部品の集積度はますます向上しており、そ
れに伴い半導体装置も高密度化、かつ多ピン化される傾
向が強まってきている。(Prior Art) In recent years, the degree of integration of electronic components has been increasing more and more, and accordingly, the tendency of semiconductor devices to have higher density and more pins has been increasing.
ところで、従来の半導体装置は、第６図に示すように
各リード（11）が電子部品（40）の近傍まで延在してお
り、電子部品（40）とリード（11）の終端部とがボンデ
ィングワイヤー（30）にて電気的に接続されている構造
のものが一般的であった。Meanwhile, in the conventional semiconductor device, as shown in FIG. 6, each lead (11) extends to the vicinity of the electronic component (40), and the electronic component (40) and the terminal end of the lead (11) are connected. In general, a structure electrically connected by a bonding wire (30) was used.
ところが、この従来の形式の半導体装置（100）にあ
っては、そのリードフレーム（10）がコバールまたは42
アロイ等の比較的厚い材料で形成されているため、その
結果、半導体装置（100）の高密度化、及び多ピン化の
大きな障害となっていた。However, in this conventional type semiconductor device (100), the lead frame (10) is made of Kovar or 42.
Since the semiconductor device (100) is formed of a relatively thick material such as an alloy, it has been a major obstacle to increase the density of the semiconductor device (100) and increase the number of pins.
これを解決するために、例えば特開昭59-98545号公報
に見られるような「半導体装置」が提案されている。こ
の「半導体装置」は、その公報の特許請求の範囲の記載
からすると、「導体層を形成したペレット取付基板の上
にペレットを取り付け、前記ペレットのボンディングパ
ッドと前記導体層とをワイヤボンディングにより電気的
に接続し、前記ペレット取付板の前記導体層をリードフ
レームに接合してなる」 ものであり、さらに詳しくは、 「前記導体層がホトエッチングにより前記ペレット取
付基板上にパターン形成されている」 ものである。In order to solve this problem, for example, a "semiconductor device" as disclosed in JP-A-59-98545 has been proposed. This "semiconductor device" is characterized in that, according to the description of the claims of the publication, "a pellet is mounted on a pellet mounting substrate on which a conductor layer is formed, and a bonding pad of the pellet and the conductor layer are electrically connected by wire bonding. And the conductor layer of the pellet mounting plate is bonded to a lead frame. "More specifically," the conductor layer is patterned on the pellet mounting substrate by photoetching. " Things.
この「半導体装置」は、具体的には第７図に示すよう
なものであるが、以上のような構成を採ることにより、
次のような問題が発生する。This “semiconductor device” is specifically as shown in FIG. 7, but by adopting the above configuration,
The following problems occur.
電子部品（40）とリードフレーム（10）との電気的
接続は、全て片面プリント配線板（20）上の導体パター
ン（22）を介して行われており、配線は単一層で行われ
ている。また、プリント配線板（20）上の導体パターン
（22）とリードフレーム（10）との接続を半田（31）に
よって行っているため、各リードフレーム（10）間に十
分なクリアランスが必要となる。以上のような理由か
ら、この「半導体装置」は実際上十分な高密度化は達成
されていないものと考えられる。All the electrical connections between the electronic component (40) and the lead frame (10) are made via the conductor pattern (22) on the single-sided printed wiring board (20), and the wiring is made in a single layer . Also, since the connection between the conductor pattern (22) on the printed wiring board (20) and the lead frame (10) is made by solder (31), sufficient clearance is required between each lead frame (10). . For the reasons described above, it is considered that this “semiconductor device” has not actually achieved sufficiently high density.
この半田（31）による接続は、プリント配線板（2
0）上の導体パターン（22）とリードフレーム（10）と
の電気的接続だけでなく、プリント配線板（20）にリー
ドフレーム（10）を固着するという機械的接続も兼ねて
いるため、十分な接続信頼性が得られない。特に、この
半導体装置（200）をトランスファーモールド（50）す
る以前の製造工程で機械的衝撃が加えられると、半田接
続部が解離しやすく、製造上問題となる。The connection by this solder (31) is
0) Not only the electrical connection between the upper conductor pattern (22) and the lead frame (10), but also the mechanical connection to secure the lead frame (10) to the printed wiring board (20) Connection reliability cannot be obtained. In particular, if a mechanical impact is applied in a manufacturing process before the transfer molding (50) of the semiconductor device (200), the solder connection portion is easily dissociated, which causes a problem in manufacturing.
ペレット（41）がプリント配線板（20）上に搭載さ
れる構造になっているため、プリント配線板（20）に樹
脂製の基材（21）を用いた場合、この半導体装置（10
0）に熱的衝撃（20）の熱膨張率の違いから比較的大き
な応力が生じて十分な接続信頼性が得られない。Since the pellet (41) is configured to be mounted on the printed wiring board (20), when the resin base material (21) is used for the printed wiring board (20), this semiconductor device (10
In 0), a relatively large stress is generated due to the difference in the coefficient of thermal expansion of the thermal shock (20), and sufficient connection reliability cannot be obtained.
前述したように、プリント配線板（20）に樹脂製の
基材（21）を用いた場合、ペレット（41）は熱伝導率の
低い樹脂に埋設された状態になるため、ペレット（41）
から発生した熱はペレット（41）内に留まってしまい、
非常に放熱性の悪いものになってしまう。As described above, when the resin base material (21) is used for the printed wiring board (20), the pellets (41) are buried in the resin having low thermal conductivity, so that the pellets (41)
The heat generated from remains in the pellet (41)
Very poor heat dissipation.
トランスファーモールド（50）を形成する工程で金
型に封止樹脂を注入する際、プリント配線板（20）にリ
ードフレーム（10）を固着するという構造上、プリント
配線板（20）の表裏で完全に樹脂の流れが遮断されてし
まい、そのためボイドが非常に発生しやすくなってい
る。特に、薄型パッケージにおいてはボイドが発生しや
すく、製造上問題となる。When the sealing resin is injected into the mold in the process of forming the transfer mold (50), the lead frame (10) is fixed to the printed wiring board (20). In this case, the flow of the resin is interrupted, so that voids are very easily generated. In particular, voids tend to occur in a thin package, which is a problem in manufacturing.
（発明が解決しようとする課題） 本発明は以上のような経緯に基づいてなされたもので
あり、その解決しようとする課題は、半導体装置におけ
る高密度化達成の不十分さである。(Problem to be Solved by the Invention) The present invention has been made based on the above background, and a problem to be solved is insufficient achievement of high density in a semiconductor device.
そして、本発明の目的とするところは、電子部品とリ
ードフレームとの電気的接続を高い信頼性で行うことは
勿論、高密度化、換言すれば多数の外部接続端子である
リードを形成することのできる半導体装置を提供するこ
とである。It is an object of the present invention to not only perform the electrical connection between the electronic component and the lead frame with high reliability, but also to increase the density, in other words, to form a plurality of leads as external connection terminals. It is to provide a semiconductor device which can be used.
（課題を解決するための手段） 以上の課題を解決するために本発明が採った手段は、
実施例に対応する第１図〜第３図を参照して説明する
と、 「電子部品（40）が挿入される開口（20A）を有し、
少なくとも表面に導体パターン（22）を有するプリント
配線板（20）と、 前記プリント配線板（20）の裏面に固着され、前記プ
リント配線板（20）の周縁部に延在して前記プリント配
線板（20）の導体パターン（22）の一端部に接続される
第１のリード（11A）及び前記開口（20A）の内方へ突出
する第２のリード（11B）を有するリードフレーム（1
0）とを備え、 前記開口（20A）に挿入された電子部品（40）を、前
記第１のリード（11A）が接続された導体パターン（2
2）の他端部及び前記第２のリード（11B）に接続するよ
うにしたことを特徴とする半導体装置（１）」 である。(Means for Solving the Problems) Means taken by the present invention to solve the above problems are:
Referring to FIG. 1 to FIG. 3 corresponding to the embodiment, the following description is provided: "An opening (20A) into which an electronic component (40) is inserted;
A printed wiring board (20) having a conductor pattern (22) on at least a surface thereof; and a printed wiring board fixed to a back surface of the printed wiring board (20) and extending to a peripheral portion of the printed wiring board (20). A lead frame (1) having a first lead (11A) connected to one end of the conductor pattern (22) of (20) and a second lead (11B) projecting inward from the opening (20A).
0), and the electronic component (40) inserted into the opening (20A) is connected to the conductor pattern (2) to which the first lead (11A) is connected.
A semiconductor device (1) "characterized by being connected to the other end of (2) and the second lead (11B).
すなわち、本発明に係る半導体装置（１）にあって
は、 プリント配線板（20）の裏面に固着されるリードフレー
ム（10）には、長さの異なる第１のリード（11A）と、
第２のリード（11B）が形成されている。このうち、第
１のリード（11A）は、プリント配線板（20）の周縁部
に延在し、ワイヤーボンディングすることによって導体
パターン（22）の一端部（外端部）に接続されている。
また、第２のリード（11B）は、開口（20A）の内方まで
突出している。That is, in the semiconductor device (1) according to the present invention, the lead frame (10) fixed to the back surface of the printed wiring board (20) includes first leads (11A) having different lengths,
A second lead (11B) is formed. The first lead (11A) extends around the periphery of the printed wiring board (20), and is connected to one end (outer end) of the conductor pattern (22) by wire bonding.
The second lead (11B) protrudes inside the opening (20A).
そして、開口（20A）に挿入された電子部品（40）
は、一部はワイヤーボンディングすることによって第２
のリード（11B）に接続され、その他は、第１のリード
（11A）が接続された導体パターン（22）の他端部に接
続されている。And the electronic component (40) inserted into the opening (20A)
Is partly done by wire bonding
The other is connected to the other end of the conductor pattern (22) to which the first lead (11A) is connected.
（発明の作用） 本発明が以上のような手段を採ることによって以下に
示すような作用がある。(Effect of the Invention) The present invention has the following effects by employing the above means.
電子部品（40）と各リード（11A,11B）との電気的
接続は、ボンディングワイヤー（30）により直接第２の
リード（11B）に接続されるものと、プリント配線板（2
0）上の導体パターン（22）を介して間接的に第１のリ
ード（11A）に接続されるものとに分かれ、配線は多層
構造となっている。そのため、従来の単一層構造のもの
に比べ、より高密度な配線が可能となっている。The electrical connection between the electronic component (40) and each of the leads (11A, 11B) is directly connected to the second lead (11B) by a bonding wire (30) and the printed wiring board (2
The wiring is divided into those connected indirectly to the first lead (11A) via the upper conductor pattern (22), and the wiring has a multilayer structure. Therefore, higher-density wiring is possible as compared with the conventional single-layer structure.
プリント配線板（20）にリードフレーム（10）を接
着剤等で固着しているため、プリント配線板（20）とリ
ードフレーム（10）との間の機械的接続と、電気的接続
の両方を半田接続で兼ねていた従来のものに比べ、接続
信頼性が高くなっている。Since the lead frame (10) is fixed to the printed wiring board (20) with an adhesive or the like, both the mechanical connection and the electrical connection between the printed wiring board (20) and the lead frame (10) are required. The connection reliability is higher than that of the conventional solder connection.
電子部品（40）と熱膨張率が近いアイランド（12）
上に、電子部品（40）が搭載されているため、熱的衝撃
が加えられても応力が生じにくく、そのため耐熱性が向
上し、十分な接続信頼性が得られるようになっている。Island (12), which has a similar coefficient of thermal expansion to electronic components (40)
On top of that, since the electronic component (40) is mounted, stress is hardly generated even when a thermal shock is applied, so that heat resistance is improved and sufficient connection reliability is obtained.
電子部品（40）を熱伝導率が比較的高いアイランド
（12）上に搭載するため、電子部品（40）から発生した
熱がアイランド（12）へ放散され、放熱性が向上するよ
うになっている。Since the electronic component (40) is mounted on the island (12) having a relatively high thermal conductivity, the heat generated from the electronic component (40) is dissipated to the island (12), and the heat dissipation is improved. I have.
プリント配線板（20）に電子部品（40）を挿入する
開口を設けたため、トランスファーモールド（50）の封
止樹脂を金型に注入する際、この開口を通して、プリン
ト配線板（20）の表裏で樹脂が流れやすくナリ、そのた
めボイドが発生しにくくなっている。Since the printed wiring board (20) has an opening for inserting the electronic component (40), when the sealing resin of the transfer mold (50) is injected into the mold, the printed wiring board (20) can be inserted into the mold through the opening. The resin easily flows, so that voids are less likely to occur.
（実施例） 次に、本発明を図面に示した各実施例に従って詳細に
説明する。(Embodiments) Next, the present invention will be described in detail according to each embodiment shown in the drawings.
実施例１ 第１図には本発明の第１実施例に係る半導体装置
（１）の傾斜図が示してあり、第２図にはその平面図、
第３図はその断面図が示してある。Embodiment 1 FIG. 1 shows a perspective view of a semiconductor device (1) according to a first embodiment of the present invention, and FIG.
FIG. 3 shows a cross-sectional view thereof.
この半導体装置（１）においては、厚さ0.1mmのポリ
イミド樹脂製基材（21）の片面に導体パターン（22）が
形成してあり、電子部品（40）が挿入される開口（20
A）を有する片面プリント配線板（20）を採用してい
る。In this semiconductor device (1), a conductor pattern (22) is formed on one surface of a polyimide resin substrate (21) having a thickness of 0.1 mm, and an opening (20) into which an electronic component (40) is inserted.
The single-sided printed wiring board (20) having A) is adopted.
また、リードフレーム（10）は、厚さ0.15mmの所謂42
アロイを採用している。Also, the lead frame (10) is a so-called 42 mm thick
Alloy is adopted.
そして、プリント配線板（20）の裏面に、リードフレ
ーム（10）を接着剤等によって固着してある。The lead frame (10) is fixed to the back surface of the printed wiring board (20) with an adhesive or the like.
リードフレーム（10）には、長さの異なる第１のリー
ド（11A）と、第２のリード（11B）が交互に形成されて
いる。このうち、第１のリード（11A）は、プリント配
線板（20）の周縁部に延在し、ワイヤーボンディングす
ることによって導体パターン（22）の一端部（外端部）
に接続されている。また、第２のリード（11B）は、開
口（20A）の内方まで突出している。First leads (11A) and second leads (11B) having different lengths are alternately formed on the lead frame (10). The first lead (11A) extends around the periphery of the printed wiring board (20), and is connected to one end (outer end) of the conductor pattern (22) by wire bonding.
It is connected to the. The second lead (11B) protrudes inside the opening (20A).
そして、開口（20A）に挿入された電子部品（40）
は、一部はワイヤーボンディングすることによって第２
のリード（11B）に接続され、その他は、第１のリード
（11A）が接続された導体パターン（22）の他端部に接
続されている。And the electronic component (40) inserted into the opening (20A)
Is partly done by wire bonding
The other is connected to the other end of the conductor pattern (22) to which the first lead (11A) is connected.
そしてさらに、エポキシ樹脂等を材料としたトランス
ファーモールド（50）が施されている。Further, a transfer mold (50) using an epoxy resin or the like as a material is applied.
なお、この実施例における半導体装置（１）は、表面
実装型の所謂QFPであったが、スルーホール挿入型の所
謂SIPやDIPであってもかまわない。The semiconductor device (1) in this embodiment is a so-called QFP of a surface mount type, but may be a so-called SIP or DIP of a through-hole insertion type.
実施例２ 第４図には本発明の第２実施例に係る半導体装置
（１）の断面図が示してある。Second Embodiment FIG. 4 is a sectional view of a semiconductor device (1) according to a second embodiment of the present invention.
この第２実施例の第１実施例と異なる点は、この半導
体装置（１）を構成しているプリント配線板（20）が、
内層導体パターンを有する多層構造となっていること
と、プリント配線板（20）の導体パターン（22）と第１
のリード（11A）との電気的接続に、断面スルーホール
（23）による半田接続が採用されていることである。The difference between the second embodiment and the first embodiment is that the printed wiring board (20) constituting the semiconductor device (1) is
A multilayer structure having an inner conductor pattern; and a first conductor pattern (22) of the printed wiring board (20).
Is electrically connected to the lead (11A) by a solder connection using a through hole (23) in cross section.
なお、この第２実施例においては、プリント配線板
（20）を構成している基材（21）としてセラミックを採
用している。In the second embodiment, ceramic is used as the base material (21) constituting the printed wiring board (20).
このように、プリント配線板（20）が多層構造を採る
ことにより、より高密度な配線が可能となる。As described above, by adopting the multilayer structure of the printed wiring board (20), higher-density wiring becomes possible.
また、プリント配線板（20）の導体パターン（22）と
第１のリード（11A）とを断面スルーホール（23）で半
田接続したことにより、実装の作業性を上げるととも
に、コストも安くすることができる。Also, the solderability between the conductor pattern (22) of the printed wiring board (20) and the first lead (11A) through the through hole (23) in cross section improves the workability of mounting and reduces the cost. Can be.
実施例３ 第５図には本発明の第３実施例に係る半導体装置
（１）の断面図が示してある。Third Embodiment FIG. 5 is a sectional view of a semiconductor device (1) according to a third embodiment of the present invention.
この第３実施例の第１実施例と異なる点は、複数の電
子部品（40）を搭載していることと、プリント配線板
（20）が多層構造となっていることである。The third embodiment differs from the first embodiment in that a plurality of electronic components (40) are mounted and that the printed wiring board (20) has a multilayer structure.
なお、このプリント配線板（20）を構成している基材
（21）としては、ガラストリアジンを採用しており、リ
ードフレーム（10）としては、厚さ0.25mmの所謂銅系リ
ードフレームを採用している。The substrate (21) constituting the printed wiring board (20) is made of glass triazine, and the lead frame (10) is made of a so-called copper-based lead frame having a thickness of 0.25 mm. doing.
（発明の効果） 以上詳述した通り、本発明にあっては、上記実施例に
て例示した如く、 「電子部品が挿入される開口を有し、少なくとも表面
に導体パターンを有するプリント配線板と、前記プリン
ト配線板の裏面に固着され、前記プリント配線板の周縁
部に延在して前記プリント配線板の導体パターンの一端
部に接続される第１のリード及び前記開口の内方へ突出
する第２のリードを有するリードフレームとを備え、前
記開口に挿入された電子部品を、前記第１のリードが接
続された導体パターンの他端部及び前記第２のリードに
接続するようにしたこと」 にその特徴があり、これにより、電子部品とリードフレ
ームとの電気的接続を高い信頼性で行うことができるこ
とは勿論、高密度化、換言すれば多数の外部接続端子で
あるリードを形成することのできる半導体装置を提供す
ることができるのである。(Effects of the Invention) As described in detail above, according to the present invention, as exemplified in the above embodiment, a "printed wiring board having an opening into which an electronic component is inserted and having a conductor pattern on at least the surface thereof" A first lead fixed to a back surface of the printed wiring board, extending to a peripheral portion of the printed wiring board and connected to one end of a conductor pattern of the printed wiring board, and protruding inward from the opening. A lead frame having a second lead, wherein the electronic component inserted into the opening is connected to the other end of the conductor pattern to which the first lead is connected and to the second lead. This has the characteristic that the electrical connection between the electronic component and the lead frame can be performed with high reliability, as well as the high density, in other words, the formation of a large number of external connection terminals as leads. It is possible to provide a semiconductor device capable of.
すなわち、本発明に係る半導体装置においては、電子
部品と各リードとの電気的接続が多層で行われるため、
高密度な配線が可能となり、集積度の高い半導体装置が
簡単な構造で得られるのである。That is, in the semiconductor device according to the present invention, since the electrical connection between the electronic component and each lead is performed in multiple layers,
High-density wiring becomes possible, and a highly integrated semiconductor device can be obtained with a simple structure.
また、その構造上、電子部品と各リードとの電気的接
続が確実に行なわれるとともに、電子部品から発生した
熱が放熱されやすいため、非常に信頼の高い半導体装置
が得られる。In addition, due to its structure, the electrical connection between the electronic component and each lead is reliably performed, and the heat generated from the electronic component is easily radiated, so that a very reliable semiconductor device can be obtained.
第１図は本発明の第１実施例に係る半導体装置を示す斜
視図、第２図はその平面図、第３図はその断面図、第４
図は本発明の第２実施例に係る半導体装置を示す断面
図、第５図は本発明の第３実施例に係る半導体装置を示
す断面図、第６図及び第７図は従来の半導体装置を示す
断面図である。 符号の説明 １……半導体装置、10……リードフレーム、11A……第
１のリード、11B……第２のリード、12……アイラン
ド、20……プリントは配線板、20A……開口、21……基
材、22……導体パターン、23……断面スルーホール、30
……ボンディングワイヤー、31……半田、40……電子部
品、41……ペレット、50……トランスファーモールド。FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a plan view thereof, FIG.
FIG. 5 is a sectional view showing a semiconductor device according to a second embodiment of the present invention, FIG. 5 is a sectional view showing a semiconductor device according to a third embodiment of the present invention, and FIGS. 6 and 7 are conventional semiconductor devices. FIG. DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Lead frame, 11A ... First lead, 11B ... Second lead, 12 ... Island, 20 ... Printed wiring board, 20A ... Opening, 21 …… Substrate, 22 …… Conductor pattern, 23 …… Through hole, 30
... bonding wires, 31 solders, 40 electronic components, 41 pellets, 50 transfer molds.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 光広 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 実開 昭58−95657（ＪＰ，Ｕ) ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Mitsuhiro Kondo 300, Aoyagi-cho, Ogaki-shi, Gifu IBIDEN Inside Aoyagi Factory (56) References Real Opening Sho 58-95657 (JP, U)
Claims (1)
とも表面に導体パターンを有するプリント配線板と、 前記プリント配線板の裏面に固着され、前記プリント配
線板の周縁部に延在して前記プリント配線板の導体パタ
ーンの一端部に接続される第１のリード及び前記開口の
内方へ突出する第２のリードを有するリードフレームと
を備え、 前記開口に挿入された電子部品を、前記第１のリードが
接続された導体パターンの他端部及び前記第２のリード
に接続するようにしたことを特徴とする半導体装置。1. A printed wiring board having an opening through which an electronic component is inserted and having a conductor pattern on at least a surface thereof, being fixed to a back surface of the printed wiring board, and extending to a peripheral portion of the printed wiring board. A lead frame having a first lead connected to one end of the conductor pattern of the printed wiring board and a second lead protruding inward of the opening, the electronic component inserted into the opening, A semiconductor device characterized by being connected to the other end of a conductor pattern to which a first lead is connected and to the second lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229175A JP2696122B2 (en) | 1988-09-13 | 1988-09-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229175A JP2696122B2 (en) | 1988-09-13 | 1988-09-13 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277145A JPH0277145A (en) | 1990-03-16 |
| JP2696122B2 true JP2696122B2 (en) | 1998-01-14 |
Family
ID=16887966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229175A Expired - Lifetime JP2696122B2 (en) | 1988-09-13 | 1988-09-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2696122B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2789750B2 (en) * | 1989-12-26 | 1998-08-20 | 日本電気株式会社 | Semiconductor device |
| JPH04107961A (en) * | 1990-08-29 | 1992-04-09 | Sumitomo Metal Mining Co Ltd | Multilayer lead frame |
| JPH04164361A (en) * | 1990-10-29 | 1992-06-10 | Nec Corp | Resin-sealed semiconductor device |
| JPH0590480A (en) * | 1991-09-30 | 1993-04-09 | Mitsui High Tec Inc | Lead frame and manufacture of semiconductor device using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895657U (en) * | 1981-12-23 | 1983-06-29 | 日本電気株式会社 | Lead frame for integrated circuits |
-
1988
- 1988-09-13 JP JP63229175A patent/JP2696122B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277145A (en) | 1990-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| TW517359B (en) | Enhanced die-up ball grid array packages and method for making the same | |
| US5295044A (en) | Semiconductor device | |
| US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
| JP2002510148A (en) | Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component | |
| JPH0570316B2 (en) | ||
| JP2696122B2 (en) | Semiconductor device | |
| JP2620611B2 (en) | Substrate for mounting electronic components | |
| JP2622862B2 (en) | Substrate for mounting electronic components with leads | |
| JP2691352B2 (en) | Electronic component mounting device | |
| JP2524482B2 (en) | QFP structure semiconductor device | |
| JP2891426B2 (en) | Semiconductor device | |
| JP2612468B2 (en) | Substrate for mounting electronic components | |
| JP2970548B2 (en) | Semiconductor device | |
| JPS61168926A (en) | Resin substrate | |
| JPH0846084A (en) | Surface mounting type semiconductor package, method of manufacture and semiconductor device | |
| JP2614495B2 (en) | Substrate for mounting electronic components | |
| JP2779843B2 (en) | Electronic component mounting board and electronic component package | |
| JP2775262B2 (en) | Electronic component mounting board and electronic component mounting device | |
| JP2706699B2 (en) | Semiconductor module | |
| JP2603101B2 (en) | Substrate for mounting electronic components | |
| JP2649251B2 (en) | Substrate for mounting electronic components | |
| JPH06216492A (en) | Electronic device | |
| JP2517360B2 (en) | Electronic component mounting board | |
| KR100252861B1 (en) | Stack type semiconductor chip package and method for assembly of the same |