JP2682380B2 - ポジトロンｃｔ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、所定断層面における
ポジトロン放出性核種の分布像（断層像）を計算によっ
て求めるポジトロンＣＴ装置の改良に関する。

【０００２】

【従来の技術】ポジトロンＣＴ装置では、ポジトロンの
消滅時に１８０゜反対方向に放出されるγ線を検出して
核種の位置に関する情報を得る。すなわちポジトロン放
出性核種の放射性物質が投与された被検体の周囲に多数
の検出器をリング型に配置し、それらの２つに同時に放
射線が入射したこと（コインシデンス）をとらえ、その
２つの検出器の位置に関して計数する。

【０００３】具体的にはリング型に配列された多数の検
出器をいくつかのグループに分けて、そのグループ間で
のコインシデンスを検出する。各グループに含まれるよ
うな近い位置の検出器の間でのコインシデンスをとって
も、検出器のリング型配列で囲まれる空間の周囲の不要
なデータしか得られないからであり、コインシデンス検
出回路の数を抑えるためである。そして、グループ内の
検出器の位置は、各検出器出力を２進符号化して表わ
す。２つの検出器に同時に放射線が入射し、それらから
パルスが同時に出力されたとき、それらが各々属するグ
ループの間でのコインシデンスが検出されるとともに、
その２つの検出器の位置を表わす符号化信号が得られ
る。そこで、メモリにおいて、その２つの符号化信号で
指定されるアドレス内容を＋１し、これにより同時計数
データの収集を行なうのである。

【０００４】一方、こうして収集される同時計数データ
には偶発同時計数のデータも含まれている。そこで、コ
インシデンス検出すべき一方のパルスを故意に数１０ｎ
ｓ程度遅延させてコインシデンス検出する（オフのコイ
ンシデンス検出）。これにより、偶発的な同時計数デー
タのみを収集できるので、上記の遅延させていないパル
スに基づきコインシデンス検出（オンのコインシデンス
検出）した同時計数データから、偶発同時計数のデータ
を差し引いて、真の同時計数のデータのみを得る。

【０００５】すなわち、たとえば図４に示すように、１
つのグループに属する多数の検出器出力を１つのエンコ
ーダ１１に導くとともに、他の１つのグループに属する
多数の検出器出力を他の１つのエンコーダ２１に導く。
これらのエンコーダ１１、２１からは出力を生じた検出
器の位置を表わすアドレス信号が出力されるとともに、
どれかの検出器から出力が生じたことを表わすパルスが
出力される。このパルスは単安定マルチバイブレータ１
２、２２で波形整形されて所定幅のパルスとされる（図
５を参照）。こうして整形されたパルスはオン側の同時
計数ゲート（ＡＮＤゲート）３１に入力されるととも
に、一方のみが遅延素子４４を通って時間Ｄだけ遅延さ
せられて（図５を参照）オフ側の同時計数ゲート４１に
入力される。これによりオンの同時計数出力がゲート３
１から生じ、あるいはそれから時間Ｄだけ遅れてオフの
同時計数出力がゲート４１から生じることになる。これ
らのゲート３１、４１の出力は単安定マルチバイブレー
タ３２、４２で波形整形されて出力される。

【０００６】このようにオンの同時計数出力は時間遅れ
なく直ちに生じるが、オフの同時計数出力は時間Ｄの後
に生じるので、このオフの同時計数出力があるかどうか
が判別されるまでエンコーダ１１、２１はそのアドレス
出力を図５に示すように時間Ｔだけ保持しておく必要が
ある。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
ポジトロンＣＴ装置では、検出器の位置に対応したアド
レス出力を生じるエンコーダのデッドタイムのため、計
数率特性が悪化するという問題があった。すなわち、上
記のようにエンコーダはアドレス出力を、オフの同時計
数のための遅延時間に加えて回路の遅れ量に相当する時
間だけは保持しておかなければならないので、デッドタ
イムを小さくできない。

【０００８】この発明は、上記に鑑み、エンコーダにお
けるデッドタイムを短縮して計数率特性を向上させるこ
とができるよう改善した、ポジトロンＣＴ装置を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、この発明によるポジトロンＣＴ装置においては、リ
ング型に配列された多数の放射線検出手段と、該検出手
段のグループごとに設けられてそのグループ内の検出手
段の位置に対応する符号化信号とどれかの検出手段に出
力が生じたことに対応するパルス出力とを生じるエンコ
ード手段と、該エンコード手段からの符号化信号とパル
ス出力とをともにオフの同時計数のための遅延時間だけ
遅延させる遅延手段と、各グループの組み合わせごとに
設けられた、上記の遅延させられない符号化信号とパル
ス出力とによりオンの同時計数を行なう手段及び上記の
遅延させられない符号化信号とパルス出力と上記の遅延
させられた符号化信号とパルス出力とによりオフの同時
計数を行なう手段とが備えられている。

【００１０】

【作用】エンコード手段からの符号化信号は、そのパル
ス出力とともに、別個の遅延手段により、オフの同時計
数のための遅延時間だけ遅延させられる。そのため、エ
ンコード手段は、その符号化信号をオフの同時計数のた
めの遅延時間だけ保持しておく必要がなくなり、早期に
開放されて、つぎの検出器出力を受け入れることができ
る状態になる。そこで、エンコード手段におけるデッド
タイムが短縮され、ポジトロンＣＴ装置としての計数率
特性が向上する。

【００１１】

【実施例】以下、この発明の好ましい一実施例について
図面を参照しながら詳細に説明する。図１において、放
射線を検出する検出器１が多数リング型に配列されてい
て、リング型検出器列２を構成している。この実施例で
は多数の検出器１は６つのグループ＃１〜＃６に分けら
れ、それらの各グループごとに検出器１の各々がエンコ
ーダ１１、２１、…に接続される。このエンコーダ１
１、２１、…からは、検出器１から入力があったときそ
の検出器１の位置に対応する２進符号化信号がアドレス
信号として出力される。また、各グループのどれかの検
出器１から１つのエンコーダ１１、２１、…に入力があ
ったときに、そのエンコーダ１１、２１、…からパルス
信号が生じる。このパルス信号は各グループ内で放射線
入射があったことを、グループごとに示すもので、単安
定マルチバイブレータ１２、２２を経て一定のパルス幅
に整形され（図２を参照）た後、オンの同時計数回路３
０と、オフの同時計数回路４０とに送られる。

【００１２】このオン、オフの同時計数回路３０、４０
はエンコーダ１１、２１のパルス出力間、つまりグルー
プ＃１、＃２間での同時計数を行なうものであるが、こ
のようなオン、オフの同時計数回路がグループ＃１と＃
３の間、＃１と＃４との間、…、というように２つのグ
ループの組み合わせのすべてについて設けられる（この
場合６グループであるから１５の組み合わせが考えら
れ、オン、オフの同時計数回路が１５組設けられること
になる）。

【００１３】オンの同時計数回路３０は、図１に示すよ
うに、単安定マルチバイブレータ１２、２２の出力パル
スが入力される同時計数ゲート（ＡＮＤゲート）３１
と、その出力を波形整形する単安定マルチバイブレータ
３２と、エンコーダ１１、２１のアドレス出力を保持す
るラッチ回路３３とにより構成される。

【００１４】これに対して、オフの同時計数回路４０
は、単安定マルチバイブレータ１２、２２の両方の出力
パルスが、一方の単安定マルチバイブレータ１２の出力
パルスは遅延素子（遅延線）４４で遅延させられた上で
あるが、入力される同時計数ゲート（ＡＮＤゲート）４
１と、その出力を波形整形する単安定マルチバイブレー
タ４２と、エンコーダ１１、２１の両方のアドレス出力
が（エンコーダ１１のアドレス出力については遅延素子
（遅延線）４５〜４７で遅延させられる）入力されて、
これらを保持するラッチ回路４３とにより構成される。

【００１５】そこで、図２に示すように、グループ＃１
に属するある検出器１から出力が生じてエンコーダ１１
からアドレス出力が生じるとともに、単安定マルチバイ
ブレータ１２から整形パルスが生じたとき、この整形パ
ルスがオンの同時計数回路３０の同時計数ゲート３１に
送られて、グループ＃２とのコインシデンスが検出され
る。グループ＃１と＃２とでコインシデンスが生じたと
きはゲート３１よりオンの同時計数出力が生じ（図２を
参照）、これに応じて単安定マルチバイブレータ３２か
ら生じる信号でラッチ回路３３がラッチ動作を行なう。
そこでこのときにエンコーダ１１、２１から遅延素子な
どを介さずに送られてきているアドレス出力がラッチさ
れ、これが図示しないメモリのアドレス指定信号として
送られてそのアドレスでの＋１加算が行なわれ、オンの
同時計数がなされる。

【００１６】他方、この場合、単安定マルチバイブレー
タ１２からの整形パルスは、図２に示すように、遅延素
子４０を経て遅延時間Ｄだけ遅延させられた後、オフの
同時計数回路４０の同時計数ゲート４１に入力され、グ
ループ＃２との間でのオフのコインシデンスが検出され
ることになる。このオフのコインシデンスが検出される
とゲート４１からオフの同時計数出力が生じることにな
るが、これも図２に示すように遅延させられる前の整形
パルスに対しては時間Ｄだけ遅れたものとなっている。
この出力に応じて単安定マルチバイブレータ４２より出
力が生じ、ラッチ回路４３がラッチ動作する。ところ
が、エンコーダ１１のアドレス出力も遅延素子４５〜４
７により同じ時間Ｄだけ遅延させられてラッチ回路４３
に送られているので、そのアドレス出力と、エンコーダ
２１からのアドレス出力とがこのラッチ回路４３でラッ
チされることなる。こうしてラッチされたアドレス出力
が図示しないメモリのアドレス指定信号として送られて
そのアドレスでの＋１加算が行なわれ、オフの同時計数
がなされる。

【００１７】したがって、エンコーダ１１はオフの同時
計数のための遅延時間Ｄだけそのアドレス出力を保持す
る必要がなくなるため、直ちに開放されてつぎの検出器
出力を受け入れることができる状態となる。このことは
他のエンコーダ２１、…についても同様に成り立つ。そ
こで、エンコーダ１１、２１、…でデッドタイムを短縮
することができるので、全体の計数率を向上させること
ができる。

【００１８】図３は第２の実施例を示すものである。こ
こではエンコーダは各グループごとに２個備え、１個を
オンの同時計数用に、他の１個をオフの同時計数用に使
用している。すなわち、エンコーダ１１、２１はオンの
同時計数用であり、それらのパルス出力は単安定マルチ
バイブレータ１２、２２を介してオンの同時計数回路３
０のゲート３１に入力される。エンコーダ１４、２４は
オフの同時計数用であり、それぞれ、検出器からの出力
が遅延素子１３、２３でオフの同時計数に必要な時間だ
け遅延させられるようになっている。この遅延させられ
た検出器入力のエンコーダ１４からのパルス出力が単安
定マルチバイブレータ１５を経てオフの同時計数回路４
０のゲートに入力されるとともに、遅延させられていな
い検出器入力のエンコーダ２１からのパルス出力が単安
定マルチバイブレータ２２を経てオフの同時計数回路４
０のゲートに入力される。

【００１９】この図３の場合も、エンコーダ１１、１
４、２１、２４はオフの同時計数に必要な時間だけその
アドレス出力を保持する必要がないので、デッドタイム
を短縮でき、その結果、計数率特性が向上する。

【００２０】なお、同時計数回路の構成は上記の各実施
例のものに限らず、種々に構成可能である。

【００２１】

【発明の効果】以上実施例について説明したように、こ
の発明のポジトロンＣＴ装置によれば、検出器の位置を
表わす符号化信号を生じるエンコーダにおけるデッドタ
イムを短縮することができ、それによって全体の計数率
特性を向上させることが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例のブロック図。

【図２】同実施例における波形を示すタイムチャート。

【図３】第２の実施例のブロック図。

【図４】従来例のブロック図。

【図５】従来例における波形を示すタイムチャート。

【符号の説明】

１ 検出器 ２ リング型検出器配列 11、14、21、24 エンコーダ 12、15、22、25、32、42 単安定マルチバイブレータ 13、23、44〜47 遅延素子 ３３、４３ ラッチ回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 リング型に配列された多数の放射線検出
   手段と、該検出手段のグループごとに設けられてそのグ
   ループ内の検出手段の位置に対応する符号化信号とどれ
   かの検出手段に出力が生じたことに対応するパルス出力
   とを生じるエンコード手段と、該エンコード手段からの
   符号化信号とパルス出力とをともにオフの同時計数のた
   めの遅延時間だけ遅延させる遅延手段と、各グループの
   組み合わせごとに設けられた、上記の遅延させられない
   符号化信号とパルス出力とによりオンの同時計数を行な
   う手段及び上記の遅延させられない符号化信号とパルス
   出力と上記の遅延させられた符号化信号とパルス出力と
   によりオフの同時計数を行なう手段とを備えることを特
   徴とするポジトロンＣＴ装置。