JP2677237B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2677237B2 JP2677237B2 JP7666495A JP7666495A JP2677237B2 JP 2677237 B2 JP2677237 B2 JP 2677237B2 JP 7666495 A JP7666495 A JP 7666495A JP 7666495 A JP7666495 A JP 7666495A JP 2677237 B2 JP2677237 B2 JP 2677237B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate line
- electrode
- line
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電界効果型トランジスタ
ーを用いた液晶表示装置の製造方法に関するものであ
る。 【0002】 【従来の技術】マトリックスアレーを用いた大面積表示
装置の開発が最近非常に活発に進められており、小型情
報機器、ハンディタイプのテレビ等広範囲にわたる応用
が期待されている。平面型の大容量の表示装置として
は、スイッチング素子をマトリックスアレー状に配列し
たものが最も有望視されている。 【0003】図lは非線型スイッチング素子をマトリッ
クスアレー状に配列したアクテイプマトリックスアレー
基板の構成のl例を示した配置図である。図中lで囲ま
れた領域が表示領域であり、その中に非線型素子2がマ
トリックス状に配置されている。3は非線型素子2への
デー夕信号ライン(ソースライン)であり、4は非線型
素子2へのタイミング信号ライン(ゲートライン)であ
る。 【0004】図lの様にマトリックスアレー基板を構成
した場合発生し易い欠陥として、各ライン及び非線型素
子のパターニング時に発生するパターン不良の他に、ソ
ースラインとゲートラインの交点における絶縁不良,非
線型素子2の絶縁不良が挙げられる。この内のパターン
不良は、工程の改善、無塵化の撤底等により相当低レベ
ルまで欠陥数を下げる事が可能であるのに対し、絶縁不
良については絶縁層の質の改善、厚みの増加等により初
期的に欠陥数を低下させる事は可能であっても、静電気
等によリマトリックスアレー完成以降にしばしばライン
間の絶縁不良欠陥が発生する。 【0005】この静電気による欠陥は、図lを見てわか
る様に、ソースライン又はゲートラインが、パネルの表
示領域外で静電気を受け、そのラインと直交するライン
との交点の絶縁不良となり、結果として、データ信号が
ゲートラインに漏れたり、タイミング信号がソースライ
ンに漏れ、絶縁不良個所を含むライン上の画素すべての
表示が不良となってしまい、いわゆるライン欠陥となっ
て、表示特性を著しくそこねる。この様な絶縁不良が発
生した場合の修正方法は、当該絶縁不良個所前後でソー
スライン又はゲートラインを切断する事による以外にな
く、この様な修正方法ではソースライン又はゲートライ
ンが断線してしまい、この断線したラインと接続した画
素はすべて非点燈の欠陥として残りライン欠陥を除去出
来ない。マトリックスアレーを単結晶シリコン基板上に
構成する場合は、静電気保護用のダイオード,抵抗をシ
リコン基板内に作り込むことにより、マトリックスアレ
ーを静電気より保護する事も可能であるが、ガラス板上
にマトリックスアレーを構成した場含、静電気の保護回
路を設け難く、従って前記の様な絶縁不良が多量に発生
し易く、マ卜リックスアレーの量産は困難である。 【0006】図2は、非線型素子にMOS型電界効果卜
ランジス夕一を用いたマトリックスアレーの例を示した
ものであり、マトリックスアレー液晶表示装置のl画素
の等価回路を示したものである。5はMOS型電界効果
トランジスターであリデータ信号のスイッチングを行な
う。6はコンデンサーであリデー夕信号の保持用として
用いられる。7は液晶パネルであり、7ーlは液晶駆動
素子に対応して形成された液晶駆動電極であり、7ー2
は上側ガラスパネルである。 【0007】図2の例におけるマトリックスアレーの具
体例を示したものが図3の(a),(b)であり、
(a)が平面図、(b)は(a)内の一点鎖線イーロに
従って切断した断面図である。これはガラス基板l5の
上に薄膜トランジスターを作る事によリマ卜リックスア
レーを構成した例であって、多結晶シリコン8の表面を
熱酸化してゲート絶縁膜l3とし、次に第2層目の多結
晶シリコンを形成し、パ夕ーニングする事により、ゲー
トライン及びトランジスターのゲート電極9と、電荷蓄
積用コンデンサーの一方の電極l2を同時に構成する。 【0008】さらに、第2層目の多結晶シリコン9及び
l2に不純物を拡散すると同時に第一層目の多結晶シリ
コン8のゲート電極9におおわれていない領域にも不純
物を拡散し、トランジスターのソース・ドレインを形成
する。次に層間絶縁膜l4を全面に形成した後卜ランジ
スターのソース・ドレイン領域にコンタクト穴を開け
る。最後にソースラインl0及び画素駆動電極llを形
成して、マトリックスアレーは完成する。この場合層間
絶縁膜l4はゲートライン9と、ソースラインl0を絶
縁しているのみならず、電極ll及びl2によって成る
電荷蓄積用コンデンサーの絶縁膜をもかねている為に出
来る限り薄くしなければ、このコンデンサーの容量は十
分な値がとれない。 【0009】例えぱ一画素の大きさをlミリメートル四
方とした場合コンデンサーの大きさは画面の明るさから
200ミクロン平方程度までであり、絶縁膜がシリコン
酸化で厚さを5000オングス卜ロームの場合コンデン
サー容量は約2.5ピコファラドしか得られない。 【0010】これに対し、画素液晶の容量は液晶厚みを
l0ミクロンとすると約9ピコファラド有る。コンデン
サーの容量は、少なくとも液晶の容量程度を有しなけれ
ぱ存在価値が無く、理想的には2〜3倍必要である。従
ってこの為には、層間絶縁膜の膜厚をl/5〜l/l0
程度に薄くするか、又は面積を5〜l0倍にしなければ
ならない。 【0011】面積は前記の様にパネルの明るさから前記
の大きさ以上は無理であり、層間絶縁膜を薄くする方法
しか無く、この場台のシリコン酸化膜ではl000オン
グス卜ローム以下の膜厚でなければならない、又比誘電
率の大きいシリコン窒化膜を用いた場合でも誘電率は高
々シリコン酸化膜の2倍でしかないので膜厚もl000
〜2000オングストローム程度に薄くしなければなら
ない。 【0012】一方トランジスターのゲート絶縁膜l3に
ついて考えると、この厚さは通常薄い場合であってもl
000〜2000オングストロームあり、場合によって
はトランジスターの耐圧から5000オングストローム
又はそれ以上必要な時もある。 【0013】 【発明が解決しようとする課題】ここで層間絶縁膜とト
ランジス夕一のゲート絶縁膜の耐圧を比べると、ゲート
絶縁膜はシリコンの熱酸化膜であるので、層間絶縁膜の
様な気相成長法に依ったシリコン酸化膜に比べ、耐圧は
同一膜厚の場合約2倍有り、前記のごとく層間絶縁膜と
ゲート絶縁膜の膜厚をl000〜2000オングストロ
ームとした場合必ず層間絶縁膜の方が耐圧が低くなって
しまい、従ってゲートライン又はソースラインに静電気
が入った場合の破壊個所は必ずソースラインとゲートラ
インが交差した場合は、図3からわかる様に、コンデン
サー容量が少なくなってしまいコンデンサ一を入れた効
果が無くなってしまう。 【0014】 【課題を解決するための手段】本発明はゲート線と、前
記ゲート線と交差してなるソース線と、前記ゲート線と
前記ソース線とに接続された薄膜トランジスターと、前
記薄膜トランジスターに電気的に接続されてなる電荷保
持用コンデンサーとを有する表示領域が基板上に形成さ
れてなる液晶表示装置の製造方法であって、前記ゲート
線及び前記電荷保持用コンデンサーの第1電極となる配
線層を形成する工程と、前記ゲート線及び前記第1電極
となる配線層が形成された前記表示領域の全面に第1絶
縁膜を形成する工程と、前記表示領域の全面に第2絶縁
膜を形成した後に、少なくとも前記第1電極となる配線
層の上の第2絶縁膜を取り除く工程と、前記ゲート線に
交差するように、且つ前記第1絶縁膜及び第2絶縁膜を
介在させて前記ソース線を形成する工程と、前記第1電
極となる配線層の上に前記第1絶縁膜を介在させて前記
電荷保持用コンデンサーの第2電極を形成する工程とを
有することを特徴とする。 【0015】以下本発明を図面によって詳細に説明す
る。 【0016】 【実施例】図4は本発明を実施したl例を示したもので
あり、(a)は図3(b)の断面図と同じ位置での断面
図であり、(b)は、ソースラインl0とゲートライン
9の交差点近傍のみを示す平面図である。図4の各部材
番号は図3同様であり、製造方法もゲートライン9及び
コンデンサー電極l2の形成及び不純物の拡散までは図
3の例と同一である。 【0017】層間絶縁膜はまず第一層目のシリコン酸化
膜l4ーlを基板全面に形成した後、第二層目のシリコ
ン酸化膜を基板全面に形成し、フォトエッチング技術に
より図4のl4ー2の様にゲートライン9とソースライ
ンl0の交差領域以外の第二層目のシリコン酸化膜をエ
ッチング除去する。 【0018】次は図3の例と同様にトランジスターのソ
ース・ドレイン領域の第l屠目のシリコン酸化膜にコン
タクトホールを開け、ソースラインl0を形成して完成
する。第一層目のシリコン酸化膜l4ー1の厚さはコン
デンサー容量を確保する為にl000オングス卜ローム
以下であり、第二層目のシリコン酸化膜の膜厚は、ゲー
トラインとソースライン問の耐圧を考慮して5000オ
ングストローム以上が良い。これによリコンデンサーの
容量を十分とれて、ゲートラインとソースラインの交差
点での耐圧をトランジスターのゲー卜耐圧より高くする
事が可能である。 【0019】図4の例では、基板全面に形成する層間絶
縁膜l4一lを最初に形成した後、ソースラインとゲー
トラインの交差領域にのみ設ける層間絶縁膜l4ー2を
形成したが、この順序は逆であっても良く、特に両絶縁
膜をシリコン酸化膜の様に同一物質で形成する場合l4
ー2の方が厚い為にエッチングが行ない易い。又、図4
の様に絶縁膜l4ーlを最初に形成する場合これをシリ
コン窒化膜で形成し、絶縁膜l4ー2をシリコン酸化膜
で形成すれば図の様なパターニングに際し、エッチング
の選択性が有り、より良好である。 【0020】図5は本発明の他の実施例を示したもので
あって(a)が平面図、(b)は(a)内の一点鎖線ハ
ーニに従って切断した断面図である。製造工程は図4の
例と同一であり、シリコン薄膜8の表面に熱酸化膜l3
を成長させ、その上へ2層目のシリコン薄膜9及びl2
を形成パターニングする。 【0021】さらにこの2層目のシリコン薄膜9及び1
2と、シリコン薄膜8の内シリコン薄膜9におおわれて
いない領域へ不純物の拡散を行なう。この後まず第二層
目の層間絶縁膜14ー2をエッチング除去し、コンデン
サーの一方の電極として用いるシリコン薄膜12の表面
上の層間絶縁膜は14ー1の第一層目のみとする。次に
トランジスターのソース・ドレイン領域上の層間絶縁膜
にコンタクト穴を開け、ソースライン10及び画素駆動
電極11を形成してアレーは完成する。 【0022】図4の例の場合と同様に層間絶縁膜l4ー
1の膜厚をl000オングストローム程度、又層間絶縁
膜l4ー2の膜厚を5000オングストローム以上とす
れば、やはり、ソースラインとゲートラインの交差部で
の両ライン間の耐圧を卜ランジスターのゲート耐圧より
高くする事が出来、しかも、画素内コンデンサーの容量
も十分な値とする事が可能である。 【0023】図5の場合、厚い層間絶縁膜がトランジス
ターをもおおうので、素子の保護に役立ち、信頼性も高
くなる、又厚い層間絶縁膜l4ー2は図5内の破線l6
で示した様に、コンデンサー電極よりはずす必要はな
く、コンデンサー電極の周辺をおおっても良いが、出来
るだけ層間膜l4ー2をエッチング除去する面積が大き
い程コンデンサー容量は大きくとれる。 【0024】尚2つの層間絶縁膜l4ーl及びl4ー2
の材料はシリコン酸化膜が一般的であるが、シリコン窒
化膜、アルミナ等でも良く、又2層の形成順序は図4の
例同様にどちらを先に形成しても良いことはいうまでも
ない。又、図5の実施例では、画素駆動電極のデッドス
ぺースが小さくなりコントラストの向上になる。 【0025】この様にゲートライン9はトランジスター
8を画素駆動電極llでおおう事は絶縁膜が14のlの
みの場合も可能であるが、さらに厚い絶縁膜l4ー2の
存在によつてシヨート等の欠陥が減少し有効である。 【0026】 【発明の効果】以上の如く、本発明はゲート線と、前記
ゲート線と交差してなるソース線と、前記ゲート線と前
記ソース線とに接続された薄膜トランジスターと、前記
薄膜トランジスターに電気的に接続されてなる電荷保持
用コンデンサーとを有する表示領域が基板上に形成され
てなる液晶表示装置の製造方法であって、前記ゲート線
及び前記電荷保持用コンデンサーの第1電極となる配線
層を形成する工程と、前記ゲート線及び前記第1電極と
なる配線層が形成された前記表示領域の全面に第1絶縁
膜を形成する工程と、前記表示領域の全面に第2絶縁膜
を形成した後に、少なくとも前記第1電極となる配線層
の上の第2絶縁膜を取り除く工程と、前記ゲート線に交
差するように、且つ前記第1絶縁膜及び第2絶縁膜を介
在させて前記ソース線を形成する工程と、前記第1電極
となる配線層の上に前記第1絶縁膜を介在させて前記電
荷保持用コンデンサーの第2電極を形成する工程とを有
するため、以下のような効果を有する。 【0027】 【0028】a)ゲート線とソース線の交差領域の絶縁
膜は二層の絶縁層を重ね合わせて構成されるから、一方
の絶縁層にピンホールが存在しても、他方の絶縁層でも
同一箇所にピンホールができる可能性は極めて低い。従
って、ライン間の短絡欠陥をもほぼ完全に防止すること
ができる。 【0029】b)電荷保持用コンデンサーがあるから、
マトリックスアレーのデータ信号の保持特性が向上す
る。また、ゲート線とソース線の交差部に形成される複
数の絶縁膜の一部と保持容量の誘電体膜とを同一膜で形
成することができるため、工程の簡略化が可能となる。 【0030】本発明の応用は、上記実施例で示した榛に
コンデンサー電極を独立して設けたマ卜リックスアレー
に限らず、隣接画素のゲー卜ラインを当該画素のコンデ
ンサー電極と共用するタイプのマ卜リックスアレーにも
適用可能である。
ーを用いた液晶表示装置の製造方法に関するものであ
る。 【0002】 【従来の技術】マトリックスアレーを用いた大面積表示
装置の開発が最近非常に活発に進められており、小型情
報機器、ハンディタイプのテレビ等広範囲にわたる応用
が期待されている。平面型の大容量の表示装置として
は、スイッチング素子をマトリックスアレー状に配列し
たものが最も有望視されている。 【0003】図lは非線型スイッチング素子をマトリッ
クスアレー状に配列したアクテイプマトリックスアレー
基板の構成のl例を示した配置図である。図中lで囲ま
れた領域が表示領域であり、その中に非線型素子2がマ
トリックス状に配置されている。3は非線型素子2への
デー夕信号ライン(ソースライン)であり、4は非線型
素子2へのタイミング信号ライン(ゲートライン)であ
る。 【0004】図lの様にマトリックスアレー基板を構成
した場合発生し易い欠陥として、各ライン及び非線型素
子のパターニング時に発生するパターン不良の他に、ソ
ースラインとゲートラインの交点における絶縁不良,非
線型素子2の絶縁不良が挙げられる。この内のパターン
不良は、工程の改善、無塵化の撤底等により相当低レベ
ルまで欠陥数を下げる事が可能であるのに対し、絶縁不
良については絶縁層の質の改善、厚みの増加等により初
期的に欠陥数を低下させる事は可能であっても、静電気
等によリマトリックスアレー完成以降にしばしばライン
間の絶縁不良欠陥が発生する。 【0005】この静電気による欠陥は、図lを見てわか
る様に、ソースライン又はゲートラインが、パネルの表
示領域外で静電気を受け、そのラインと直交するライン
との交点の絶縁不良となり、結果として、データ信号が
ゲートラインに漏れたり、タイミング信号がソースライ
ンに漏れ、絶縁不良個所を含むライン上の画素すべての
表示が不良となってしまい、いわゆるライン欠陥となっ
て、表示特性を著しくそこねる。この様な絶縁不良が発
生した場合の修正方法は、当該絶縁不良個所前後でソー
スライン又はゲートラインを切断する事による以外にな
く、この様な修正方法ではソースライン又はゲートライ
ンが断線してしまい、この断線したラインと接続した画
素はすべて非点燈の欠陥として残りライン欠陥を除去出
来ない。マトリックスアレーを単結晶シリコン基板上に
構成する場合は、静電気保護用のダイオード,抵抗をシ
リコン基板内に作り込むことにより、マトリックスアレ
ーを静電気より保護する事も可能であるが、ガラス板上
にマトリックスアレーを構成した場含、静電気の保護回
路を設け難く、従って前記の様な絶縁不良が多量に発生
し易く、マ卜リックスアレーの量産は困難である。 【0006】図2は、非線型素子にMOS型電界効果卜
ランジス夕一を用いたマトリックスアレーの例を示した
ものであり、マトリックスアレー液晶表示装置のl画素
の等価回路を示したものである。5はMOS型電界効果
トランジスターであリデータ信号のスイッチングを行な
う。6はコンデンサーであリデー夕信号の保持用として
用いられる。7は液晶パネルであり、7ーlは液晶駆動
素子に対応して形成された液晶駆動電極であり、7ー2
は上側ガラスパネルである。 【0007】図2の例におけるマトリックスアレーの具
体例を示したものが図3の(a),(b)であり、
(a)が平面図、(b)は(a)内の一点鎖線イーロに
従って切断した断面図である。これはガラス基板l5の
上に薄膜トランジスターを作る事によリマ卜リックスア
レーを構成した例であって、多結晶シリコン8の表面を
熱酸化してゲート絶縁膜l3とし、次に第2層目の多結
晶シリコンを形成し、パ夕ーニングする事により、ゲー
トライン及びトランジスターのゲート電極9と、電荷蓄
積用コンデンサーの一方の電極l2を同時に構成する。 【0008】さらに、第2層目の多結晶シリコン9及び
l2に不純物を拡散すると同時に第一層目の多結晶シリ
コン8のゲート電極9におおわれていない領域にも不純
物を拡散し、トランジスターのソース・ドレインを形成
する。次に層間絶縁膜l4を全面に形成した後卜ランジ
スターのソース・ドレイン領域にコンタクト穴を開け
る。最後にソースラインl0及び画素駆動電極llを形
成して、マトリックスアレーは完成する。この場合層間
絶縁膜l4はゲートライン9と、ソースラインl0を絶
縁しているのみならず、電極ll及びl2によって成る
電荷蓄積用コンデンサーの絶縁膜をもかねている為に出
来る限り薄くしなければ、このコンデンサーの容量は十
分な値がとれない。 【0009】例えぱ一画素の大きさをlミリメートル四
方とした場合コンデンサーの大きさは画面の明るさから
200ミクロン平方程度までであり、絶縁膜がシリコン
酸化で厚さを5000オングス卜ロームの場合コンデン
サー容量は約2.5ピコファラドしか得られない。 【0010】これに対し、画素液晶の容量は液晶厚みを
l0ミクロンとすると約9ピコファラド有る。コンデン
サーの容量は、少なくとも液晶の容量程度を有しなけれ
ぱ存在価値が無く、理想的には2〜3倍必要である。従
ってこの為には、層間絶縁膜の膜厚をl/5〜l/l0
程度に薄くするか、又は面積を5〜l0倍にしなければ
ならない。 【0011】面積は前記の様にパネルの明るさから前記
の大きさ以上は無理であり、層間絶縁膜を薄くする方法
しか無く、この場台のシリコン酸化膜ではl000オン
グス卜ローム以下の膜厚でなければならない、又比誘電
率の大きいシリコン窒化膜を用いた場合でも誘電率は高
々シリコン酸化膜の2倍でしかないので膜厚もl000
〜2000オングストローム程度に薄くしなければなら
ない。 【0012】一方トランジスターのゲート絶縁膜l3に
ついて考えると、この厚さは通常薄い場合であってもl
000〜2000オングストロームあり、場合によって
はトランジスターの耐圧から5000オングストローム
又はそれ以上必要な時もある。 【0013】 【発明が解決しようとする課題】ここで層間絶縁膜とト
ランジス夕一のゲート絶縁膜の耐圧を比べると、ゲート
絶縁膜はシリコンの熱酸化膜であるので、層間絶縁膜の
様な気相成長法に依ったシリコン酸化膜に比べ、耐圧は
同一膜厚の場合約2倍有り、前記のごとく層間絶縁膜と
ゲート絶縁膜の膜厚をl000〜2000オングストロ
ームとした場合必ず層間絶縁膜の方が耐圧が低くなって
しまい、従ってゲートライン又はソースラインに静電気
が入った場合の破壊個所は必ずソースラインとゲートラ
インが交差した場合は、図3からわかる様に、コンデン
サー容量が少なくなってしまいコンデンサ一を入れた効
果が無くなってしまう。 【0014】 【課題を解決するための手段】本発明はゲート線と、前
記ゲート線と交差してなるソース線と、前記ゲート線と
前記ソース線とに接続された薄膜トランジスターと、前
記薄膜トランジスターに電気的に接続されてなる電荷保
持用コンデンサーとを有する表示領域が基板上に形成さ
れてなる液晶表示装置の製造方法であって、前記ゲート
線及び前記電荷保持用コンデンサーの第1電極となる配
線層を形成する工程と、前記ゲート線及び前記第1電極
となる配線層が形成された前記表示領域の全面に第1絶
縁膜を形成する工程と、前記表示領域の全面に第2絶縁
膜を形成した後に、少なくとも前記第1電極となる配線
層の上の第2絶縁膜を取り除く工程と、前記ゲート線に
交差するように、且つ前記第1絶縁膜及び第2絶縁膜を
介在させて前記ソース線を形成する工程と、前記第1電
極となる配線層の上に前記第1絶縁膜を介在させて前記
電荷保持用コンデンサーの第2電極を形成する工程とを
有することを特徴とする。 【0015】以下本発明を図面によって詳細に説明す
る。 【0016】 【実施例】図4は本発明を実施したl例を示したもので
あり、(a)は図3(b)の断面図と同じ位置での断面
図であり、(b)は、ソースラインl0とゲートライン
9の交差点近傍のみを示す平面図である。図4の各部材
番号は図3同様であり、製造方法もゲートライン9及び
コンデンサー電極l2の形成及び不純物の拡散までは図
3の例と同一である。 【0017】層間絶縁膜はまず第一層目のシリコン酸化
膜l4ーlを基板全面に形成した後、第二層目のシリコ
ン酸化膜を基板全面に形成し、フォトエッチング技術に
より図4のl4ー2の様にゲートライン9とソースライ
ンl0の交差領域以外の第二層目のシリコン酸化膜をエ
ッチング除去する。 【0018】次は図3の例と同様にトランジスターのソ
ース・ドレイン領域の第l屠目のシリコン酸化膜にコン
タクトホールを開け、ソースラインl0を形成して完成
する。第一層目のシリコン酸化膜l4ー1の厚さはコン
デンサー容量を確保する為にl000オングス卜ローム
以下であり、第二層目のシリコン酸化膜の膜厚は、ゲー
トラインとソースライン問の耐圧を考慮して5000オ
ングストローム以上が良い。これによリコンデンサーの
容量を十分とれて、ゲートラインとソースラインの交差
点での耐圧をトランジスターのゲー卜耐圧より高くする
事が可能である。 【0019】図4の例では、基板全面に形成する層間絶
縁膜l4一lを最初に形成した後、ソースラインとゲー
トラインの交差領域にのみ設ける層間絶縁膜l4ー2を
形成したが、この順序は逆であっても良く、特に両絶縁
膜をシリコン酸化膜の様に同一物質で形成する場合l4
ー2の方が厚い為にエッチングが行ない易い。又、図4
の様に絶縁膜l4ーlを最初に形成する場合これをシリ
コン窒化膜で形成し、絶縁膜l4ー2をシリコン酸化膜
で形成すれば図の様なパターニングに際し、エッチング
の選択性が有り、より良好である。 【0020】図5は本発明の他の実施例を示したもので
あって(a)が平面図、(b)は(a)内の一点鎖線ハ
ーニに従って切断した断面図である。製造工程は図4の
例と同一であり、シリコン薄膜8の表面に熱酸化膜l3
を成長させ、その上へ2層目のシリコン薄膜9及びl2
を形成パターニングする。 【0021】さらにこの2層目のシリコン薄膜9及び1
2と、シリコン薄膜8の内シリコン薄膜9におおわれて
いない領域へ不純物の拡散を行なう。この後まず第二層
目の層間絶縁膜14ー2をエッチング除去し、コンデン
サーの一方の電極として用いるシリコン薄膜12の表面
上の層間絶縁膜は14ー1の第一層目のみとする。次に
トランジスターのソース・ドレイン領域上の層間絶縁膜
にコンタクト穴を開け、ソースライン10及び画素駆動
電極11を形成してアレーは完成する。 【0022】図4の例の場合と同様に層間絶縁膜l4ー
1の膜厚をl000オングストローム程度、又層間絶縁
膜l4ー2の膜厚を5000オングストローム以上とす
れば、やはり、ソースラインとゲートラインの交差部で
の両ライン間の耐圧を卜ランジスターのゲート耐圧より
高くする事が出来、しかも、画素内コンデンサーの容量
も十分な値とする事が可能である。 【0023】図5の場合、厚い層間絶縁膜がトランジス
ターをもおおうので、素子の保護に役立ち、信頼性も高
くなる、又厚い層間絶縁膜l4ー2は図5内の破線l6
で示した様に、コンデンサー電極よりはずす必要はな
く、コンデンサー電極の周辺をおおっても良いが、出来
るだけ層間膜l4ー2をエッチング除去する面積が大き
い程コンデンサー容量は大きくとれる。 【0024】尚2つの層間絶縁膜l4ーl及びl4ー2
の材料はシリコン酸化膜が一般的であるが、シリコン窒
化膜、アルミナ等でも良く、又2層の形成順序は図4の
例同様にどちらを先に形成しても良いことはいうまでも
ない。又、図5の実施例では、画素駆動電極のデッドス
ぺースが小さくなりコントラストの向上になる。 【0025】この様にゲートライン9はトランジスター
8を画素駆動電極llでおおう事は絶縁膜が14のlの
みの場合も可能であるが、さらに厚い絶縁膜l4ー2の
存在によつてシヨート等の欠陥が減少し有効である。 【0026】 【発明の効果】以上の如く、本発明はゲート線と、前記
ゲート線と交差してなるソース線と、前記ゲート線と前
記ソース線とに接続された薄膜トランジスターと、前記
薄膜トランジスターに電気的に接続されてなる電荷保持
用コンデンサーとを有する表示領域が基板上に形成され
てなる液晶表示装置の製造方法であって、前記ゲート線
及び前記電荷保持用コンデンサーの第1電極となる配線
層を形成する工程と、前記ゲート線及び前記第1電極と
なる配線層が形成された前記表示領域の全面に第1絶縁
膜を形成する工程と、前記表示領域の全面に第2絶縁膜
を形成した後に、少なくとも前記第1電極となる配線層
の上の第2絶縁膜を取り除く工程と、前記ゲート線に交
差するように、且つ前記第1絶縁膜及び第2絶縁膜を介
在させて前記ソース線を形成する工程と、前記第1電極
となる配線層の上に前記第1絶縁膜を介在させて前記電
荷保持用コンデンサーの第2電極を形成する工程とを有
するため、以下のような効果を有する。 【0027】 【0028】a)ゲート線とソース線の交差領域の絶縁
膜は二層の絶縁層を重ね合わせて構成されるから、一方
の絶縁層にピンホールが存在しても、他方の絶縁層でも
同一箇所にピンホールができる可能性は極めて低い。従
って、ライン間の短絡欠陥をもほぼ完全に防止すること
ができる。 【0029】b)電荷保持用コンデンサーがあるから、
マトリックスアレーのデータ信号の保持特性が向上す
る。また、ゲート線とソース線の交差部に形成される複
数の絶縁膜の一部と保持容量の誘電体膜とを同一膜で形
成することができるため、工程の簡略化が可能となる。 【0030】本発明の応用は、上記実施例で示した榛に
コンデンサー電極を独立して設けたマ卜リックスアレー
に限らず、隣接画素のゲー卜ラインを当該画素のコンデ
ンサー電極と共用するタイプのマ卜リックスアレーにも
適用可能である。
【図面の簡単な説明】
【図1】マトリックスアレーの構成例を示した配置図。
【図2】表示体に液晶を用いたマトリックスアレー表示
装置の例を等価回路を示した配線図。 【図3】(a),(b)は図2の例の具体例を示す平面
図及び断面図。 【図4】(a),(b)は本発明を実施した例を示した
平面図及び断面図。 【図5】(a),(b)は本発明の他の実施例を示した
平面図及び断面図。
装置の例を等価回路を示した配線図。 【図3】(a),(b)は図2の例の具体例を示す平面
図及び断面図。 【図4】(a),(b)は本発明を実施した例を示した
平面図及び断面図。 【図5】(a),(b)は本発明の他の実施例を示した
平面図及び断面図。
Claims (1)
- (57)【特許請求の範囲】 1.ゲート線と、前記ゲート線と交差してなるソース線
と、前記ゲート線と前記ソース線とに接続された薄膜ト
ランジスターと、前記薄膜トランジスターに電気的に接
続されてなる電荷保持用コンデンサーとを有する表示領
域が基板上に形成されてなる液晶表示装置の製造方法で
あって、 前記ゲート線及び前記電荷保持用コンデンサーの第1電
極となる配線層を形成する工程と、 前記ゲート線及び前記第1電極となる配線層が形成され
た前記表示領域の全面に第1絶縁膜を形成する工程と、 前記表示領域の全面に第2絶縁膜を形成した後に、少な
くとも前記第1電極となる配線層の上の第2絶縁膜を取
り除く工程と、 前記ゲート線に交差するように、且つ前記第1絶縁膜及
び第2絶縁膜を介在させて前記ソース線を形成する工程
と、 前記第1電極となる配線層の上に前記第1絶縁膜を介在
させて前記電荷保持用コンデンサーの第2電極を形成す
る工程とを有することを特徴とする液晶表示装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7666495A JP2677237B2 (ja) | 1995-03-31 | 1995-03-31 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7666495A JP2677237B2 (ja) | 1995-03-31 | 1995-03-31 | 液晶表示装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57075814A Division JPH0656461B2 (ja) | 1982-04-30 | 1982-05-06 | マトリックスアレー |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5489297A Division JP2907177B2 (ja) | 1997-03-10 | 1997-03-10 | 液晶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0961841A JPH0961841A (ja) | 1997-03-07 |
JP2677237B2 true JP2677237B2 (ja) | 1997-11-17 |
Family
ID=13611685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7666495A Expired - Lifetime JP2677237B2 (ja) | 1995-03-31 | 1995-03-31 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2677237B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286212A (ja) * | 2004-03-30 | 2005-10-13 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ基板、表示装置及びcadプログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54154289A (en) * | 1978-05-26 | 1979-12-05 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor array |
-
1995
- 1995-03-31 JP JP7666495A patent/JP2677237B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0961841A (ja) | 1997-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708637B2 (ja) | 液晶表示装置 | |
EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
US7838882B2 (en) | Thin film transistor substrate and liquid crystal display | |
KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
US6831318B2 (en) | Thin film transistor array | |
GB2307087A (en) | Liquid crystal displays | |
JP2850850B2 (ja) | 半導体装置の製造方法 | |
US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
KR19980077399A (ko) | 액정 표시 장치 및 그 제조방법 | |
JPH0656461B2 (ja) | マトリックスアレー | |
JP2677237B2 (ja) | 液晶表示装置の製造方法 | |
JP2565148B2 (ja) | マトリックスアレーの製造方法 | |
KR100605437B1 (ko) | 어레이 기판 및 평면 표시 장치 | |
JP2907177B2 (ja) | 液晶装置 | |
US6940480B2 (en) | Pixel structure | |
JPS6236687A (ja) | 表示装置 | |
JPH10135467A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR0144233B1 (ko) | 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 | |
JP4075220B2 (ja) | 表示パネル及びその製造方法 | |
JPH1091097A (ja) | トランジスタアレイ基板及びこれを用いた表示装置 | |
JPH06160906A (ja) | アクティブマトリクス型表示装置 | |
JPH0815726A (ja) | 液晶表示基板およびその製造方法 | |
JPH05257161A (ja) | アクティブマトリクス基板 | |
JP2501412B2 (ja) | アクティブマトリクス型表示装置の製造方法 | |
JPH0833554B2 (ja) | 画像表示装置用半導体およびその製造方法 |