JP2677202B2 - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JP2677202B2 JP2677202B2 JP6190447A JP19044794A JP2677202B2 JP 2677202 B2 JP2677202 B2 JP 2677202B2 JP 6190447 A JP6190447 A JP 6190447A JP 19044794 A JP19044794 A JP 19044794A JP 2677202 B2 JP2677202 B2 JP 2677202B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- frame
- address
- bank
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
- G06F9/30127—Register windows
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサに関
し、特に高速データアクセスのために用いられるレジス
タファイルを含むマイクロプロセッサに関する。
し、特に高速データアクセスのために用いられるレジス
タファイルを含むマイクロプロセッサに関する。
【０００２】
【従来の技術】一般に、マイクロプロセッサには複数個
のレジスタが備えられており、当該マイクロプロセッサ
においては、メインメモリ装置からのデータがレジスタ
にロードされ、当該レジスタ内のデータを用いて演算処
理が行われて、その演算処理結果がレジスタ内に書き込
まれ、更に当該演算結果はレジスタからメインメモリ装
置内に書き込まれるという動作手順を介して、所定のプ
ログラムの実行が行われている。これら上記の複数個の
レジスタは、一括してレジスタファイル装置と呼ばれて
いる。現在のマイクロプロセッサにおいては、３２個程
度のレジスタから成るレジスタファイル装置が設けられ
ているのが通例である。このレジスタファイル装置は、
ブロセッサ外部のメモリ装置またはプロセッサ内部のキ
ャッシュメモリに比較して小規模であるために、高速ア
クセスが可能であり、また複数の読出し／書込みを並列
に行うことが、比較的に低コストで行うことができると
いう利点がある。
のレジスタが備えられており、当該マイクロプロセッサ
においては、メインメモリ装置からのデータがレジスタ
にロードされ、当該レジスタ内のデータを用いて演算処
理が行われて、その演算処理結果がレジスタ内に書き込
まれ、更に当該演算結果はレジスタからメインメモリ装
置内に書き込まれるという動作手順を介して、所定のプ
ログラムの実行が行われている。これら上記の複数個の
レジスタは、一括してレジスタファイル装置と呼ばれて
いる。現在のマイクロプロセッサにおいては、３２個程
度のレジスタから成るレジスタファイル装置が設けられ
ているのが通例である。このレジスタファイル装置は、
ブロセッサ外部のメモリ装置またはプロセッサ内部のキ
ャッシュメモリに比較して小規模であるために、高速ア
クセスが可能であり、また複数の読出し／書込みを並列
に行うことが、比較的に低コストで行うことができると
いう利点がある。
【０００３】このように、マイクロプロセッサにおいて
は、レジスタファイル装置を活用することにより処理の
高速化が実現されているが、その一方において、このレ
ジスタファイル装置のために、プロセスまたはスレッド
間の処理の切替が遅くなるというデメリットが存在して
いる。ここで、上記のスレッドとは、一つのプロセスを
幾つかの並行または並列に実行可能な部分に切り分けた
命令列のことを指す言葉である。これらのプロセスまた
はスレッド間の処理の切替は一般的にはコンテキストス
イッチと呼ばれており、マイクロプロセッサにおいて
は、プロセスまたはスレッドの切替え時において、また
は割り込み処理時において、このコンテキストスイッチ
という現象が数多く発生する。
は、レジスタファイル装置を活用することにより処理の
高速化が実現されているが、その一方において、このレ
ジスタファイル装置のために、プロセスまたはスレッド
間の処理の切替が遅くなるというデメリットが存在して
いる。ここで、上記のスレッドとは、一つのプロセスを
幾つかの並行または並列に実行可能な部分に切り分けた
命令列のことを指す言葉である。これらのプロセスまた
はスレッド間の処理の切替は一般的にはコンテキストス
イッチと呼ばれており、マイクロプロセッサにおいて
は、プロセスまたはスレッドの切替え時において、また
は割り込み処理時において、このコンテキストスイッチ
という現象が数多く発生する。
【０００４】このコンテキストスイッチが起きると、新
たなプロセスまたはスレッドによってレジスタファイル
装置が使用されるために、コンテキストスイッチの発生
に対する対応策としては、実行環境即ちレジスタファイ
ル装置内の古い記憶内容をメインメモリ装置内に退避さ
せることが必要となる。一般に、通常のマイクロプロセ
ッサを使用している限りにおいては、このようなコンテ
キストスイッチという現象の発生は、処理上の大きなオ
ーバーヘッドとなる。通常のマイクロプロセッサにおい
て、このコンテキストスイッチ対応策に時間を要する理
由は、第１に、オペレーティングシステムまたはユーザ
ーレベルライブラリが介入する必要があるという点であ
り、第２には、退避すべき実行環境の情報が多いという
点である。この内、オベレーティングシステムまたはユ
ーザーレベルライブラリが介入しなければならないとい
う要因の一つは、レジスタファイル装置のデータ内容を
退避させるべきメモリ空間内のアドレスが定められてい
ないという点にある。このため前記オペレーテイングシ
ステムによりデータ退避用の領域がメモリ上において確
保され、これらの退避用の領域に、前記レジスタおよび
プログラムカウンタのデータ内容を格納するための手続
きがとられる。このような状態は、メモリ空間内のアド
レスが割り当てられておらずに、マイクロプロセッサ内
のハードウェアが維持されている状態という意味で、上
記の実行環境はプロセッサ状態と呼ばれることもある。
たなプロセスまたはスレッドによってレジスタファイル
装置が使用されるために、コンテキストスイッチの発生
に対する対応策としては、実行環境即ちレジスタファイ
ル装置内の古い記憶内容をメインメモリ装置内に退避さ
せることが必要となる。一般に、通常のマイクロプロセ
ッサを使用している限りにおいては、このようなコンテ
キストスイッチという現象の発生は、処理上の大きなオ
ーバーヘッドとなる。通常のマイクロプロセッサにおい
て、このコンテキストスイッチ対応策に時間を要する理
由は、第１に、オペレーティングシステムまたはユーザ
ーレベルライブラリが介入する必要があるという点であ
り、第２には、退避すべき実行環境の情報が多いという
点である。この内、オベレーティングシステムまたはユ
ーザーレベルライブラリが介入しなければならないとい
う要因の一つは、レジスタファイル装置のデータ内容を
退避させるべきメモリ空間内のアドレスが定められてい
ないという点にある。このため前記オペレーテイングシ
ステムによりデータ退避用の領域がメモリ上において確
保され、これらの退避用の領域に、前記レジスタおよび
プログラムカウンタのデータ内容を格納するための手続
きがとられる。このような状態は、メモリ空間内のアド
レスが割り当てられておらずに、マイクロプロセッサ内
のハードウェアが維持されている状態という意味で、上
記の実行環境はプロセッサ状態と呼ばれることもある。
【０００５】上記のコンテキストスイッチについては、
コンピュータ科学またはオペレーティングシステムの教
科書、例えば“ Operating System Concepts, A.Silber
schatz, J.Peterson and P.Galvin, Addison Wesley,
p.106”などに解説されている。ここにおいて、オペレ
ーティングシステムまたはユーザーレベルライブラリが
介入する理由の一つは、レジスタファイル装置の記憶内
容の退避場所を確保するためである。
コンピュータ科学またはオペレーティングシステムの教
科書、例えば“ Operating System Concepts, A.Silber
schatz, J.Peterson and P.Galvin, Addison Wesley,
p.106”などに解説されている。ここにおいて、オペレ
ーティングシステムまたはユーザーレベルライブラリが
介入する理由の一つは、レジスタファイル装置の記憶内
容の退避場所を確保するためである。
【０００６】このようなコンテキストスイッチに関する
問題を解決するために提案されている従来技術の一つと
して、レジスタウィンドウ技術がある。この技術は、マ
イクロプロセッサのＲＩＳＣアーキテクチャの一つとし
て著名なＳＰＡＲＣアーキテクチャにおけるレジスタフ
ァイル装置において採用されているものである。レジス
タウィンドウ技術は、既に多くのコンピュータ科学の教
科書等にも解説されている技術であり、“The SPARC Ar
chitecture Manual, Prentice Hall”の第４章に詳しい
説明が記載されている。
問題を解決するために提案されている従来技術の一つと
して、レジスタウィンドウ技術がある。この技術は、マ
イクロプロセッサのＲＩＳＣアーキテクチャの一つとし
て著名なＳＰＡＲＣアーキテクチャにおけるレジスタフ
ァイル装置において採用されているものである。レジス
タウィンドウ技術は、既に多くのコンピュータ科学の教
科書等にも解説されている技術であり、“The SPARC Ar
chitecture Manual, Prentice Hall”の第４章に詳しい
説明が記載されている。
【０００７】以下に、図６を参照して、レジスタウィン
ドウ技術に基づくレジスタファイル装置の基本的な概念
と動作について説明する。図６は、当該レジスタファイ
ル装置４０を形成する複数のレジスタウィンドウを示す
図である。図６に示されるように、レジスタファイル装
置４０は、レジスタウィンドウ６０１1 、６０１2 、６
０１3 、………、６０１(N-1) 、６０１N を含むＮ個の
レジスタウィンドウに分割されており、それぞれのレジ
スタウィンドウは、相互に一部分が重なりあっている。
図６において、各レジスタウィンドウの斜線部分は、隣
接するレジスタウィンドウと相互に重なりあっている部
分を示している。今、関数の呼び出し時に、呼び出し関
数が或るウィンドウを用いているものとすると、呼び出
された関数はその次のウィンドウを用いる。このよう
に、別々のレジスタウィンドウを用いるために、従来の
レジスタファイル装置のような関数呼び出しに伴うレジ
スタ記憶内容の退避／回復を行う必要がない。レジスタ
ウィンドウ間のオーバーラップは、関数間の引数の引き
渡しに使用される。
ドウ技術に基づくレジスタファイル装置の基本的な概念
と動作について説明する。図６は、当該レジスタファイ
ル装置４０を形成する複数のレジスタウィンドウを示す
図である。図６に示されるように、レジスタファイル装
置４０は、レジスタウィンドウ６０１1 、６０１2 、６
０１3 、………、６０１(N-1) 、６０１N を含むＮ個の
レジスタウィンドウに分割されており、それぞれのレジ
スタウィンドウは、相互に一部分が重なりあっている。
図６において、各レジスタウィンドウの斜線部分は、隣
接するレジスタウィンドウと相互に重なりあっている部
分を示している。今、関数の呼び出し時に、呼び出し関
数が或るウィンドウを用いているものとすると、呼び出
された関数はその次のウィンドウを用いる。このよう
に、別々のレジスタウィンドウを用いるために、従来の
レジスタファイル装置のような関数呼び出しに伴うレジ
スタ記憶内容の退避／回復を行う必要がない。レジスタ
ウィンドウ間のオーバーラップは、関数間の引数の引き
渡しに使用される。
【０００８】このように、レジスタウィンドウ技術は、
関数呼び出しの高速化のために考案された技術である
が、上記資料“The SPARC Architecture Manual ”の付
録Ｄに記載されているように、コンテキストスイッチの
高速化のためにも使用することが可能である。これは、
それぞれのウィンドウを各プロセスまたはスレッドに割
当てることにより行われる。関数呼び出しの場合と同様
に、コンテキストスイッチに伴う記憶内容の退避／回復
を行う必要がなくなる。但し、この場合には、レジスタ
ウィンドウ間のオーバーラップを利用することはできな
くなる。
関数呼び出しの高速化のために考案された技術である
が、上記資料“The SPARC Architecture Manual ”の付
録Ｄに記載されているように、コンテキストスイッチの
高速化のためにも使用することが可能である。これは、
それぞれのウィンドウを各プロセスまたはスレッドに割
当てることにより行われる。関数呼び出しの場合と同様
に、コンテキストスイッチに伴う記憶内容の退避／回復
を行う必要がなくなる。但し、この場合には、レジスタ
ウィンドウ間のオーバーラップを利用することはできな
くなる。
【０００９】
【発明が解決しようとする課題】上述した従来のマイク
ロプロセッサにおいては、レジスタファイル装置は、当
該マイクロプロセッサの高性能化にとって必須の装置で
はあるが、コンテキストスイッチの発生に際しては、レ
ジスタファイル装置の記憶内容をメモリ装置に退避させ
なければならないという事態となり、オーバーヘッドが
生じるという問題がある。このオーバーヘッドは、コン
テキストスイッチが頻繁に行われるような使用環境にお
いては重大な問題となり、例えば、埋め込み型システム
と呼ばれるような外部機器の制御用としてマイクロプロ
セッサを使用する場合、または複数のマイクロプロセッ
サを使用する並列マイクロプロセッサシステム等におい
ては、運用上の障害になるという欠点がある。
ロプロセッサにおいては、レジスタファイル装置は、当
該マイクロプロセッサの高性能化にとって必須の装置で
はあるが、コンテキストスイッチの発生に際しては、レ
ジスタファイル装置の記憶内容をメモリ装置に退避させ
なければならないという事態となり、オーバーヘッドが
生じるという問題がある。このオーバーヘッドは、コン
テキストスイッチが頻繁に行われるような使用環境にお
いては重大な問題となり、例えば、埋め込み型システム
と呼ばれるような外部機器の制御用としてマイクロプロ
セッサを使用する場合、または複数のマイクロプロセッ
サを使用する並列マイクロプロセッサシステム等におい
ては、運用上の障害になるという欠点がある。
【００１０】また、従来のウィンドウ技術においては、
レジスタファイル装置内に用意されているレジスタウィ
ンドウで足りている場合には、レジスタの内容のセーブ
を行わないで済むという利点があり、コンテキストスイ
ッチを高速化することが可能ではあるか、レジスタウィ
ンドウの数が足りない場合（オーバーフローと呼ぶ）に
は、オペレーティングシステムが介入して、オーバーフ
ローしたレジスタウィンドウの記憶内容をメモリ装置に
退避することが必要となる。このような状況が生じた場
合には、むしろ通常のレジスタファイル装置を用いてコ
ンテキストスイッチが生じた場合よりも、更に長い時間
がかかってしまうという欠点がある。
レジスタファイル装置内に用意されているレジスタウィ
ンドウで足りている場合には、レジスタの内容のセーブ
を行わないで済むという利点があり、コンテキストスイ
ッチを高速化することが可能ではあるか、レジスタウィ
ンドウの数が足りない場合（オーバーフローと呼ぶ）に
は、オペレーティングシステムが介入して、オーバーフ
ローしたレジスタウィンドウの記憶内容をメモリ装置に
退避することが必要となる。このような状況が生じた場
合には、むしろ通常のレジスタファイル装置を用いてコ
ンテキストスイッチが生じた場合よりも、更に長い時間
がかかってしまうという欠点がある。
【００１１】本発明の目的は、コンテキストスイッチに
際して、レジスタファイル装置の記憶内容を退避させる
ためには、オペレーティングシステムまたはユーザーレ
ベルライブラリにより明示的に退避場所を確保する必要
があり、そのためにコンテキストスイッチに長い時間が
かかるという問題を解決し、より柔軟で高速のコンテキ
ストスイッチ方法を可能とする、新しいレジスタファイ
ル装置を備えたマイクロプロセッサを提供することにあ
る。
際して、レジスタファイル装置の記憶内容を退避させる
ためには、オペレーティングシステムまたはユーザーレ
ベルライブラリにより明示的に退避場所を確保する必要
があり、そのためにコンテキストスイッチに長い時間が
かかるという問題を解決し、より柔軟で高速のコンテキ
ストスイッチ方法を可能とする、新しいレジスタファイ
ル装置を備えたマイクロプロセッサを提供することにあ
る。
【００１２】
【課題を解決するための手段】第１の発明のマイクロプ
ロセッサは、少なくともレジスタファイル装置と命令パ
イプラインとを備えて構成され、当該レジスタファイル
装置と所定のメモリ装置との間において、データのロー
ド／ストア処理を行うマイクロプロセッサにおいて、前
記レジスタファイル装置が、それぞれ同一数のレジスタ
を含む複数のレジスタバンクと、前記レジスタバンクと
同一数のフレームアドレス記憶レジスタと、前記命令パ
イプラインに対してレジスタ指定線および第１のデータ
転送線を介して接続され、前記複数のレジスタバンクに
連結される第１のデータ読み書き手段と、前記命令パイ
プラインに対してアドレス転送線を介して接続され、前
記複数のフレームアドレス記憶レジスタに連結されるア
ドレス読み書き手段と、前記複数のレジスタバンクに連
結され、前記メモリ装置に対して第２のデータ転送線を
介して接続される第２のデータ読み書き手段と、備えて
構成される。
ロセッサは、少なくともレジスタファイル装置と命令パ
イプラインとを備えて構成され、当該レジスタファイル
装置と所定のメモリ装置との間において、データのロー
ド／ストア処理を行うマイクロプロセッサにおいて、前
記レジスタファイル装置が、それぞれ同一数のレジスタ
を含む複数のレジスタバンクと、前記レジスタバンクと
同一数のフレームアドレス記憶レジスタと、前記命令パ
イプラインに対してレジスタ指定線および第１のデータ
転送線を介して接続され、前記複数のレジスタバンクに
連結される第１のデータ読み書き手段と、前記命令パイ
プラインに対してアドレス転送線を介して接続され、前
記複数のフレームアドレス記憶レジスタに連結されるア
ドレス読み書き手段と、前記複数のレジスタバンクに連
結され、前記メモリ装置に対して第２のデータ転送線を
介して接続される第２のデータ読み書き手段と、備えて
構成される。
【００１３】また、第２の発明のマイクロプロセッサ
は、少なくともレジスタファイル装置と命令パイプライ
ンとを備えて構成され、当該レジスタファイル装置と所
定のメモリ装置との間において、データのロード／スト
ア処理を行うマイクロプロセッサにおいて、前記レジス
タファイル装置が、それぞれ同一数のレジスタを含む複
数のレジスタバンクと、前記レジスタバンクと同一数の
フレームアドレス記憶レジスタと、前記レジスタバンク
と同一数のフレーム状態記憶レジスタと、前記命令パイ
プラインに対してレジスタ指定線および第１のデータ転
送線を介して接続され、前記複数のレジスタバンクに連
結される第１のデータ読み書き手段と、前記命令パイプ
ラインに対してアドレス転送線を介して接続され、前記
複数のフレームアドレス記憶レジスタに連結されるアド
レス読み書き手段と、前記複数のレジスタバンクに連結
され、前記メモリ装置に対して第２のデータ転送線を介
して接続される第２のデータ読み書き手段と、前記命令
パイプラインに対してフレーム状態転送線を介して接続
され、前記複数のフレーム状態記憶レジスタに連結され
るフレーム状態更新手段と、とを備えて構成される。
は、少なくともレジスタファイル装置と命令パイプライ
ンとを備えて構成され、当該レジスタファイル装置と所
定のメモリ装置との間において、データのロード／スト
ア処理を行うマイクロプロセッサにおいて、前記レジス
タファイル装置が、それぞれ同一数のレジスタを含む複
数のレジスタバンクと、前記レジスタバンクと同一数の
フレームアドレス記憶レジスタと、前記レジスタバンク
と同一数のフレーム状態記憶レジスタと、前記命令パイ
プラインに対してレジスタ指定線および第１のデータ転
送線を介して接続され、前記複数のレジスタバンクに連
結される第１のデータ読み書き手段と、前記命令パイプ
ラインに対してアドレス転送線を介して接続され、前記
複数のフレームアドレス記憶レジスタに連結されるアド
レス読み書き手段と、前記複数のレジスタバンクに連結
され、前記メモリ装置に対して第２のデータ転送線を介
して接続される第２のデータ読み書き手段と、前記命令
パイプラインに対してフレーム状態転送線を介して接続
され、前記複数のフレーム状態記憶レジスタに連結され
るフレーム状態更新手段と、とを備えて構成される。
【００１４】更に、第３の発明のマイクロプロセッサ
は、少なくともレジスタファイル装置と命令パイプライ
ンとを備えて構成され、当該レジスタファイル装置と所
定のメモリ装置との間において、データのロード／スト
ア処理を行うマイクロプロセッサにおいて、前記レジス
タファイル装置が、それぞれ同一数のレジスタを含む複
数のレジスタバンクと、前記レジスタバンクと同一数の
フレームアドレス記憶レジスタと、前記レジスタバンク
と同一数のフレーム状態記憶レジスタと、前記レジスタ
バンクと同一数のレジスタバンク番号レジスタと、前記
命令パイプラインに対して第１のデータ転送線を介して
接続され、前記複数のレジスタバンクに連結される第１
のデータ読み書き手段と、前記命令パイプラインに対し
てアドレス転送線を介して接続され、前記複数のフレー
ムアドレス記憶レジスタに連結されるアドレス読み書き
手段と、前記複数のレジスタバンクに連結され、前記メ
モリ装置に対して第２のデータ転送線を介して接続され
る第２のデータ読み書き手段と、前記命令パイプライン
に対してフレーム状態転送線を介して接続され、前記複
数のフレーム状態記憶レジスタに連結されるフレーム状
態更新手段と、前記命令パイプラインに対してレジスタ
指定線を介して接続され、前記複数のレジスタバンク番
号レジスタに連結されるレジスタバンク選択手段と、と
を備えて構成される。
は、少なくともレジスタファイル装置と命令パイプライ
ンとを備えて構成され、当該レジスタファイル装置と所
定のメモリ装置との間において、データのロード／スト
ア処理を行うマイクロプロセッサにおいて、前記レジス
タファイル装置が、それぞれ同一数のレジスタを含む複
数のレジスタバンクと、前記レジスタバンクと同一数の
フレームアドレス記憶レジスタと、前記レジスタバンク
と同一数のフレーム状態記憶レジスタと、前記レジスタ
バンクと同一数のレジスタバンク番号レジスタと、前記
命令パイプラインに対して第１のデータ転送線を介して
接続され、前記複数のレジスタバンクに連結される第１
のデータ読み書き手段と、前記命令パイプラインに対し
てアドレス転送線を介して接続され、前記複数のフレー
ムアドレス記憶レジスタに連結されるアドレス読み書き
手段と、前記複数のレジスタバンクに連結され、前記メ
モリ装置に対して第２のデータ転送線を介して接続され
る第２のデータ読み書き手段と、前記命令パイプライン
に対してフレーム状態転送線を介して接続され、前記複
数のフレーム状態記憶レジスタに連結されるフレーム状
態更新手段と、前記命令パイプラインに対してレジスタ
指定線を介して接続され、前記複数のレジスタバンク番
号レジスタに連結されるレジスタバンク選択手段と、と
を備えて構成される。
【００１５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明の第１の実施例の構成を示す
ブロック図である。図１に示されるように、本実施例の
マイクロプロセッサ１は、メモリ装置２に対応して、命
令パイプライン３と、レジスタファイル装置４とを備え
て構成されており、レジスタファイル装置４は、アドレ
ス読み書き回路５と、複数のフレームアドレス記憶レジ
スタ６と、データ読み書き回路７および１０と、それぞ
れ同一数のレジスタ９を含み、フレームアドレス記憶レ
ジスタ６と同一数のレジスタバンク８とを備えて構成さ
れる。マイクロプロセッサ１内においては、命令パイプ
ライン３は、レジスタファイル装置４とレジスタ指定線
１０４、データ転送線１０５およびアドレス転送線１０
６により接続されており、マイクロプロセッサ１内の命
令パイプライン３は、メモリ装置２とメモリアドレス線
１０１および命令供給線１０２により接続され、データ
読み書き回路１０は、メモリ装置２とデータ転送線１０
３により接続されている。
ブロック図である。図１に示されるように、本実施例の
マイクロプロセッサ１は、メモリ装置２に対応して、命
令パイプライン３と、レジスタファイル装置４とを備え
て構成されており、レジスタファイル装置４は、アドレ
ス読み書き回路５と、複数のフレームアドレス記憶レジ
スタ６と、データ読み書き回路７および１０と、それぞ
れ同一数のレジスタ９を含み、フレームアドレス記憶レ
ジスタ６と同一数のレジスタバンク８とを備えて構成さ
れる。マイクロプロセッサ１内においては、命令パイプ
ライン３は、レジスタファイル装置４とレジスタ指定線
１０４、データ転送線１０５およびアドレス転送線１０
６により接続されており、マイクロプロセッサ１内の命
令パイプライン３は、メモリ装置２とメモリアドレス線
１０１および命令供給線１０２により接続され、データ
読み書き回路１０は、メモリ装置２とデータ転送線１０
３により接続されている。
【００１７】始めに、図１を参照して、マイクロプロセ
ッサ１の一般的な動作について説明する。まず、命令パ
イプライン３により、メモリアドレス線１０１を介して
メモリ装置２内のアドレスが指定され、当該指定された
アドレスに格納されている命令が命令供給線１０２を経
由して読み出されて、命令パイプライン３に入力され
る。命令パイプライン３においては、当該命令により指
示される処理が実行される。この処理の実行に当って
は、レジスタファイル装置４内のレジスタバンク８の何
れかのレジスタ９に格納されているデータを必要とする
場合、または当該処理結果を何れかのレジスタ９に格納
する場合に対応して、当該レジスタファイル装置４内の
レジスタ９に対するアクセスが行われる。ワード単位以
下のデータのロード／ストァ命令を処理する場合には、
何れかのレジスタ９とメモリ装置２との間において、デ
ータ転送線１０３およびデータ読み書き回路１０を介し
てデータが転送される。メモリ装置２内のアドレスは、
命令パイプライン３により、メモリアドレス線１０１を
介して指定される。ここにおいて、ワードとは、一つの
レジスタ９に格納されている大きさ、即ちビット数を持
つデータを示している。以上の動作が、通常のマイクロ
プロセッサと、本発明のマイクロプロセッサ１に共通す
る動作内容である。
ッサ１の一般的な動作について説明する。まず、命令パ
イプライン３により、メモリアドレス線１０１を介して
メモリ装置２内のアドレスが指定され、当該指定された
アドレスに格納されている命令が命令供給線１０２を経
由して読み出されて、命令パイプライン３に入力され
る。命令パイプライン３においては、当該命令により指
示される処理が実行される。この処理の実行に当って
は、レジスタファイル装置４内のレジスタバンク８の何
れかのレジスタ９に格納されているデータを必要とする
場合、または当該処理結果を何れかのレジスタ９に格納
する場合に対応して、当該レジスタファイル装置４内の
レジスタ９に対するアクセスが行われる。ワード単位以
下のデータのロード／ストァ命令を処理する場合には、
何れかのレジスタ９とメモリ装置２との間において、デ
ータ転送線１０３およびデータ読み書き回路１０を介し
てデータが転送される。メモリ装置２内のアドレスは、
命令パイプライン３により、メモリアドレス線１０１を
介して指定される。ここにおいて、ワードとは、一つの
レジスタ９に格納されている大きさ、即ちビット数を持
つデータを示している。以上の動作が、通常のマイクロ
プロセッサと、本発明のマイクロプロセッサ１に共通す
る動作内容である。
【００１８】次に、本実施例の特徴である、フレーム単
位にてロード／ストア命令を処理する場合の動作につい
て説明する。ここにおいて、フレームとは、レジスタバ
ンク８と同一のビット数のデータとして規定されてい
る。例えば、図１の実施例においては、レジスタバンク
８が４個あり、それぞれのレジスタバンク８が８個のレ
ジスタ９により構成される場合を例として示されている
が、この場合におけるフレームの大きさは８ワードとな
る。またフレームアドレスとは、このフレームに対して
与えられるメモリ装置２内におけるアドレスを示してい
る。
位にてロード／ストア命令を処理する場合の動作につい
て説明する。ここにおいて、フレームとは、レジスタバ
ンク８と同一のビット数のデータとして規定されてい
る。例えば、図１の実施例においては、レジスタバンク
８が４個あり、それぞれのレジスタバンク８が８個のレ
ジスタ９により構成される場合を例として示されている
が、この場合におけるフレームの大きさは８ワードとな
る。またフレームアドレスとは、このフレームに対して
与えられるメモリ装置２内におけるアドレスを示してい
る。
【００１９】フレームのロード命令の処理を行う際に
は、フレームアドレスをメモリアドレス線１０１を介し
て指定し、指定されたフレームアドレスの位置のフレー
ムを、データ転送線１０３およびデータ読み書き込み回
路１０を介してレジスタバンク８に書き込む。何れのレ
ジスタバンク８に書き込むかは、命令パイプライン３よ
りレジスタ指定線１０４およびデータ読み書き回路７を
介して、該当するレジスタバンク８に指定される。更に
指定されたフレームアドレスが、アドレス転送線１０６
およびアドレス読込み書き回路５を介して、指定された
レジスタバンク８に対応するフレームアドレス記憶レジ
スタ６に書き込まれる。
は、フレームアドレスをメモリアドレス線１０１を介し
て指定し、指定されたフレームアドレスの位置のフレー
ムを、データ転送線１０３およびデータ読み書き込み回
路１０を介してレジスタバンク８に書き込む。何れのレ
ジスタバンク８に書き込むかは、命令パイプライン３よ
りレジスタ指定線１０４およびデータ読み書き回路７を
介して、該当するレジスタバンク８に指定される。更に
指定されたフレームアドレスが、アドレス転送線１０６
およびアドレス読込み書き回路５を介して、指定された
レジスタバンク８に対応するフレームアドレス記憶レジ
スタ６に書き込まれる。
【００２０】フレームのストア命令の処理の実施は二つ
の方法により行うことができる。第１のストア方法にお
いては、何れのレジスタバンク８のフレームをストアす
るかをレジスタ指定線１０４を介して指定する。メモリ
装置２内の格納場所を示すフレームアドレスには指定さ
れたレジスタバンク８に対応するフレームアドレス気後
レジスタ６に格納されているフレームアドレスが用いら
れる。このフレームアドレスは、アドレス転送線１０６
を介して命令パイプライン３に読み出され、メモリアド
レス線１０１を介してメモリ装置２に入力されて格納さ
れる。また、第２のストア方法においては、同じく何れ
のレジスタバンク８のフレームをストアするかを、レジ
スタ指定線１０４を介して指定し、またストア先のフレ
ームアドレスを、命令パイプライン３によりメモリアド
レス線１０１を介して指定する。この指定されたフレー
ムをメモリ装置２内の指定されたフレームアドレスの位
置に格納する。
の方法により行うことができる。第１のストア方法にお
いては、何れのレジスタバンク８のフレームをストアす
るかをレジスタ指定線１０４を介して指定する。メモリ
装置２内の格納場所を示すフレームアドレスには指定さ
れたレジスタバンク８に対応するフレームアドレス気後
レジスタ６に格納されているフレームアドレスが用いら
れる。このフレームアドレスは、アドレス転送線１０６
を介して命令パイプライン３に読み出され、メモリアド
レス線１０１を介してメモリ装置２に入力されて格納さ
れる。また、第２のストア方法においては、同じく何れ
のレジスタバンク８のフレームをストアするかを、レジ
スタ指定線１０４を介して指定し、またストア先のフレ
ームアドレスを、命令パイプライン３によりメモリアド
レス線１０１を介して指定する。この指定されたフレー
ムをメモリ装置２内の指定されたフレームアドレスの位
置に格納する。
【００２１】図２は、本実施例におけるフレーム単位の
ロード／ストア命令実行時のフレームアドレスの指定方
法を説明するための動作概念図である。フレームをロー
ドする際に、例えばフレームアドレス“Ａ”を指定した
ものとすると、動作線２０１により示されるように、メ
モリ装置２内のフレームアドレス“Ａ”により指定され
る位置のフレームがメモリ装置２から読み出されて、指
定されたレジスタバンク８に格納されるとともに、対応
するフレームアドレス記憶レジスタ６にフレームアドレ
ス“Ａ”が格納される。このフレームを前記第１の方法
によりストアすると、動作線２０２により示されるよう
に、ロードされた場所、即ち元の場所にストアされる。
一方、前記第２の方法において、フレームアドレスとし
て“Ｃ”により指定した場合に、どこからロードされた
か否かに関わらず、動作線２０３により示されるよう
に、メモリ装置２内のフレームアドレス“Ｃ”により指
定される位置に、“フレームＡ”がストアされる。
ロード／ストア命令実行時のフレームアドレスの指定方
法を説明するための動作概念図である。フレームをロー
ドする際に、例えばフレームアドレス“Ａ”を指定した
ものとすると、動作線２０１により示されるように、メ
モリ装置２内のフレームアドレス“Ａ”により指定され
る位置のフレームがメモリ装置２から読み出されて、指
定されたレジスタバンク８に格納されるとともに、対応
するフレームアドレス記憶レジスタ６にフレームアドレ
ス“Ａ”が格納される。このフレームを前記第１の方法
によりストアすると、動作線２０２により示されるよう
に、ロードされた場所、即ち元の場所にストアされる。
一方、前記第２の方法において、フレームアドレスとし
て“Ｃ”により指定した場合に、どこからロードされた
か否かに関わらず、動作線２０３により示されるよう
に、メモリ装置２内のフレームアドレス“Ｃ”により指
定される位置に、“フレームＡ”がストアされる。
【００２２】次に、本発明の第２の実施例について説明
する。図３は、本実施例の構成を示すブロック図であ
る。図３に示されるように、本実施例のマイクロプロセ
ッサ１４は、メモリ装置１５に対応して、命令パイプラ
イン１６と、レジスタファイル装置１７とを備えて構成
されており、レジスタファイル装置１７は、アドレス読
み書き回路１８と、複数のフレームアドレス記憶レジス
タ１９と、フレーム状態更新回路２０と、フレームアド
レス記憶レジスタ１９と同一数のフレーム状態記憶レジ
スタ２１と、データ読み書き回路２２および２５と、そ
れぞれ同一数のレジスタ２４を含み、フレームアドレス
記憶レジスタ１９と同一数のレジスタバンク２３とを備
えて構成される。また、マイクロプロセッサ１４内にお
いては、命令パイプライン１６は、レジスタファイル装
置１７とレジスタ指定線３０４、データ転送線３０５、
アドレス転送線３０６およびフレーム状態転送線３０７
により接続されており、レジスタファイル装置１７内の
アドレス読み書き回路１８は、フレーム状態更新回路２
０とフレーム退避制御線３０８により接続され、マイク
ロプロセッサ１４内の命令パイプライン１６は、メモリ
装置１５とメモリア／レス線３０１および命令供給線３
０２により接続されて、データ読み書き回路２５は、メ
モリ装置１５とデータ転送線３０３により接続されてい
る。
する。図３は、本実施例の構成を示すブロック図であ
る。図３に示されるように、本実施例のマイクロプロセ
ッサ１４は、メモリ装置１５に対応して、命令パイプラ
イン１６と、レジスタファイル装置１７とを備えて構成
されており、レジスタファイル装置１７は、アドレス読
み書き回路１８と、複数のフレームアドレス記憶レジス
タ１９と、フレーム状態更新回路２０と、フレームアド
レス記憶レジスタ１９と同一数のフレーム状態記憶レジ
スタ２１と、データ読み書き回路２２および２５と、そ
れぞれ同一数のレジスタ２４を含み、フレームアドレス
記憶レジスタ１９と同一数のレジスタバンク２３とを備
えて構成される。また、マイクロプロセッサ１４内にお
いては、命令パイプライン１６は、レジスタファイル装
置１７とレジスタ指定線３０４、データ転送線３０５、
アドレス転送線３０６およびフレーム状態転送線３０７
により接続されており、レジスタファイル装置１７内の
アドレス読み書き回路１８は、フレーム状態更新回路２
０とフレーム退避制御線３０８により接続され、マイク
ロプロセッサ１４内の命令パイプライン１６は、メモリ
装置１５とメモリア／レス線３０１および命令供給線３
０２により接続されて、データ読み書き回路２５は、メ
モリ装置１５とデータ転送線３０３により接続されてい
る。
【００２３】本実施例において、新たに付加されている
フレーム状態記憶レジスタ２１には、対応するレジスタ
バンク２３に記憶されているフレームが有効であるか無
効であるかを示す情報が記憶されている。図４は、本実
施例におけるフレーム状態記憶レジスタ２１における有
効／無効の情報間の状態遷移図を示す。図４において、
状態遷移を表わす矢印に添えられている(1) および(2)
の記号は、それぞれレジスタバンク２３に対するフレー
ムのロードと、レジスタバング２３内のレジスタ２４に
対する書き込みというイベントを示しており、これらの
イベントが状態遷移を引き起す要因となっている。ま
た、(a) という記号は、第１のストア方法によるフレー
ムのストアというイベントを示しており、このイベント
は状態遷移に伴なって引き起される。今、或るフレーム
が無効（４０３）であるものとする。このフレームを含
んだレジスタバンク２３内のレジスタ２４の何れかにデ
ータの書き込みが行われると、状態は有効（４０１）に
遷移（４０５）する。一方、有効（４０１）なフレーム
を保持するレジスタバンク２３に新たにフレームをロー
ドすると、状態は無効（４０３）に遷移（４０６）する
とともに、有効（４０１）であったフレームが、第１の
ストア方法に基づきメモリ装置２にストアされる。即
ち、対応するフレームアドレス記憶レジスタ１９に格納
されていたフレームアドレスを用いて、そのフレームア
ドレスにより指定されるメモリ装置１５内の位置にスト
アされる。その他に、有効（４０１）なフレームを保持
するレジスタバンク２３内のレジスタ２４の何れかにデ
ータの書き込みが行われると、状態は有効（４０１）の
ままの状態に保持される。また、無効（４０３）なフレ
ームを含むレジスタバンク２４に新たにフレームをロー
ドすると、状態としては無効（４０３）のままであり、
元来無効（４０３）なフレームの上に、新たにロードさ
れたフレームが上書きされる。
フレーム状態記憶レジスタ２１には、対応するレジスタ
バンク２３に記憶されているフレームが有効であるか無
効であるかを示す情報が記憶されている。図４は、本実
施例におけるフレーム状態記憶レジスタ２１における有
効／無効の情報間の状態遷移図を示す。図４において、
状態遷移を表わす矢印に添えられている(1) および(2)
の記号は、それぞれレジスタバンク２３に対するフレー
ムのロードと、レジスタバング２３内のレジスタ２４に
対する書き込みというイベントを示しており、これらの
イベントが状態遷移を引き起す要因となっている。ま
た、(a) という記号は、第１のストア方法によるフレー
ムのストアというイベントを示しており、このイベント
は状態遷移に伴なって引き起される。今、或るフレーム
が無効（４０３）であるものとする。このフレームを含
んだレジスタバンク２３内のレジスタ２４の何れかにデ
ータの書き込みが行われると、状態は有効（４０１）に
遷移（４０５）する。一方、有効（４０１）なフレーム
を保持するレジスタバンク２３に新たにフレームをロー
ドすると、状態は無効（４０３）に遷移（４０６）する
とともに、有効（４０１）であったフレームが、第１の
ストア方法に基づきメモリ装置２にストアされる。即
ち、対応するフレームアドレス記憶レジスタ１９に格納
されていたフレームアドレスを用いて、そのフレームア
ドレスにより指定されるメモリ装置１５内の位置にスト
アされる。その他に、有効（４０１）なフレームを保持
するレジスタバンク２３内のレジスタ２４の何れかにデ
ータの書き込みが行われると、状態は有効（４０１）の
ままの状態に保持される。また、無効（４０３）なフレ
ームを含むレジスタバンク２４に新たにフレームをロー
ドすると、状態としては無効（４０３）のままであり、
元来無効（４０３）なフレームの上に、新たにロードさ
れたフレームが上書きされる。
【００２４】図３において、フレーム状態更新回路２０
は、命令パイプライン１６から、フレーム状態転送線３
０７を介して、これらの状態遷移を引き起すイベントの
発生を通知され、それぞれのフレーム状態記憶レジスタ
２１の状態に応じて、次の状態を計算してフレーム状態
記憶レジスタ２１を更新する。フレームをロードした際
に、状態遷移（４０６）に伴なって第１のストア方法に
より、そのレジスタバンク２３に保持されていた有効な
フレームをストアする場合には、フレーム退避制御線３
０８を介して、アドレス読み書き回路１８に対してこの
ことを通知することにより、退避すべきフレームアドレ
スをフレームアドレス記憶レジスタ１９から読み出し
て、アドレス転送線３０６を介して、命令パイプライン
１６に伝達し、またフレーム状態転送線３０７を介し
て、第１のストア方法によりフレームを退避させる必要
が生じたことを命令パイプライン１６に通知する。命令
パイプライン１６においては、上記の第１のストア方法
の手順に従って、フレームをメモリ装置１５にストア
し、その後に、指定されたフレームをレジスタバンク２
３にロードする。
は、命令パイプライン１６から、フレーム状態転送線３
０７を介して、これらの状態遷移を引き起すイベントの
発生を通知され、それぞれのフレーム状態記憶レジスタ
２１の状態に応じて、次の状態を計算してフレーム状態
記憶レジスタ２１を更新する。フレームをロードした際
に、状態遷移（４０６）に伴なって第１のストア方法に
より、そのレジスタバンク２３に保持されていた有効な
フレームをストアする場合には、フレーム退避制御線３
０８を介して、アドレス読み書き回路１８に対してこの
ことを通知することにより、退避すべきフレームアドレ
スをフレームアドレス記憶レジスタ１９から読み出し
て、アドレス転送線３０６を介して、命令パイプライン
１６に伝達し、またフレーム状態転送線３０７を介し
て、第１のストア方法によりフレームを退避させる必要
が生じたことを命令パイプライン１６に通知する。命令
パイプライン１６においては、上記の第１のストア方法
の手順に従って、フレームをメモリ装置１５にストア
し、その後に、指定されたフレームをレジスタバンク２
３にロードする。
【００２５】図５は、本発明の第３の実施例の構成を示
すブロック図である。図５に示されるように、本実施例
のマイクロプロセッサ２６は、メモリ装置２７に対応し
て、命令パイプライン２８と、レジスタファイル装置２
９とを備えて構成されており、レジスタファイル装置２
９は、アドレス読み書き回路３０と、複数のフレームア
ドレス記憶レジスタ３１と、フレーム状態更新回路３２
と、フレームアドレス記憶レジスタ３１と同一数のフレ
ーム状態記憶レジスタ３３と、データ読み書き回路３４
および３７と、それぞれ同一数のレジスタ３６を含み、
フレームアドレス記憶レジスタ３１と同一数のレジスタ
バンク３５と、レジスタバンク選択回路３８と、フレー
ムアドレス記憶レジスタ３１と同一数のレジスタバンク
番号レジスタ３９とを備えて構成される。また、マイク
ロプロセッサ２６内においては、命令パイプライン２８
は、レジスタファイル装置２９とデータ転送線５０５、
アドレス転送線５０６、フレーム状態転送線５０７およ
びレジスタ指定線５０９により接続されており、レジス
タファイル装置２９内のアドレス読み書き回路３０は、
フレーム状態更新回路３２とフレーム退避制御線５０８
により接続され、マイクロプロセッサ２６内の命令パイ
プライン２８は、メモリ装置２７とメモリアドレス線５
０１および命令供給線５０２により接続されて、データ
読み書き回路３７は、メモリ装置２７とデータ転送線５
０３により接続されている。
すブロック図である。図５に示されるように、本実施例
のマイクロプロセッサ２６は、メモリ装置２７に対応し
て、命令パイプライン２８と、レジスタファイル装置２
９とを備えて構成されており、レジスタファイル装置２
９は、アドレス読み書き回路３０と、複数のフレームア
ドレス記憶レジスタ３１と、フレーム状態更新回路３２
と、フレームアドレス記憶レジスタ３１と同一数のフレ
ーム状態記憶レジスタ３３と、データ読み書き回路３４
および３７と、それぞれ同一数のレジスタ３６を含み、
フレームアドレス記憶レジスタ３１と同一数のレジスタ
バンク３５と、レジスタバンク選択回路３８と、フレー
ムアドレス記憶レジスタ３１と同一数のレジスタバンク
番号レジスタ３９とを備えて構成される。また、マイク
ロプロセッサ２６内においては、命令パイプライン２８
は、レジスタファイル装置２９とデータ転送線５０５、
アドレス転送線５０６、フレーム状態転送線５０７およ
びレジスタ指定線５０９により接続されており、レジス
タファイル装置２９内のアドレス読み書き回路３０は、
フレーム状態更新回路３２とフレーム退避制御線５０８
により接続され、マイクロプロセッサ２６内の命令パイ
プライン２８は、メモリ装置２７とメモリアドレス線５
０１および命令供給線５０２により接続されて、データ
読み書き回路３７は、メモリ装置２７とデータ転送線５
０３により接続されている。
【００２６】本実施例において、前述の第２の実施例に
対して、新たにレジスタバンク選択回路３８と複数のレ
ジスタバンク番号レジスタ３９が付加されている。図１
および図３に示される第１および第２の実施例によるマ
イクロプロセッサにおいては、レジスタファイル装置４
および１７におけるレジスタバンク８およよび２３の数
は、レジスタセットの大きさにより制限されているが、
本実施例においては、レジスタバンク３５の数は任意に
設定される。なお、レジスタセットの大きさとは、プロ
セッサの命令から指定することのできるレジスタの数で
ある。この第１および第２の実施例における制約に対比
して、本実施例においては、レジスタファイル装置２９
内のレジスタ３６の数がレジスタセットの大きさよりも
大きくなるようにレジスタバンク３５の数を設定するこ
とが可能である。このような構成において、それぞれの
レジスタバンク３５に付随するレジスタバンク番号レジ
スタ３９には、それぞれのレジスタバンク３５が、レジ
スタセット内の何れのレジスタバンク３５に対応するか
を示すレジスタバンク番号が記憶される。一例として、
レジスタバンク３５の大きさを８レジスタとし、レジス
タセットの大きさを３２レジスタであるものとする。こ
の場合には、レジスタセットは、バンク０からバンク３
までの４バンクにより構成されることが分かる。レジス
タバンク番号とは、これらの０から３までの四つの値で
ある。一方、本実施例においては、レシスタファイル装
置２９を構成するレジスタバンク３５の数は４よりも大
きければよく、４である必要はない。代りにレジスタバ
ンク番号レジスタ３９にレジスタセット内のレジスタバ
ンク番号を記憶させて、間接的にレジスタバンク３５を
アクセスする。即ち、レジスタバンク選択回路３８にお
いては、命令パイプライン２８により、レジスタ指定線
５０９を介して指定されるレジスタ３６またはレジスタ
バンク３５が、何れのレジスタバンク３５に対応してい
るかを、レジスタバンク番号レジスタ３９内に記憶され
ているレジスタバンク番号と指定されたレジスタバンク
番号とを比較して、一致したレジスタバンク３５にアク
セスすることにより求めることができる。
対して、新たにレジスタバンク選択回路３８と複数のレ
ジスタバンク番号レジスタ３９が付加されている。図１
および図３に示される第１および第２の実施例によるマ
イクロプロセッサにおいては、レジスタファイル装置４
および１７におけるレジスタバンク８およよび２３の数
は、レジスタセットの大きさにより制限されているが、
本実施例においては、レジスタバンク３５の数は任意に
設定される。なお、レジスタセットの大きさとは、プロ
セッサの命令から指定することのできるレジスタの数で
ある。この第１および第２の実施例における制約に対比
して、本実施例においては、レジスタファイル装置２９
内のレジスタ３６の数がレジスタセットの大きさよりも
大きくなるようにレジスタバンク３５の数を設定するこ
とが可能である。このような構成において、それぞれの
レジスタバンク３５に付随するレジスタバンク番号レジ
スタ３９には、それぞれのレジスタバンク３５が、レジ
スタセット内の何れのレジスタバンク３５に対応するか
を示すレジスタバンク番号が記憶される。一例として、
レジスタバンク３５の大きさを８レジスタとし、レジス
タセットの大きさを３２レジスタであるものとする。こ
の場合には、レジスタセットは、バンク０からバンク３
までの４バンクにより構成されることが分かる。レジス
タバンク番号とは、これらの０から３までの四つの値で
ある。一方、本実施例においては、レシスタファイル装
置２９を構成するレジスタバンク３５の数は４よりも大
きければよく、４である必要はない。代りにレジスタバ
ンク番号レジスタ３９にレジスタセット内のレジスタバ
ンク番号を記憶させて、間接的にレジスタバンク３５を
アクセスする。即ち、レジスタバンク選択回路３８にお
いては、命令パイプライン２８により、レジスタ指定線
５０９を介して指定されるレジスタ３６またはレジスタ
バンク３５が、何れのレジスタバンク３５に対応してい
るかを、レジスタバンク番号レジスタ３９内に記憶され
ているレジスタバンク番号と指定されたレジスタバンク
番号とを比較して、一致したレジスタバンク３５にアク
セスすることにより求めることができる。
【００２７】新たなフレームをロードする際には、本実
施例におけるレジスタファイル装置２９においては、無
効なフレームを記憶するレジスタバンク３５をレジスタ
バンク選択回路により選択し、そのレジスタバンク３５
にロードされたフレームを格納する。このレジスタバン
ク３５に対応するレジスタバンク番号レジスタ３９に
は、ロード先のレジスタバンク番号が格納され、同じく
対応するフレームアドレス記憶レジスタ３１には、ロー
ドされたフレームのフレームアドレスが格納される。対
応するフレーム状態記憶レジスタ３３における状態は、
第２の実施例において説明した状態遷移手順に基づいて
状態遷移が引き起される。
施例におけるレジスタファイル装置２９においては、無
効なフレームを記憶するレジスタバンク３５をレジスタ
バンク選択回路により選択し、そのレジスタバンク３５
にロードされたフレームを格納する。このレジスタバン
ク３５に対応するレジスタバンク番号レジスタ３９に
は、ロード先のレジスタバンク番号が格納され、同じく
対応するフレームアドレス記憶レジスタ３１には、ロー
ドされたフレームのフレームアドレスが格納される。対
応するフレーム状態記憶レジスタ３３における状態は、
第２の実施例において説明した状態遷移手順に基づいて
状態遷移が引き起される。
【００２８】なお、無効なレジスタバンク３５が複数あ
る場合には、どのレジスタバンクにロードするかが、レ
ジスタバンク選択回路３８により選択される。一例とし
て、ＬＲＵ（Least Recently Used ）などのアルゴリズ
ムにより選択する方法が考えられる。
る場合には、どのレジスタバンクにロードするかが、レ
ジスタバンク選択回路３８により選択される。一例とし
て、ＬＲＵ（Least Recently Used ）などのアルゴリズ
ムにより選択する方法が考えられる。
【００２９】
【発明の効果】以上説明したように、本発明は、レジス
タ内の記憶データにメモリ空間内でのアドレスを与え、
このアドレスをレジスタファイル装置内に保持しておく
ことにより、コンテキストスイッチの際に、オペレーテ
ィングシステム等のメモリ空間内にこれらの記憶データ
を退避させる必要がなくなり、代りに、与えられたアド
レスの位置にハードウェアにより、必要に応じて自動的
に退避することが可能となり、これにより、コンテキス
トスイッチの際における処理速度の低下を回避すること
ができるという効果がある。
タ内の記憶データにメモリ空間内でのアドレスを与え、
このアドレスをレジスタファイル装置内に保持しておく
ことにより、コンテキストスイッチの際に、オペレーテ
ィングシステム等のメモリ空間内にこれらの記憶データ
を退避させる必要がなくなり、代りに、与えられたアド
レスの位置にハードウェアにより、必要に応じて自動的
に退避することが可能となり、これにより、コンテキス
トスイッチの際における処理速度の低下を回避すること
ができるという効果がある。
【００３０】また、それぞれのレジスタバンクに格納さ
れているフレーム有効か無効かを判断する手段を付加す
ることにより、上記の自動的なフレーム退避を効率的に
行うことが可能となり、コンテキストスイッチの際にお
ける処理速度の低下を回避することができるという効果
がある。
れているフレーム有効か無効かを判断する手段を付加す
ることにより、上記の自動的なフレーム退避を効率的に
行うことが可能となり、コンテキストスイッチの際にお
ける処理速度の低下を回避することができるという効果
がある。
【００３１】更に、それぞれのレジスタバンクにレジス
タバンク番号レジスタを付随させ、レジスタバンク番号
レジスタ内に、レジスタセット内のレジスタバンク番号
を格納することにより、当該レジスタセット内のレジス
タバンクと、レジスタファイル装置内のレジスタバンク
との対応を仮想化することが可能となる。即ち、実際に
命令から指定可能なレジスタバンクよりも多数のレジス
タバンクをハードウェアとして用意し、その内の一部を
レジスタセットに割り当てて使用することができるよう
になり、これにより、上記のコンテキストスイッチの際
のフレームのハードウェアによる自動退避の回数を削減
することが可能となり、コンテキストスイッチの際にお
ける処理速度を更に高速化することが可能になるという
効果がある。
タバンク番号レジスタを付随させ、レジスタバンク番号
レジスタ内に、レジスタセット内のレジスタバンク番号
を格納することにより、当該レジスタセット内のレジス
タバンクと、レジスタファイル装置内のレジスタバンク
との対応を仮想化することが可能となる。即ち、実際に
命令から指定可能なレジスタバンクよりも多数のレジス
タバンクをハードウェアとして用意し、その内の一部を
レジスタセットに割り当てて使用することができるよう
になり、これにより、上記のコンテキストスイッチの際
のフレームのハードウェアによる自動退避の回数を削減
することが可能となり、コンテキストスイッチの際にお
ける処理速度を更に高速化することが可能になるという
効果がある。
【００３２】そして、更にまた、レジスタウィンドウ技
術とは異なり、本発明におけるレジスタファイル装置に
おいては、それぞれのフレームがメモリ装置内のフレー
ムアドレスを有しているために、ハードウェアによりメ
モリ装置に対するストアを実行することが可能となり、
これにより、オーバーフローが発生することにより、そ
の処理に時間を要するという問題が回避され、同様に、
コンテキストスイッチの際における処理速度を更に高速
化することが可能になるという効果がある。
術とは異なり、本発明におけるレジスタファイル装置に
おいては、それぞれのフレームがメモリ装置内のフレー
ムアドレスを有しているために、ハードウェアによりメ
モリ装置に対するストアを実行することが可能となり、
これにより、オーバーフローが発生することにより、そ
の処理に時間を要するという問題が回避され、同様に、
コンテキストスイッチの際における処理速度を更に高速
化することが可能になるという効果がある。
【００３３】そして、複数のワードをまとめてフレーム
というデータの単位を導入し、フレーム単位にて上記の
メモリ空間内のアドレスを与えることにより、レジスタ
ごとにアドレスを与える場合に比較して、ハードウェア
上のオーバーヘッドを削減することが可能となるととも
に、フレーム単位の一括転送という技術を、本発明と組
み合わせて使用することにより、更に処理速度の高速化
を図ることができるという効果がある。
というデータの単位を導入し、フレーム単位にて上記の
メモリ空間内のアドレスを与えることにより、レジスタ
ごとにアドレスを与える場合に比較して、ハードウェア
上のオーバーヘッドを削減することが可能となるととも
に、フレーム単位の一括転送という技術を、本発明と組
み合わせて使用することにより、更に処理速度の高速化
を図ることができるという効果がある。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】第１の実施例におけるフレーム単位のロード／
ストア命令実行時のフレームアドレス指定方法を示す図
である。
ストア命令実行時のフレームアドレス指定方法を示す図
である。
【図３】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図４】第２の実施例におけるフレームの有効／無効の
状態遷移を示す図である。
状態遷移を示す図である。
【図５】本発明の第３の実施例の構成を示すブロック図
である。
である。
【図６】従来例におけるレジスタウィンドウ技術の動作
説明図である。
説明図である。
１、１４、２６ マイクロプロセッサ ２、１３、１５、２７ メモリ装置 ３、１６、２８ 命令パイプライン ４、１７、２９、４０ レジスタファイル装置 ５、１８、３０ アドレス読み書き回路 ６、１９、３１ フレームアドレス記憶レジスタ ７、１０、２２、２５、３４、３７ データ読み書き
回路 ８、１２、２３、３５ レジスタバンク ９、２４、３６ レジスタ １１ フレームアドレスレジスタ ２０、３２ フレーム状態更新回路 ２１、３３ フレーム状態記憶レジスタ ３８ レジスタバンク選択回路 ３９ レジスタバンク番号レジスタ
回路 ８、１２、２３、３５ レジスタバンク ９、２４、３６ レジスタ １１ フレームアドレスレジスタ ２０、３２ フレーム状態更新回路 ２１、３３ フレーム状態記憶レジスタ ３８ レジスタバンク選択回路 ３９ レジスタバンク番号レジスタ
Claims (7)
- 【請求項１】 少なくともレジスタファイル装置と命令
パイプラインとを備えて構成され、当該レジスタファイ
ル装置と所定のメモリ装置との間において、データのロ
ード／ストア処理を行うマイクロプロセッサにおいて、
前記レジスタファイル装置が、それぞれ同一数のレジス
タを含む複数のレジスタバンクと、このレジスタバンク
と同一ビット長のデータであるフレームの、前記メモリ
装置内の格納アドレスであるフレームアドレスを記憶
し、前記レジスタバンクと同一数のフレームアドレス記
憶レジスタと、前記命令パイプラインに対してレジスタ
指定線および第１のデータ転送線を介して接続され、前
記複数のレジスタバンクに連結される第１のデータ読み
書き手段と、前記命令パイプラインに対してアドレス転
送線を介して接続され、前記複数のフレームアドレス記
憶レジスタに連結されるアドレス読み書き手段と、前記
複数のレジスタバンクに連結され、前記メモリ装置に対
して第２のデータ転送線を介して接続される第２のデー
タ読み書き手段と、を備えて構成されることを特徴とす
るマイクロプロセッサ。 - 【請求項２】 少なくともレジスタファイル装置と命令
パイプラインとを備えて構成され、当該レジスタファイ
ル装置と所定のメモリ装置との間において、データのロ
ード／ストア処理を行うマイクロプロセッサにおいて、
前記レジスタファイル装置が、それぞれ同一数のレジス
タを含む複数のレジスタバンクと、前記レジスタバンク
と同一数のフレームアドレス記憶レジスタと、前記レジ
スタバンクと同一数のフレーム状態記憶レジスタと、前
記命令パイプラインに対してレジスタ指定線および第１
のデータ転送線を介して接続され、前記複数のレジスタ
バンクに連結される第１のデータ読み書き手段と、前記
命令パイプラインに対してアドレス転送線を介して接続
され、前記複数のフレームアドレス記憶レジスタに連結
されるアドレス読み書き手段と、前記複数のレジスタバ
ンクに連結され、前記メモリ装置に対して第２のデータ
転送線を介して接続される第２のデータ読み書き手段
と、前記命令パイプラインに対してフレーム状態転送線
を介して接続され、前記複数のフレーム状態記憶レジス
タに連結されるフレーム状態更新手段と、とを備えて構
成されることを特徴とするマイクロプロセッサ。 - 【請求項３】 少なくともレジスタファイル装置と命令
パイプラインとを備えて構成され、当該レジスタファイ
ル装置と所定のメモリ装置との間において、データのロ
ード／ストア処理を行うマイクロプロセッサにおいて、
前記レジスタファイル装置が、それぞれ同一数のレジス
タを含む複数のレジスタバンクと、前記レジスタバンク
と同一数のフレームアドレス記憶レジスタと、前記レジ
スタバンクと同一数のフレーム状態記憶レジスタと、前
記レジスタバンクと同一数のレジスタバンク番号レジス
タと、前記命令パイプラインに対して第１のデータ転送
線を介して接続され、前記複数のレジスタバンクに連結
される第１のデータ読み書き手段と、前記命令パイプラ
インに対してアドレス転送線を介して接続され、前記複
数のフレームアドレス記憶レジスタに連結されるアドレ
ス読み書き手段と、前記複数のレジスタバンクに連結さ
れ、前記メモリ装置に対して第２のデータ転送線を介し
て接続される第２のデータ読み書き手段と、前記命令パ
イプラインに対してフレーム状態転送線を介して接続さ
れ、前記複数のフレーム状態記憶レジスタに連結される
フレーム状態更新手段と、前記命令パイプラインに対し
てレジスタ指定線を介して接続され、前記複数のレジス
タバンク番号レジスタに連結されるレジスタバンク選択
手段と、とを備えて構成されることを特徴とするマイク
ロプロセッサ。 - 【請求項４】 前記レジスタバンク番号記憶レジスタ
に、それぞれ対応するレジスタバンク番号を格納し、前
記レジスタファイル装置をアクセスする際には、前記レ
ジスタバンク番号を指定して、当該指定されたレジスタ
バンク番号を前記レジスタバンク番号記憶レジスタに格
納しているレジスタバンクにアクセスすることを特徴と
する請求項３記載のマイクロプロセッサ。 - 【請求項５】 前記フレームをロードする際には、前記
フレームアドレスと前記レジスタバンクとを指定して、
前記フレームアドレスにより指定される前記フレーム
を、前記メモリ装置から前記レジスタファイル装置内の
指定された前記レジスタバンクにロードし、前記フレー
ムアドレスを前記レジスタバンクに対応する前記フレー
ムアドレス記憶レジスタに格納するロード方法を用いる
ことと、前記フレームをストアする際には、前記レジス
タバンクを指定して、指定された前記レジスタバンクに
対応する前記フレームアドレス記憶レジスタに格納され
ている前記フレームアドレスを用いて前記メモリ装置内
の格納位置を指定し、前記フレ ームを前記レジスタファ
イル装置から前記メモリ装置の指定された前記格納位置
にストアする第１のストア方法を用いるか、または、前
記フレームアドレスと前記レジスタバンクを指定して、
指定された前記レジスタバンク内に格納された前記フレ
ームを前記メモリ装置内の指定された前記フレームアド
レスの格納位置にストアする第２のストア方法を用いる
こと、を特徴とする請求項１、２、３および４記載のマ
イクロプロセッサ。 - 【請求項６】 前記フレーム状態記憶レジスタに、対応
する前記レジスタバンクに格納された前記フレームが有
効か無効かを示す情報が記憶されており、前記レジスタ
バンクに前記メモリ装置より前記フレームをロードする
際に、当該レジスタバンクに対応する前記フレーム状態
記憶レジスタに保持されている状態が有効であった場合
に、前記レジスタバンクに記憶された前記フレームを、
前記第１のストア方法により自動的に前記メモリ装置に
ストアすることを特徴とする請求項５記載のマイクロプ
ロセッサ。 - 【請求項７】 前記レジスタバンク内の前記レジスタに
データの書き込みが行われた際に、対応する前記フレー
ム状態記憶レジスタに記憶された状態が有効化し、前記
レジスタバンクに新たな前記フレームをロードした際に
前記フレーム状態記憶レジスタに記憶された状態を無効
化することを特徴とする請求項２、３、４、５および６
記載のマイクロプロセッサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190447A JP2677202B2 (ja) | 1994-08-12 | 1994-08-12 | マイクロプロセッサ |
| EP95112797A EP0697651B1 (en) | 1994-08-12 | 1995-08-14 | Microprocessor having register file |
| DE69523690T DE69523690T2 (de) | 1994-08-12 | 1995-08-14 | Mikroprozessor mit Registerspeicher |
| US08/514,928 US5713038A (en) | 1994-08-12 | 1995-08-14 | Microprocessor having register file |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190447A JP2677202B2 (ja) | 1994-08-12 | 1994-08-12 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0855028A JPH0855028A (ja) | 1996-02-27 |
| JP2677202B2 true JP2677202B2 (ja) | 1997-11-17 |
Family
ID=16258290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6190447A Expired - Fee Related JP2677202B2 (ja) | 1994-08-12 | 1994-08-12 | マイクロプロセッサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5713038A (ja) |
| EP (1) | EP0697651B1 (ja) |
| JP (1) | JP2677202B2 (ja) |
| DE (1) | DE69523690T2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5778243A (en) * | 1996-07-03 | 1998-07-07 | International Business Machines Corporation | Multi-threaded cell for a memory |
| US6223208B1 (en) * | 1997-10-03 | 2001-04-24 | International Business Machines Corporation | Moving data in and out of processor units using idle register/storage functional units |
| US6145049A (en) * | 1997-12-29 | 2000-11-07 | Stmicroelectronics, Inc. | Method and apparatus for providing fast switching between floating point and multimedia instructions using any combination of a first register file set and a second register file set |
| US6986141B1 (en) * | 1998-03-10 | 2006-01-10 | Agere Systems Inc. | Context controller having instruction-based time slice task switching capability and processor employing the same |
| US7444641B1 (en) * | 1998-03-10 | 2008-10-28 | Agere Systems Inc. | Context controller having context-specific event selection mechanism and processor employing the same |
| US7257814B1 (en) | 1998-12-16 | 2007-08-14 | Mips Technologies, Inc. | Method and apparatus for implementing atomicity of memory operations in dynamic multi-streaming processors |
| US7035997B1 (en) | 1998-12-16 | 2006-04-25 | Mips Technologies, Inc. | Methods and apparatus for improving fetching and dispatch of instructions in multithreaded processors |
| US6292888B1 (en) * | 1999-01-27 | 2001-09-18 | Clearwater Networks, Inc. | Register transfer unit for electronic processor |
| US7529907B2 (en) | 1998-12-16 | 2009-05-05 | Mips Technologies, Inc. | Method and apparatus for improved computer load and store operations |
| US7020879B1 (en) * | 1998-12-16 | 2006-03-28 | Mips Technologies, Inc. | Interrupt and exception handling for multi-streaming digital processors |
| US7237093B1 (en) | 1998-12-16 | 2007-06-26 | Mips Technologies, Inc. | Instruction fetching system in a multithreaded processor utilizing cache miss predictions to fetch instructions from multiple hardware streams |
| US6389449B1 (en) * | 1998-12-16 | 2002-05-14 | Clearwater Networks, Inc. | Interstream control and communications for multi-streaming digital processors |
| US6487630B2 (en) * | 1999-02-26 | 2002-11-26 | Intel Corporation | Processor with register stack engine that dynamically spills/fills physical registers to backing store |
| US6351808B1 (en) * | 1999-05-11 | 2002-02-26 | Sun Microsystems, Inc. | Vertically and horizontally threaded processor with multidimensional storage for storing thread data |
| US6507862B1 (en) * | 1999-05-11 | 2003-01-14 | Sun Microsystems, Inc. | Switching method in a multi-threaded processor |
| US6668285B1 (en) | 1999-05-12 | 2003-12-23 | Koninklijke Philips Electronics N.V. | Object oriented processing with dedicated pointer memories |
| US7318090B1 (en) * | 1999-10-20 | 2008-01-08 | Sony Corporation | Method for utilizing concurrent context switching to support isochronous processes |
| JP2004518183A (ja) | 2000-07-14 | 2004-06-17 | クリアウオーター・ネツトワークス・インコーポレイテツド | マルチスレッド・システムにおける命令のフェッチとディスパッチ |
| KR100491323B1 (ko) * | 2002-03-13 | 2005-05-24 | (주) 네오시스트 | 독립 파이프라인에 의한 저장 방식을 갖는 전자 계산기 |
| JP2005284646A (ja) | 2004-03-29 | 2005-10-13 | Toshiba Corp | マイクロプロセッサ |
| JP2006092042A (ja) * | 2004-09-21 | 2006-04-06 | Sanyo Electric Co Ltd | 情報処理装置及びコンテキスト切り替え方法 |
| US9342350B2 (en) | 2006-08-24 | 2016-05-17 | Renesas Electronics Corporation | System for selecting a task to be executed according to an output from a task control circuit |
| US8938590B2 (en) * | 2008-10-18 | 2015-01-20 | Micron Technology, Inc. | Indirect register access method and system |
| US8209521B2 (en) * | 2008-10-18 | 2012-06-26 | Micron Technology, Inc. | Methods of indirect register access including automatic modification of a directly accessible address register |
| GB2605665B (en) | 2021-09-30 | 2023-11-01 | Imagination Tech Ltd | Graphics processor |
| GB2605664B (en) * | 2021-09-30 | 2023-03-29 | Imagination Tech Ltd | Processor with hardware pipeline |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4627024A (en) * | 1983-07-21 | 1986-12-02 | Trw Inc. | Window-addressable memory circuit |
| JPS6151243A (ja) * | 1984-08-20 | 1986-03-13 | Toshiba Corp | レジスタ式演算処理装置 |
| JPS63156236A (ja) * | 1986-12-19 | 1988-06-29 | Toshiba Corp | レジスタ装置 |
| JPH0769821B2 (ja) * | 1988-03-04 | 1995-07-31 | 日本電気株式会社 | 情報処理装置におけるバイパスライン制御方式 |
| JP2655191B2 (ja) * | 1989-07-05 | 1997-09-17 | 三菱電機株式会社 | 演算処理装置 |
| JPH0454652A (ja) * | 1990-06-25 | 1992-02-21 | Nec Corp | マイクロコンピュータ |
| US5226142A (en) * | 1990-11-21 | 1993-07-06 | Ross Technology, Inc. | High performance register file with overlapping windows |
| KR960001273B1 (ko) * | 1991-04-30 | 1996-01-25 | 가부시키가이샤 도시바 | 단일칩 마이크로컴퓨터 |
| US5557766A (en) * | 1991-10-21 | 1996-09-17 | Kabushiki Kaisha Toshiba | High-speed processor for handling multiple interrupts utilizing an exclusive-use bus and current and previous bank pointers to specify a return bank |
| JP2568017B2 (ja) * | 1992-03-12 | 1996-12-25 | 株式会社東芝 | マイクロプロセッサ及びそれを使用したデータ処理システム |
| JP3110866B2 (ja) * | 1992-06-01 | 2000-11-20 | 株式会社東芝 | マイクロプロセッサ |
-
1994
- 1994-08-12 JP JP6190447A patent/JP2677202B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-14 DE DE69523690T patent/DE69523690T2/de not_active Expired - Lifetime
- 1995-08-14 US US08/514,928 patent/US5713038A/en not_active Expired - Fee Related
- 1995-08-14 EP EP95112797A patent/EP0697651B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0697651A3 (en) | 1997-07-23 |
| EP0697651A2 (en) | 1996-02-21 |
| US5713038A (en) | 1998-01-27 |
| DE69523690D1 (de) | 2001-12-13 |
| EP0697651B1 (en) | 2001-11-07 |
| DE69523690T2 (de) | 2002-08-01 |
| JPH0855028A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677202B2 (ja) | マイクロプロセッサ | |
| JP3512678B2 (ja) | キャッシュメモリ制御装置および計算機システム | |
| US6233599B1 (en) | Apparatus and method for retrofitting multi-threaded operations on a computer by partitioning and overlapping registers | |
| US5838945A (en) | Tunable software control of harvard architecture cache memories using prefetch instructions | |
| EP0409415A2 (en) | Fast multiple-word accesses from a multi-way set-associative cache memory | |
| US5423048A (en) | Branch target tagging | |
| EP0747816A2 (en) | Method and system for high performance multithread operation in a data processing system | |
| JPS6136667B2 (ja) | ||
| JPH0588888A (ja) | アドレス生成機構及びデータの事前取り出し方法 | |
| US20080098174A1 (en) | Cache memory having pipeline structure and method for controlling the same | |
| US11119925B2 (en) | Apparatus and method for managing capability metadata | |
| US20110208916A1 (en) | Shared cache controller, shared cache control method and integrated circuit | |
| US6519684B1 (en) | Low overhead method for selecting and updating an entry in a cache memory | |
| US8266379B2 (en) | Multithreaded processor with multiple caches | |
| JP2523814B2 (ja) | ム―ブアウト・システム | |
| US5729723A (en) | Data processing unit | |
| US7062607B2 (en) | Filtering basic instruction segments in a processor front-end for power conservation | |
| EP0101718B1 (en) | Computer with automatic mapping of memory contents into machine registers | |
| JPS6051947A (ja) | 仮想記憶計算機における命令先取方式 | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JP4111645B2 (ja) | キャッシュミスした後のメモリバスアクセス制御方式 | |
| JPH0628258A (ja) | マイクロプロセッサ | |
| US20050138340A1 (en) | Method and apparatus to reduce spill and fill overhead in a processor with a register backing store | |
| EP0634717B1 (en) | Data processing unit | |
| JP4307604B2 (ja) | 部分キャッシュ・クリーニングを用いるコンピュータ回路システムと方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |