JP2675742B2 - ピーク検出機能付きクランプ回路 - Google Patents
ピーク検出機能付きクランプ回路Info
- Publication number
- JP2675742B2 JP2675742B2 JP5185779A JP18577993A JP2675742B2 JP 2675742 B2 JP2675742 B2 JP 2675742B2 JP 5185779 A JP5185779 A JP 5185779A JP 18577993 A JP18577993 A JP 18577993A JP 2675742 B2 JP2675742 B2 JP 2675742B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- peak detection
- diode
- clamp
- clamp circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送装置の直流を含む
低周波成分を再生し、信号振幅のピーク値を検出するピ
ーク検出機能付きクランプ回路に関するものである。
低周波成分を再生し、信号振幅のピーク値を検出するピ
ーク検出機能付きクランプ回路に関するものである。
【０００２】
【従来の技術】ピーク検出機能付きクランプ回路の従来
の構成を図５に示す。図において、ダイオードＤ１、容
量Ｃ１、抵抗Ｒ１，Ｒ２によってクランプ回路が形成さ
れ、ダイオードＤ２、容量Ｃ２、抵抗Ｒ３によってピー
ク検出回路が形成されている。Ｉは入力端子、Ｏ１はク
ランプされた信号の出力端子、Ｏ２は信号のピーク値を
出力する端子である。上記端子ＩおよびＯ１には信号の
伝送速度に対応した高速／高周波の信号が入力／出力さ
れるのに対し、上記出力端子Ｏ２では信号のピーク値に
比例した低周波の信号が出力される。
の構成を図５に示す。図において、ダイオードＤ１、容
量Ｃ１、抵抗Ｒ１，Ｒ２によってクランプ回路が形成さ
れ、ダイオードＤ２、容量Ｃ２、抵抗Ｒ３によってピー
ク検出回路が形成されている。Ｉは入力端子、Ｏ１はク
ランプされた信号の出力端子、Ｏ２は信号のピーク値を
出力する端子である。上記端子ＩおよびＯ１には信号の
伝送速度に対応した高速／高周波の信号が入力／出力さ
れるのに対し、上記出力端子Ｏ２では信号のピーク値に
比例した低周波の信号が出力される。
【０００３】
【発明が解決しようとする課題】上記従来技術を示した
図５の回路では、高速信号の出力端子Ｏ１にピーク検出
回路が直接接続されている。このため、ダイオードＤ
１，Ｄ２がもつ容量成分が上記出力端子Ｏ１から見える
ため、出力の負荷抵抗や次段に接続される回路の入力抵
抗成分との時定数により、周波数特性が制限される。特
にクランプ回路を単独で使用した場合に比べると、ピー
ク検出回路におけるダイオードＤ２の分だけ寄生容量が
増加するため、ピーク検出機能を付与することにより、
高周波性能が劣化してしまうという欠点があった。
図５の回路では、高速信号の出力端子Ｏ１にピーク検出
回路が直接接続されている。このため、ダイオードＤ
１，Ｄ２がもつ容量成分が上記出力端子Ｏ１から見える
ため、出力の負荷抵抗や次段に接続される回路の入力抵
抗成分との時定数により、周波数特性が制限される。特
にクランプ回路を単独で使用した場合に比べると、ピー
ク検出回路におけるダイオードＤ２の分だけ寄生容量が
増加するため、ピーク検出機能を付与することにより、
高周波性能が劣化してしまうという欠点があった。
【０００４】本発明は、ピーク検出機能を付与しても高
周波性能が劣化しない、ピーク検出機能付きクランプ回
路を得ることを目的とする。
周波性能が劣化しない、ピーク検出機能付きクランプ回
路を得ることを目的とする。
【０００５】
【課題を解決するための手段】上記目的は、一端が入力
端子に接続された第１の容量と、該第１の容量と第１の
ダイオードとの直列回路と、上記第１のダイオードにク
ランプ電位を設定するための第１のバイアス回路とを有
する基本クランプ回路、およびダイオードと容量と抵抗
からなるピーク検出回路を備えた、ピーク検出機能付き
クランプ回路において、第１の入力端子が上記第１のダ
イオードと上記第１の容量との接続端子に接続され、第
２の入力端子が第２のバイアス回路に接続され、第１の
出力端子が主信号出力端子に接続され、第２の出力端子
が上記ピーク検出回路に接続された差動回路を有するこ
とにより達成される。
端子に接続された第１の容量と、該第１の容量と第１の
ダイオードとの直列回路と、上記第１のダイオードにク
ランプ電位を設定するための第１のバイアス回路とを有
する基本クランプ回路、およびダイオードと容量と抵抗
からなるピーク検出回路を備えた、ピーク検出機能付き
クランプ回路において、第１の入力端子が上記第１のダ
イオードと上記第１の容量との接続端子に接続され、第
２の入力端子が第２のバイアス回路に接続され、第１の
出力端子が主信号出力端子に接続され、第２の出力端子
が上記ピーク検出回路に接続された差動回路を有するこ
とにより達成される。
【０００６】
【作用】本発明によるピーク検出機能付きクランプ回路
は、クランプ回路の出力を従来のように直接ピーク検出
回路に接続することをせず、上記クランプ回路の出力を
差動回路に入力し、高速のデータ信号を出力する主信号
出力と、ピーク検出用信号を出力する副信号出力とに分
割して取り出し、上記副信号出力にピーク検出回路を接
続して信号のピーク値を検出するようにしている。した
がって、上記高速の主信号における信号経路では、クラ
ンプ用ダイオードの容量成分だけが寄生成分として存在
し、ピーク検出用ダイオードの容量成分は含まれていな
いため、従来のピーク検出機能付きクランプ回路に比較
し高速で動作させることができる。
は、クランプ回路の出力を従来のように直接ピーク検出
回路に接続することをせず、上記クランプ回路の出力を
差動回路に入力し、高速のデータ信号を出力する主信号
出力と、ピーク検出用信号を出力する副信号出力とに分
割して取り出し、上記副信号出力にピーク検出回路を接
続して信号のピーク値を検出するようにしている。した
がって、上記高速の主信号における信号経路では、クラ
ンプ用ダイオードの容量成分だけが寄生成分として存在
し、ピーク検出用ダイオードの容量成分は含まれていな
いため、従来のピーク検出機能付きクランプ回路に比較
し高速で動作させることができる。
【０００７】
【実施例】つぎに本発明の実施例を図面とともに説明す
る。図１は本発明によるピーク検出機能付きクランプ回
路の第１実施例を示す図、図２は本発明の効果を説明す
る図で、（ａ）は本発明の構成による波形、（ｂ）は従
来の構成による波形を示す図、図３は本発明の第２実施
例を示す図、図４は本発明の第３実施例を示す図であ
る。
る。図１は本発明によるピーク検出機能付きクランプ回
路の第１実施例を示す図、図２は本発明の効果を説明す
る図で、（ａ）は本発明の構成による波形、（ｂ）は従
来の構成による波形を示す図、図３は本発明の第２実施
例を示す図、図４は本発明の第３実施例を示す図であ
る。
【０００８】本発明の第１実施例を示す図１において、
Ａは差動回路、Ｉa１，Ｉa２は上記差動回路Ａの入力端
子、Ｏa１，Ｏa２は上記差動回路Ａの出力端子、Ｂは端
子Ｉa２の直流バイアス回路である。その他の符号は従
来例の図５で示したのと同様であり、Ｖss１は電源であ
る。なお、上記バイアス回路Ｂにより、差動回路Ａの入
力端子Ｉa２は、上記クランプ回路の入力信号の振幅を
Ｖp、クランプ電位をＶclとしたとき、入力振幅が小さ
い場合にはＶclにバイアスされ、入力振幅が大きい場合
にはＶcl−Ｖp／２（上端クランプ回路）、Ｖcl＋Ｖp／
２（下端クランプ回路）にバイアスされる。図１に示す
構成において、Ｃ１，Ｄ１，Ｒ１，Ｒ２からなるクラン
プ回路の出力は差動回路Ａの一方の入力端子Ｉa１に接
続されている。また、上記差動回路Ａの他方の入力端子
Ｉa２は上記バイアス回路Ｂにより直流バイアスされて
いる。差動回路Ａの一方の出力端子Ｏa１は高速のデー
タ信号を次段に送る主信号出力端子として使用される。
一方、上記差動回路Ａの他方の出力端子Ｏa２は、Ｄ
２，Ｃ２，Ｒ３からなるピーク検出回路の入力に接続さ
れている。上記のように構成することによって、入力端
子Ｉから入力された高速の信号は、上記差動回路Ａの出
力端子Ｏ１からクランプされた高速の信号として出力さ
れ、出力端子Ｏ２からは信号のピーク値が検出される。
Ａは差動回路、Ｉa１，Ｉa２は上記差動回路Ａの入力端
子、Ｏa１，Ｏa２は上記差動回路Ａの出力端子、Ｂは端
子Ｉa２の直流バイアス回路である。その他の符号は従
来例の図５で示したのと同様であり、Ｖss１は電源であ
る。なお、上記バイアス回路Ｂにより、差動回路Ａの入
力端子Ｉa２は、上記クランプ回路の入力信号の振幅を
Ｖp、クランプ電位をＶclとしたとき、入力振幅が小さ
い場合にはＶclにバイアスされ、入力振幅が大きい場合
にはＶcl−Ｖp／２（上端クランプ回路）、Ｖcl＋Ｖp／
２（下端クランプ回路）にバイアスされる。図１に示す
構成において、Ｃ１，Ｄ１，Ｒ１，Ｒ２からなるクラン
プ回路の出力は差動回路Ａの一方の入力端子Ｉa１に接
続されている。また、上記差動回路Ａの他方の入力端子
Ｉa２は上記バイアス回路Ｂにより直流バイアスされて
いる。差動回路Ａの一方の出力端子Ｏa１は高速のデー
タ信号を次段に送る主信号出力端子として使用される。
一方、上記差動回路Ａの他方の出力端子Ｏa２は、Ｄ
２，Ｃ２，Ｒ３からなるピーク検出回路の入力に接続さ
れている。上記のように構成することによって、入力端
子Ｉから入力された高速の信号は、上記差動回路Ａの出
力端子Ｏ１からクランプされた高速の信号として出力さ
れ、出力端子Ｏ２からは信号のピーク値が検出される。
【０００９】本実施例に示す構成は、入力信号を差動回
路Ａによって主信号とピーク検出用の副信号系とに分割
しているため、高速の主信号の信号経路ではクランプ用
ダイオードＤ１の容量成分だけが寄生成分としてあり、
ピーク検出用のダイオードＤ２の容量成分は、高速の主
信号の信号経路にはないため、従来のピーク検出機能を
有するクランプ回路に比べて、高速で動作することがで
きるという特徴をもっている。
路Ａによって主信号とピーク検出用の副信号系とに分割
しているため、高速の主信号の信号経路ではクランプ用
ダイオードＤ１の容量成分だけが寄生成分としてあり、
ピーク検出用のダイオードＤ２の容量成分は、高速の主
信号の信号経路にはないため、従来のピーク検出機能を
有するクランプ回路に比べて、高速で動作することがで
きるという特徴をもっている。
【００１０】図２は本発明による効果を示す図である
が、実際に本発明による構成と従来の構成とを、ＧaＡs
ＭＥＳＦＥＴを用いたＩＣによって製作し、１０Ｇb／
ｓの高速出力信号の波形特性を比較した実験結果を示し
た図である。（ａ）は本発明の構成によるもので（ｂ）
は従来の構成による波形を示している。図を比較する
と、従来の構成（ｂ）に比べ本発明による構成（ａ）で
は、波形の立ち上がり／立ち下がり時間が３０パーセン
ト程度改善され、本発明による上記構成が高速動作に対
し有効であることが判る。
が、実際に本発明による構成と従来の構成とを、ＧaＡs
ＭＥＳＦＥＴを用いたＩＣによって製作し、１０Ｇb／
ｓの高速出力信号の波形特性を比較した実験結果を示し
た図である。（ａ）は本発明の構成によるもので（ｂ）
は従来の構成による波形を示している。図を比較する
と、従来の構成（ｂ）に比べ本発明による構成（ａ）で
は、波形の立ち上がり／立ち下がり時間が３０パーセン
ト程度改善され、本発明による上記構成が高速動作に対
し有効であることが判る。
【００１１】図３は本発明の第２実施例を示す図で、図
１に示した本発明の第１実施例における差動回路および
直流バイアス回路を、具体的な回路によって構成したも
のを示している。図３において、Ｑ１，Ｑ２は差動回路
のトランジスタ対、Ｑ３は定電流源用のトランジスタ、
Ｒl１,Ｒl２は差動回路の負荷抵抗対、Ｄ２は端子Ｉ２
のバイアス用ダイオード、Ｒ４，Ｒ５，Ｒ６は端子Ｉ２
のバイアス用抵抗、そしてＶdd，Ｖss１，Ｖss２はそれ
ぞれ電源電圧を示している。
１に示した本発明の第１実施例における差動回路および
直流バイアス回路を、具体的な回路によって構成したも
のを示している。図３において、Ｑ１，Ｑ２は差動回路
のトランジスタ対、Ｑ３は定電流源用のトランジスタ、
Ｒl１,Ｒl２は差動回路の負荷抵抗対、Ｄ２は端子Ｉ２
のバイアス用ダイオード、Ｒ４，Ｒ５，Ｒ６は端子Ｉ２
のバイアス用抵抗、そしてＶdd，Ｖss１，Ｖss２はそれ
ぞれ電源電圧を示している。
【００１２】つぎに図４に示す本発明の第３実施例は、
上記図３に示した第２実施例の入力部に、トランジスタ
Ｑ４，Ｑ５と抵抗Ｒ７とからなるソースフォロワを接続
して、上記抵抗Ｒ７を５０Ωとすることによりクランプ
回路の入力の５０Ω整合を可能にし、さらに上記第２実
施例に示した回路のピーク検出出力部に、トランジスタ
Ｑ６およびＱ７からなるソースフォロワを付加して低イ
ンピーダンス化し、高速化に対して優位な構成としたも
のであり、本回路も上記第２実施例と同様の効果を得る
ことができる。
上記図３に示した第２実施例の入力部に、トランジスタ
Ｑ４，Ｑ５と抵抗Ｒ７とからなるソースフォロワを接続
して、上記抵抗Ｒ７を５０Ωとすることによりクランプ
回路の入力の５０Ω整合を可能にし、さらに上記第２実
施例に示した回路のピーク検出出力部に、トランジスタ
Ｑ６およびＱ７からなるソースフォロワを付加して低イ
ンピーダンス化し、高速化に対して優位な構成としたも
のであり、本回路も上記第２実施例と同様の効果を得る
ことができる。
【００１３】なお、上記第２実施例および第３実施例を
示す図３および図４では、トランジスタとしてＦＥＴの
例を記載したが、バイポーラトランジスタを使用するこ
とも可能である。また、上記各実施例ではクランプ回路
を下端クランプの場合について示したが、ダイオードの
カソード、アノード端子を反転し、さらに電源Ｖss１の
正負を反転することによって、上端クランプにした場合
でも同様な効果を得ることができる。
示す図３および図４では、トランジスタとしてＦＥＴの
例を記載したが、バイポーラトランジスタを使用するこ
とも可能である。また、上記各実施例ではクランプ回路
を下端クランプの場合について示したが、ダイオードの
カソード、アノード端子を反転し、さらに電源Ｖss１の
正負を反転することによって、上端クランプにした場合
でも同様な効果を得ることができる。
【００１４】
【発明の効果】上記のように本発明によるピーク検出機
能付きクランプ回路は、一端が入力端子に接続された第
１の容量と、該第１の容量と第１のダイオードとの直列
回路と、上記第１のダイオードにクランプ電位を設定す
るための第１のバイアス回路とを有する基本クランプ回
路、およびダイオードと容量と抵抗からなるピーク検出
回路を備えた、ピーク検出機能付きクランプ回路におい
て、第１の入力端子が上記第１のダイオードと上記第１
の容量との接続端子に接続され、第２の入力端子が第２
のバイアス回路に接続され、第１の出力端子が主信号出
力端子に接続され、第２の出力端子が上記ピーク検出回
路に接続された差動回路を有することにより、ピーク検
出機能を有するにもかかわらず高周波性能の劣化がな
い、高速特性にすぐれたピーク検出機能付きクランプ回
路を得ることができ、これにより各種伝送装置における
高速化に寄与できるという効果が得られる。
能付きクランプ回路は、一端が入力端子に接続された第
１の容量と、該第１の容量と第１のダイオードとの直列
回路と、上記第１のダイオードにクランプ電位を設定す
るための第１のバイアス回路とを有する基本クランプ回
路、およびダイオードと容量と抵抗からなるピーク検出
回路を備えた、ピーク検出機能付きクランプ回路におい
て、第１の入力端子が上記第１のダイオードと上記第１
の容量との接続端子に接続され、第２の入力端子が第２
のバイアス回路に接続され、第１の出力端子が主信号出
力端子に接続され、第２の出力端子が上記ピーク検出回
路に接続された差動回路を有することにより、ピーク検
出機能を有するにもかかわらず高周波性能の劣化がな
い、高速特性にすぐれたピーク検出機能付きクランプ回
路を得ることができ、これにより各種伝送装置における
高速化に寄与できるという効果が得られる。
【図１】本発明によるピーク検出機能付きクランプ回路
の第１実施例を示す図である。
の第１実施例を示す図である。
【図２】本発明による効果を説明する図で、（ａ）は本
発明の構成による波形を示し、（ｂ）は従来の構成によ
る波形をそれぞれ示す図である。
発明の構成による波形を示し、（ｂ）は従来の構成によ
る波形をそれぞれ示す図である。
【図３】本発明によるピーク検出機能付きクランプ回路
の第２実施例を示す図である。
の第２実施例を示す図である。
【図４】本発明によるピーク検出機能付きクランプ回路
の第３実施例を示す図である。
の第３実施例を示す図である。
【図５】従来のピーク検出機能付きクランプ回路を示す
図である。
図である。
Ａ…差動回路 Ｂ…バイアス回路 Ｃ１，Ｃ２…容量 Ｄ１…ダイオード（クランプ用） Ｄ２…ダイオード（ピーク検出用） Ｉ…入力端子 Ｉa１，Ｉa２…差動回路の入力端子 Ｏa１，Ｏa２…差動回路の出力端子 Ｏ１…主信号出力端子
Claims (1)
- 【請求項１】一端が入力端子に接続された第１の容量
と、該第１の容量と第１のダイオードとの直列回路と、
上記第１のダイオードにクランプ電位を設定するための
第１のバイアス回路とを有する基本クランプ回路、およ
びダイオードと容量と抵抗からなるピーク検出回路を備
えた、ピーク検出機能付きクランプ回路において、第１
の入力端子が上記第１のダイオードと上記第１の容量と
の接続端子に接続され、第２の入力端子が第２のバイア
ス回路に接続され、第１の出力端子が主信号出力端子に
接続され、第２の出力端子が上記ピーク検出回路に接続
された差動回路を有することを特徴とするピーク検出機
能付きクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185779A JP2675742B2 (ja) | 1993-07-28 | 1993-07-28 | ピーク検出機能付きクランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185779A JP2675742B2 (ja) | 1993-07-28 | 1993-07-28 | ピーク検出機能付きクランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746101A JPH0746101A (ja) | 1995-02-14 |
| JP2675742B2 true JP2675742B2 (ja) | 1997-11-12 |
Family
ID=16176753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5185779A Expired - Fee Related JP2675742B2 (ja) | 1993-07-28 | 1993-07-28 | ピーク検出機能付きクランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675742B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6410646B2 (ja) * | 2015-03-13 | 2018-10-24 | 新電元工業株式会社 | 制御回路及びスイッチング電源 |
| CN107395165B (zh) * | 2016-05-16 | 2022-09-09 | 上海亨骏自动化设备有限公司 | 一种液位计回波时间采集用峰值检测电路 |
| JP2020190491A (ja) * | 2019-05-22 | 2020-11-26 | 株式会社東芝 | ピークホールド回路及び電力変換器 |
-
1993
- 1993-07-28 JP JP5185779A patent/JP2675742B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746101A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728815A (en) | Data shaping circuit | |
| JP2675742B2 (ja) | ピーク検出機能付きクランプ回路 | |
| JPH0320924B2 (ja) | ||
| KR20020053034A (ko) | 트랙 및 홀드 증폭기 | |
| TW415068B (en) | Detection circuit | |
| US4283640A (en) | All-NPN transistor driver and logic circuit | |
| US5225687A (en) | Output circuit with optically coupled control signals | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| US3300654A (en) | Schmitt trigger with active collector to base coupling | |
| KR910008936A (ko) | 주파수변환회로 | |
| JPH0527282B2 (ja) | ||
| KR100257637B1 (ko) | 제한된 출력전류를 가진 차동증폭기 | |
| JP2651865B2 (ja) | 非線形信号圧縮回路 | |
| JP2900337B2 (ja) | 差動型クランプ回路 | |
| JP2600890B2 (ja) | パルスエッジ伸張回路 | |
| JP2831718B2 (ja) | ボルテージフォロワ回路 | |
| JPH0595260A (ja) | 電圧増幅回路 | |
| SU1462461A1 (ru) | Демодул тор-модул тор | |
| JPS6231523B2 (ja) | ||
| JPS5981121U (ja) | 信号振幅調整回路 | |
| JPS6337528B2 (ja) | ||
| JPH0278317A (ja) | 信号切替回路 | |
| JPH0465568B2 (ja) | ||
| JPS61210718A (ja) | 非線形ピ−キング回路 | |
| JPH05259760A (ja) | 入力信号保持回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |