JP2669291B2 - Method and apparatus for identifying unknown system using adaptive filter - Google Patents
Method and apparatus for identifying unknown system using adaptive filterInfo
- Publication number
- JP2669291B2 JP2669291B2 JP5045145A JP4514593A JP2669291B2 JP 2669291 B2 JP2669291 B2 JP 2669291B2 JP 5045145 A JP5045145 A JP 5045145A JP 4514593 A JP4514593 A JP 4514593A JP 2669291 B2 JP2669291 B2 JP 2669291B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- coefficient
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、伝送路や空間音響結合
経路などのシステム同定を行なうための適応フィルタに
よる未知システム同定の方法及び装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for identifying an unknown system by means of an adaptive filter for identifying a system such as a transmission line or a spatial acoustic coupling path.
【0002】[0002]
【従来の技術】従来から適応フィルタによる未知システ
ム同定を応用したものとして、エコー・キャンセラ、ノ
イズ・キャンセラ、ハウリング・キャンセラ、適応等化
器などが知ある。以下では、2線/4線変換回路の4線
側において送信側から受信側へ漏れ込むエコーを除去す
るエコー・キャンセラの例について、従来の適応フィル
タによる未知システム同定の技術を説明する。2. Description of the Related Art An echo canceller, a noise canceller, a howling canceller, an adaptive equalizer, and the like are known as applications to which unknown system identification using an adaptive filter is conventionally applied. In the following, a technique for identifying an unknown system using an adaptive filter will be described for an example of an echo canceller that removes an echo leaking from the transmission side to the reception side on the 4-wire side of the 2-wire / 4-wire conversion circuit.
【0003】エコー・キャンセラは、エコー経路のイン
パルス応答長よりも長い期間をカバーできるだけのタッ
プ数を有する適応フィルタを用いて、送信信号波形に応
じた疑似エコー(エコー・レプリカ)波形を生成させ
て、2線/4線変換回路の4線側において送信側から受
信側へ漏れ込むエコーを相殺するように動作する。この
際に、適応フィルタの各タップ係数の大きさは、エコー
と受信信号とが混在する信号波形からエコー・レプリカ
の波形を差引いて得られる誤差信号と送信信号との相関
をとることにより適応的に修正される。このような適応
フィルタの係数修正アルゴリズムの代表的なものとし
て、「エル・エム・エス(最小自乗平均)アルゴリズム
(LMS Algorithm)」プロシーディング・
オブ・アイ・・イー・イー・イー(Proceedin
gs ofIEEE)63巻12号、1975年、16
92〜1716ページに所収の論文(以下では「文献
1」と略記する)と、「ラーニング・アイデンティフィ
ケーション・メソド;エル・アイ・エム(Learni
ng IdentificationMethod;L
IM)」、アイ・イー・イー・イー・トランズアクショ
ンズ・オン・オートマティック・コントロール「IEE
E Transactions on Automat
ic Control 12巻3号、1967年、28
2〜287ページに所収の論文(以下「文献2」)とが
知られている。An echo canceller generates a pseudo echo (echo replica) waveform corresponding to a transmission signal waveform by using an adaptive filter having the number of taps capable of covering a period longer than the impulse response length of an echo path. It operates so as to cancel the echo leaking from the transmission side to the reception side on the 4-wire side of the 2-wire / 4-wire conversion circuit. At this time, the magnitude of each tap coefficient of the adaptive filter is adaptively determined by correlating an error signal obtained by subtracting an echo replica waveform from a signal waveform in which an echo and a received signal coexist with a transmission signal. Will be modified to A typical example of such an adaptive filter coefficient correction algorithm is a “LSM (Least Mean Square) algorithm (LMS Algorithm)” proceeding.
Of Ieeeeeeeeee (Proceedin
gs of IEEE) 63, 12, 1975, 16
The papers (hereinafter abbreviated as “Reference 1”) on pages 92 to 1716 and “Learning Identification Method; L.I.M.
ng IdentificationMethod; L
IM) ", IEE Transactions on Automatic Control" IEEE "
E Transactions on Automat
ic Control Vol. 12, No. 3, 1967, 28
A paper (hereinafter referred to as “Reference 2”) is known on pages 2-287.
【0004】実際にエコー・キャンセラが挿入される4
線回線上の地点と2線/4線変換回路のある地点との間
に固定遅延が存在する場合には、エコー・キャンセラの
タップ数は想定される最大固定遅延の分と実質的なイン
パルス応答の応答波形部分との双方の期間をカバーする
だけ必要である。従って、特に固定遅延が大きい場合に
は、タップ数が膨大になり、ハードウェア規模の増大、
タップ係数ノ相互干渉による収束時間の増大を惹起こ
す。このような難点を解決するため、エコー経路のイン
パルス応答から固定遅延を除いた応答波形部の位置を時
間軸上で推定し、その推定位置周辺のみに適応フィルタ
のタップ係数を配置するように係数配置を適応制御する
方法、例えば「ア・ファースト・コンバージェンス・ア
ルゴリズム・フォー・アダプティブ・エフ・アイ・アー
ル・フィルターズ・ウィズ・コァースリ・ロケーテッド
・タップス(A Fast Convergence
Algorithm for Adaptive FI
R Filters with Coarsely L
ocated Taps)」プロシーディング・オブ・
インターナショナル・コンファレンス・オン・アコース
ティック,スピーチ・アンド・シグナル・プロセッシン
グ(Proceedingsof Internatn
al Conference on Acoustic
s, Speechand Signal Proce
ssing)1991、1991年、1525〜152
8ページに所収の論文(以下「文献3」)に提案されて
いる。この「文献3」に示された方法の要点は、まず応
答波形部のおおよその位置を推定し、その近傍に限定し
てタップ係数の配置を行なうことにより、収束時間を短
縮していることである。この制御方法では、応答波形部
の位置推定はタップ係数絶対値の最大値を用いて行なわ
れ、タップ係数配置を限定する範囲はひとつしか指定さ
れない。従って、複数の応答波形部が存在する場合(エ
コーの場合はマルチエコーと呼ばれる)には、これら全
てをカバーするようにタップ配置限定範囲を広くらなけ
ればならず、各応答波形部の間に大きな固定遅延がある
ときには、タップ配置位置を限定する効果が減少し、収
束時間の増大が避けられない。[0004] 4 where an echo canceller is actually inserted
If there is a fixed delay between a point on the line line and a point on the 2-wire / 4-wire conversion circuit, the number of taps of the echo canceller is equal to the assumed maximum fixed delay and is substantially equal to the impulse response. It is only necessary to cover both periods of the response waveform portion. Therefore, especially when the fixed delay is large, the number of taps becomes enormous, the hardware scale increases,
The convergence time is increased by the mutual interference of the tap coefficients. In order to solve such difficulties, the position of the response waveform part obtained by removing the fixed delay from the impulse response of the echo path is estimated on the time axis, and the coefficient is set so that the tap coefficients of the adaptive filter are arranged only around the estimated position. A method of adaptively controlling the arrangement, for example, "A Fast Convergence Algorithm for Adaptive FIR Filters with Coarse-Located Taps ( A Fast Convergence)"
Algorithm for Adaptive FI
R Filters with Coarselly L
ocated Taps) "Proceeding of
International Conference on Acoustic, Speech and Signal Processing (Proceedingsof International)
al Conference on Acoustic
s, Speechand Signal Process
ssing) 1991, 1991, 1525-152
It is proposed in a dissertation (hereinafter referred to as “Reference 3”) on page 8. The main point of the method shown in "Reference 3" is that the convergence time is shortened by first estimating the approximate position of the response waveform portion and arranging the tap coefficients only in the vicinity thereof. is there. In this control method, the position estimation of the response waveform portion is performed using the maximum value of the tap coefficient absolute values, and only one range that limits the tap coefficient arrangement is specified. Therefore, when there are a plurality of response waveform parts (in the case of echo, it is called multi-echo), the tap placement limited range must be wide so as to cover all of them, and between the response waveform parts. When there is a large fixed delay, the effect of limiting the tap arrangement position decreases, and an increase in the convergence time cannot be avoided.
【0005】このようなマルチエコーに対しても高速に
収束し、波形応答部だけにタップ係数を配置することの
できる方法は、例えば「ア・ファースト・アルゴリズム
・フォー・アダプティブ・エフ・アイ・アール・フィル
ターズ・ウィズ・コァースリーロケーテッド・コエィシ
ェンツ・フォー・キャンセレーション・オブ・マルチプ
ル・エコーズ(A Fast Algorithm f
or Adaptive FIR Filters w
ith Coarsely−LocatedCoeff
icients for Cancellation
of Multiple Echoes)」、1992
年電子情報通信学会秋季大会、A−93、1−93ペー
ジに所収の論文(以下「文献4」)に提案されている。A method capable of quickly converging even with respect to such a multi-echo and arranging tap coefficients only in the waveform response section is disclosed in, for example, "A First Algorithm for Adaptive FIR."・ Filters with Coarsely Located Cohesents for Cancellation of Multiple Echoes (A Fast Algorithm f
or Adaptive FIR Filters w
it Coarsly-LocatedCoeff
clients for Cancellation
of Multiple Echoes), 1992
IEICE Autumn Conference, pp. A-93, pp. 1-93.
【0006】図15は、この「文献4」に提案されてい
るエコー・キャンセラの構成を示すブロック図である。
同図に示された適応フィルタは、入力端子1から入力さ
れた送信信号を順次に遅延させる(N−1)個の遅延素
子201 ないし20N-1 を有し、遅延が零のタップも含
めN個のタップをもつ適応フィルタを構成している。一
方、この適応フィルタのタップ係数を発生するために、
L個の係数発生回路501 ないし50L が設けられてお
り、適応フィルタの全タップ数Nと係数発生回路501
ないし50L の個数Lとの間には、N>Lの関係があ
る。すなわち、図15に示された適応フィルタは、固定
遅延部分を除いた実質的な応答波形部を実現できるだけ
のタップ数を備え、そのタップ係数を実質的な応答波形
部分に適応的に配置することによって、エコー・レプリ
カを生成する。そのために、各タップ出力と係数発生回
路501 ないし50L との間の接続を切替える経路スイ
ッチ7を有しており、さらにこの経路スイッチ7の接続
切替え制御のためのタップ制御回路9を有している。経
路スイッチ7の各出力である遅延信号は、対応する係数
発生回路501 ないし50L と乗算器401 ないし40
L とに供給される。乗算器401 ないし40L は、係数
発生回路501 ないし50L が出力するタップ係数と経
路スイッチ7が出力する遅延信号とをそれぞれ乗算し、
乗算結果を加算回路8へ送る。加算回路8は、乗算器4
01 ないし40L の乗算結果を加算し、エコー・レプリ
カとして減算器5へ出力する。一方、入力端子1に入力
された送信信号は、出力端子2から2線/4線変換回路
3を経て2線側に送信されるが、インピーダンス不整合
などに起因するエコーとして受信側の入力端子4へ漏れ
込む。入力端子4より入力されたエコーは、減算器5に
送られ、加算器8が出力するエコー・レプリカを減算さ
れて出力端子6へ伝達される。また、その減算結果は同
時に係数更新のための誤差信号として、係数発生回路5
01 ないし50L に供給される。FIG. 15 is a block diagram showing the configuration of the echo canceller proposed in this "Document 4".
Adaptive filter shown in the figure, to sequentially delaying the transmission signal input from the input terminal 1 (N-1) number of delay elements 20 1 has a 20 N-1, also tap delay is zero An adaptive filter having N taps is included. On the other hand, in order to generate the tap coefficient of this adaptive filter,
L coefficient generating circuits 50 1 to 50 L are provided, and the total number N of taps of the adaptive filter and the coefficient generating circuit 50 1 are set.
There is a relation of N> L with the number L of 50 to 50 L. That is, the adaptive filter shown in FIG. 15 has a sufficient number of taps to realize a substantial response waveform portion excluding the fixed delay portion, and the tap coefficients are adaptively arranged in the substantial response waveform portion. Generates an echo replica. Therefore, to 50 1 each tap outputs and the coefficient generating circuit includes a path switch 7 for switching the connection between the 50 L, further comprising a tap control circuit 9 for the connection switching control of the path switch 7 ing. The delayed signal output from each of the path switches 7 is supplied to the corresponding coefficient generating circuits 50 1 to 50 L and the multipliers 40 1 to 40.
L and supplied to. The multiplier 40 1 to 40 L is to the coefficient generating circuit 50 1 multiplies the delayed signal output by the tap coefficient and the path switch 7 for outputting the 50 L respectively,
The result of the multiplication is sent to the addition circuit 8 . The adder circuit 8 includes the multiplier 4
The multiplication results of 0 1 to 40 L are added and output to the subtractor 5 as an echo replica. On the other hand, the transmission signal input to the input terminal 1 is transmitted from the output terminal 2 to the two-wire side via the two-wire / four-wire conversion circuit 3, but is transmitted as an echo caused by impedance mismatch or the like. Leak into 4. The echo input from the input terminal 4 is sent to the subtracter 5, where the echo replica output from the adder 8 is subtracted and transmitted to the output terminal 6. The subtraction result is also used as an error signal for updating the coefficient at the same time as the coefficient generating circuit 5
It is supplied from 0 1 to 50 L.
【0007】係数修正アルゴリズムとして「文献1」に
示されたLMSアルゴリズムを使用した場合、係数発生
回路50i (i=1,2,.....,L)の構成は図
16のようになる。係数発生回路50i に供給された遅
延信号と誤差信号とは乗算器31で乗算され、さらに予
め定められた定数μと乗算器32にて乗算されて、記憶
回路34に記憶されている係数値と加算器33で加算さ
れ、その加算結果が記憶回路34へ帰還される。記憶回
路34に記憶された値が、タップ係数値を表わす。なお
記憶回路34は、係数クリア回路77(図15)から係
数クリア信号が入力されると、保持している係数値を強
制的に零に設定する機能を有する。When the LMS algorithm shown in "Document 1" is used as the coefficient correction algorithm, the configuration of the coefficient generation circuit 50 i (i = 1, 2, ..., L) is as shown in FIG.
It looks like 16 . The delay signal and the error signal supplied to the coefficient generating circuit 50 i are multiplied by the multiplier 31 and further multiplied by a predetermined constant μ by the multiplier 32 to store the coefficient value stored in the storage circuit 34. Is added by the adder 33, and the addition result is fed back to the storage circuit 34. The value stored in storage circuit 34 represents the tap coefficient value. The storage circuit 34 has a function of forcibly setting the held coefficient value to zero when the coefficient clear signal is input from the coefficient clear circuit 77 (FIG. 15).
【0008】以上の説明から明らかなように、適応フィ
ルタのタップ係数の乗算経路は、経路スイッチ7によっ
て選択された一部のタップ出力にだけ接続される。以下
では、タップ係数乗算経路が接続されるタップを有効タ
ップ、接続されていないタップを無効タップと呼ぶ。実
際のタップ係数の適応配置では、まず初期設定として、
タップ係数乗算経路を、等間隔でタップ出力に接続し配
置する。例えば、遅延素子20 kN/L (kはk<Lを満た
す正整数)の出力を係数発生回路50 k と乗算器40 k
に接続することができる。このような接続関係によっ
て、係数発生回路50 k と乗算器40 k に接続されてい
る遅延素子と係数発生回路50 k+1 と乗算器40 k+1 に
接続されている遅延素子との間には、(kN/L)−1
の遅延素子が存在するように構成することができる。こ
れらが有効タップになり、これら以外のタップが無効タ
ップになる。As is clear from the above description, the tap coefficient multiplication path of the adaptive filter is connected only to a part of tap outputs selected by the path switch 7. Hereinafter, taps to which the tap coefficient multiplication path is connected are called valid taps, and taps that are not connected are called invalid taps. In the actual adaptive arrangement of tap coefficients, first, as an initial setting,
The tap coefficient multiplication paths are connected to the tap outputs at regular intervals and arranged. For example, delay element 20 kN / L (k satisfies k <L
The output of a positive integer) is output to a coefficient generation circuit 50 k and a multiplier 40 k
Can be connected to This kind of connection
Connected to the coefficient generating circuit 50 k and the multiplier 40 k.
That the delay elements and a coefficient generation circuit 50 k + 1 to the multiplier 40 k + 1
(KN / L) -1 between the connected delay elements.
Of delay elements may be present. These become effective taps, and the other taps become invalid taps.
【0009】次に、タップ制御回路9の制御動作につい
て説明する。制御サブグループ記憶回路83は、連続し
た複数のタップ番号から構成されるタップ制御サブグル
ープを代表するサブグループ番号を、制御すべき順序で
格納する。各タップ制御サブグループに属するタップの
個数は、等しく設定される。例えば、全タップ数Nを2
0、タップ制御サブグループ数を5とすると、各タップ
制御サブグループに属するタップの個数は4となる。ま
た、タップ制御サブグループをG(i)(i=1,
2,.....5)、G(i)に属するタップ番号
を{}で括って表すと、 G(1)= 1,2,3,4 G(2)= 5,6,7,8 G(3)= 9,10,11,12 G(4)= 13,14,15,16 G(5)= 17,18,19,20 となる。Next, the control operation of the tap control circuit 9 will be described. The control sub-group storage circuit 83 stores sub-group numbers representing a tap control sub-group composed of a plurality of consecutive tap numbers in the order of control. The number of taps belonging to each tap control subgroup is set to be equal. For example, the total number of taps N is 2
Assuming that 0 and the number of tap control subgroups are 5, the number of taps belonging to each tap control subgroup is 4. In addition, the tap control subgroup is set to G (i) (i = 1,
2,. . . . . 5) and tap numbers belonging to G (i) are grouped with {}. G (1) = 1,2,3,4 G (2) = 5,6,7,8 G (3) = 9 , 10, 11, 12 G (4) = 13, 14, 15, 16 G (5) = 17, 18, 19, 20
【0010】制御サブグループ記憶回路83は、タップ
制御サブグループ番号の初期設定時には、グループ番号
が小さい順に設定する。すなわち、制御サブグループ記
憶回路83の保持するグループ番号をZ(n)(n=
1,2,.....5)で表すと、 Z(1)=1 Z(2)=2 Z(3)=3 Z(4)=4 Z(5)=5 に初期設定される。また、制御サブグループ記憶回路8
3のデータ読み出し位置を規定するアドレスポインタは
先頭に設定され、先頭にあるグループ番号、すなわち上
記の例ではZ(1) =1を出力する。The control subgroup storage circuit 83 sets the tap control subgroup numbers in ascending order of the group numbers at the time of initial setting. That is, the group number held by the control subgroup storage circuit 83 is Z (n) (n =
1, 2 ,. . . . . Expressed as 5), Z (1) = 1 Z (2) = 2 Z (3) = 3 Z (4) = 4 Z (5) = 5 is initialized. The control subgroup storage circuit 8
The address pointer defining the data read position of No. 3 is set at the head, and outputs the head group number, that is, Z (1) = 1 in the above example.
【0011】記憶回路72はFIFO(先入れ先出し)
方式であり、(N−L)個の無効タップ番号を記憶す
る。但し、Nは全タップ数、Lは有効タップ数を示す。
また、タップ算出回路76は、全タップ番号から記憶回
路72の保持する無効タップ番号を除いたタップ番号、
すなわち有効タップ番号を算定し、その算定結果のタッ
プ番号をタップ切替用の制御信号として経路スイッチ7
に供給する。経路スイッチ7は、タップ算出回路76か
ら受けたL個の有効タップ番号に対応するタップ出力を
選択して、係数発生回路501 ないし50L に伝達させ
るように動作する。The memory circuit 72 is a FIFO (first in first out)
This is a system and stores (N−L) invalid tap numbers. However, N shows the total number of taps, and L shows the number of effective taps.
In addition, the tap calculation circuit 76 removes the invalid tap number stored in the storage circuit 72 from all the tap numbers,
That is, the effective tap number is calculated, and the tap number of the calculation result is used as a control signal for switching the taps.
To supply. The path switch 7 operates so as to select the tap output corresponding to the L effective tap numbers received from the tap calculation circuit 76 and transmit it to the coefficient generation circuits 50 1 to 50 L.
【0012】初期状態における無効タップ番号、すなわ
ち記憶回路72の初期設定値は、有効タップ番号が全タ
ップ番号の小さい方から連続して配置されるように選ば
れる。たとえば、全タップ数N=20、有効タップ数L
=3、無効タップ数N−L=17と設定すると、全タッ
プ番号は、1,2,3,.....,20となる。この
とき、有効タップ番号は、1,2,3と小さい方から3
タップが選ばれ、記憶回路72が保持する無効タップ番
号は、4,5,.....,20に初期設定される。以
上の初期状態設定後、経路スイッチ7によって選択され
たタップ(=有効タップ)の係数修正が行なわれる。Q
回(Qは正整数)の係数修正毎に、係数配置すなわち有
効タップ位置の更新が行なわれる。この有効タップ位置
更新は、以下の手順で実行される。The invalid tap number in the initial state, that is, the initial setting value of the storage circuit 72, is selected so that the valid tap numbers are continuously arranged from the smaller of all the tap numbers. For example, the total number of taps N = 20, the number of effective taps L
= 3 and the number of invalid taps NL = 17, all tap numbers are 1, 2, 3 ,. . . . . , 20. At this time, the valid tap numbers are 1, 2 and 3 from the smallest to 3
The tap is selected, and the invalid tap numbers held by the memory circuit 72 are 4, 5 ,. . . . . , 20 is initialized. After the above initial state is set, the coefficient of the tap (= valid tap) selected by the path switch 7 is corrected. Q
Every time the coefficient is modified (Q is a positive integer), the coefficient arrangement, that is, the effective tap position is updated. This effective tap position update is executed in the following procedure.
【0013】最小係数検出回路71は、タップ算出回路
76の出力する有効タップ番号と、係数発生回路501
ないし50L がおのおの出力するタップ係数を受けて、
その中で絶対値が最小である係数に対応した有効タップ
番号を記憶回路72と係数クリア回路77とに供給す
る。係数クリア回路77は、入力されたタップ番号に対
応する係数発生回路に対して係数クリア信号を出力する
ことによって、該当する絶対値が最小である係数を零に
設定する。記憶回路72はFIFO方式であるから、入
力されたタップ番号を待行列の最後尾に格納し、待行列
の先頭にあるタップ番号を判定回路73へ伝達すること
になる。制御タップ範囲計算回路84は、制御サブグル
ープ記憶回路83から出力されるタップ制御サブグルー
プ番号Z(n)を受けて、そのタップ制御サブグルー
プ、すなわちG(Z(n))に属するタップ番号のう
ち、最小のタップ番号K minと最大のタップ番号K max
を検出し、判定回路73へ供給する。例えば、前述の例
において、Z(n)=1であった場合、G(Z(n))
=G(1)={1, 2, 3,4}となり、K max=
4,K min=1を供給する。判定回路73に入力された
KがK min <K<K max で表わされる判定条件を満足し
ないときには、入力されたタップ番号を記憶回路72に
帰還し、再度、記憶回路72のタップ番号を取り出し、
判定回路73に入力する。この繰返し操作は、上記判定
条件を満足するまで継続される。上記判定条件を満足す
ると、無効タップ記憶回路72に保持された無効タップ
番号が確定し、新たな有効タップが決定される。以上説
明した、ひとつのタップ制御サブグループに限定したタ
ップ位置制御によって、タップ係数の集中的配置が可能
になる。The minimum coefficient detecting circuit 71 is provided with the effective tap number output from the tap calculating circuit 76 and the coefficient generating circuit 50 1.
Or 50 L each receive the output tap coefficient,
The effective tap number corresponding to the coefficient having the smallest absolute value is supplied to the storage circuit 72 and the coefficient clear circuit 77. The coefficient clearing circuit 77 outputs a coefficient clearing signal to the coefficient generating circuit corresponding to the input tap number, thereby setting the coefficient having the minimum absolute value to zero. Since the storage circuit 72 uses the FIFO method, the input tap number is stored at the end of the queue, and the tap number at the head of the queue is transmitted to the determination circuit 73. The control tap range calculation circuit 84 receives the tap control subgroup number Z (n) output from the control subgroup storage circuit 83, and outputs the tap number belonging to the tap control subgroup, that is, G (Z (n)). The minimum tap number K min and the maximum tap number K max
Is supplied to the determination circuit 73. For example, in the above example, if Z (n) = 1, G (Z (n))
= G (1) = {1, 2, 3, 4}, and K max =
4, supply K min = 1. Input to the judgment circuit 73
K satisfies the determination condition represented by K min <K <K max
If not , the input tap number is fed back to the storage circuit 72, and the tap number of the storage circuit 72 is again taken out.
Input to the determination circuit 73. The repeated operation is continued until satisfying the above SL determination condition. When the above determination condition is satisfied, the invalid tap number held in the invalid tap storage circuit 72 is determined, and a new valid tap is determined. The above-described tap position control limited to one tap control subgroup enables concentrated arrangement of tap coefficients.
【0014】一方、タップ制御サブグループの変更は、
以下の手続きで行なわれる。カウンタ67は、タップ係
数の修正回数を数えるカウンタであり、係数修正回数が
予め定められた回数に達する毎に、制御グループ変更用
の制御信号を制御サブグループ記憶回路83及びカウン
タ66に供給する。制御サブグループ記憶回路83は、
カウンタ67から制御サブグループ変更用の制御信号を
受けると、アドレスポインタを1ツ進め、次のアドレス
に格納されているタップ制御サブグループ番号を出力す
る。カウンタ66は、カウンタ67が出力する制御サブ
グループ変更用の制御信号を数えて、タップ制御サブグ
ループ総数に達する毎に、制御サブグループ順序更新用
の制御信号を出力する。最大係数検出回路81は、係数
発生回路501 ないし50L がそれぞれ出力するタップ
係数とタップ算出回路76が出力する有効タップ番号と
を受けて、絶対値が最大であるタップ係数を各タップ制
御サブグループ毎に検出し、その係数絶対値が大きい順
にタップ制御サブグループ番号を出力する。制御サブグ
ループ更新回路82は、カウンタ66から制御サブグル
ープ順序更新用の制御信号を受けると、最大係数検出回
路81が出力するタップ制御サブグループ番号を供給さ
れた順序で制御サブグループ記憶回路83の先頭アドレ
スから書込むことによって、制御サブグループ記憶回路
83が保持するタップ制御サブグループ順序を変更す
る。On the other hand, the change of the tap control subgroup
The following procedure is used. The counter 67 is a counter that counts the number of tap coefficient corrections, and supplies a control signal for changing the control group to the control subgroup storage circuit 83 and the counter 66 each time the number of coefficient corrections reaches a predetermined number. The control subgroup storage circuit 83
When the control signal for changing the control subgroup is received from the counter 67, the address pointer is advanced by one and the tap control subgroup number stored at the next address is output. The counter 66 counts the control signals for changing the control subgroup output from the counter 67, and outputs the control signal for updating the control subgroup order each time the total number of tap control subgroups is reached. The maximum coefficient detection circuit 81 receives the tap coefficient output from each of the coefficient generation circuits 50 1 to 50 L and the effective tap number output from the tap calculation circuit 76, and determines the tap coefficient having the maximum absolute value as each tap control sub-value. The tap control subgroup numbers are detected for each group and the tap control subgroup numbers are output in descending order of the coefficient absolute value. Upon receiving the control signal for updating the control subgroup order from the counter 66, the control subgroup update circuit 82 stores the tap control subgroup numbers output from the maximum coefficient detection circuit 81 in the control subgroup storage circuit 83 in the order supplied. Writing from the head address changes the tap control subgroup order held by the control subgroup storage circuit 83.
【0015】以上の説明から明らかなように、タップ制
御範囲は全タップにわたって次々に移動するため、マル
チエコーのように実質的な応答波形部が複数ある場合に
も比較的高速に収束し、応答波形部だけにタップ係数乗
算経路を配置することができる。As is clear from the above description, since the tap control range moves successively over all taps, it converges at a relatively high speed even when there are a plurality of substantial response waveform parts such as a multi-echo, and the response The tap coefficient multiplication path can be arranged only in the waveform portion.
【0016】[0016]
【0017】[0017]
【発明が解決しようとする課題】本発明の目的は、複数
の応答波形部からなるインパルス応答を有する未知シス
テムに対しても収束時間が短い適応フィルタによる未知
システム同定の方法及び装置を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a method and apparatus for identifying an unknown system by an adaptive filter having a short convergence time even for an unknown system having an impulse response composed of a plurality of response waveform parts. Is.
【0018】[0018]
【課題を解決するための手段】本発明の第1の発明の同
定方法は、適応フィルタの全タップのうちの一部分を積
和演算に使用する有効タップとしてその番号を記憶し、
前記積和演算の係数乗算を前記有効タップにだけ施し、
前記積和演算に使用しないタップを無効タップとしてそ
の番号を待ち行列に記憶し、前記有効タップの番号に対
応する係数を予め定められた回数だけ修正する度に、そ
の有効タップのうち、対応する係数の絶対値が最小であ
るタップを無効タップとしてその番号を前記待ち行列の
最後尾に記憶させ、前記待ち行列の先頭にある無効のタ
ップ番号を取り出して新たに有効タップの番号とするよ
うにしてタップ位置を適応制御する適応フィルタを複数
個用い、各前記適応フィルタに少くとも一つ又の応答波
形部を同定させることにより複数の応答波形部と固定遅
延とから成るインパルス応答を有する未知システムを同
定することを特徴とする。According to a first aspect of the present invention, there is provided an identification method, wherein a part of all taps of an adaptive filter is stored as an effective tap used for a product-sum operation, and the number is stored.
The coefficient multiplication of the product-sum operation is applied only to the valid taps,
Taps that are not used for the product-sum operation are stored as invalid taps in the queue, and the coefficient corresponding to the number of the valid tap is corrected by a predetermined number of times. The tap whose absolute value of the coefficient is the smallest is set as an invalid tap and its number is stored at the end of the queue, and the invalid tap number at the head of the queue is taken out and used as a new valid tap number. Unknown system having an impulse response composed of a plurality of response waveform portions and a fixed delay by using a plurality of adaptive filters for adaptively controlling tap positions by using the adaptive filters and identifying each adaptive filter at least one or more response waveform portions It is characterized by identifying.
【0019】第2の発明の同定装置は、未知システムの
出力信号から適応フィルタが出力する同定信号を差引い
て得られる誤差信号に応じて係数およびタップ位置を修
正および更新する適応フィルタを用いて複数の応答波形
部と固定遅延とから成るインパルス応答を有する未知シ
ステム同定を行なうための適応フィルタによる未知シス
テム同定の装置において、前記未知システムへの入力信
号の供給を受けて少くとも一つの前記応答波形部を同定
する複数の適応フィルタと、その適応フィルタの各出力
を加算して前記同定信号を出力する加算器と、前記未知
システムの出力信号から前記同定信号を減算して前記誤
差信号を得る減算器とを具備し、前記適応フィルタはお
のおの自己が同定する前記固定遅延の次に小さい固定遅
延を有する応答波形部を同定する他の前記適応フィルタ
にて同定された前記固定遅延に関する情報と同定完了の
情報とを受け、自己が同定する前記固定遅延の次に大き
い固定遅延を有する応答波形部を同定する他の前記適応
フィルタへ同定された前記固定遅延に関する情報と同定
完了の情報とを供給することを特徴とする。The identification device of the second invention uses a plurality of adaptive filters for correcting and updating the coefficient and tap position according to an error signal obtained by subtracting the identification signal output by the adaptive filter from the output signal of the unknown system. In an unknown system identification device using an adaptive filter for identifying an unknown system having an impulse response composed of a response waveform part and a fixed delay, at least one of the response waveforms is supplied with an input signal to the unknown system. A plurality of adaptive filters for identifying the parts, an adder for adding the respective outputs of the adaptive filters to output the identification signal, and a subtraction for subtracting the identification signal from the output signal of the unknown system to obtain the error signal The adaptive filters each having a fixed delay next to the fixed delay identified by itself. In addition to receiving the information about the fixed delay identified by the adaptive filter and the information of the identification completion, identifying the response waveform section having the next largest fixed delay after the fixed delay identified by itself. And supplying information on the identified fixed delay and information on completion of identification to the adaptive filter.
【0020】第3の発明の同定方法は、適応フィルタの
全タップのうちの一部分を積和演算に使用する有効タッ
プとしてその番号を記憶し、前記積和演算の係数乗算を
前記有効タップにだけ施し、前記積和演算に使用しない
タップを無効タップとしてその番号を待ち行列に記憶
し、前記有効タップの番号に対応する係数を予め定めら
れた回数だけ修正する度に、その有効タップのうち、対
応する係数の絶対値が最小であるタップを無効タップと
して前記待チ行列の最後尾に格納し、前記待ち行列の先
頭にある無効タップ番号を取り出して新たに有効タップ
番号とするようにしてタップ位置を適応制御する一つの
適応フィルタを用いて未知システムの同定を行なう際
に、適応動作開始から予め定められた係数修正回数まで
は第1のステップ・サイズを用いて係数修正を行ない、
それ以降では第2のステップ・サイズを用いて係数修正
を行ない、前記待ち行列の先頭にある無効タップ番号が
係数絶対値が最大であると判定された有効タップ番号の
近傍にある場合には新たに有効タップ番号とし、近傍に
ない場合には有効とせずに前記待ち行列の最後尾に格納
し、前記待ち行列の先頭から取り出した無効タップ番号
が新たに有効となるまで前記待ち行列の先頭のタップ番
号と最大絶対係数値に対応した有効タップ番号との比較
を反復するように動作してタップ位置の適応制御を行な
うことを特徴とする。In the identification method of the third invention, a part of all taps of the adaptive filter is stored as an effective tap used for the product-sum operation, and the coefficient multiplication of the product-sum operation is performed only on the effective tap. The number of taps that are not used in the multiply-accumulate operation is stored in the queue as an invalid tap, and each time the coefficient corresponding to the number of the valid tap is modified a predetermined number of times, among the valid taps, The tap with the smallest absolute value of the corresponding coefficient is stored as an invalid tap at the end of the wait queue, and the invalid tap number at the head of the queue is extracted and tapped as a new valid tap number. When an unknown system is identified using one adaptive filter for adaptively controlling the position, the first step support is performed from the start of the adaptive operation to a predetermined number of coefficient corrections. Performs coefficient correction with reference to FIG,
After that, coefficient correction is performed using the second step size, and when the invalid tap number at the head of the queue is near the valid tap number determined to have the maximum coefficient absolute value, a new coefficient is newly added. The valid tap number is stored in the end of the queue without validating it when it is not in the vicinity, and the invalid tap number extracted from the head of the queue becomes valid until the new valid tap number Adaptive control of the tap position is performed by repeating the comparison between the tap number and the effective tap number corresponding to the maximum absolute coefficient value.
【0021】第4の発明の同定方法は、適応フィルタの
全タップのうちの一部分を積和演算に使用する有効タッ
プとしてその番号を記憶し、前記積和演算の係数乗算を
前記有効タップにだけ施し、前記積和演算に使用しない
タップを無効タップとしてその番号を待ち行列に記憶
し、前記有効タップ番号に対応する係数を予め定められ
た回数修正する度に、前記有効タップ番号のうち、対応
する係数の絶対値が最小であるタップを無効タップとし
て前記待ち行列の最後尾に格納し、前記待ち行列の先頭
にある無効タップ番号を取り出して新たに有効タップ番
号とするように動作してタップ位置を適応制御する一つ
の適応フィルタを用いて未知システムの同定を行なう際
に、適応動作開始から予め定められた係数修正回数まで
は第1のステップ・サイズを用いて係数修正を行ない、
それ以降では第2のステップ・サイズを用い、さらに前
記待ち行列を第1および第2の2つの待ち行列から構成
し、前記係数の絶対値が最小である有効タップ番号が係
数絶対値が最大であると判定された有効タップ番号の近
傍にある場合には前記第1の待ち行列の最後尾に格納
し、近傍にない場合には前記第2の待ち行列の最後尾に
格納し、前記第1の待ち行列の先頭にある無効タップ番
号を取り出して新たに有効タップ番号とすることによっ
てタップ位置の適応制御を行なうことを特徴とする。In the identification method according to a fourth aspect of the present invention, a part of all taps of the adaptive filter is stored as an effective tap used for a product-sum operation, and the coefficient multiplication of the product-sum operation is performed only on the effective tap. The taps that are not used for the product-sum operation are stored as invalid taps in the queue, and the coefficient corresponding to the valid tap number is corrected a predetermined number of times. The tap having the smallest absolute value of the coefficient to be stored is stored at the end of the queue as an invalid tap, and the tap is operated by taking out the invalid tap number at the head of the queue and setting it as a new valid tap number. When identifying an unknown system using one adaptive filter that adaptively controls the position, the first step from the start of adaptive operation to the predetermined number of coefficient corrections Performs coefficient correction using the size,
Thereafter, a second step size is used, and the queue is further composed of two queues, the effective tap number having the smallest absolute value of the coefficient and the effective tap number having the largest absolute value of the coefficient. If it is near the effective tap number determined to be present, it is stored at the end of the first queue; if it is not near, it is stored at the end of the second queue; The tap position is adaptively controlled by extracting the invalid tap number at the head of the queue and newly setting it as a valid tap number.
【0022】第5の発明の同定装置は、未知システムの
出力信号から適応フィルタが出力する同定信号を差引い
て得られる誤差信号を用いてタップ係数を修正する適応
フィルタを用いて未知システム同定を行なう装置におい
て、前記未知システムの入力信号に対して遅延を与える
縦続接続された複数の遅延素子と、該の遅延素子出力で
ある遅延信号の一部を選択して出力する経路スイッチ
と、該経路スイッチの出力信号と前記誤差信号と係数ク
リア信号とを受けて、タップ係数を発生する複数の係数
発生回路と、該係数発生回路が出力する各タップ係数と
前記経路スイッチの出力信号とをそれぞれ乗算する複数
の乗算器と、該複数の乗算器出力を加算し前記同定信号
を出力する加算器と、前記未知システムの出力信号から
前記同定信号を減算して前記誤差信号を得る減算器と、
前記係数発生回路が出力するタップ係数を受けて、前記
経路スイッチの制御信号と前記係数クリア信号トを発生
するタップ制御回路とを具備し、前記係数発生回路は、
前記遅延信号と前記誤差信号とを乗算する第1の乗算器
と、該第1の乗算器の出力信号と予め定められた定数と
を乗算する第2の乗算器と、該第2の乗算器の出力信号
と帰還信号とを加算する加算器と、該加算器の出力信号
を前記タップ係数として保持すると共に、前記加算器へ
前記帰還信号として帰還し、前記係数クリア信号によっ
て零に再設定される記憶回路とから構成され、前記タッ
プ制御回路は、適応動作開始から予め定められた回数カ
ウントした後に制御信号を出力するカウンタと、無効タ
ップ番号を記憶する記憶回路と、前記記憶回路出力を受
けて与えられた判定条件を満たすものを出力しそれ以外
を廃棄する判定回路と、該判定回路の出力を受けて前記
カウンタの制御信号に応じて前記記憶回路に選択的に帰
還する第1のスイッチと、前記適応フィルタの全タップ
番号から前記記憶回路群の保持するタップ番号を除いた
残りのタップ番号を算出し、前記経路スイッチに出力す
るタップ番号算出回路と、該タップ番号算出回路の出力
するタップ番号と前記複数の係数発生回路が出力する係
数値を受けて、絶対値最小の係数値に対応したタップ番
号を求めて前記記憶回路に供給する最小係数検出回路
と、該最小係数検出回路の出力するタップ番号に対応す
る係数発生回路に前記係数クリア信号を供給する係数ク
リア回路と、前記タップ番号算出回路が出力するタップ
番号と前記複数の係数発生回路が出力するタップ係数を
受けて、最大絶対係数値を有する有効タップ番号を出力
する最大係数検出回路と、該最大係数検出回路から受け
た有効タップ番号と予め定められた定数を用いて前記判
定条件としての制御タップ範囲を計算する制御タップ範
囲計算回路と、第1およびと第2のステップ・サイズを
受けて前記カウンタからの制御信号により第1のステッ
プ・サイズから第2のステップ・サイズに切替えて出力
する第2のスイッチとから構成されることを特徴とす
る。According to a fifth aspect of the present invention, an unknown system is identified using an adaptive filter that corrects tap coefficients using an error signal obtained by subtracting an identification signal output from an adaptive filter from an output signal of an unknown system. In the apparatus, a plurality of cascaded delay elements for delaying an input signal of the unknown system, a path switch for selecting and outputting a part of the delay signal output from the delay element, and the path switch Receiving the output signal, the error signal, and the coefficient clear signal, multiplying a plurality of coefficient generation circuits for generating tap coefficients, and multiplying each of the tap coefficients output by the coefficient generation circuit by the output signal of the path switch. A plurality of multipliers, an adder that adds the outputs of the plurality of multipliers and outputs the identification signal, and subtracts the identification signal from the output signal of the unknown system A subtractor for obtaining the error signal Te,
Receiving a tap coefficient output by the coefficient generating circuit, a tap control circuit for generating a control signal of the path switch and the coefficient clear signal, the coefficient generating circuit,
A first multiplier that multiplies the delay signal and the error signal, a second multiplier that multiplies an output signal of the first multiplier by a predetermined constant, and the second multiplier An adder for adding the output signal of the adder and the feedback signal, and holding the output signal of the adder as the tap coefficient, feeding back the adder as the feedback signal, and resetting to zero by the coefficient clear signal. The tap control circuit receives a counter that outputs a control signal after counting a predetermined number of times from the start of the adaptive operation, a storage circuit that stores an invalid tap number, and a storage circuit that receives the output of the storage circuit. And a first switch that receives the output of the determination circuit and selectively returns to the storage circuit in response to the control signal of the counter. And a tap number calculating circuit for calculating the remaining tap numbers excluding the tap numbers held by the storage circuit group from all the tap numbers of the adaptive filter and outputting the calculated tap numbers to the path switch, and an output of the tap number calculating circuit. A minimum coefficient detection circuit that receives a tap number to be output and a coefficient value output from the plurality of coefficient generation circuits, obtains a tap number corresponding to the minimum absolute value coefficient value, and supplies the tap number to the storage circuit; A coefficient clearing circuit that supplies the coefficient clearing signal to a coefficient generating circuit corresponding to a tap number output by a tap number output circuit and a tap number output by the plurality of coefficient generating circuits. A maximum coefficient detection circuit that outputs an effective tap number having a maximum absolute coefficient value, an effective tap number received from the maximum coefficient detection circuit, and a predetermined constant. And a control tap range calculation circuit for calculating a control tap range as the determination condition using the first and second step sizes. And a second switch for switching to the step size of and outputting.
【0023】第6の発明の同定装置は、未知システムの
出力信号から適応フィルタが出力する同定信号を差引い
て得られる誤差信号を用いて係数を修正する適応フィル
タを用いて未知システム同定を行なう装置において、前
記未知システムの入力信号に対して遅延を与える縦続接
続された複数の遅延素子と、該遅延素子出力である遅延
信号の一部を選択して出力する経路スイッチと、該経路
スイッチの出力信号と前記誤差信号と係数クリア信号と
を受けて、タップ係数を発生する複数の係数発生回路
と、該係数発生回路が出力する各タップ係数と前記経路
スイッチの出力信号とをそれぞれ乗算する複数の乗算器
と、該乗算器出力を加算し前記同定信号を出力する加算
器と、前記未知システムの出力信号から前記同定信号を
減算して前記誤差信号を得る減算器と、前記係数発生回
路が出力するタップ係数を受けて、前記経路スイッチの
制御信号と前記係数クリア信号とを発生するタップ制御
回路とを具備し、前記係数発生回路は、前記遅延信号と
前記誤差信号とを乗算する第1の乗算器と、該第1の乗
算器の出力と予め定められた定数とを乗算する第2の乗
算器と、該第2の乗算器の出力信号と帰還信号とを加算
する加算器と、該加算器の出力信号を前記タップ係数と
して保持すると共に、前記加算器へ前記帰還信号として
帰還し、前記係数クリア信号によって零に再設定される
記憶回路とから構成され、前記タップ制御回路は、適応
動作開始から予め定められた回数カウントした後に制御
信号を出力するカウンタと、係数絶対値が最大であると
判定された有効タップ番号の近傍にある無効タップ番号
を記憶する第1の記憶回路と、前記近傍にない無効タッ
プ番号を記憶する第2の記憶回路と、前記第1と第2の
記憶回路出力を受けて与えられた判定条件を満たすもの
を出力しそれ以外を廃棄する判定回路と、前記適応フィ
ルタの全タップ番号から前記第1および第2の記憶回路
の保持するタップ番号を除いた残りのタップ番号を算出
し、前記経路スイッチに出力するタップ番号算出回路
と、該タップ番号算出回路が出力するタップ番号と前記
複数の係数発生回路が出力するタップ係数とを受けて絶
対値最小の係数値に対応したタップ番号を求める最小係
数検出回路と、前記判定回路の出力信号と前記最小係数
検出回路の出力信号とを合成する合成回路と、前記判定
回路の出力信号と前記カウンタからの制御信号とに応じ
て前記合成回路から供給されるタップ番号が前記近傍に
属するかどうかを評価する評価回路と、前記合成回路か
ら供給されるタップ番号を前記評価回路の評価結果に応
じて前記第1又は第2の記憶回路に分配する分配回路
と、前記最小係数検出回路の出力するタップ番号に対応
する係数発生回路に前記係数クリア信号を供給する係数
クリア回路と、前記タップ番号算出回路が出力するタッ
プ番号と前記係数発生回路が出力する前記タップ係数と
を受けて、最大絶対係数値を有する有効タップ番号を出
力する最大係数検出回路と、該最大係数検出回路から受
けた有効タップ番号と予め定められた定数とを用いて前
記近傍の範囲を具体的に計算する制御タップ範囲計算回
路と、第1および第2のステップ・サイズを受けて前記
カウンタからの制御信号により第1のステップ・サイズ
から第2のステップ・サイズに切替えて出力するスイッ
チとから構成されることを特徴とする。The identifying apparatus of the sixth invention is an apparatus for identifying an unknown system by using an adaptive filter which corrects a coefficient by using an error signal obtained by subtracting the identification signal output by the adaptive filter from the output signal of the unknown system. In, a plurality of cascaded delay elements for delaying the input signal of the unknown system, a path switch for selecting and outputting a part of the delay signal output from the delay element, and an output of the path switch A plurality of coefficient generation circuits that receive a signal, the error signal, and the coefficient clear signal, and generate tap coefficients, and a plurality of coefficient multipliers that multiply each tap coefficient output by the coefficient generation circuit and the output signal of the path switch. A multiplier, an adder that adds the outputs of the multipliers and outputs the identification signal, and a signal that subtracts the identification signal from the output signal of the unknown system to obtain the error signal. And a tap control circuit that receives a tap coefficient output from the coefficient generation circuit and generates a control signal of the path switch and the coefficient clear signal, wherein the coefficient generation circuit includes the delay circuit. A first multiplier that multiplies a signal by the error signal, a second multiplier that multiplies the output of the first multiplier by a predetermined constant, and an output signal of the second multiplier And a feedback signal, and a storage circuit that holds the output signal of the adder as the tap coefficient, feeds back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal. The tap control circuit comprises a counter that outputs a control signal after counting a predetermined number of times from the start of the adaptive operation, and a tap control circuit in the vicinity of an effective tap number that is determined to have a maximum coefficient absolute value. A first storage circuit that stores an invalid tap number, a second storage circuit that stores an invalid tap number that is not in the vicinity, and a determination condition given by receiving the outputs of the first and second storage circuits A determination circuit that outputs one and discards the others, and calculates the remaining tap numbers from all tap numbers of the adaptive filter, excluding the tap numbers held by the first and second storage circuits, and by using the route switch. A tap number calculation circuit for outputting, a tap number output by the tap number calculation circuit, and a tap coefficient output by the plurality of coefficient generation circuits, and a minimum coefficient detection for obtaining a tap number corresponding to a coefficient value having a minimum absolute value. A circuit, a synthesizing circuit for synthesizing the output signal of the judging circuit and the output signal of the minimum coefficient detecting circuit, and An evaluation circuit that evaluates whether or not the tap number supplied from the synthesis circuit belongs to the neighborhood, and a tap number supplied from the synthesis circuit according to the evaluation result of the evaluation circuit. A distribution circuit for distributing to the circuit, a coefficient clear circuit for supplying the coefficient clear signal to a coefficient generation circuit corresponding to the tap number output by the minimum coefficient detection circuit, a tap number output by the tap number calculation circuit, and the coefficient A maximum coefficient detection circuit that receives the tap coefficient output by the generation circuit and outputs an effective tap number having a maximum absolute coefficient value, an effective tap number received from the maximum coefficient detection circuit, and a predetermined constant. A control tap range calculation circuit for specifically calculating the range in the vicinity thereof, and a control signal from the counter upon receiving first and second step sizes Characterized in that it is composed of a first switch from the step size is switched to the second step size is output from.
【0024】第7の発明の同定装置は、未知システムの
出力信号から適応フィルタが出力する同定信号を差引い
て得られる誤差信号を用いて係数を修正する適応フィル
タを用いて未知システム同定を行なう装置において、前
記未知システムの入力信号に対して遅延を与える縦続接
続された複数の遅延素子と、該遅延素子出力である遅延
信号の一部を選択して出力する経路スイッチと、該経路
スイッチの出力信号と前記誤差信号と係数クリア信号と
を受けて、タップ係数を発生する複数の係数発生回路
と、該係数発生回路が出力する各タップ係数と前記経路
スイッチの出力信号とをそれぞれ乗算する複数の乗算器
と、該乗算器出力を加算し前記同定信号を出力する加算
器と、前記未知システムの出力信号から前記同定信号を
減算して前記誤差信号を得る減算器と、前記係数発生回
路が出力するタップ係数を受けて、前記経路スイッチの
制御信号と前記係数クリア信号を発生するタップ制御回
路とを具備し、前記係数発生回路は、前記遅延信号と前
記誤差信号とを乗算する第1の乗算器と、該第1の乗算
器の出力信号と予め定められた定数とを乗算する第2の
乗算器と、該第2の乗算器の出力信号と帰還信号とを加
算する加算器と、該加算器の出力信号を前記タップ係数
として保持すると共に、前記加算器へ前記帰還信号とし
て帰還し、前記係数クリア信号によって零に再設定され
る記憶回路とから構成され、前記タップ制御回路は、複
数の連続したタップ番号から構成されるタップ制御サブ
グループと一対一に対応する制御サブグループ番号を選
択順序に従って格納する第1の記憶回路と、複数の記憶
回路から構成される記憶回路群と、前記適応フィルタの
全タップ番号から前記記憶回路群の保持するタップ番号
を除いた残りのタップ番号を算出し、前記経路スイッチ
に出力するタップ番号算出回路と、該タップ番号算出回
路が出力するタップ番号と前記係数発生回路が出力する
タップ係数とを受けて、絶対値最小の係数値に対応した
タップ番号を求める最小係数検出回路と、該最小係数検
出回路から供給されるタップ番号に対応するタップ制御
サブグループを求める評価回路と、前記評価回路から供
給されるタップ制御サブグループに対応した前記記憶回
路群中の一つの回路に前記最小値検出回路から供給され
るタップ番号を伝達する分配回路と、前記最小係数検出
回路の出力するタップ番号に対応する係数発生回路に前
記係数クリア信号を供給する係数クリア回路と、前記記
憶回路群のうち前記第1の記憶回路が出力する制御サブ
グループ番号に対応する一つの回路からタップ番号を取
り出して廃棄する処理回路と、前記タップ番号算出回路
の出力するタップ番号と前記複数の係数発生回路が出力
する係数値とを受けて、各制御サブグループ毎の最大絶
対係数値の大きさの順序に並べた制御サブグループ番号
を出力する最大係数検出回路と、係数修正回数が定めら
れた回数に達する毎に前記第1の記憶回路に対して制御
サブグループ番号変更のための指示信号を供給する第1
のカウンタと、該第1のカウンタの指示信号が予め定め
られた回数出力される毎に制御サブグループ順序の変更
信号を出力する第2のカウンタと、該第2のカウンタの
出力する変更信号により前記最大係数検出回路が出力す
る制御サブグループ番号を前記第1の記憶回路に書込む
制御サブグループ更新回路とから構成されることを特徴
とする。The identifying apparatus of the seventh invention is an apparatus for identifying an unknown system by using an adaptive filter whose coefficient is corrected by using an error signal obtained by subtracting the identification signal output by the adaptive filter from the output signal of the unknown system. , A plurality of cascaded delay elements for delaying an input signal of the unknown system, a path switch for selecting and outputting a part of the delay signal output from the delay element, and an output of the path switch. A plurality of coefficient generation circuits for receiving the signal, the error signal, and the coefficient clear signal and generating tap coefficients; and A multiplier, an adder for adding the output of the multiplier to output the identification signal, and subtracting the identification signal from an output signal of the unknown system to generate the error signal. And a tap control circuit that receives a tap coefficient output by the coefficient generation circuit and generates a control signal of the path switch and the coefficient clear signal, and the coefficient generation circuit includes a delay signal And a first multiplier for multiplying the error signal, a second multiplier for multiplying an output signal of the first multiplier by a predetermined constant, and an output signal of the second multiplier And a feedback signal, and a storage circuit that holds the output signal of the adder as the tap coefficient, feeds back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal. The tap control circuit stores a control subgroup number corresponding to a tap control subgroup composed of a plurality of consecutive tap numbers on a one-to-one basis in a selection order. And a storage circuit group including a plurality of storage circuits, and taps for calculating the remaining tap numbers excluding the tap numbers held by the storage circuit group from all the tap numbers of the adaptive filter and outputting the tap numbers to the path switch. A number calculation circuit, a minimum coefficient detection circuit that receives a tap number output by the tap number calculation circuit and a tap coefficient output by the coefficient generation circuit, and obtains a tap number corresponding to a coefficient value having a minimum absolute value; An evaluation circuit for obtaining a tap control subgroup corresponding to the tap number supplied from the minimum coefficient detection circuit; and the minimum value in one of the storage circuits corresponding to the tap control subgroup supplied from the evaluation circuit. The distribution circuit for transmitting the tap number supplied from the detection circuit, and the coefficient generation circuit corresponding to the tap number output by the minimum coefficient detection circuit A coefficient clearing circuit for supplying a coefficient clearing signal; a processing circuit for taking out and discarding a tap number from one of the storage circuit groups corresponding to the control subgroup number output by the first storage circuit; In response to the tap numbers output by the number calculation circuit and the coefficient values output by the plurality of coefficient generation circuits, control subgroup numbers arranged in the order of the magnitude of the maximum absolute coefficient value for each control subgroup are output. A maximum coefficient detection circuit and a first coefficient circuit for supplying an instruction signal for changing the control subgroup number to the first storage circuit each time the number of times of coefficient correction reaches a predetermined number
And a second counter that outputs a control subgroup order change signal each time the instruction signal of the first counter is output a predetermined number of times, and a change signal output by the second counter. And a control sub-group updating circuit for writing the control sub-group number output from the maximum coefficient detecting circuit into the first storage circuit.
【0025】第8の発明の同定方法は、適応フィルタの
全タップのうちの一部分を積和演算に使用する有効タッ
プとしてその番号を記憶し、前記積和演算の係数乗算前
記を有効タップにだけ施し、前記積和演算に使用しない
タップの番号を無効タップ番号として待ち行列に記憶
し、前記有効タップの番号に対応する係数を予め定めら
れた回数だけ修正する度に、前記有効タップ番号のう
ち、対応する係数の絶対値が最小であるタップを無効タ
ップとして前記待ち行列の最後尾に格納し、前記待ち行
列の先頭にある無効タップ番号を取り出し、該無効タッ
プ番号が、係数絶対値が最大であると判定された有効タ
ップ番号の近傍にある場合には新たに有効タップ番号と
し、近傍にない場合には有効とせずに前記待ち行列の最
後尾に格納し、前記待ち行列の先頭から取り出した無効
タップ番号が新たに有効となるまで前記待ち行列の先頭
のタップ番号と最大絶対係数値に対応した有効タップ番
号との比較を反復するように動作してタップ位置を適応
制御する適応フィルタを用いて未知システムの同定を行
なう際に、前記適応フィルタの全タップをおのおの等し
い数の連続したタップからなる複数のタップ制御サブグ
ループに分割し、前記タップ制御サブグループの中で選
択された一つのタップ制御サブグループに属するタップ
の番号を前記近傍と定め、前記選択されたタップ制御サ
ブグループを定められた係数修正回数毎に選択順序に従
って変更し、その選択順序及び係数修正回数は各タップ
制御サブグループ内の有効タップ係数の情報を用いて決
定することによってタップ位置を適応制御することを特
徴とする。In the identification method of the eighth invention, a part of all the taps of the adaptive filter is stored as an effective tap used for the product-sum operation, and the coefficient multiplication of the product-sum operation is stored as the effective tap. The number of taps not used for the product-sum operation is stored in a queue as an invalid tap number, and a coefficient corresponding to the number of the valid tap is corrected by a predetermined number of times. , The tap with the smallest absolute value of the corresponding coefficient is stored as an invalid tap at the end of the queue, the invalid tap number at the head of the queue is extracted, and the invalid tap number has the largest absolute coefficient value. If it is in the vicinity of the effective tap number determined to be a valid tap number, it is newly set as an effective tap number. The tap position is adapted by repeating the operation of repeatedly comparing the tap number at the head of the queue with the valid tap number corresponding to the maximum absolute coefficient value until the invalid tap number extracted from the head of the queue becomes new valid. When performing identification of an unknown system using an adaptive filter to be controlled, all taps of the adaptive filter are divided into a plurality of tap control subgroups each of which has an equal number of consecutive taps. The tap number belonging to the selected one tap control subgroup is defined as the neighborhood, and the selected tap control subgroup is changed according to the selection order for each predetermined coefficient correction number, and the selection order and the coefficient correction number Adaptively controls the tap position by determining it using the information of the effective tap coefficient in each tap control subgroup. Characterized in that it.
【0026】第9の発明の同定装置は、未知システムの
出力信号から適応フィルタが出力する同定信号を差引い
て得られる誤差信号を用いて係数を修正する適応フィル
タを用いて未知システム同定を行なう装置において、前
記未知システムの入力信号に対して遅延を与える縦続接
続された複数の遅延素子と、該遅延素子出力である遅延
信号の一部を選択して出力する経路スイッチと、該経路
スイッチの出力信号と前記誤差信号と係数クリア信号と
を受けてタップ係数を発生する複数の係数発生回路と、
該係数発生回路が出力する各タップ係数と前記経路スイ
ッチの出力信号とをそれぞれ乗算する複数の乗算器と、
該乗算器出力を加算し前記同定信号を出力する加算器
と、前記未知システムの出力信号から前記同定信号を減
算して前記誤差信号を得る減算器と、前記係数発生回路
が出力するタップ係数を受けて、前記経路スイッチの制
御信号と前記係数クリア信号とを発生するタップ制御回
路とを具備し、前記係数発生回路は、前記遅延信号と前
記誤差信号とを乗算する第1の乗算器と、該第1の乗算
器の出力信号と予め定められた定数とを乗算する第2の
乗算器と、該第2の乗算器の出力信号と帰還信号とを加
算する加算器と、該加算器の出力信号を前記タップ係数
として保持すると共に、前記加算器へ前記帰還信号とし
て帰還し、前記係数クリア信号によって零に再設定され
る記憶回路とから構成され、前記タップ制御回路は、先
入れ先出し構造を有した第1の記憶回路と、前記適応フ
ィルタの全タップ番号から該第1の記憶回路の保持する
タップ番号を除いた残りのタップ番号を算出し、前記経
路スイッチに出力するタップ番号算出回路と、該タップ
番号算出回路の出力するタップ番号と前記係数発生回路
が出力するタップ係数を受けて、絶対値最小の係数値に
対応したタップ番号を前記第1の記憶回路に伝達する最
小係数検出回路と、該最小係数検出回路が出力するタッ
プ番号に対応する前記係数発生回路に前記係数クリア信
号を供給する係数クリア回路と、複数の連続したタップ
番号から構成されるタップ制御サブグループと一対一に
対応する制御サブグループ番号を選択順序に従って格納
する第2の記憶回路と、該第2の記憶回路が出力する制
御サブグループ番号を受けて、該制御サブグループ番号
に属するタップ番号の上限および下限を出力する制御タ
ップ範囲計算回路と、前記第1の記憶回路から取り出さ
れたタップ番号が前記上限および下限の範囲内にあるか
否かを判定し、範囲内にない場合にはそのタップ番号を
前記第1の記憶回路に帰還する判定回路と、前記タップ
番号算出回路が出力するタップ番号と前記係数発生回路
が出力するタップ係数とを受けて、各制御サブグループ
毎に絶対値最大の係数値を検出し、該最大絶対係数値の
大きさの順に並べた制御サブグループ番号と最大絶対係
数値とを出力する最大係数検出回路と、該最大係数検出
回路から前記最大絶対係数値を受けて係数修正回数が定
められた回数に達する毎に前記第2の記憶回路に対し制
御サブグループ番号変更のための指示信号を供給する第
1のカウンタと、該第1のカウンタからの指示信号が予
め定められた回数出力される毎に制御サブグループ順序
の変更信号を出力する第2のカウンタと、該第2のカウ
ンタが出力する変更信号により前記最大係数検出回路が
出力する制御サブグループ番号を前記第2の記憶回路に
書込む制御サブグループ更新回路とから構成され、前記
第1のカウンタは、前記最大係数検出回路から受けた各
制御サブグループ番号に対応する最大絶対係数値を用い
て前記指示信号を供給するためのカウント数を定めるこ
とを特徴とする。The identification device of the ninth invention is a device for identifying an unknown system by using an adaptive filter which modifies coefficients using an error signal obtained by subtracting the identification signal output by the adaptive filter from the output signal of the unknown system. In, a plurality of cascaded delay elements for delaying the input signal of the unknown system, a path switch for selecting and outputting a part of the delay signal output from the delay element, and an output of the path switch A plurality of coefficient generation circuits that generate a tap coefficient by receiving a signal, the error signal, and the coefficient clear signal;
A plurality of multipliers each multiplying each tap coefficient output by the coefficient generation circuit and an output signal of the path switch,
An adder for adding the output of the multiplier and outputting the identification signal; a subtracter for subtracting the identification signal from the output signal of the unknown system to obtain the error signal; and a tap coefficient output by the coefficient generating circuit. And a tap control circuit for generating a control signal for the path switch and the coefficient clear signal, wherein the coefficient generation circuit includes a first multiplier for multiplying the delay signal and the error signal, A second multiplier that multiplies the output signal of the first multiplier by a predetermined constant, an adder that adds the output signal of the second multiplier and a feedback signal, and an adder of the adder. The tap control circuit has a first-in first-out structure, which holds an output signal as the tap coefficient, is fed back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal. A first memory circuit, and a tap number calculation circuit that calculates the remaining tap numbers excluding the tap numbers held by the first memory circuit from all tap numbers of the adaptive filter and outputs the tap numbers to the path switch; A minimum coefficient detection circuit that receives the tap number output from the tap number calculation circuit and the tap coefficient output from the coefficient generation circuit and transmits the tap number corresponding to the coefficient value having the smallest absolute value to the first storage circuit. , A one-to-one correspondence with a coefficient clear circuit that supplies the coefficient clear signal to the coefficient generation circuit corresponding to the tap number output by the minimum coefficient detection circuit, and a tap control subgroup composed of a plurality of consecutive tap numbers. A second storage circuit for storing a control subgroup number to be controlled in accordance with the selection order, and a control subgroup number output from the second storage circuit, A control tap range calculation circuit that outputs the upper limit and the lower limit of the tap numbers belonging to the group number, and whether the tap numbers extracted from the first storage circuit are within the upper limit and the lower limit, If the tap number is not within the range, the determination circuit for returning the tap number to the first storage circuit, the tap number output by the tap number calculation circuit and the tap coefficient output by the coefficient generation circuit are received, A maximum coefficient detection circuit that detects a coefficient value having the maximum absolute value for each control subgroup and outputs the control subgroup number and the maximum absolute coefficient value arranged in the order of the magnitude of the maximum absolute coefficient value, and the maximum coefficient detection circuit A first supply signal for changing the control subgroup number to the second memory circuit each time the maximum number of coefficient corrections is received from the circuit and the number of coefficient corrections reaches a predetermined number. Counter, a second counter that outputs a control subgroup order change signal every time the instruction signal from the first counter is output a predetermined number of times, and a change signal output by the second counter. And a control subgroup updating circuit for writing the control subgroup number output by the maximum coefficient detecting circuit to the second storage circuit, and the first counter controls each control received from the maximum coefficient detecting circuit. The number of counts for supplying the instruction signal is determined using the maximum absolute coefficient value corresponding to the subgroup number.
【0027】第10の発明の同定装置は、未知システム
の出力信号から適応フィルタが出力する同定信号を差引
いて得られる誤差信号を用いて係数を修正する適応フィ
ルタを用いて未知システム同定を行なう装置において、
前記未知システムの入力信号に対して遅延を与える縦続
接続された複数の遅延素子と、該遅延素子出力である遅
延信号の一部を選択して出力する経路スイッチと、該経
路スイッチの出力信号と前記誤差信号と係数クリア信号
とを受けて、タップ係数を発生する複数の係数発生回路
と、該係数発生回路が出力する各タップ係数と前記経路
スイッチの出力信号とをそれぞれ乗算する複数の乗算器
と、該乗算器出力を加算し前記同定信号を出力する加算
器と、前記未知システムの出力から前記同定信号を減算
して前記誤差信号を得る減算器と、前記係数発生回路が
出力するタップ係数を受けて、前記経路スイッチの制御
信号と前記係数クリア信号とを発生するタップ制御回路
と具備し、前記係数発生回路は、前記遅延信号と前記誤
差信号とを乗算する第1の乗算器と、該第1の乗算器の
出力信号と予め定められた定数とを乗算する第2の乗算
器と、該第2の乗算器の出力信号と帰還信号とを加算す
る加算器と、該加算器の出力信号を前記タップ係数とし
て保持すると共に、前記加算器へ前記帰還信号として帰
還し、前記係数クリア信号によって零に再設定される記
憶回路とから構成され、前記タップ制御回路は、先入れ
先出し構造を有した第1の記憶回路と、前記適応フィル
タの全タップ番号から該第1の記憶回路の保持するタッ
プ番号を除いた残りのタップ番号を算出し、前記経路ス
イッチに出力するタップ番号算出回路と、該タップ番号
算出回路が出力するタップ番号と前記係数発生回路が出
力するタップ係数値を受けて、絶対値最小の係数値に対
応したタップ番号を前記第1の記憶回路に伝達する最小
係数検出回路と、該最小係数検出回路が出力するタップ
番号に対応する係数発生回路に前記係数クリア信号を供
給する係数クリア回路と、複数の連続したタップ番号か
ら構成されるタップ制御サブグループと一対一に対応す
る制御サブグループ番号を選択順序に従って格納する第
2の記憶回路と、該第2の記憶回路が出力する制御サブ
グループ番号を受けて、該制御サブグループ番号に属す
るタップ番号の上限および下限を出力する制御タップ範
囲計算回路と前記第1の記憶回路から取り出されたタッ
プ番号が前記上限および下限の範囲内にあるか否かを判
定し、範囲内にない場合には該取り出されたタップ番号
を前記第1の記憶回路に帰還する判定回路と、前記タッ
プ番号算出回路が出力するタップ番号と前記係数発生回
路が出力するタップ係数とを受けて、各制御サブグルー
プ毎に絶対値最大の係数値を検出し、該最大絶対係数値
の大きさの順に並べた制御サブグループ番号を出力する
最大係数検出回路と、前記タップ番号算出回路が出力す
るタップ番号と前記係数発生回路が出力するタップ係数
とを受けて各制御サブグループ毎の係数情報を出力する
制御サブグループ係数情報抽出回路と、該制御サブグル
ープ係数情報抽出回路から前記係数情報を受けて係数修
正回数が定められた回数に達する毎に前記第2の記憶回
路に対し制御サブグループ番号変更のための指示信号を
供給する第1のカウンタと、該第1のカウンタからの指
示信号が予め定められた回数出力される毎に制御サブグ
ループ順序の変更信号を出力する第2のカウンタと、該
第2のカウンタが出力する変更信号により前記最大係数
検出回路が出力する制御サブグループ番号を前記第2の
記憶回路に書込む制御サブグループ更新回路とから構成
され、前記第1のカウンタは、前記制御サブグループ係
数情報抽出回路から受けた各制御サブグループ番号に対
応する係数情報を用いて前記指示信号を供給するための
カウント数を定めることを特徴とする。An identification apparatus according to a tenth aspect of the present invention is an apparatus for identifying an unknown system using an adaptive filter that corrects coefficients using an error signal obtained by subtracting an identification signal output from an adaptive filter from an output signal of an unknown system. At
A plurality of cascaded delay elements for delaying an input signal of the unknown system, a path switch for selecting and outputting a part of the delay signal output from the delay element, and an output signal of the path switch A plurality of coefficient generating circuits that receive the error signal and the coefficient clear signal and generate tap coefficients, and a plurality of multipliers that multiply the tap coefficients output by the coefficient generating circuits and the output signal of the path switch, respectively. An adder for adding the output of the multiplier to output the identification signal, a subtractor for subtracting the identification signal from the output of the unknown system to obtain the error signal, and a tap coefficient output by the coefficient generating circuit And a tap control circuit for generating the control signal of the path switch and the coefficient clear signal. The coefficient generation circuit multiplies the delay signal by the error signal. A first multiplier, a second multiplier that multiplies the output signal of the first multiplier by a predetermined constant, and an addition that adds the output signal of the second multiplier and the feedback signal And a storage circuit which holds the output signal of the adder as the tap coefficient, and which is fed back to the adder as the feedback signal and reset to zero by the coefficient clear signal. The circuit calculates a first memory circuit having a first-in first-out structure and all tap numbers of the adaptive filter excluding the tap numbers held by the first memory circuit, and outputs the tap numbers to the path switch. Receiving the tap number calculation circuit, the tap number output by the tap number calculation circuit, and the tap coefficient value output by the coefficient generation circuit, and the tap number corresponding to the coefficient value having the smallest absolute value is stored in the first memory. A minimum coefficient detecting circuit for transmitting to the channel, a coefficient clear circuit for supplying the coefficient clear signal to a coefficient generating circuit corresponding to the tap number output by the minimum coefficient detecting circuit, and a tap composed of a plurality of consecutive tap numbers A second storage circuit that stores a control subgroup number corresponding to the control subgroup in a one-to-one correspondence in accordance with a selection order, and a control subgroup number output from the second storage circuit are received and belong to the control subgroup number. The control tap range calculation circuit for outputting the upper limit and the lower limit of the tap number and the tap number fetched from the first storage circuit are judged to be within the range of the upper limit and the lower limit, and if they are not within the range. Is a determination circuit for returning the tap number thus taken out to the first storage circuit, the tap number output by the tap number calculation circuit, and the coefficient generation time. The maximum coefficient detection circuit that receives the tap coefficient output from the path, detects the maximum absolute coefficient value for each control subgroup, and outputs the control subgroup number arranged in the order of the magnitude of the maximum absolute coefficient value. And a control subgroup coefficient information extraction circuit that outputs coefficient information for each control subgroup in response to a tap number output by the tap number calculation circuit and a tap coefficient output by the coefficient generation circuit, and the control subgroup A first counter that receives the coefficient information from the coefficient information extraction circuit and supplies an instruction signal for changing the control subgroup number to the second storage circuit each time the number of times the coefficient is modified reaches a predetermined number; A second counter that outputs a control subgroup order change signal each time the instruction signal from the first counter is output a predetermined number of times, and the second counter And a control subgroup updating circuit for writing the control subgroup number output from the maximum coefficient detecting circuit to the second storage circuit in response to a change signal applied to the second storage circuit. The number of counts for supplying the instruction signal is determined by using coefficient information corresponding to each control subgroup number received from the extraction circuit.
【0028】第11の発明の同定装置は、未知システム
の出力信号から適応フィルタが出力する同定信号を差引
いて得られる誤差信号を用いて係数を修正する適応フィ
ルタを用いて未知システム同定を行なう装置において、
前記未知システムの入力信号に対して遅延を与える縦続
接続された複数の遅延素子と、該遅延素子出力である遅
延信号の一部を選択して出力する経路スイッチと、該経
路スイッチの出力信号と前記誤差信号と係数クリア信号
とを受けて、タップ係数を発生する複数の係数発生回路
と、該係数発生回路が出力する各タップ係数と前記経路
スイッチの出力信号とをそれぞれ乗算する複数の乗算器
と、該乗算器出力を加算し前記同定信号を出力する加算
器と、前記未知システムの出力信号から前記同定信号を
減算して前記誤差信号を得る減算器と、前記係数発生回
路が出力するタップ係数値を受けて、前記経路スイッチ
の制御信号と前記係数クリア信号とを発生するタップ制
御回路とを具備し、前記係数発生回路は、前記遅延信号
と前記誤差信号とを乗算する第1の乗算器と、該第1の
乗算器の出力信号と予め定められた定数とを乗算する第
2の乗算器と、該第2の乗算器の出力信号と帰還信号と
を加算する加算器と、該加算器の出力信号を前記タップ
係数として保持すると共に、前記加算器へ前記帰還信号
として帰還し、前記係数クリア信号によって零に再設定
される記憶回路とから構成され、前記タップ制御回路
は、先入れ先出し構造を有した第1の記憶回路と、前記
適応フィルタの全タップ番号から該第1の記憶回路の保
持するタップ番号を除いた残りのタップ番号を算出し、
前記経路スイッチに出力するタップ番号算出回路と、該
タップ番号算出回路の出力するタップ番号と前記係数発
生回路が出力するタップ係数を受けて、絶対値最小の係
数値に対応したタップ番号を前記第1の記憶回路に伝達
する最小係数検出回路と、該最小係数検出回路が出力す
るタップ番号に対応する係数発生回路に前記係数クリア
信号を供給する係数クリア回路と、複数の連続したタッ
プ番号から構成されるタップ制御サブグループと一対一
に対応する制御サブグループ番号を選択順序に従って格
納する第2の記憶回路と、該第2の記憶回路が出力する
制御サブグループ番号を受けて、該制御サブグループ番
号に属するタップ番号の上限および下限を出力する制御
タップ範囲計算回路と、前記第1の記憶回路から取り出
されたタップ番号が前記上限および下限の範囲内にある
かを判定し、範囲内にない場合には該取り出されたタッ
プ番号を前記第1の記憶回路に帰還する判定回路と、前
記タップ番号算出回路が出力するタップ番号と前記複数
の係数発生回路が出力するタップ係数とを受けて、各制
御サブグループ毎の係数情報で定められる順序で制御サ
ブグループ番号を出力する制御サブグループ係数情報抽
出回路と、前記タップ番号算出回路の出力するタップ番
号と前記係数発生回路が出力するタップ係数とを受け
て、各制御サブグループ毎に絶対値最大の係数値を検出
し、その最大絶対係数値および制御サブグループ番号を
出力する最大係数検出回路と、該最大係数検出回路から
前記最大係数絶対値および制御サブグループ番号を受け
て係数修正回数が定められた回数に達する毎に前記第2
の記憶回路に対し制御サブグループ番号変更のための指
示信号を供給する第1のカウンタと、該第1のカウンタ
の指示信号が予め定められた回数出力される毎に、制御
サブグループ順序の変更信号を出力する第2のカウンタ
と、該第2のカウンタの出力する変更信号により前記制
御サブグループ係数情報抽出回路の出力する制御サブグ
ループ番号を前記第2の記憶回路に書込む制御サブグル
ープ更新回路とから構成され、前記第1のカウンタは、
前記最大係数検出回路から受けた各制御サブグループ番
号に対応する最大係数絶対値を用いて前記指示信号を供
給するためのカウント数を定めることを特徴とする。The identifying apparatus of the eleventh invention is an apparatus for identifying an unknown system by using an adaptive filter which modifies coefficients by using an error signal obtained by subtracting the identification signal output by the adaptive filter from the output signal of the unknown system. At
A plurality of cascaded delay elements for delaying an input signal of the unknown system, a path switch for selecting and outputting a part of the delay signal output from the delay element, and an output signal of the path switch A plurality of coefficient generating circuits that receive the error signal and the coefficient clear signal and generate tap coefficients, and a plurality of multipliers that multiply the tap coefficients output by the coefficient generating circuits and the output signal of the path switch, respectively. An adder for adding the output of the multiplier and outputting the identification signal; a subtractor for subtracting the identification signal from the output signal of the unknown system to obtain the error signal; and a tap output by the coefficient generation circuit A tap control circuit that receives a coefficient value and generates a control signal for the path switch and the coefficient clear signal is provided, and the coefficient generation circuit includes the delay signal and the error signal. A first multiplier for multiplication, a second multiplier for multiplying an output signal of the first multiplier by a predetermined constant, and an output signal of the second multiplier and a feedback signal And a storage circuit that holds the output signal of the adder as the tap coefficient, feeds back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal. The tap control circuit calculates a first memory circuit having a first-in first-out structure, and a remaining tap number from all tap numbers of the adaptive filter, excluding tap numbers held by the first memory circuit,
The tap number calculation circuit for outputting to the path switch, the tap number output by the tap number calculation circuit, and the tap coefficient output by the coefficient generation circuit are received, and the tap number corresponding to the coefficient value having the smallest absolute value is received. No. 1 storage circuit, a coefficient clear circuit that supplies the coefficient clear signal to the coefficient generation circuit corresponding to the tap number output by the minimum coefficient detection circuit, and a plurality of consecutive tap numbers. A second storage circuit that stores a control subgroup number corresponding to the tap control subgroup in a one-to-one correspondence with the tap control subgroup, and a control subgroup number output from the second storage circuit, and receive the control subgroup number. Control tap range calculation circuit for outputting upper and lower limits of tap numbers belonging to the number, and tap numbers extracted from the first storage circuit A judgment circuit for judging whether the tap number is within the range of the upper limit and the lower limit, and returning the tap number thus taken out to the first memory circuit when not within the range, and a tap output by the tap number calculation circuit A control subgroup coefficient information extraction circuit that outputs a control subgroup number in the order determined by the coefficient information for each control subgroup in response to the number and the tap coefficient output by the plurality of coefficient generation circuits, and the tap number. Receiving the tap number output from the calculation circuit and the tap coefficient output from the coefficient generation circuit, the coefficient value with the maximum absolute value is detected for each control subgroup, and the maximum absolute coefficient value and control subgroup number are output. The maximum coefficient detection circuit that receives the maximum coefficient absolute value and the control subgroup number from the maximum coefficient detection circuit Said every that the second
A first counter that supplies an instruction signal for changing the control subgroup number to the storage circuit of the second storage circuit, and the control subgroup order is changed every time the instruction signal of the first counter is output a predetermined number of times. A second counter that outputs a signal, and a control subgroup update that writes the control subgroup number output by the control subgroup coefficient information extraction circuit to the second storage circuit by the change signal output by the second counter Wherein the first counter comprises:
It is characterized in that the maximum coefficient absolute value corresponding to each control subgroup number received from the maximum coefficient detection circuit is used to determine the count number for supplying the instruction signal.
【0029】[0029]
【実施例】次に図面を参照して、本発明について詳細に
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to the drawings.
【0030】図1は本発明の第1および第2の発明の一
実施例を示すブロック図である。同図において、K個の
適応フィルタ(ADF1 、ADF2 .....、ADF
K )9001 、9002 、.....、900K は全て
並列接続されており、各出力信号は加算器400に供給
される。加算器400は、適応フィルタ9001 、90
02 、.....、900K 出力を全て加算して、減算
器5にエコー・レプリカとして供給する。入力端子4を
経て減算器5に供給されるエコーは、減算器5にてエコ
ー・レプリカを減算される。その減算結果として得られ
た誤差信号は、適応フィルタ9001 、900
2 、.....、900K に帰還される。なお適応フィ
ルタ9001 、9002 、.....、900K の入力
信号は、入力端子1を経て供給される。FIG. 1 is a block diagram showing one embodiment of the first and second inventions of the present invention. In the figure, K adaptive filters (ADF 1 , ADF 2 ...
K) 900 1, 900 2, . . . . . , 900 K are all connected in parallel, and each output signal is supplied to the adder 400. The adder 400 includes adaptive filters 900 1 , 90
0 2 ,. . . . . , 900 K outputs are all added and supplied to the subtractor 5 as an echo replica. The echo supplied to the subtractor 5 via the input terminal 4 is subjected to subtraction of an echo replica by the subtractor 5. The error signal obtained as the result of the subtraction is the adaptive filters 900 1 , 900
2 ,. . . . . , Returned to 900 K. The adaptive filters 900 1 , 900 2 ,. . . . . , 900 K input signal is provided via input terminal 1.
【0031】図2は、2つの応答波形部をもつマルチエ
コーを例示するインパルス応答の信号波形である。これ
はA、B、2つの応答波形部を有する場合を示し、これ
らを図1にてK=2として2個の適応フィルタ9001
および9002 を用いて同定する場合の例を説明する。
すなわち適応フィルタ9001 および9002 は、それ
ぞれ応答波形部AおよびBに対応したエコー・レプリカ
を発生するよう制御される。まず適応フィルタ9001
が応答波形部Aに対応した固定遅延T1 を、続いて適応
フィルタ9002 が応答波形部Bに対応した固定遅延T
2 を、それぞれ推定するのに用いられるが、このとき、
固定遅延T1 およびT2 を推定するための情報は実際は
それぞれの応答波形部AおよびBの範囲内にある係数絶
対値最大のタップ番号であるImax1およびImax2で表わ
され、適応フィルタ9001 から適応フィルタ9002
にタップ番号Imax1が伝達される。適応フィルタ900
2は、適応フィルタ9001 から供給されたImax1をI
max2と比較し、常にImax1<Imax2が満たされるよう
に、後述する方法でImax2を決定する。適応フィルタが
9001 、9002 、.....、900K と2つ以上
ある場合にも同様の方法を用いるが、j番目の適応フィ
ルタ900j に対応したImax(j)とImax(j+1)の間で、
Imax(j)<Imax(j+1)の関係が成立するようにI
max(j+1)を制御する。また、適応フィルタ9001 がI
max1を検出したときに、適応フィルタ9001から適応
フィルタ9002 に制御信号が伝達される。適応フィル
タ9001 および9002 の構成例を、図3に示す。FIG. 2 is a signal waveform of an impulse response exemplifying a multi-echo having two response waveform parts. This A, B, 2 two shows the case where a response waveform portion, these two adaptive as K = 2 in FIG. 1 filter 900 1
An example of the case of identification using 900 and 900 2 will be described.
That is, the adaptive filters 900 1 and 900 2 are controlled to generate echo replicas corresponding to the response waveform portions A and B, respectively. First, the adaptive filter 900 1
Is a fixed delay T 1 corresponding to the response waveform portion A, and then the adaptive filter 900 2 is a fixed delay T 1 corresponding to the response waveform portion B.
It is used to estimate 2 respectively, but at this time,
The information for estimating the fixed delays T 1 and T 2 is actually represented by I max1 and I max2 which are the tap numbers of the maximum coefficient absolute values within the respective response waveform portions A and B. 1 to adaptive filter 900 2
The tap number I max1 is transmitted to. Adaptive filter 900
2 sets I max1 supplied from the adaptive filter 900 1 to I
In comparison with max2 , Imax2 is determined by a method described later so that Imax1 < Imax2 is always satisfied. The adaptive filters are 900 1 , 900 2 ,. . . . . , 900 K , the same method is used, but between I max (j ) and I max (j + 1) corresponding to the j-th adaptive filter 900 j ,
Imax (j) <Imax (j + 1)
Control max (j + 1) . In addition, the adaptive filter 900 1
upon detecting a max1, the control signal is transmitted from the adaptive filter 900 1 to the adaptive filter 900 2. FIG. 3 shows a configuration example of the adaptive filters 900 1 and 900 2 .
【0032】図3の適応フィルタは、入力端子100か
ら入力された送信信号を順次に遅延させる(N−1)個
の遅延素子201 ないし20N-1 を有し、遅延が零のタ
ップも含めてN個のタップをもつ適応フィルタを構成し
ている。一方、この適応フィルタのタップ係数を発生す
るために、L個の係数発生回路301 ないし30L が設
けられている。各タップ出力と係数発生回路301 ない
し30L との間の接続は経路スイッチ7で切替可能であ
り、この経路スイッチ7の接続切替え制御のためのタッ
プ制御回路9を有している。経路スイッチ7の各出力で
ある遅延信号は、対応する係数発生回路301 ないし3
0L と乗算器401 ないし40L とに供給される。乗算
器401 ないし40L は、係数発生回路301 ないし3
0L が出力するタップ係数と経路スイッチ7が出力する
遅延信号とをそれぞれ乗算し、結果を加算回路8に供給
する。加算回路8は、乗算器401 ないし40L の乗算
結果を全て加算してエコー・レプリカとして出力端子2
00に出力する。また、入力端子600から供給された
誤差信号は、係数修正のために係数発生回路401ない
し40L に供給される。The adaptive filter of FIG. 3, to sequentially delaying the transmission signal input from the input terminal 100 (N-1) number of delay elements 20 1 has a 20 N-1, also tap delay is zero An adaptive filter having N taps is configured. Meanwhile, in order to generate the tap coefficients of the adaptive filter, to the L coefficient generator circuits 30 1 no 30 L is provided. The connection between each tap output and the coefficient generating circuits 30 1 to 30 L can be switched by the path switch 7, and a tap control circuit 9 for controlling connection switching of the path switch 7 is provided. Delayed signals which are the outputs of path switch 7, the corresponding coefficient generator circuits 30 1 to 3
0 L and the multipliers 40 1 to 40 L. The multipliers 40 1 to 40 L include coefficient generation circuits 30 1 to 3
The tap coefficient output by O L is multiplied by the delay signal output by the path switch 7, and the result is supplied to the addition circuit 8. The addition circuit 8 adds all the multiplication results of the multipliers 40 1 to 40 L and outputs the result as an echo replica at the output terminal 2.
Output to 00. The error signal supplied from the input terminal 600, to 40 1 coefficient generation circuit for coefficient correction is supplied to the 40 L.
【0033】図4は、本実施例の係数発生回路30i
(i=1,2,.....,L)の構成を示すブロック
図である。この係数発生回路と図16に示した従来の係
数発生回路との違いは、スイッチ78から乗算器32に
供給されるステップ・サイズを表わす信号である。すな
わち、図4の回路では、ステップ・サイズを外部から変
更できる。FIG. 4 shows a coefficient generating circuit 30 i according to this embodiment.
FIG. 4 is a block diagram illustrating a configuration of (i = 1, 2,..., L). The difference between this coefficient generation circuit and the conventional coefficient generation circuit shown in FIG. 16 is the signal representing the step size supplied from the switch 78 to the multiplier 32. That is, in the circuit of FIG. 4, the step size can be changed from outside.
【0034】図3の適応フィルタでは、「第1の状態」
および「第2の状態」の2つの状態が存在する。カウン
タ86は、適応フィルタが適応動作を開始してからの係
数修正回数に基づいて動作状態を判定し、その結果をス
イッチ78および評価回路80に供給する。カウンタ8
6の判定結果はまた、出力端子710を経て隣接する適
応フィルタへも伝達される。適応動作の開始は、入力端
子700を経て供給されるカウンタ制御信号によって認
識される。いま、「第1の状態」が初期状態であり、そ
のときのカウンタ86の出力が”0”であるとする。こ
のとき、評価回路80は分配回路79が無条件に記憶回
路70 i を選択するような制御信号を発生し、分配回路
79へ伝達する。カウンタ80は適応フィルタの総タッ
プ数N、有効タップ数L、係数位置更新に要する係数値
更新回数Qを用いて予め定められた回数に係数修正回数
が達した時に、出力を“0”から“1”に変更し、適応
フィルタを『第2の状態』に設定する。このとき評価回
路80は、最小係数検出回路71から合成回路187を
経て供給される、最小絶対係数値の対応するタップ番号
が制御タップ範囲計算回路84から供給される制御タッ
プ範囲、すなわちI max ±Lに含まれるか否かを評価し
て、分配回路79の制御信号を発生する。また、スイッ
チ78は「第1の状態」でステップ・サイズμ1 を選択
し、「第2の状態」でステップ・サイズμ2 を選択する
ように構成される。μ1 、μ2 はμ1<μ2 を満足する
正定数である。従って、初期状態で係数発生回路30i
に供給されるステップ・サイズはμ1 となる。「第1の
状態」を設ける理由は、有効タップの初期成長段階にお
いて、小さなステップ・サイズを用いた係数修正を連続
して行ない、絶対値が最大である係数に対応するタップ
位置を正確に検出して、実質的な応答波形部分の位置を
推定するためである。In the adaptive filter of FIG. 3, the "first state" is set.
There are two states, and “second state”. The counter 86 determines the operation state based on the number of coefficient corrections since the adaptive filter started the adaptive operation, and supplies the result to the switch 78 and the evaluation circuit 80. Counter 8
The determination result of No. 6 is also transmitted to the adjacent adaptive filter via the output terminal 710. The start of the adaptive operation is recognized by the counter control signal supplied via the input terminal 700. Now, it is assumed that the “first state” is an initial state, and the output of the counter 86 at that time is “0”. This
At this time, the evaluation circuit 80 unconditionally stores the distribution circuit 79.
Generating a control signal for selecting the path 70 i ,
Transfer to 79. The counter 80 is the total tattoo of the adaptive filter.
Number N, number of effective taps L, coefficient value required to update coefficient position
The number of times the coefficient is modified to a predetermined number using the number of updates Q
When reaches, change the output from “0” to “1” and adapt
Set the filter to "second state". Evaluation times at this time
The path 80 connects the minimum coefficient detection circuit 71 to the synthesis circuit 187.
Corresponding tap number of the smallest absolute coefficient value supplied via
Is a control tap supplied from the control tap range calculation circuit 84.
Evaluation range, that is, whether it is included in I max ± L
Then, a control signal for the distribution circuit 79 is generated. The switch 78 is configured to select the step size μ 1 in the “first state” and select the step size μ 2 in the “second state”. μ 1 and μ 2 are positive constants that satisfy μ 1 <μ 2 . Therefore, in the initial state, the coefficient generation circuit 30 i
The step size supplied to will be μ 1 . The reason for providing the "first state" is that in the initial growth stage of effective taps, coefficient correction using a small step size is continuously performed, and the tap position corresponding to the coefficient having the maximum absolute value is accurately detected. Then, the position of the substantial response waveform portion is estimated.
【0035】有効タップ位置の更新は、Q回(Qは正定
数)の係数修正毎に以下の手順で実行される。最小係数
検出回路71は、タップ算出回路76が出力する有効タ
ップ番号と各係数発生回路が出力するタップ係数を受け
て、絶対値が最小である係数に対応した有効タップ番号
を合成回路187を経由して分配回路79、評価回路8
0に、さらに係数クリア回路77に供給する。係数クリ
ア回路77は、入力されたタップ番号に対応する係数発
生回路に対して係数クリア用の制御信号を出力すること
によって、該当する絶対値が最小であるタップ係数を零
に設定する。分配回路79は、評価回路80からの制御
信号に応じて、記憶回路701または702の一方を選
択する。合成回路187から供給されたタップ番号が制
御タップ範囲に含まれるときには記憶回路701を選択
し、含まれないときには702を選択し、それぞれ選択
した記憶回路にタップ番号を伝達する。記憶回路701
および702はいずれもFIFO(First−In−
First−Out)方式であり、これらのうち分配回
路79で選択された方が、分配回路79から供給された
無効タップ番号を記憶する。また、タップ算出回路76
は、全タップ番号から記憶回路701および702の保
持する無効タップ番号を除いたタップ番号、すなわち有
効タップ番号を算出し、算出されたタップ番号をタップ
切替用の制御信号として経路スイッチ7に供給する。経
路スイッチ7は、これに応じてL個の有効タップ番号に
対応するタップ出力を選択して、係数発生回路301な
いし30Lに伝達するように接続切替え動作する。初期
状態、すなわち「第1の状態」においては、記憶回路7
01が使用されるので、無効タップ番号、すなわち記憶
回路701の初期設定値は、有効タップ番号が中で等間
隔になるように選択される。初期状態設定後、経路スイ
ッチ7によって選択されたタップ(=有効タップ)の係
数更新が行なわれる。判定回路182は、制御タップ範
囲計算回路84から供給される制御信号に応じて、記憶
回路701を選択して取り出したタップ番号を廃棄する
か、または701および702のいづれか一方を選択し
て取り出したタップ番号を合成回路187へ供給するか
という二種類の状態を切替える。最大係数検出回路81
は、係数修正毎に係数発生回路301ないし30Lがお
のおの出力するタップ係数とタップ算出回路76が出力
する有効タップ番号とを受けて、絶対値が最大である係
数に対応した有効タップ番号Imaxを制御タップ範囲
計算回路84に供給する。最大係数検出回路81にはま
た、入力端子810を経て隣接する適応フィルタのI
max±Lも供給されており、制御タップ範囲計算回路
84に供給するImax±Lを計算するにあたって、入
力端子810を経て供給されたImax±Lを越えるこ
とのないように制御される。制御タップ範囲計算回路8
4は、最大係数検出回路81から供給されるImaxを
用いてImax±Lを計算し、評価回路80へ供給す
る。計算されたImax±Lはまた、出力端子800を
経て隣接する適応フィルタへも伝達される。制御タップ
範囲計算回路84は、判定回路182に対する制御信号
も発生する。Imaxが予め定められたしきい値を越え
て変動したときは、判定回路182が記憶回路701お
よび702を交互に選択して取り出したタップ番号を合
成回路87へ帰還するような制御信号を一定期間にわた
り発生する。Imaxの変動が検出されないときには、
判定回路182が、記憶回路701を選択して取り出し
たタップ番号を廃棄するような制御信号を発生する。I
maxの変動は、例えば、Imaxが連続して予め定め
た回数よりも多くそれまでのImaxとは異なる値にな
ることを検出することによって、評価することができ
る。判定回路182から合成回路187に供給されたタ
ップ番号は、分配回路79で制御タップ範囲計算回路8
4が定めるImaxに応じて記憶回路701もしくは7
02に帰還される。以上の手続きによって、Imaxが
変動したときに、記憶回路701および702の一方に
記憶された無効タップ番号を、相互に他方の記憶回路へ
移動させることができる。The updating of the effective tap position is executed in the following procedure every time the coefficient is corrected Q times (Q is a positive constant). The minimum coefficient detection circuit 71 receives the effective tap number output from the tap calculation circuit 76 and the tap coefficient output from each coefficient generation circuit, and passes the effective tap number corresponding to the coefficient having the smallest absolute value via the synthesis circuit 187. Distribution circuit 79, evaluation circuit 8
0 to the coefficient clear circuit 77. The coefficient clearing circuit 77 outputs a coefficient clearing control signal to the coefficient generating circuit corresponding to the input tap number, thereby setting the tap coefficient having the smallest absolute value to zero. Distribution circuit 79, in response to a control signal from the evaluation circuit 80 selects one of the storage circuits 70 1 or 70 2. When the tap number supplied from the synthesis circuit 187 is included in the control tap range selects the memory circuit 70 1, when not included select 70 2, transmits the tap number to each selected memory circuit. Memory circuit 70 1
Both and 70 2 are FIFO (First-In-
First-Out method, and the one selected by the distribution circuit 79 stores the invalid tap number supplied from the distribution circuit 79. Also, the tap calculation circuit 76
The total tap number from the memory circuit 70 1 and 70 2 of the holding tap number, excluding the invalid tap number to, i.e. to calculate the effective tap number, the path switch 7 the calculated tap number as a control signal for the tap changer Supply. The path switch 7 selects the tap output corresponding to the L effective tap numbers in response to this, and performs a connection switching operation so as to transmit it to the coefficient generation circuits 30 1 to 30 L. In the initial state, that is, the “first state”, the memory circuit 7
Since 0 1 is used, the invalid tap number, that is, the initial setting value of the storage circuit 70 1 is selected so that the valid tap numbers are evenly spaced. After setting the initial state, the coefficient of the tap (= effective tap) selected by the path switch 7 is updated. Judging circuit 182 controls the tap range in response to a control signal supplied from the calculation circuit 84, tap number or discarding retrieved by selecting the memory circuit 70 1, or 70 1 and 70 2 of Izure or select one The two types of states, that is, whether to supply the extracted tap number to the combining circuit 187, are switched. Maximum coefficient detection circuit 81
Is to no coefficient generating circuit 30 1 for each coefficient correction 30 L is subjected to the effective tap number to the tap coefficient and the tap calculation circuit 76 for each output and outputs the effective tap number I that the absolute value corresponding to the coefficient which is the maximum max is supplied to the control tap range calculation circuit 84. The maximum coefficient detection circuit 81 also has an input I810
max ± L also supplied, in calculating the supply I max ± L to control the tap range calculation circuit 84 is controlled so as not to exceed the I max ± L supplied through the input terminal 810. Control tap range calculation circuit 8
4 calculates I max ± L using I max supplied from the maximum coefficient detection circuit 81 and supplies it to the evaluation circuit 80. The calculated I max ± L is also transmitted via output terminal 800 to the adjacent adaptive filter. The control tap range calculation circuit 84 also generates a control signal for the determination circuit 182. When the I max varies beyond a predetermined threshold value, the control signal for feeding back the tap number taken out determination circuit 182 selects the memory circuit 70 1 and 70 2 alternately to the synthesis circuit 87 Occurs over a period of time. When no change in I max is detected,
Judging circuit 182 generates a control signal for discarding the tap numbers taken out by selecting the memory circuit 70 1. I
Fluctuations in max can be evaluated, for example, by detecting that I max is continuously greater than a predetermined number of times and has a value different from the previous I max . The tap number supplied from the determination circuit 182 to the synthesizing circuit 187 is distributed by the distribution circuit 79 to the control tap range calculation circuit 8.
4 depending on the stipulated I max storage circuit 70 1 or 7
0 2 is fed back to the. By the above procedure, when the I max varies, an invalid tap number stored in one of the memory circuits 70 1 and 70 2, can be moved mutually to the other memory circuit.
【0036】以上の動作により、最初に適応フィルタ9
001 が応答波形部Aに対応した固定遅延T1 を、続い
て適応フィルタ9002 が応答波形部Bに対応した固定
遅延T2 を推定することがでいる。このとき、固定遅延
T1 に関する情報は、Imax1±Lとして適応フィルタ9
001 の出力端子800から出力され、フィルタ900
2 の入力端子810に伝達される。また、固定遅延T
1 、すなわちImax1の同定が完了したときに、適応フィ
ルタ9001 のカウンタ86の出力信号が出力端子71
0を経て出力され、適応フィルタ9002 の入力端子7
00を経て伝達される。適応フィルタが9001 、90
02 、.....、900K と3つ以上ある場合にも、
j番目の適応フィルタ900j とj+1番目の適応フィ
ルタ900j+1 の間で同様の伝達が行われる。With the above operation, the adaptive filter 9 is first
00 1 can estimate the fixed delay T 1 corresponding to the response waveform portion A, and then the adaptive filter 900 2 can estimate the fixed delay T 2 corresponding to the response waveform portion B. At this time, the information about the fixed delay T 1 is expressed as I max1 ± L by the adaptive filter 9.
Output from 00 1 of the output terminal 800, the filter 900
It is transmitted to the second input terminal 810. Also, the fixed delay T
1 , that is, when the identification of I max1 is completed, the output signal of the counter 86 of the adaptive filter 900 1 is output to the output terminal 71.
Output through 0 and input terminal 7 of the adaptive filter 900 2.
It is transmitted via 00. Adaptive filters are 900 1 , 90
0 2 ,. . . . . , 900 K and 3 or more,
Similar transfer is performed between the j-th adaptive filter 900 j and the j + 1-th adaptive filter 900 j + 1 .
【0037】本実施例では、マルチエコーの複数の応答
波形部を複数の適応フィルタに振分けて同定させること
により、それに要する収束時間を従来よりもかなり短縮
できる。In the present embodiment, the plurality of response waveform portions of the multi-echo are distributed to the plurality of adaptive filters for identification, whereby the convergence time required for the identification can be considerably shortened as compared with the prior art.
【0038】図5は本実施例における適応フィルタの他
の第2の構成例を示すブロック図である。図3の構成例
との相違点は、図3のカウンタ86の代りにERLE評
価回路188にを使用していることである。ERLE評
価回路188は、入力端子300から供給されるエコー
と入力端子600を経て得られる誤差信号とを用い、前
者を後者で除して得られるエコー抑圧量(ERLE)を
計算する。その結果として得られたERLEと予め定め
られたしきい値との大小比較により、カウンタ86の場
合と同様の制御信号を発生する。ただし、ERLEは増
加していくので、カウンタ86から供給される制御信号
が係数修正を開始してから予め定められた回数の係数修
正を完了していないことを示すことの代りに、ERLE
が予め定められた値より小さい場合に対応させて制御信
号を発生する。FIG. 5 is a block diagram showing another second configuration example of the adaptive filter in this embodiment. The difference from the configuration example of FIG. 3 is that an ERLE evaluation circuit 188 is used instead of the counter 86 of FIG. The ERLE evaluation circuit 188 uses the echo supplied from the input terminal 300 and the error signal obtained via the input terminal 600 to calculate an echo suppression amount (ERLE) obtained by dividing the former by the latter. By comparing the resultant ERLE with a predetermined threshold value, a control signal similar to that of the counter 86 is generated. However, since the ERLE increases, instead of indicating that the control signal supplied from the counter 86 has not completed the predetermined number of coefficient corrections since the start of the coefficient correction, ERLE is used.
Control signal is generated corresponding to the case where is smaller than a predetermined value.
【0039】以上、図3(あるいは図5)について、図
1のごとく適応フィルタが複数個(例えば2個)ある場
合を説明したが、1個のみを使用する場合には、図3
(あるいは図5)の構成中の入力端子700および81
0、ならびに出力端子710および800が不要にな
り、図6(あるいは図7)に示す第4および第6の発明
の実施例のように構成すれば良い。The case in which there are a plurality of adaptive filters (for example, two) as shown in FIG. 1 has been described above with reference to FIG. 3 (or FIG. 5).
(Or FIG. 5) input terminals 700 and 81
0 and the output terminals 710 and 800 are unnecessary, and the configuration may be made as in the embodiments of the fourth and sixth inventions shown in FIG. 6 (or FIG. 7).
【0040】図8は、本発明の第3および第5の発明の
一実施例のブロック図である。この実施例は、「文献
3」にて提案されたエコー・キャンセラの適応フィルタ
部がもつ問題点、すなわち有効タップの範囲(Imax ±
L)の算定の際、過大な演算能力を要求されることが多
く、使用可能な演算能力の制約で、タップ入替えの実行
不可能な命令サイクルが発生する可能性が高く、収束時
間が増大するという欠点を解消するための構成を例示す
る。図8において、係数修正を開始してから予め定めら
れた回数だけの係数修正を完了すると、カウンタ86が
制御信号をスイッチ78及びスイッチ190に供給す
る。スイッチ78は、ステップ・サイズとしてμ1 を選
択して係数発生回路301 、302 、.....30L
に供給しているが、カウンタ86からの制御信号を受け
た後は、ステップ・サイズμ2 を選択する。ここに、μ
1 <μ2 とする。同様にスイッチ190は、カウンタ8
6からの制御信号により回路を開いた状態から閉じた状
態に変更し、判定回路73からの信号を記憶回路72へ
帰還する。記憶回路72から判定回路73とスイッチ1
90を経て記憶回路72に帰還されるタップ番号は、記
憶回路72に無効タップとして再度記憶される。判定回
路73ではImax ±Lの判定条件を満たさない無効タッ
プがスイッチ190に供給されるので、Imax ±Lを満
たすタップ番号だけが記憶回路72から廃棄され、従っ
て、有効タップとなることを意味する。すなわち、係数
修正を開始してから予め定められた回数係数修正を完了
するまでの間、すべての無効タップが順に有効化され、
完了後はImax ±Lを満たすタップ番号だけが選択的に
有効タップとされる。また、係数修正を開始してから予
め定められた回数だけの係数修正を完了するまでの間で
は、小さなステップ・サイズμ1 で係数の安定成長を実
現し、完了した時点で得られた正確な係数値の大小関係
によって最大係数検出回路81がImax を決定する。そ
れ以降は通常のステップ・サイズを用いて高速収束を達
成する。FIG. 8 is a block diagram of one embodiment of the third and fifth aspects of the present invention. This embodiment has a problem with the adaptive filter unit of the echo canceller proposed in "Document 3", that is, the range of effective taps (I max ±
In calculation of L), an excessive computing capacity is often required, and there is a high possibility that an instruction cycle in which tap replacement cannot be executed occurs due to restrictions on the available computing capacity, and the convergence time increases. An example of a configuration for solving the drawback will be described. In FIG. 8, when the coefficient correction is completed a predetermined number of times after the coefficient correction is started, the counter 86 supplies a control signal to the switches 78 and 190. The switch 78 selects μ 1 as the step size and selects the coefficient generation circuits 30 1 , 30 2 ,. . . . . 30 L
Although supplied to, after receiving the control signal from the counter 86 selects the step size mu 2. Where μ
Set 1 <μ 2 . Similarly, the switch 190 is used for the counter 8
The circuit is changed from the open state to the closed state by the control signal from 6, and the signal from the determination circuit 73 is fed back to the memory circuit 72. From the memory circuit 72 to the determination circuit 73 and the switch 1
The tap number returned to the storage circuit 72 via 90 is stored again as an invalid tap in the storage circuit 72. In the determination circuit 73, since invalid taps that do not satisfy the determination condition of I max ± L are supplied to the switch 190, only tap numbers that satisfy I max ± L are discarded from the storage circuit 72, and thus become valid taps. means. In other words, from the start of coefficient correction until the completion of a predetermined number of times coefficient correction, all invalid taps are sequentially activated,
After completion, only tap numbers that satisfy I max ± L are selectively used as valid taps. In addition, from the start of coefficient correction to the completion of coefficient correction a predetermined number of times, stable growth of coefficients is realized with a small step size μ 1 , and the accurate growth obtained at the time of completion is achieved. The maximum coefficient detection circuit 81 determines I max according to the magnitude relationship of the coefficient values. After that, the normal step size is used to achieve fast convergence.
【0041】図9は本発明の第7の発明の第1の実施例
を示すブロック図である。図15の従来技術の構成と
は、評価回路80、分配回路74、記憶回路701 、7
02 、.....70M 及び処理回路75を設けたこと
以外は同一であるので、それらの付加部分を中心に動作
を説明する。評価回路80は、最小係数検出回路71か
ら供給される、最小絶対係数値のタップ番号が属する制
御サブグループ番号を算定し、分配回路74に供給す
る。分配回路74は、記憶回路701 ないし70Mのう
ち、評価回路78から供給された制御サブグループ番号
に対応する1つを選択して最小係数検出回路71から供
給されるタップ番号を伝達する。記憶回路701 ないし
70M はFIFO方式になっており、分配回路74から
供給されるタップ番号を記憶する。処理回路75は、制
御サブグループ記憶回路83から供給される、現在選択
されている制御サブグループ番号に応じて記憶回路70
1 ないし70M のうち、1つを選択し、その先頭に格納
されているタップ番号を取り出して廃棄する。また、タ
ップ番号算出回路76は、全タップ番号から無効タップ
を記憶している記憶回路群701 ないし70M の全ての
保持する無効タップ番号を除いたタップ番号、すなわち
有効タップ番号を算出し、算出されたタップ番号をタッ
プ切替用の制御信号として経路スイッチ7に供給する。FIG. 9 is a block diagram showing a first embodiment of the seventh invention of the present invention. The configuration of the prior art shown in FIG. 15 includes an evaluation circuit 80, a distribution circuit 74, and storage circuits 70 1 and 7 7.
0 2 ,. . . . . The operation is the same except that the 70M and the processing circuit 75 are provided. The evaluation circuit 80 calculates the control subgroup number to which the tap number of the minimum absolute coefficient value supplied from the minimum coefficient detection circuit 71 belongs, and supplies it to the distribution circuit 74. Distribution circuit 74, of the to storage circuit 70 1 70 M, transmits the tap number supplied from the minimum coefficient detector circuit 71 selects one that corresponds to the control sub-group number supplied from the evaluation circuit 78. Storage circuit 70 1 through 70 M has become a FIFO method, and stores the tap number supplied from the distribution circuit 74. The processing circuit 75 stores the storage circuit 70 according to the currently selected control subgroup number supplied from the control subgroup storage circuit 83.
One of 1 to 70 M is selected, and the tap number stored at the head thereof is taken out and discarded. Moreover, the tap number calculating circuit 76, 70 1 memory circuits for storing an invalid tap from all tap number to the tap number without any holding invalid tap number to the 70 M, i.e. to calculate the effective tap number, The calculated tap number is supplied to the path switch 7 as a control signal for tap switching.
【0042】図15に示す従来の構成では、無効タップ
記憶回路72から取り出されたタップ番号が判定回路7
3で評価され、ある確率をもって無効タップ記憶回路7
2に帰還されるが、これは、取り出されたタップ番号の
全てが無効タップから有効タップに変るわけではないこ
とを意味する。これに対して、本実施例では、記憶回路
群701 ないし70M のうちのひとつから取り出された
タップ番号は100%有効タップになり、従来のような
無駄がない。In the conventional configuration shown in FIG. 15, the tap number extracted from the invalid tap storage circuit 72 is the determination circuit 7.
3, the invalid tap storage circuit 7 is evaluated with a certain probability.
However, this does not mean that all the tap numbers taken out change from invalid taps to valid taps. On the other hand, in the present embodiment, the tap number extracted from one of the memory circuit groups 70 1 to 70 M becomes 100% effective taps, and there is no waste as in the conventional case.
【0043】図10は本発明の第7の発明の第2の実施
例を示すブロック図である。図9の実施例との相違点
は、図9中の最大係数検出回路81の代りに係数絶対値
計算回路184を使用していることである。最大係数検
出回路81は、各タップ制御サブグループ内の最大絶対
係数値に応じて、出力するタップ制御サブグループ番号
の順序を決定するが、係数絶対値計算回路184は各タ
ップ制御サブグループ内の絶対係数値総和を用いて、出
力するタップ制御サブグループ番号の順序を決定する。
係数絶対値計算回路184は、各タップ係数値とタップ
番号算出回路76が出力する有効タップ番号を受けて、
各タップ制御サブグループ内の絶対係数値総和を計算
し、その総和が大きい順にタップ制御サブグループ番号
を出力する。FIG. 10 is a block diagram showing a second embodiment of the seventh invention of the present invention. The difference from the embodiment of FIG. 9 is that a coefficient absolute value calculation circuit 184 is used instead of the maximum coefficient detection circuit 81 in FIG. The maximum coefficient detection circuit 81 determines the order of the tap control subgroup numbers to be output according to the maximum absolute coefficient value in each tap control subgroup. The order of tap control subgroup numbers to be output is determined using the sum of absolute coefficient values.
The coefficient absolute value calculation circuit 184 receives each tap coefficient value and the effective tap number output from the tap number calculation circuit 76,
The total sum of absolute coefficient values in each tap control subgroup is calculated, and the tap control subgroup numbers are output in the descending order of the total sum.
【0044】図11は本発明の第7の発明の第3の実施
例を示すブロック図である。図9の実施例との相違点
は、最大係数検出回路81の代りに係数二乗値計算回路
85を使用していることである。係数二乗値計算回路8
5は、各タップ制御サブグループ内の二乗係数値総和を
用いて出力するタップ制御サブグループ番号の順序を決
定する。係数二乗値計算回路85は、各タップ係数値と
タップ番号算出回路76が出力する有効タップ番号とを
受けて、各タップ制御サブグループ内の絶対二乗値総和
を計算し、その総和が大きい順にタップ制御サブグルー
プ番号を出力する。FIG. 11 is a block diagram showing a third embodiment of the seventh invention of the present invention. The difference from the embodiment of FIG. 9 is that a coefficient square value calculation circuit 85 is used instead of the maximum coefficient detection circuit 81. Coefficient square value calculation circuit 8
5 determines the order of the tap control subgroup numbers to be output using the sum of squared coefficient values in each tap control subgroup. The coefficient square value calculation circuit 85 receives each tap coefficient value and the valid tap number output from the tap number calculation circuit 76, calculates the absolute sum of absolute square values in each tap control subgroup, and taps in the order of larger sum. Output the control subgroup number.
【0045】以上説明した図9ないし図11の実施例で
は、制御サブグループ係数情報として、各タップ制御サ
ブグループ毎の最大絶対係数値、各タップ制御サブグル
ープ毎の係数絶対値総和もしくは各タップ制御サブグル
ープ毎の係数二乗値総和を用いているが、これら以外の
係数情報も用いることができる。また、実施例では1回
のタップ制御で再配置を行なう係数の個数を1と仮定し
たが、2以上とすることもできる。In the embodiments of FIGS. 9 to 11 described above, the control subgroup coefficient information includes a maximum absolute coefficient value for each tap control subgroup, a sum of coefficient absolute values for each tap control subgroup, or each tap control subgroup. Although the sum of coefficient square values for each subgroup is used, coefficient information other than these can also be used. Further, in the embodiment, the number of coefficients to be rearranged by one tap control is assumed to be 1, but it may be two or more.
【0046】図12は本発明の第8および第9の発明の
一実施例を示すブロック図である。図15の従来構成と
の相違点は、最大係数検出回路89及びカウンタ88の
動作だけなので、以下、最大係数検出回路89およびカ
ウンタ88の動作を中心に説明する。最大係数検出回路
89は、各タップ係数値とタップ番号算出回路76が出
力する有効タップ番号とを受けて、絶対値が最大である
タップ係数値を各タップ制御サブグループ毎に検出し、
その最大絶対係数値をカウンタ88へ、対応する最大絶
対係数値の大きさの順に並べ変えたタップ制御サブグル
ープ番号を制御サブグループ更新回路82へそれぞれ出
力する。カウンタ88は、タップ係数修正回数を数える
カウンタであり、その回数が最大係数検出回路89から
供給された各最大絶対係数値で定められる回数に達する
毎に、制御グループ変更用の制御信号を制御サブグルー
プ記憶回路83及びカウンタ86に供給する。すなわ
ち、最大絶対係数値が大きい制御サブグループほど、カ
ウンタ88が制御グループ変更信号を出す時間間隔が長
くなる。FIG. 12 is a block diagram showing one embodiment of the eighth and ninth aspects of the present invention. Since the only difference from the conventional configuration of FIG. 15 is the operation of the maximum coefficient detection circuit 89 and the counter 88, the operation of the maximum coefficient detection circuit 89 and the counter 88 will be mainly described below. The maximum coefficient detection circuit 89 receives each tap coefficient value and the effective tap number output by the tap number calculation circuit 76, and detects the tap coefficient value having the maximum absolute value for each tap control subgroup.
The maximum absolute coefficient value is output to the counter 88, and the tap control subgroup number in which the maximum absolute coefficient value is rearranged in the order of the magnitude of the corresponding maximum absolute coefficient value is output to the control subgroup updating circuit 82. The counter 88 is a counter for counting the number of tap coefficient corrections, and outputs a control signal for changing the control group every time the number of times reaches the number determined by each maximum absolute coefficient value supplied from the maximum coefficient detection circuit 89. It is supplied to the group storage circuit 83 and the counter 86. That is, the control subgroup having a larger maximum absolute coefficient value has a longer time interval at which the counter 88 outputs the control group change signal.
【0047】図13は本発明の第8および第10の発明
の一実施例を示すブロック図である。図15の従来構成
との相違点は、制御サブグループ係数情報抽出回路90
およびカウンタ88を除いて同一であるので、以下、両
者の動作を中心に説明する。制御サブグループ係数情報
抽出回路90は、各タップ係数値とタップ番号算出回路
76が出力する有効タップ番号とを受けて、各タップ制
御サブグループ毎の係数絶対値総和を求め、対応するタ
ップ制御サブグループ番号と共にカウンタ88へ供給す
る。カウンタ88は、タップ係数修正回数を数えるカウ
ンタであり、その回数が制御サブグループ係数情報抽出
回路90から供給された各タップ制御サブグループ毎の
係数絶対値総和で定められる回数に達する毎に、制御グ
ループ変更用の制御信号を制御サブグループ記憶回路8
3及びカウンタ86に供給する。すなわち、係数絶対値
総和が大きい制御サブグループほど、カウンタ88が制
御グループ変更信号を出す時間間隔が長い。FIG. 13 is a block diagram showing one embodiment of the eighth and tenth aspects of the present invention. The difference from the conventional configuration of FIG. 15 is that the control subgroup coefficient information extraction circuit 90
Since they are the same except for the counter and the counter 88, the operation of both will be mainly described below. The control subgroup coefficient information extraction circuit 90 receives each tap coefficient value and the effective tap number output by the tap number calculation circuit 76, obtains the sum of coefficient absolute values for each tap control subgroup, and outputs the corresponding tap control subvalue. It is supplied to the counter 88 together with the group number. The counter 88 is a counter that counts the number of tap coefficient corrections, and controls each time the number of times reaches the number determined by the sum of coefficient absolute values for each tap control subgroup supplied from the control subgroup coefficient information extraction circuit 90. Control signal for group change is stored in control subgroup storage circuit 8
3 and the counter 86. In other words, the control subgroup having a larger total coefficient absolute value has a longer time interval at which the counter 88 outputs the control group change signal.
【0048】図14は本発明の第8および第11の発明
の一実施例を示すブロック図である。図13の実施例と
の相違点は、最大係数検出回路89及び制御サブグルー
プ係数情報抽出回路90の動作だけなので、以下その両
者の動作を中心に説明する。制御サブグループ係数情報
抽出回路90は、各タップ係数値とタップ番号算出回路
76が出力する有効タップ番号とを受けて、各タップ制
御サブグループ毎の係数絶対値総和を求め、これらの係
数絶対値総和の大きさの順に並べ変えられたタップ制御
サブグループ番号を制御サブグループ更新回路82へ出
力する。最大係数検出回路89は、絶対値が最大である
タップ係数値を各タップ制御サブグループ毎に検出し、
その最大絶対係数値と対応するタップ制御サブグループ
番号とをカウンタ88へ供給する。カウンタ88は、タ
ップ係数修正回数を数えるカウンタであり、係数修正回
数が最大係数検出回路89から供給された各最大絶対係
数値で定められる回数に達する毎に、制御グループ変更
用の制御信号を制御サブグループ記憶回路83及びカウ
ンタ86に供給する。すなわち、最大絶対係数値が大き
い制御サブグループほど、カウンタ88が制御グループ
変更信号を出す時間間隔が長くなる。FIG. 14 is a block diagram showing one embodiment of the eighth and eleventh aspects of the present invention. The only difference from the embodiment of FIG. 13 is the operation of the maximum coefficient detecting circuit 89 and the control subgroup coefficient information extracting circuit 90. The operation of both will be mainly described below. The control subgroup coefficient information extraction circuit 90 receives each tap coefficient value and the effective tap number output by the tap number calculation circuit 76, obtains the sum of coefficient absolute values for each tap control subgroup, and calculates the coefficient absolute values. The tap control subgroup numbers rearranged in the order of the sum are output to the control subgroup update circuit 82. The maximum coefficient detection circuit 89 detects the tap coefficient value having the maximum absolute value for each tap control subgroup,
The maximum absolute coefficient value and the corresponding tap control subgroup number are supplied to the counter 88. The counter 88 is a counter that counts the number of tap coefficient corrections, and controls a control signal for changing a control group every time the number of coefficient corrections reaches the number determined by each maximum absolute coefficient value supplied from the maximum coefficient detection circuit 89. The data is supplied to the subgroup memory circuit 83 and the counter 86. That is, the control subgroup having a larger maximum absolute coefficient value has a longer time interval at which the counter 88 outputs the control group change signal.
【0049】以上説明した図12ないし図14の実施例
ではいずれも、ひとつのサブグループから次のサブグル
ープへ限定サブグループを変更するまでの時間を、各サ
ブグループの重要度に応じて決定するタップ位置制御に
よって、重要な制御サブグループほど長時間にわたって
限定サブグループになる。従って、インパルス応答の応
答波形部分に対し、優先してタップ係数が配置され、高
速収束が達成される。In each of the embodiments shown in FIGS. 12 to 14 described above, the time until the limited subgroup is changed from one subgroup to the next subgroup is determined according to the importance of each subgroup. With tap position control, the more important control subgroups become limited subgroups over time. Therefore, the tap coefficients are preferentially arranged for the response waveform portion of the impulse response, and high-speed convergence is achieved.
【0050】また図13および図14の実施例では、制
御サブグループ係数情報として、各タップ制御サブグル
ープ毎の係数絶対値総和及び各タップ制御サブグループ
毎の係数二乗値総和を用いたが、これら以外の係数情報
も用いることができる。また、各実施例では1回のタッ
プ制御で再配置を行なう係数の数を1と仮定したが、2
以上とすることもできる。以上、エコー・キャンセラの
例について本発明の実施例を詳細に説明してきたが、同
様の原理により、本発明を、ノイズ・キャンセラ、ハウ
リング・キャンセラ、適応等化器等にも適用できる。さ
らに、タップ係数修正アルゴリズムに関しても、例とし
て用いたLMSアルゴリズム以外ののアルゴリズムを適
用できる。In the embodiments of FIGS. 13 and 14, the sum of coefficient absolute values for each tap control subgroup and the sum of coefficient square values for each tap control subgroup are used as the control subgroup coefficient information. Other coefficient information can also be used. Further, in each embodiment, the number of coefficients to be rearranged by one tap control is assumed to be 1, but 2
The above can be applied. Although the embodiment of the present invention has been described in detail above with respect to the example of the echo canceller, the present invention can be applied to a noise canceller, a howling canceller, an adaptive equalizer, etc. based on the same principle. Further, an algorithm other than the LMS algorithm used as an example can be applied to the tap coefficient correction algorithm.
【0051】[0051]
【発明の効果】以上説明したように本発明によれば、固
定遅延をもつ、あるいは複数の応答波形部をもつ未知シ
ステムの同定に際して要する収束時間を従来よりもかな
り短縮できる。As described above, according to the present invention, the convergence time required for identifying an unknown system having a fixed delay or having a plurality of response waveform portions can be considerably shortened as compared with the prior art.
【図1】本発明の第1および第2の実施例を示すブロッ
ク図。FIG. 1 is a block diagram showing first and second embodiments of the present invention.
【図2】図1の実施例にて同定すべき応答波形部を例示
する信号タイミング図。2 is a signal timing diagram illustrating a response waveform portion to be identified in the embodiment of FIG.
【図3】図1の実施例の適応フィルタの構成例を示すブ
ロック図。FIG. 3 is a block diagram showing a configuration example of an adaptive filter of the embodiment of FIG.
【図4】図1の実施例の係数発生回路の構成例を示すブ
ロック図。FIG. 4 is a block diagram showing a configuration example of a coefficient generation circuit of the embodiment of FIG.
【図5】本発明の第1および第2の発明の他の実施例を
示すブロック図。FIG. 5 is a block diagram showing another embodiment of the first and second inventions of the present invention.
【図6】本発明の第4および第6の発明の一実施例を示
すブロック図。FIG. 6 is a block diagram showing one embodiment of the fourth and sixth inventions of the present invention.
【図7】本発明の第4および第6の発明の他の実施例を
示すブロック図。FIG. 7 is a block diagram showing another embodiment of the fourth and sixth inventions of the present invention.
【図8】本発明の第3および第5の発明の一実施例を示
すブロック図。FIG. 8 is a block diagram showing an embodiment of third and fifth inventions of the present invention.
【図9】本発明の第7の発明の第1の実施例を示すブロ
ック図。FIG. 9 is a block diagram showing a first embodiment of the seventh invention of the present invention.
【図10】本発明の第7の発明の第2の実施例を示すブ
ロック図。FIG. 10 is a block diagram showing a second embodiment of the seventh invention of the present invention.
【図11】本発明の第7の発明の第3の実施例を示すブ
ロック図。FIG. 11 is a block diagram showing a third embodiment of the seventh invention of the present invention.
【図12】本発明の第8および第9の発明の一実施例を
示すブロック図。FIG. 12 is a block diagram showing an embodiment of the eighth and ninth inventions of the present invention.
【図13】本発明の第8および第10の発明の一実施例
を示すブロック図。FIG. 13 is a block diagram showing one embodiment of the eighth and tenth aspects of the present invention.
【図14】本発明の第8および第11の発明一実施例を
示すブロック図。FIG. 14 is a block diagram showing an eighth and eleventh embodiment of the present invention.
【図15】従来装置の構成例を示すブロック図。FIG. 15 is a block diagram showing a configuration example of a conventional device.
【図16】図15の係数発生回路の構成例を示すブロッ
ク図。FIG. 16 is a block diagram showing a configuration example of a coefficient generation circuit of FIG. 15;
1,4 入力端子 2,6 出力端子 3 2線/4線変換回路 5 減算器 7 経路スイッチ 8,33,400 加算器 9,93,95,96,97,98,99,910,9
11,912,913,914 タップ制御回路 201 〜20N-1 遅延素子 301 〜30L ,501 〜50L 係数発生回路 31,32,401 〜40L 乗算器 34,72,701 〜70M 記憶回路 71 最小係数検出回路 73,182 判定回路 75 処理回路 76 タップ番号算出回路 77 係数クリア回路 78,190 スイッチ 74,79 分配回路 80 評価回路 81,89 最大係数検出回路 82 制御サブグループ更新回路 83 制御サブグループ記憶回路 84 制御タップ範囲計算回路 85 係数二乗値計算回路 66,67,86,87,88 カウンタ 90 制御サブグループ係数情報抽出回路 184 係数絶対値計算回路 187 合成回路 188 ERLE評価回路 9001 〜900K 適応フィルタ1,4 Input terminal 2,6 Output terminal 3 2-wire / 4-wire conversion circuit 5 Subtractor 7 Path switch 8,33,400 Adder 9,93,95,96,97,98,99,910,9
11, 912, 913, 914 Tap control circuit 20 1 to 20 N-1 delay element 30 1 to 30 L , 50 1 to 50 L coefficient generation circuit 31, 32, 40 1 to 40 L multiplier 34, 72, 70 1 ˜70 M memory circuit 71 minimum coefficient detection circuit 73,182 determination circuit 75 processing circuit 76 tap number calculation circuit 77 coefficient clear circuit 78,190 switch 74,79 distribution circuit 80 evaluation circuit 81,89 maximum coefficient detection circuit 82 control subgroup Update circuit 83 Control sub-group storage circuit 84 Control tap range calculation circuit 85 Coefficient square value calculation circuit 66, 67, 86, 87, 88 Counter 90 Control sub-group coefficient information extraction circuit 184 Coefficient absolute value calculation circuit 187 Synthesis circuit 188 ERLE evaluation Circuit 900 1 to 900 K Adaptive filter
Claims (23)
を積和演算に使用する有効タップとしてその番号を記憶
し、前記積和演算の係数乗算を前記有効タップにだけ施
し、前記積和演算に使用しないタップを無効タップとし
てその番号を待ち行列に記憶し、前記有効タップの番号
に対応する係数を予め定められた回数だけ修正する度
に、その有効タップのうち、対応する係数の絶対値が最
小であるタップを無効タップとしてその番号を前記待ち
行列の最後尾に記憶させ、前記待ち行列の先頭にある無
効のタップ番号を取り出して新たに有効タップの番号と
するようにしてタップ位置を適応制御する適応フィルタ
を複数個用い、各前記適応フィルタに少くとも一つ又の
応答波形部を同定させることにより複数の応答波形部と
固定遅延とから成るインパルス応答を有する未知システ
ムを同定することを特徴とする適応フィルタによる未知
システム同定の方法。1. A method according to claim 1, wherein a part of all taps of the adaptive filter is stored as an effective tap used for a product-sum operation, and a number of the effective tap is multiplied to the effective tap only. The unused taps are stored as invalid taps in the queue, and the coefficient corresponding to the number of the valid tap is corrected a predetermined number of times. Adapt the tap position such that the smallest tap is set as an invalid tap and the number is stored at the end of the queue, and the invalid tap number at the head of the queue is taken out and set as a new valid tap number. By using a plurality of adaptive filters to be controlled, and by making each of the adaptive filters identify at least one or more response waveform parts, it is possible to configure an image composed of a plurality of response waveform parts and a fixed delay. An unknown system identification method using an adaptive filter, which is characterized by identifying an unknown system having an impulse response.
適応フィルタの総タップ数、有効タップ数、係数位置更
新に要する係数値更新回数を用いて予め定められた係数
修正回数までは第1のステップ・サイズを用いて係数修
正を行ない、それ以降では第2のステップ・サイズを用
いて係数修正を行ない、前記待ち行列の先頭にある無効
タップ番号が最大の係数絶対値であると判定された有効
タップ番号の近傍にある場合には新たに有効タップ番号
とし、近傍にない場合には有効とせずに前記待ち行列の
最後尾に格納し、前記待ち行列の先頭から取り出した無
効タップ番号が新たに有効となるまで前記待ち行列の先
頭のタップ番号と最大係数絶対値に対応した有効タップ
番号との比較を反復するようにしてタップ位置の適応制
御を行なう請求項1に記載の適応フィルタによる未知シ
ステム同定の方法。2. The adaptive filter starts from an adaptive operation start.
Adaptive filter total taps, effective taps, coefficient position change
Predetermined coefficient using the number of new coefficient value updates required
Coefficient correction is performed using the first step size up to the number of times of correction, and thereafter, coefficient correction is performed using the second step size. The invalid tap number at the head of the queue has the maximum coefficient absolute. If it is in the vicinity of the valid tap number determined to be a value, it is set as a new valid tap number, and if it is not in the neighborhood, it is stored as the last in the queue without being validated, and from the head of the queue. The tap position adaptive control is performed by repeatedly comparing the tap number at the head of the queue with the valid tap number corresponding to the maximum coefficient absolute value until the fetched invalid tap number becomes new valid. A method for identifying an unknown system using the adaptive filter described in.
作開始から適応フィルタの総タップ数、有効タップ数、
係数位置更新に要する係数値更新回数を用いて予め定め
られ係数修正回数までは第1のステップ・サイズを用い
て係数修正を行ない、それ以降では第2のステップ・サ
イズを用い、さらに前記待ち行列を第1および第2の2
つの待ち行列から構成し、前記係数の絶対値が最小であ
る有効タップ番号が最大の係数絶対値であると判定され
た有効タップ番号の近傍にある場合には前記第1の待ち
行列の最後尾に格納し、近傍にない場合には前記第2の
待ち行列の最後尾に付加し、前記第1の待ち行列の先頭
にある無効タップ番号を取り出して新たに有効タップ番
号とすることによってタップ位置の適応制御を行なう請
求項1に記載の適応フィルタによる未知システム同定の
方法。3. The adaptive filter comprises an adaptive motion of the filter.
From the start of the work, the total number of taps of the adaptive filter, the number of effective taps,
Predetermined using the number of coefficient value updates required to update the coefficient position
The first step size is used to perform the coefficient correction up to the number of times the coefficient is corrected, and thereafter, the second step size is used, and the queue is further divided into the first and second queues.
When the effective tap number having the smallest absolute value of the coefficient is in the vicinity of the effective tap number determined to have the maximum coefficient absolute value, the tail end of the first queue is formed. When the tap position is not in the vicinity, the tap position is added to the end of the second queue, and the invalid tap number at the head of the first queue is extracted and set as a new valid tap number. The method for identifying an unknown system using an adaptive filter according to claim 1, wherein the adaptive control is performed.
抑圧量に達するまでは前記第1のステップ・サイズを用
いて係数修正を行ない、それ以後では前記第2のステッ
プ・サイズを用いて係数修正を行なうことを特徴とする
請求項2又は3に記載の適応フィルタによる未知システ
ム同定の方法。4. A coefficient correction is performed using the first step size from the start of the adaptive operation until a predetermined echo suppression amount is reached, and thereafter, a coefficient correction is performed using the second step size. The method for identifying an unknown system using the adaptive filter according to claim 2 or 3, wherein
タが出力する同定信号を差引いて得られる誤差信号に応
じて係数およびタップ位置を修正および更新する適応フ
ィルタを用いて複数の応答波形部と固定遅延とから成る
インパルス応答を有する未知システム同定を行なうため
の適応フィルタによる未知システム同定の装置におい
て、前記未知システムへの入力信号の供給を受けて少く
とも一つの前記応答波形部を同定する複数の適応フィル
タと、その適応フィルタの各出力を加算して前記同定信
号を出力する加算器と、前記未知システムの出力信号か
ら前記同定信号を減算して前記誤差信号を得る減算器と
を具備し、前記適応フィルタはおのおの自己が同定する
前記固定遅延の次に小さい固定遅延を有する応答波形部
を同定する他の前記適応フィルタにて同定された前記固
定遅延に関する情報と同定完了の情報とを受け、自己が
同定する前記固定遅延の次に大きい固定遅延を有する応
答波形部を同定する他の前記適応フィルタへ同定された
前記固定遅延に関する情報と同定完了の情報とを供給す
ることを特徴とする適応フィルタによる未知システム同
定の装置。5. A plurality of response waveform portions and a fixed delay using an adaptive filter that corrects and updates coefficients and tap positions according to an error signal obtained by subtracting an identification signal output by an adaptive filter from an output signal of an unknown system. An apparatus for identifying an unknown system by an adaptive filter for identifying an unknown system having an impulse response comprising: a plurality of adaptive systems for identifying at least one response waveform portion by receiving an input signal supplied to the unknown system. A filter, an adder that adds each output of the adaptive filter and outputs the identification signal, and a subtractor that subtracts the identification signal from an output signal of the unknown system to obtain the error signal, Each of the adaptive filters is adapted to identify a response waveform section having a fixed delay next to the fixed delay identified by itself. Receiving the information on the fixed delay identified by the adaptive filter and the information on the completion of identification, and identifying the response waveform part having the next largest fixed delay to the adaptive delay identified by the other adaptive filter identified by the self-identified fixed delay. An apparatus for identifying an unknown system by an adaptive filter, which supplies information about the fixed delay and identification completion information.
力信号に対して遅延を与える縦続接続された複数の遅延
素子と、その遅延素子が出力する複数の遅延信号の一部
を選択して出力する経路スイッチと、該経路スイッチの
出力信号と前記誤差信号と係数クリア信号とを受けて、
更新されたタップ係数を発生する複数の係数発生回路
と、該係数発生回路が出力する各タップ係数と前記経路
スイッチの出力信号とをそれぞれ乗算する複数の乗算器
と、その乗算器の出力信号を加算し前記同定信号として
出力する加算器と、前記未知システムの出力信号から前
記同定信号を減算して前記誤差信号を得る減算器と、前
記係数発生回路が出力する前記タップ係数を受けて、前
記経路スイッチの制御信号と前記係数クリア信号とを発
生するタップ制御回路とを具備し、 前記係数発生回路は、前記遅延信号と前記誤差信号とを
乗算する第1の乗算器と、該第1の乗算器の出力信号と
予め定められた定数とを乗算する第2の乗算器と、該第
2の乗算器の出力信号と帰還信号とを加算する加算器
と、該加算器の出力信号を前記タップ係数として保持す
ると共に、前記加算器へ前記帰還信号として帰還し、前
記係数クリア信号によって零に再設定される記憶回路と
から構成され、 前記タップ制御回路は、フィルタの適応動作開始から適
応フィルタの総タップ数、有効タップ数、係数位置更新
に要する係数値更新回数を用いて予め定められた回数カ
ウントした後に1回制御信号を変更するカウンタと、無
効タップ番号を記憶するタップ番号記憶回路と、前記タ
ップ番号記憶回路出力を受けて与えられた判定条件を満
たすものを出力しそれ以外を廃棄する判定回路と、該判
定回路の出力信号を受けて前記カウンタからの制御信号
に応じて前記記憶回路に選択的に帰還する第1のスイッ
チと、前記適応フィルタの全タップ番号から前記記憶回
路の保持するタップ番号を除いた残りのタップ番号を算
出し、前記経路スイッチに出力するタップ番号算出回路
と、該タップ番号算出回路の出力するタップ番号と前記
係数発生回路が出力するタップ係数とを受けて、絶対値
最小の係数値に対応したタップ番号を求めて前記記憶回
路に供給する最小係数検出回路と、該最小係数検出回路
の出力するタップ番号に対応する前記係数発生回路に前
記係数クリア信号を供給する係数クリア回路と、前記タ
ップ番号算出回路が出力するタップ番号と前記係数発生
回路が出力するタップ係数とを受けて、最大絶対係数値
を有する有効タップ番号を出力する最大係数検出回路
と、該最大係数検出回路から受けた有効タップ番号と予
め定められた定数とを用いて前記判定条件としての制御
タップ範囲を計算する制御タップ範囲計算回路と、外部
から供給され、もしくはステップ・サイズ記憶回路に記
憶された第1および第2のステップ・サイズを受けて前
記カウンタからの制御信号に応じて第1のステップ・サ
イズから第2のステップ・サイズに切替えて出力する第
2のスイッチとから構成されている請求項5に記載の適
応フィルタによる未知システム同定の装置。6. The adaptive filter selects a plurality of cascade-connected delay elements that provide a delay to an input signal of an unknown system, and selects and outputs a part of the plurality of delay signals output by the delay elements. A path switch, receiving the output signal of the path switch, the error signal and the coefficient clear signal,
A plurality of coefficient generating circuit for generating the updated tap coefficients, a plurality of multipliers for multiplying the output signal of the path switch and the tap coefficients respectively output from the coefficient generating circuit, the output signal of the multiplier An adder that adds and outputs the identification signal as an identification signal, a subtractor that subtracts the identification signal from the output signal of the unknown system to obtain the error signal, and receives the tap coefficient output by the coefficient generation circuit, A tap control circuit that generates a control signal of a path switch and the coefficient clear signal, wherein the coefficient generation circuit multiplies the delay signal and the error signal by a first multiplier; A second multiplier that multiplies the output signal of the multiplier by a predetermined constant, an adder that adds the output signal of the second multiplier and a feedback signal, and outputs the output signal of the adder. Tap coefficient Holds as, returned as the feedback signal to the adder is constituted by a storage circuit which is reset to zero by the coefficient clear signal, said tap control circuit is applied from the adaptive operation start of the filter
Update the total number of taps, effective taps, and coefficient positions of the adaptive filter
A predetermined number of times is calculated using the
A counter for changing the one control signal after und, the tap number storage circuit for storing an invalid tap number, the data
A decision circuit which receives the output of the step number storage circuit and outputs a signal satisfying a given decision condition and discards the others, and receives the output signal of the decision circuit and responds to a control signal from the counter to produce the storage circuit. A first switch that selectively returns feedback to a tap number calculation circuit that calculates the remaining tap numbers excluding the tap numbers held by the storage circuit from all the tap numbers of the adaptive filter, and outputs the calculated tap numbers to the path switch. Receiving a tap number output from the tap number calculation circuit and a tap coefficient output from the coefficient generation circuit, obtaining a tap number corresponding to a coefficient value having a minimum absolute value, and supplying the tap number to the storage circuit A coefficient clear circuit that supplies the coefficient clear signal to the coefficient generation circuit corresponding to the tap number output by the minimum coefficient detection circuit; and the tap number calculation circuit A maximum coefficient detection circuit that receives an output tap number and a tap coefficient output by the coefficient generation circuit and outputs an effective tap number having a maximum absolute coefficient value, and an effective tap number received from the maximum coefficient detection circuit and a determined constant and controlled tap range calculating circuit for calculating a control tap range as the determination conditions using the external
Or stored in the step size storage circuit.
A second switch that receives the stored first and second step sizes and switches from the first step size to the second step size according to a control signal from the counter, and outputs the second step size. An apparatus for identifying an unknown system using an adaptive filter according to claim 5.
力信号に対して遅延を与える縦続接続された複数の遅延
素子と、該複数の遅延素子出力である遅延信号の一部を
選択して出力する経路スイッチと、該経路スイッチの出
力信号と前記誤差信号と係数クリア信号とを受けて、更
新されたタップ係数を発生する複数の係数発生回路と、
該係数発生回路が出力する各タップ係数と前記経路スイ
ッチの出力信号とをそれぞれ乗算する複数の乗算器と、
その乗算器の出力信号を加算し前記同定信号として出力
する加算器と、前記未知システムの出力信号から前記同
定信号を減算して前記誤差信号を得る減算器と、前記係
数発生回路が出力する更新された前記タップ係数を受け
た後、絶対値最小の係数値に対応したタップ番号を用い
て、前記経路スイッチの制御信号と前記係数クリア信号
とを発生するタップ制御回路とを具備し、 前記係数発生回路は前記遅延信号と前記誤差信号とを乗
算する第1の乗算器と、該第1の乗算器の出力信号と予
め定められた定数とを乗算する第2の乗算器と、該第2
の乗算器の出力信号を前記タップ係数として保持すると
共に、前記加算器へ前記帰還信号として帰還し、前記係
数クリア信号によって零に再設定される記憶回路とから
構成され、 前記タップ制御回路は、フィルタの適応動作開始から適
応フィルタの総タップ数、有効タップ数、係数位置更新
に要する係数値更新回数を用いて予め定められた回数カ
ウントした後に1回制御信号を変更するカウンタと、係
数絶対値が最大であると判定された有効タップ番号の近
傍にある無効タップ番号を記憶する第1の記憶回路と、
その近傍にない無効タップ番号を記憶する第2の記憶回
路と、前記第1および第2の記憶回路の出力信号を受け
て与えられた値域に含まれるものを出力しそれ以外を廃
棄する判定回路と、前記適応フィルタの全タップ番号か
ら前記第1および第2の記憶回路の保持するタップ番号
を除いた残りのタップ番号を算出し、前記経路スイッチ
に出力するタップ番号算出回路と、該タップ番号算出回
路の出力するタップ番号と前記係数発生回路が出力する
タップ係数とを受けて、絶対値最小の係数値に対応した
タップ番号を求める最小係数検出回路と、前記判定回路
の出力信号と前記最小係数検出回路の出力信号を合成す
る合成回路と、前記カウンタからの制御信号に応じて前
記合成回路を通じて前記最小係数検出回 路から供給され
るタップ番号が前記値域によって決定される前記近傍に
属するかどうかを評価する評価回路と、前記合成回路か
ら供給されるタップ番号を前記評価回路の評価結果に応
じて前記第1または第2の記憶回路に分配する分配回路
と、前記最小係数検出回路の出力するタップ番号を受け
て該タップ番号に対応する係数発生回路にだけ前記係数
クリア信号を供給する係数クリア回路と、前記タップ番
号算出回路が出力するタップ番号と前記係数発生回路が
出力するタップ係数値とを受けて、最大絶対係数を有す
る有効タップ番号を出力する最大係数検出回路と、該最
大係数検出回路から受けた有効タップ番号と予め定めら
れた定数とを用いて前記近傍を具体的に計算する制御タ
ップ範囲計算回路と、外部から供給され、もしくはステ
ップ・サイズ記憶回路に記憶された第1および第2のス
テップ・サイズを受けて前記カウンタからの制御信号に
応じて第1のステップ・サイズから第2のステップ・サ
イズに切替えて出力するスイッチとから構成されている
請求項5に記載の適応フィルタによる未知システム同定
の装置。7. The adaptive filter selects a plurality of cascade-connected delay elements that provide a delay to an input signal of an unknown system, and selects and outputs a part of a delay signal that is an output of the plurality of delay elements. receiving a path switch, and said output signal of said path switching error signal and the coefficient clear signal, further
A plurality of coefficient generating circuits for generating a new tap coefficient;
A plurality of multipliers each multiplying each tap coefficient output by the coefficient generation circuit and an output signal of the path switch,
An adder for adding the output signals of the multipliers and outputting as the identification signal, a subtracter for subtracting the identification signal from the output signal of the unknown system to obtain the error signal, and an update output by the coefficient generating circuit receiving said tap coefficients
After that, use the tap number corresponding to the coefficient value with the smallest absolute value.
Te, comprising a tap control circuit for generating a control signal and the coefficient clear signal of the path switches, the coefficient generating circuit includes a first multiplier for multiplying the error signal and the delay signal, said A second multiplier for multiplying the output signal of the first multiplier by a predetermined constant;
While holding the output signal of the multiplier of the as the tap coefficient, is fed back to the adder as the feedback signal, and is configured by a storage circuit reset to zero by the coefficient clear signal, the tap control circuit, From the start of the adaptive operation of the filter
Update the total number of taps, effective taps, and coefficient positions of the adaptive filter
A predetermined number of times is calculated using the
A counter that changes the control signal once after counting, a first storage circuit that stores an invalid tap number near an effective tap number whose coefficient absolute value is determined to be the maximum,
A second storage circuit for storing an invalid tap number that is not in the vicinity thereof, and a determination circuit for receiving an output signal of the first and second storage circuits, outputting a value included in a given value range, and discarding the others. And a tap number calculation circuit for calculating the remaining tap numbers from all tap numbers of the adaptive filter excluding the tap numbers held by the first and second storage circuits, and outputting the tap numbers to the path switch, and the tap numbers. A minimum coefficient detection circuit that receives the tap number output by the calculation circuit and the tap coefficient output by the coefficient generation circuit and obtains the tap number corresponding to the coefficient value with the smallest absolute value, the output signal of the determination circuit, and the minimum value. a combining circuit for combining an output signal of the coefficient detection circuit, before in response to a control signal from the counter
It is supplied from the minimum coefficient detection circuitry through the serial combining circuits
An evaluation circuit that evaluates whether or not the tap number belonging to the neighborhood that is determined by the value range, and the tap number that is supplied from the combining circuit is stored in the first or second memory according to the evaluation result of the evaluation circuit. Distribution circuit for distribution to circuits
When receives the tap number to an output of said minimum coefficient detector circuit
A coefficient clear circuit that supplies the coefficient clear signal only to a coefficient generating circuit corresponding to the tap number, and receives a tap number output by the tap number calculating circuit and a tap coefficient value output by the coefficient generating circuit, A maximum coefficient detection circuit that outputs an effective tap number having a maximum absolute coefficient, and a control tap range calculation that specifically calculates the neighborhood using the effective tap number received from the maximum coefficient detection circuit and a predetermined constant Circuit and externally supplied or
Switch for receiving the first and second step sizes stored in the step size storage circuit and switching from the first step size to the second step size in response to a control signal from the counter, and outputting the switch 6. The apparatus for identifying an unknown system using an adaptive filter according to claim 5, comprising:
抑圧量)評価回路を具備し、該ERLE評価回路は前記
未知システムの出力信号と前記誤差信号とを受けてエコ
ー抑圧量を計算して該エコー抑圧量が予め定められたし
きい値に達したときに制御信号を発生する請求項6又は
7に記載の適応フィルタによる未知システム同定の装
置。8. An ERLE (echo suppression amount) evaluation circuit is provided in place of the counter, and the ERLE evaluation circuit receives an output signal of the unknown system and the error signal to calculate an echo suppression amount to calculate the echo suppression amount. The apparatus for identifying an unknown system by an adaptive filter according to claim 6 or 7, which generates a control signal when the amount of suppression reaches a predetermined threshold value.
を積和演算に使用する有効タップとしてその番号を記憶
し、前記積和演算の係数乗算を前記有効タップにだけ施
し、前記積和演算に使用しないタップを無効タップとし
てその番号を待ち行列に記憶し、前記有効タップの番号
に対応する係数を予め定められた回数だけ修正する度
に、その有効タップのうち、対応する係数の絶対値が最
小であるタップを無効タップとして前記待チ行列の最後
尾に格納し、前記待ち行列の先頭にある無効タップ番号
を取り出して新たに有効タップ番号とするようにしてタ
ップ位置を適応制御する一つの適応フィルタを用いて未
知システムの同定を行なう際に、フィルタの適応動作開
始から適応フィルタの総タップ数、有効タップ数、係数
位置更新に要する係数値更新回数を用いて予め定められ
た係数修正回路までは第1のステップ・サイズを用いて
係数修正を行ない、それ以降では第2のステップ・サイ
ズを用いて係数修正を行ない、前記待ち行列の先頭にあ
る無効タップ番号が係数絶対値が最大であると判定され
た有効タップ番号の近傍にある場合には新たに有効タッ
プ番号とし、近傍にない場合には有効とせずに前記待ち
行列の最後尾に格納し、前記待ち行列の先頭から取り出
した無効タップ番号が新たに有効となるまで前記待ち行
列の先頭のタップ番号と最大絶対係数値に対応した有効
タップ番号との比較を反復するように動作してタップ位
置の適応制御を行なうことを特徴とする適応フィルタに
よる未知システム同定の方法。9. A part of all the taps of the adaptive filter is stored as an effective tap used for the product-sum operation, and the coefficient multiplication of the product-sum operation is performed only on the effective tap to perform the product-sum operation. The number of unused taps is stored in a queue as an invalid tap, and each time the coefficient corresponding to the number of the valid tap is modified a predetermined number of times, the absolute value of the corresponding coefficient among the valid taps is changed. One tap that adaptively controls the tap position by storing the smallest tap as an invalid tap at the end of the wait queue, extracting the invalid tap number at the head of the queue, and setting it as a new valid tap number. When identifying an unknown system using an adaptive filter, the adaptive
Total number of taps, effective taps, and coefficients of the adaptive filter from the beginning
Predetermined using the number of coefficient value updates required for position update
Up to the coefficient correction circuit, the coefficient correction is performed using the first step size, and thereafter, the coefficient correction is performed using the second step size. The invalid tap number at the head of the queue is the coefficient absolute. If the value is in the vicinity of the effective tap number determined to be the maximum, it is set as a new effective tap number, and if it is not in the vicinity, it is stored as the last in the queue without being validated, Until the invalid tap number extracted from the top becomes new valid, the tap number at the top of the queue is repeatedly compared with the valid tap number corresponding to the maximum absolute coefficient value to perform adaptive control of the tap position. A method for identifying an unknown system using an adaptive filter, characterized by performing the following.
分を積和演算に使用する有効タップとしてその番号を記
憶し、前記積和演算の係数乗算を前記有効タップにだけ
施し、前記積和演算に使用しないタップを無効タップと
してその番号を待ち行列に記憶し、前記有効タップ番号
に対応する係数を予め定められた回数修正する度に、前
記有効タップ番号のうち、対応する係数の絶対値が最小
であるタップを無効タップとして前記待ち行列の最後尾
に格納し、前記待ち行列の先頭にある無効タップ番号を
取り出して新たに有効タップ番号とするように動作して
タップ位置を適応制御する一つの適応フィルタを用いて
未知システムの同定を行なう際に、フィルタの適応動作
開始から適応フィルタの総タップ数、有効タップ数、係
数位置更新に要する係数値更新回数を用いて予め定めら
れた係数修正回路までは第1のステップ・サイズを用い
て係数修正を行ない、それ以降では第2のステップ・サ
イズを用い、さらに前記待ち行列を第1および第2の2
つの待ち行列から構成し、前記係数の絶対値が最小であ
る有効タップ番号が係数絶対値が最大であると判定され
た有効タップ番号の近傍にある場合には前記第1の待ち
行列の最後尾に格納し、近傍にない場合には前記第2の
待ち行列の最後尾に付加し、前記第1の待ち行列の先頭
にある無効タップ番号を取り出して新たに有効タップ番
号とすることによってタップ位置の適応制御を行なうこ
とを特徴とする適応フィルタによる未知システム同定の
方法。10. A part of all the taps of the adaptive filter is stored as an effective tap used for the product-sum operation, and the coefficient multiplication of the product-sum operation is applied only to the effective tap to perform the product-sum operation. Unused taps are stored as invalid taps in the queue, and the coefficient corresponding to the effective tap number is corrected a predetermined number of times each time, the absolute value of the corresponding coefficient among the effective tap numbers is minimized. One of the taps is stored as the invalid tap at the end of the queue, and the invalid tap number at the head of the queue is taken out to operate as a new valid tap number to adaptively control the tap position. Adaptive behavior of the filter when identifying an unknown system using the adaptive filter
From the start, the total number of taps, effective taps,
Predetermined using the number of coefficient value updates required for
The coefficient correction is performed using the first step size up to the specified coefficient correction circuit , the second step size is used thereafter, and the queue is further stored in the first and second 2nd step sizes.
The first queue having the smallest absolute value of the coefficient is located near the effective tap number determined to have the largest coefficient absolute value. And if it is not in the vicinity, it is added to the end of the second queue, and the invalid tap number at the head of the first queue is taken out and set as a new valid tap number, thereby setting the tap position. A method for identifying an unknown system by an adaptive filter, characterized by performing adaptive control of the system.
ー抑圧量に達するまでは前記第1のステップ・サイズを
用いて係数修正を行ない、それ以後では前記第2のステ
ップ・サイズを用いて係数修正を行なう請求項9又は1
0に記載の適応フィルタによる未知システム同定の方
法。11. The coefficient correction is performed using the first step size from the start of the adaptive operation until a predetermined echo suppression amount is reached, and thereafter the coefficient correction is performed using the second step size. Claim 9 or 1 which performs
A method for identifying an unknown system using the adaptive filter described in 0.
ルタが出力する同定信号を差引いて得られる誤差信号を
用いてタップ係数を修正する適応フィルタを用いて未知
システム同定を行なう装置において、前記未知システム
の入力信号に対して遅延を与える縦続接続された複数の
遅延素子と、該の遅延素子出力である遅延信号の一部を
選択して出力する経路スイッチと、該経路スイッチの出
力信号と前記誤差信号と係数クリア信号とを受けて、更
新されたタップ係数を発生する複数の係数発生回路と、
該係数発生回路が出力する各タップ係数と前記経路スイ
ッチの出力信号とをそれぞれ乗算する複数の乗算器と、
該複数の乗算器出力を加算し前記同定信号を出力する加
算器と、前記未知システムの出力信号から前記同定信号
を減算して前記誤差信号を得る減算器と、前記係数発生
回路が出力する前記更新されたタップ係数を受けた後、
絶対値最小の係数値に対応したタップ番号を用いて、前
記経路スイッチの制御信号と前記係数クリア信号とを発
生するタップ制御回路とを具備し、 前記係数発生回路は、前記遅延信号と前記誤差信号とを
乗算する第1の乗算器と、該第1の乗算器の出力信号と
予め定められた定数とを乗算する第2の乗算器と、該第
2の乗算器の出力信号と帰還信号とを加算する加算器
と、該加算器の出力信号を前記タップ係数として保持す
ると共に、前記加算器へ前記帰還信号として帰還し、前
記係数クリア信号によって零に再設定される記憶回路と
から構成され、 前記タップ制御回路は、フィルタの適応動作開始から適
応フィルタの総タップ数、有効タップ数、係数位置更新
に要する係数値更新回数を用いて予め定められた回数カ
ウントした後に1回制御信号を変更するカウンタと、無
効タップ番号を記憶するタップ番号記憶回路と、前記タ
ップ番号記憶回路出力を受けて与えられた判定条件を満
たすものを出力しそれ以外を廃棄する判定回路と、該判
定回路の出力を受けて前記カウンタの制御信号に応じて
前記記憶回路に選択的に帰還する第1のスイッチと、前
記適応フィルタの全タップ番号から前記記憶回路群の保
持するタップ番号を除いた残りのタップ番号を算出し、
前記経路スイッチに出力するタップ番号算出回路と、該
タップ番号算出回路の出力するタップ番号と前記複数の
係数発生回路が出力する係数値を受けて、絶対値最小の
係数値に対応したタップ番号を求めて前記記憶回路に供
給する最小係数検出回路と、該最小係数検出回路の出力
するタップ番号に対応する係数発生回路に前記係数クリ
ア信号を供給する係数クリア回路と、前記タップ番号算
出回路が出力するタップ番号と前記複数の係数発生回路
が出力するタップ係数を受けて、最大絶対係数値を有す
る有効タップ番号を出力する最大係数検出回路と、該最
大係数検出回路から受けた有効タップ番号と予め定めら
れた定数を用いて前記判定条件としての制御タップ範囲
を計算する制御タップ範囲計算回路と、第1およびと第
2のステップ・サイズを受けて前記カウンタからの制御
信号により外部から供給され、もしくはステップ・サイ
ズ記憶回路に記憶された第1のステップ・サイズから第
2のステップ・サイズに切替えて出力する第2のスイッ
チとから構成されることを特徴とする適応フィルタによ
る未知システム同定の装置。12. An apparatus for identifying an unknown system using an adaptive filter that corrects a tap coefficient using an error signal obtained by subtracting an identification signal output from an adaptive filter from an output signal of the unknown system, wherein A plurality of cascade-connected delay elements that give a delay to an input signal, a path switch that selects and outputs a part of the delay signal that is the output of the delay element, an output signal of the path switch, and the error signal in response to the coefficient clear signal and, further
A plurality of coefficient generating circuits for generating a new tap coefficient;
A plurality of multipliers each multiplying each tap coefficient output by the coefficient generation circuit and an output signal of the path switch,
An adder for outputting the identification signal adding multiplier output the plurality of, a subtracter from said output signal of the unknown system by subtracting the identification signal to obtain the error signal, the said coefficient generating circuit outputs After receiving the updated tap coefficient,
Absolute value using the minimum tap number corresponding to the coefficient value, comprising a tap control circuit for generating a control signal and the coefficient clear signal of the path switches, the coefficient generating circuit, the delay signal and the error A first multiplier for multiplying the signal by a signal; a second multiplier for multiplying an output signal of the first multiplier by a predetermined constant; an output signal of the second multiplier and a feedback signal And a storage circuit that holds the output signal of the adder as the tap coefficient, feeds back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal. And the tap control circuit starts the adaptive operation from the start of the adaptive operation of the filter.
Update the total number of taps, effective taps, and coefficient positions of the adaptive filter
A predetermined number of times is calculated using the
A counter for changing the one control signal after und, the tap number storage circuit for storing an invalid tap number, the data
A decision circuit which receives the output of the check number storage circuit and outputs the one which satisfies the given decision condition and discards the others, and selects the storage circuit according to the control signal of the counter upon receiving the output of the decision circuit A first switch that is fed back, and the remaining tap numbers except the tap numbers held by the memory circuit group from all tap numbers of the adaptive filter are calculated,
The tap number calculation circuit for outputting to the path switch, the tap number output by the tap number calculation circuit, and the coefficient value output by the plurality of coefficient generation circuits are received, and the tap number corresponding to the coefficient value having the smallest absolute value is received. The tap coefficient calculating circuit outputs the minimum coefficient detecting circuit for obtaining and supplying the storage circuit, the coefficient clear circuit for supplying the coefficient clear signal to the coefficient generating circuit corresponding to the tap number output by the minimum coefficient detecting circuit, and the tap number calculating circuit. Receiving a tap number and a tap coefficient output from the plurality of coefficient generating circuits, and outputting a valid tap number having a maximum absolute coefficient value; a valid tap number received from the maximum coefficient detecting circuit; A control tap range calculation circuit for calculating a control tap range as the determination condition using a predetermined constant, and first and second step servers. Supplied from outside by a control signal from said counter receives's, or steps Sai
Device for identifying an unknown system by an adaptive filter, which comprises a second switch for switching from a first step size stored in a memory circuit to a second step size and outputting the second step size.
ルタが出力する同定信号を差引いて得られる誤差信号を
用いて係数を修正する適応フィルタを用いて未知システ
ム同定を行なう装置において、前記未知システムの入力
信号に対して遅延を与える縦続接続された複数の遅延素
子と、該遅延素子出力である遅延信号の一部を選択して
出力する経路スイッチと、該経路スイッチの出力信号と
前記誤差信号と係数クリア信号とを受けて、更新された
タップ係数を発生する複数の係数発生回路と、該係数発
生回路が出力する各タップ係数と前記経路スイッチの出
力信号とをそれぞれ乗算する複数の乗算器と、該乗算器
出力を加算し前記同定信号を出力する加算器と、前記未
知システムの出力信号から前記同定信号を減算して前記
誤差信号を得る減算器と、前記係数発生回路が出力する
前記更新されたタップ係数を受けて、前記経路スイッチ
の制御信号と前記係数クリア信号とを発生するタップ制
御回路とを具備し、 前記係数発生回路は、前記遅延信号と前記誤差信号とを
乗算する第1の乗算器と、該第1の乗算器の出力と予め
定められた定数とを乗算する第2の乗算器と、該第2の
乗算器の出力信号と帰還信号とを加算する加算器と、該
加算器の出力信号を前記タップ係数として保持すると共
に、前記加算器へ前記帰還信号として帰還し、前記係数
クリア信号によって零に再設定される記憶回路とから構
成され、前記タップ制御回路は、フィルタの適応動作開
始から適応フィルタの総タップ数、有効タップ数、係数
位置更新に要する係数値更新回数を用いて予め定められ
た回数カウントした後に制御信号を出力するカウンタ
と、係数絶対値が最大であると判定された有効タップ番
号の近傍にある無効タップ番号を記憶する第1の記憶回
路と、前記近傍にない無効タップ番号を記憶する第2の
記憶回路と、前記第1と第2の記憶回路出力を受けて与
えられた値域に含まれるものを出力しそれ以外を廃棄す
る判定回路と、前記適応フィルタの全タップ番号から前
記第1および第2の記憶回路の保持するタップ番号を除
いた残りのタップ番号を算出し、前記経路スイッチに出
力するタップ番号算出回路と、該タップ番号算出回路が
出力するタップ番号と前記複数の係数発生回路が出力す
るタップ係数とを受けて絶対値最小の係数値に対応した
タップ番号を求める最小係数検出回路と、前記判定回路
の出力信号と前記最小係数検出回路の出力信号とを合成
する合成回路と、前記判定回路の出力信号と前記カウン
タからの制御信号に応じて前記合成回路を通じて前記最
小係数検出回路から供給されるタップ番号が前記値域に
よって決定される前記近傍に属するかどうかを評価する
評価回路と、前記合成回路から供給されるタップ番号を
前記評価回路の評価結果に応じて前記第1又は第2の記
憶回路に分配する分配回路と、前記最小係数検出回路の
出力するタップ番号を受けて該タップ番号に対応する係
数発生回路にだけ前記係数クリア信号を供給する係数ク
リア回路と、前記タップ番号算出回路が出力するタップ
番号と前記係数発生回路が出力する前記タップ係数とを
受けて、最大絶対係数値を有する有効タップ番号を出力
する最大係数検出回路と、該最大係数検出回路から受け
た有効タップ番号と予め定められた定数とを用いて前記
近傍の範囲を具体的に計算する制御タップ範囲計算回路
と、第1および第2のステップ・サイズを受けて前記カ
ウンタからの制御信号により外部から供給され、もしく
はステップ・サイズ記憶回路に記憶された第1のステッ
プ・サイズから第2のステップ・サイズに切替えて出力
するスイッチとから構成されることを特徴とする適応フ
ィルタによる未知システム同定の装置。13. An apparatus for identifying an unknown system using an adaptive filter, the coefficient of which is corrected by using an error signal obtained by subtracting an identification signal output from an adaptive filter from an output signal of the unknown system. A plurality of cascaded delay elements that give a delay to the signal, a path switch that selects and outputs a part of the delay signal that is the delay element output, an output signal of the path switch, the error signal, and a coefficient. A plurality of coefficient generation circuits that receive the clear signal and generate updated tap coefficients, and a plurality of coefficient multipliers that multiply each tap coefficient output by the coefficient generation circuit and the output signal of the path switch. A multiplier, an adder that adds the outputs of the multipliers and outputs the identification signal, and subtracts the identification signal from the output signal of the unknown system to obtain the error signal. And adder, the coefficient generation circuit outputs
A tap control circuit that receives the updated tap coefficient and generates a control signal of the path switch and the coefficient clear signal is provided, and the coefficient generation circuit multiplies the delay signal and the error signal. A first multiplier, a second multiplier that multiplies the output of the first multiplier by a predetermined constant, and an adder that adds the output signal of the second multiplier and the feedback signal And a storage circuit that holds the output signal of the adder as the tap coefficient, feeds back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal. Open the adaptive operation of the filter
Total number of taps, effective taps, and coefficients of the adaptive filter from the beginning
Predetermined using the number of coefficient value updates required for position update
A counter that outputs a control signal after counting the number of times , a first memory circuit that stores an invalid tap number near the valid tap number that is determined to have the largest coefficient absolute value, and an invalid counter that is not in the neighborhood. A second memory circuit for storing a tap number; a decision circuit for receiving the outputs of the first and second memory circuits and outputting those included in a given value range ; discarding the others; A tap number calculation circuit that calculates the remaining tap numbers from the tap numbers excluding the tap numbers held by the first and second storage circuits and outputs the tap numbers to the path switch, and the tap numbers output by the tap number calculation circuit A minimum coefficient detecting circuit that receives the tap coefficient output from the plurality of coefficient generating circuits and obtains a tap number corresponding to the coefficient value having the smallest absolute value; an output signal of the determination circuit; Wherein the combining circuit for combining the output signal of the coefficient detection circuit, the output signal of the decision circuit and counter
In response to a control signal from the
The tap number supplied from the small coefficient detection circuit is in the above range.
An evaluation circuit that evaluates whether it belongs to the neighborhood determined by the above, and a distribution circuit that distributes the tap number supplied from the synthesis circuit to the first or second storage circuit according to the evaluation result of the evaluation circuit. And a tap number corresponding to the tap number received from the minimum coefficient detection circuit.
A coefficient clear circuit that supplies the coefficient clear signal only to the number generation circuit, a tap number output by the tap number calculation circuit, and the tap coefficient output by the coefficient generation circuit, and an effective value having a maximum absolute coefficient value. A maximum coefficient detection circuit that outputs a tap number, a control tap range calculation circuit that specifically calculates the range in the vicinity by using an effective tap number received from the maximum coefficient detection circuit and a predetermined constant, Is supplied externally by a control signal from the counter in response to the first and second step sizes , or
Is a switch for switching from a first step size stored in a step size storage circuit to a second step size for output, and an apparatus for identifying an unknown system by an adaptive filter.
路を具備し、該ERLE評価回路は前記未知システムの
出力信号と前記誤差信号とを受けてエコー抑圧量を計算
して該エコー抑圧量が予め定められたしきい値に達した
ときに制御信号を発生する請求項12又は13に記載の
適応フィルタによる未知システム同定の装置。14. An ERLE evaluation circuit is provided instead of the counter, and the ERLE evaluation circuit receives an output signal of the unknown system and the error signal to calculate an echo suppression amount, and the echo suppression amount is predetermined. An apparatus for unknown system identification by an adaptive filter according to claim 12 or 13, which generates a control signal when a predetermined threshold is reached.
ルタが出力する同定信号を差引いて得られる誤差信号を
用いて係数を修正する適応フィルタを用いて未知システ
ム同定を行なう装置において、前記未知システムの入力
信号に対して遅延を与える縦続接続された複数の遅延素
子と、該遅延素子出力である遅延信号の一部を選択して
出力する経路スイッチと、該経路スイッチの出力信号と
前記誤差信号と係数クリア信号とを受けて、タップ係数
を発生する複数の係数発生回路と、該係数発生回路が出
力する各タップ係数と前記経路スイッチの出力信号とを
それぞれ乗算する複数の乗算器と、該乗算器出力を加算
し前記同定信号を出力する加算器と、前記未知システム
の出力信号から前記同定信号を減算して前記誤差信号を
得る減算器と、前記係数発生回路が出力するタップ係数
を受けて、前記経路スイッチの制御信号と前記係数クリ
ア信号を発生するタップ制御回路とを具備し、前記係数
発生回路は、前記遅延信号と前記誤差信号とを乗算する
第1の乗算器と、該第1の乗算器の出力信号と予め定め
られた定数とを乗算する第2の乗算器と、該第2の乗算
器の出力信号と帰還信号とを加算する加算器と、該加算
器の出力信号を前記タップ係数として保持すると共に、
前記加算器へ前記帰還信号として帰還し、前記係数クリ
ア信号によって零に再設定される記憶回路とから構成さ
れ、 前記タップ制御回路は、複数の連続したタップ番号から
構成されるタップ制御サブグループと一対一に対応する
制御サブグループ番号を選択順序に従って格納する第1
の記憶回路と、複数の記憶回路から構成される記憶回路
群と、前記適応フィルタの全タップ番号から前記記憶回
路群の保持するタップ番号を除いた残りのタップ番号を
算出し、前記経路スイッチに出力するタップ番号算出回
路と、該タップ番号算出回路が出力するタップ番号と前
記係数発生回路が出力するタップ係数とを受けて、絶対
値最小の係数値に対応したタップ番号を求める最小係数
検出回路と、該最小係数検出回路から供給されるタップ
番号に対応するタップ制御サブグループを求める評価回
路と、前記評価回路から供給されるタップ制御サブグル
ープに対応した前記記憶回路群中の一つの回路に前記最
小値検出回路から供給されるタップ番号を伝達する分配
回路と、前記最小係数検出回路の出力するタップ番号に
対応する係数発生回路に前記係数クリア信号を供給する
係数クリア回路と、前記記憶回路群のうち前記第1の記
憶回路が出力する制御サブグループ番号に対応する一つ
の回路からタップ番号を取り出して廃棄する処理回路
と、前記タップ番号算出回路の出力するタップ番号と前
記複数の係数発生回路が出力する係数値とを受けて、各
制御サブグループ毎の最大絶対係数値の大きさの順序に
並べた制御サブグループ番号を出力する最大係数検出回
路と、係数修正回数が定められた回数に達する毎に前記
第1の記憶回路に対して制御サブグループ番号変更のた
めの指示信号を供給する第1のカウンタと、該第1のカ
ウンタの指示信号が予め定められた回数出力される毎に
制御サブグループ順序の変更信号を出力する第2のカウ
ンタと、該第2のカウンタの出力する変更信号により前
記最大係数検出回路が出力する制御サブグループ番号を
前記第1の記憶回路に書込む制御サブグループ更新回路
とから構成されることを特徴とする適応フィルタによる
未知システム同定の装置。15. An apparatus for identifying an unknown system by using an adaptive filter, the coefficient of which is corrected by using an error signal obtained by subtracting an identification signal output by the adaptive filter from an output signal of the unknown system. A plurality of cascaded delay elements that give a delay to the signal, a path switch that selects and outputs a part of the delay signal that is the delay element output, an output signal of the path switch, the error signal, and a coefficient. A plurality of coefficient generation circuits that generate tap coefficients in response to the clear signal, a plurality of multipliers that multiply each tap coefficient output by the coefficient generation circuit and the output signal of the path switch, and the multipliers. An adder for adding outputs to output the identification signal; a subtractor for subtracting the identification signal from the output signal of the unknown system to obtain the error signal; A tap control circuit that receives the tap coefficient output from the coefficient generation circuit and generates the control signal of the path switch and the coefficient clear signal, the coefficient generation circuit multiplying the delay signal and the error signal. And a second multiplier that multiplies the output signal of the first multiplier by a predetermined constant, and the output signal of the second multiplier and the feedback signal. An adder, and holding an output signal of the adder as the tap coefficient;
The tap control circuit is configured to include a memory circuit which is fed back to the adder as the feedback signal and is reset to zero by the coefficient clear signal, and the tap control circuit includes a tap control subgroup including a plurality of consecutive tap numbers. First to store control subgroup numbers corresponding to one-to-one according to a selection order
Of the memory circuit, a memory circuit group composed of a plurality of memory circuits, and the remaining tap numbers excluding the tap numbers held by the memory circuit group from all tap numbers of the adaptive filter are calculated, A tap number calculation circuit for output, a minimum coefficient detection circuit for receiving a tap number output by the tap number calculation circuit and a tap coefficient output by the coefficient generation circuit, and obtaining a tap number corresponding to a coefficient value having a minimum absolute value An evaluation circuit for obtaining a tap control subgroup corresponding to the tap number supplied from the minimum coefficient detection circuit, and one circuit in the memory circuit group corresponding to the tap control subgroup supplied from the evaluation circuit. A distribution circuit for transmitting the tap number supplied from the minimum value detection circuit, and a coefficient generation corresponding to the tap number output from the minimum coefficient detection circuit. A coefficient clear circuit that supplies the coefficient clear signal to a path, and a processing circuit that extracts a tap number from one circuit corresponding to the control subgroup number output from the first memory circuit in the memory circuit group and discards the tap number. , A control subgroup number arranged in the order of the magnitude of the maximum absolute coefficient value for each control subgroup, receiving the tap number output by the tap number calculation circuit and the coefficient value output by the plurality of coefficient generation circuits. And a first counter for supplying an instruction signal for changing the control subgroup number to the first storage circuit each time the number of times of coefficient correction reaches a predetermined number. A second counter that outputs a control subgroup order change signal each time the instruction signal of the first counter is output a predetermined number of times, and an output of the second counter Wherein the further signal maximum coefficient detector circuit device of the unknown system identification by the adaptive filter, characterized in that it is composed of a writing control subgroup updating circuit in the first storage circuit control sub group number output.
記制御サブグループ毎の係数絶対値の総和を計算し該総
和の大きさの順序に並べた制御サブグループ番号を出力
する係数絶対値計算回路を具備する請求項15に記載の
適応フィルタによる未知システム同定の装置。16. A coefficient absolute value calculation for calculating a sum of absolute values of coefficients for each of said control subgroups and outputting a control subgroup number arranged in the order of the magnitude of said sum instead of said maximum coefficient detection circuit. The apparatus for identifying an unknown system by an adaptive filter according to claim 15, comprising a circuit.
記制御サブグループ毎の係数二乗値の総和を計算し該総
和の大きさの順序に並べた制御サブグループ番号を出力
する係数二乗値計算回路を具備する請求項15に記載の
適応フィルタによる未知システム同定の装置。17. A coefficient square value calculation for calculating a sum of coefficient square values for each of the control sub groups and outputting control sub group numbers arranged in order of magnitude of the sum instead of the maximum coefficient detecting circuit. The apparatus for identifying an unknown system by an adaptive filter according to claim 15, comprising a circuit.
分を積和演算に使用する有効タップとしてその番号を記
憶し、前記積和演算の係数乗算前記を有効タップにだけ
施し、前記積和演算に使用しないタップの番号を無効タ
ップ番号として待ち行列に記憶し、前記有効タップの番
号に対応する係数を予め定められた回数だけ修正する度
に、前記有効タップ番号のうち、対応する係数の絶対値
が最小であるタップを無効タップとして前記待ち行列の
最後尾に格納し、前記待ち行列の先頭にある無効タップ
番号を取り出し、該無効タップ番号が、係数絶対値が最
大であると判定された有効タップ番号の近傍にある場合
には新たに有効タップ番号とし、近傍にない場合には有
効とせずに前記待ち行列の最後尾に格納し、前記待ち行
列の先頭から取り出した無効タップ番号が新たに有効と
なるまで前記待ち行列の先頭のタップ番号と最大絶対係
数値に対応した有効タップ番号との比較を反復するよう
に動作してタップ位置を適応制御する適応フィルタを用
いて未知システムの同定を行なう際に、前記適応フィル
タの全タップをおのおの等しい数の連続したタップから
なる複数のタップ制御サブグループに分割し、前記タッ
プ制御サブグループの中で選択された一つのタップ制御
サブグループに属するタップの番号を前記近傍と定め、
前記選択されたタップ制御サブグループをそのサブグル
ープ特有に定められた係数修正回数毎に選択順序に従っ
て変更し、その選択順序及び係数修正回数は各タップ制
御サブグループ内の有効タップ係数の情報を用いて決定
することによってタップ位置を適応制御することを特徴
とする適応フィルタによる未知システム同定の方法。18. A part of all taps of an adaptive filter is stored as an effective tap used for a product-sum operation, and its number is stored. The number of unused taps is stored in a queue as an invalid tap number, and each time the coefficient corresponding to the number of the valid tap is corrected a predetermined number of times, the absolute value of the corresponding coefficient among the valid tap numbers The tap with the smallest value is stored as the invalid tap at the end of the queue, the invalid tap number at the head of the queue is extracted, and the invalid tap number is determined to have the maximum coefficient absolute value. If it is near the tap number, it is set as a new effective tap number.If it is not near the tap number, it is not valid and stored at the end of the queue and taken out from the head of the queue. An adaptive filter for adaptively controlling the tap position by operating so as to repeatedly compare the tap number at the head of the queue with the valid tap number corresponding to the maximum absolute coefficient value until the invalid tap number is newly valid. When performing identification of an unknown system using, all taps of the adaptive filter are divided into a plurality of tap control subgroups each of which has an equal number of consecutive taps, and one tap selected among the tap control subgroups. The tap number belonging to the tap control subgroup is defined as the neighborhood,
The selected tap control subgroup to its subgroup
The tap position is adaptively controlled by changing in accordance with the selection order for each coefficient correction number specified for each tap, and determining the selection order and the coefficient correction number using information on the effective tap coefficients in each tap control subgroup. A method for identifying an unknown system by means of an adaptive filter.
ルタが出力する同定信号を差引いて得られる誤差信号を
用いて係数を修正する適応フィルタを用いて未知システ
ム同定を行なう装置において、前記未知システムの入力
信号に対して遅延を与える縦続接続された複数の遅延素
子と、該遅延素子出力である遅延信号の一部を選択して
出力する経路スイッチと、該経路スイッチの出力信号と
前記誤差信号と係数クリア信号とを受けてタップ係数を
発生する複数の係数発生回路と、該係数発生回路が出力
する各タップ係数と前記経路スイッチの出力信号とをそ
れぞれ乗算する複数の乗算器と、該乗算器出力を加算し
前記同定信号を出力する加算器と、前記未知システムの
出力信号から前記同定信号を減算して前記誤差信号を得
る減算器と、前記係数発生回路が出力するタップ係数を
受けて、前記経路スイッチの制御信号と前記係数クリア
信号とを発生するタップ制御回路とを具備し、 前記係数発生回路は、前記遅延信号と前記誤差信号とを
乗算する第1の乗算器と、該第1の乗算器の出力信号と
予め定められた定数とを乗算する第2の乗算器と、該第
2の乗算器の出力信号と帰還信号とを加算する加算器
と、該加算器の出力信号を前記タップ係数として保持す
ると共に、前記加算器へ前記帰還信号として帰還し、前
記係数クリア信号によって零に再設定される記憶回路と
から構成され、 前記タップ制御回路は、先入れ先出し構造を有した第1
の記憶回路と、前記適応フィルタの全タップ番号から該
第1の記憶回路の保持するタップ番号を除いた残りのタ
ップ番号を算出し、前記経路スイッチに出力するタップ
番号算出回路と、該タップ番号算出回路の出力するタッ
プ番号と前記係数発生回路が出力するタップ係数を受け
て、絶対値最小の係数値に対応したタップ番号を前記第
1の記憶回路に伝達する最小係数検出回路と、該最小係
数検出回路が出力するタップ番号に対応する前記係数発
生回路に前記係数クリア信号を供給する係数クリア回路
と、複数の連続したタップ番号から構成されるタップ制
御サブグループと一対一に対応する制御サブグループ番
号を選択順序に従って格納する第2の記憶回路と、該第
2の記憶回路が出力する制御サブグループ番号を受け
て、該制御サブグループ番号に属するタップ番号の上限
および下限を出力する制御タップ範囲計算回路と、前記
第1の記憶回路から取り出されたタップ番号が前記上限
および下限の範囲内にあるか否かを判定し、範囲内にな
い場合にはそのタップ番号を前記第1の記憶回路に帰還
する判定回路と、前記タップ番号算出回路が出力するタ
ップ番号と前記係数発生回路が出力するタップ係数とを
受けて、各制御サブグループ毎に絶対値最大の係数値を
検出し、該最大絶対係数値の大きさの順に並べた制御サ
ブグループ番号と最大絶対係数値とを出力する最大係数
検出回路と、該最大係数検出回路から前記最大絶対係数
値を受けて係数修正回数が定められた回数に達する毎に
前記第2の記憶回路に対し制御サブグループ番号変更の
ための指示信号を供給する第1のカウンタと、該第1の
カウンタからの指示信号が予め定められた回数出力され
る毎に制御サブグループ順序の変更信号を出力する第2
のカウンタと、該第2のカウンタが出力する変更信号に
より前記最大係数検出回路が出力する制御サブグループ
番号を前記第2の記憶回路に書込む制御サブグループ更
新回路とから構成され、 前記第1のカウンタは、前記最大係数検出回路から受け
た各制御サブグループ番号に対応する最大絶対係数値を
用いて前記指示信号を供給するためのカウント数を定め
ることを特徴とする適応フィルタによる未知システム同
定の装置。19. An apparatus for identifying an unknown system using an adaptive filter, the coefficient of which is corrected by using an error signal obtained by subtracting an identification signal output from the adaptive filter from an output signal of the unknown system. A plurality of cascaded delay elements for delaying a signal, a path switch for selecting and outputting a part of a delay signal which is an output of the delay element, an output signal of the path switch, the error signal, and a coefficient. A plurality of coefficient generation circuits that generate tap coefficients in response to the clear signal, a plurality of multipliers that multiply each tap coefficient output by the coefficient generation circuit and the output signal of the path switch, and the multiplier outputs And an adder that outputs the identification signal by subtracting the identification signal from the output signal of the unknown system to obtain the error signal. A tap control circuit that receives a tap coefficient output by a number generation circuit and generates a control signal of the path switch and the coefficient clear signal; and the coefficient generation circuit converts the delay signal and the error signal. A first multiplier for multiplication, a second multiplier for multiplying an output signal of the first multiplier by a predetermined constant, and an output signal of the second multiplier and a feedback signal And a storage circuit that holds the output signal of the adder as the tap coefficient, feeds back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal, The tap control circuit has a first-in first-out structure.
And a tap number calculation circuit for calculating the remaining tap numbers excluding the tap numbers held by the first storage circuit from all tap numbers of the adaptive filter and outputting the tap numbers to the path switch, and the tap numbers. A minimum coefficient detection circuit that receives the tap number output from the calculation circuit and the tap coefficient output from the coefficient generation circuit and transmits the tap number corresponding to the coefficient value having the smallest absolute value to the first storage circuit, and the minimum coefficient detection circuit. A coefficient clearing circuit for supplying the coefficient clearing signal to the coefficient generating circuit corresponding to the tap number output by the coefficient detecting circuit, and a control sub-group corresponding one-to-one with a tap control sub-group composed of a plurality of continuous tap numbers A second storage circuit for storing the group numbers in accordance with the selection order, and a control subgroup number output from the second storage circuit, Control tap range calculation circuit that outputs the upper limit and the lower limit of the tap number belonging to the tap number, and whether the tap number extracted from the first storage circuit is within the range of the upper limit and the lower limit. If not, the control circuit receives the tap number returned to the first storage circuit, the tap number output by the tap number calculation circuit, and the tap coefficient output by the coefficient generation circuit, and each control A maximum coefficient detection circuit that detects the maximum absolute coefficient value for each subgroup and outputs the control subgroup number and the maximum absolute coefficient value arranged in the order of the size of the maximum absolute coefficient value, and the maximum coefficient detection circuit A first clock for supplying an instruction signal for changing a control subgroup number to the second storage circuit every time the coefficient correction number reaches a predetermined number in response to the maximum absolute coefficient value Data and, second the instruction signal from the first counter outputs a change signal of the control sub-group sequence each time it is number outputted predetermined
And a control subgroup updating circuit that writes a control subgroup number output by the maximum coefficient detection circuit into the second storage circuit in response to a change signal output by the second counter. The unknown system identification by an adaptive filter is characterized in that the counter determines the count number for supplying the indication signal by using the maximum absolute coefficient value corresponding to each control subgroup number received from the maximum coefficient detection circuit. Equipment.
ルタが出力する同定信号を差引いて得られる誤差信号を
用いて係数を修正する適応フィルタを用いて未知システ
ム同定を行なう装置において、前記未知システムの入力
信号に対して遅延を与える縦続接続された複数の遅延素
子と、該遅延素子出力である遅延信号の一部を選択して
出力する経路スイッチと、該経路スイッチの出力信号と
前記誤差信号と係数クリア信号とを受けて、タップ係数
を発生する複数の係数発生回路と、該係数発生回路が出
力する各タップ係数と前記経路スイッチの出力信号とを
それぞれ乗算する複数の乗算器と、該乗算器出力を加算
し前記同定信号を出力する加算器と、前記未知システム
の出力から前記同定信号を減算して前記誤差信号を得る
減算器と、前記係数発生回路が出力するタップ係数を受
けて、前記経路スイッチの制御信号と前記係数クリア信
号とを発生するタップ制御回路と具備し、 前記係数発生回路は、前記遅延信号と前記誤差信号とを
乗算する第1の乗算器と、該第1の乗算器の出力信号と
予め定められた定数とを乗算する第2の乗算器と、該第
2の乗算器の出力信号と帰還信号とを加算する加算器
と、該加算器の出力信号を前記タップ係数として保持す
ると共に、前記加算器へ前記帰還信号として帰還し、前
記係数クリア信号によって零に再設定される記憶回路と
から構成され、 前記タップ制御回路は、先入れ先出し構造を有した第1
の記憶回路と、前記適応フィルタの全タップ番号から該
第1の記憶回路の保持するタップ番号を除いた残りのタ
ップ番号を算出し、前記経路スイッチに出力するタップ
番号算出回路と、該タップ番号算出回路が出力するタッ
プ番号と前記係数発生回路が出力するタップ係数値を受
けて、絶対値最小の係数値に対応したタップ番号を前記
第1の記憶回路に伝達する最小係数検出回路と、該最小
係数検出回路が出力するタップ番号に対応する係数発生
回路に前記係数クリア信号を供給する係数クリア回路
と、複数の連続したタップ番号から構成されるタップ制
御サブグループと一対一に対応する制御サブグループ番
号を選択順序に従って格納する第2の記憶回路と、該第
2の記憶回路が出力する制御サブグループ番号を受け
て、該制御サブグループ番号に属するタップ番号の上限
および下限を出力する制御タップ範囲計算回路と前記第
1の記憶回路から取り出されたタップ番号が前記上限お
よび下限の範囲内にあるか否かを判定し、範囲内にない
場合には該取り出されたタップ番号を前記第1の記憶回
路に帰還する判定回路と、前記タップ番号算出回路が出
力するタップ番号と前記係数発生回路が出力するタップ
係数とを受けて、各制御サブグループ毎に絶対値最大の
係数値を検出し、該最大絶対係数値の大きさの順に並べ
た制御サブグループ番号を出力する最大係数検出回路
と、前記タップ番号算出回路が出力するタップ番号と前
記係数発生回路が出力するタップ係数とを受けて各制御
サブグループ毎の係数情報を出力する制御サブグループ
係数情報抽出回路と、該制御サブグループ係数情報抽出
回路から前記係数情報を受けて係数修正回数が定められ
た回数に達する毎に前記第2の記憶回路に対し制御サブ
グループ番号変更のための指示信号を供給する第1のカ
ウンタと、該第1のカウンタからの指示信号が予め定め
られた回数出力される毎に制御サブグループ順序の変更
信号を出力する第2のカウンタと、該第2のカウンタが
出力する変更信号により前記最大係数検出回路が出力す
る制御サブグループ番号を前記第2の記憶回路に書込む
制御サブグループ更新回路とから構成され、 前記第1のカウンタは、前記制御サブグループ係数情報
抽出回路から受けた各制御サブグループ番号に対応する
係数情報を用いて前記指示信号を供給するためのカウン
ト数を定めることを特徴とする適応フィルタによる未知
システム同定の装置。20. An apparatus for identifying an unknown system using an adaptive filter that corrects a coefficient using an error signal obtained by subtracting an identification signal output by an adaptive filter from an output signal of the unknown system, wherein the input of the unknown system is provided. A plurality of cascaded delay elements that give a delay to the signal, a path switch that selects and outputs a part of the delay signal that is the delay element output, an output signal of the path switch, the error signal, and a coefficient. A plurality of coefficient generation circuits for generating tap coefficients in response to the clear signal; a plurality of multipliers for multiplying each of the tap coefficients output by the coefficient generation circuit with an output signal of the path switch; An adder that adds outputs and outputs the identification signal; a subtractor that subtracts the identification signal from the output of the unknown system to obtain the error signal; and the coefficient A tap control circuit that receives the tap coefficient output by the generation circuit and generates the control signal of the path switch and the coefficient clear signal, wherein the coefficient generation circuit multiplies the delay signal by the error signal A first multiplier, a second multiplier that multiplies an output signal of the first multiplier by a predetermined constant, and an addition that adds an output signal of the second multiplier and a feedback signal And a storage circuit that holds an output signal of the adder as the tap coefficient, feeds back to the adder as the feedback signal, and is reset to zero by the coefficient clear signal. The circuit has a first-in first-out structure.
A tap number calculating circuit for calculating the remaining tap numbers excluding the tap numbers held in the first storage circuit from all the tap numbers of the adaptive filter, and outputting the tap numbers to the path switch; A minimum coefficient detection circuit that receives a tap number output by a calculation circuit and a tap coefficient value output by the coefficient generation circuit, and transmits a tap number corresponding to a coefficient value having a minimum absolute value to the first storage circuit; A coefficient clearing circuit for supplying the coefficient clearing signal to a coefficient generating circuit corresponding to the tap number output by the minimum coefficient detecting circuit; A second storage circuit that stores the group numbers according to the selection order and a control subgroup number output from the second storage circuit are received, and the control subgroup numbers are received. A control tap range calculation circuit that outputs an upper limit and a lower limit of a tap number belonging to the number and a tap number extracted from the first storage circuit determine whether or not the tap number is within the range of the upper limit and the lower limit; When there is no tap number, a determination circuit that feeds back the extracted tap number to the first storage circuit, a tap number output by the tap number calculation circuit, and a tap coefficient output by the coefficient generation circuit are received. A maximum coefficient detection circuit that detects a coefficient value having a maximum absolute value for each control subgroup, and outputs a control subgroup number arranged in the order of the magnitude of the maximum absolute coefficient value; and a tap number output by the tap number calculation circuit. And a control subgroup coefficient information extraction circuit that outputs coefficient information for each control subgroup in response to the tap coefficient output by the coefficient generation circuit, and the control subgroup A first counter that receives the coefficient information from the number information extraction circuit and supplies an instruction signal for changing the control subgroup number to the second storage circuit each time the number of times the coefficient is modified reaches a predetermined number; A second counter that outputs a control subgroup order change signal each time the instruction signal from the first counter is output a predetermined number of times, and the maximum coefficient by the change signal output by the second counter A control subgroup updating circuit for writing a control subgroup number output from the detection circuit into the second storage circuit; Of unknown system identification by an adaptive filter characterized in that the number of counts for supplying the indication signal is determined by using coefficient information corresponding to the group number Location.
ルタが出力する同定信号を差引いて得られる誤差信号を
用いて係数を修正する適応フィルタを用いて未知システ
ム同定を行なう装置において、前記未知システムの入力
信号に対して遅延を与える縦続接続された複数の遅延素
子と、該遅延素子出力である遅延信号の一部を選択して
出力する経路スイッチと、該経路スイッチの出力信号と
前記誤差信号と係数クリア信号とを受けて、タップ係数
を発生する複数の係数発生回路と、該係数発生回路が出
力する各タップ係数と前記経路スイッチの出力信号とを
それぞれ乗算する複数の乗算器と、該乗算器出力を加算
し前記同定信号を出力する加算器と、前記未知システム
の出力信号から前記同定信号を減算して前記誤差信号を
得る減算器と、前記係数発生回路が出力するタップ係数
値を受けて、前記経路スイッチの制御信号と前記係数ク
リア信号とを発生するタップ制御回路とを具備し、 前記係数発生回路は、前記遅延信号と前記誤差信号とを
乗算する第1の乗算器と、該第1の乗算器の出力信号と
予め定められた定数とを乗算する第2の乗算器と、該第
2の乗算器の出力信号と帰還信号とを加算する加算器
と、該加算器の出力信号を前記タップ係数として保持す
ると共に、前記加算器へ前記帰還信号として帰還し、前
記係数クリア信号によって零に再設定される記憶回路と
から構成され、 前記タップ制御回路は、先入れ先出し構造を有した第1
の記憶回路と、前記適応フィルタの全タップ番号から該
第1の記憶回路の保持するタップ番号を除いた残りのタ
ップ番号を算出し、前記経路スイッチに出力するタップ
番号算出回路と、該タップ番号算出回路の出力するタッ
プ番号と前記係数発生回路が出力するタップ係数を受け
て、絶対値最小の係数値に対応したタップ番号を前記第
1の記憶回路に伝達する最小係数検出回路と、該最小係
数検出回路が出力するタップ番号に対応する係数発生回
路に前記係数クリア信号を供給する係数クリア回路と、
複数の連続したタップ番号から構成されるタップ制御サ
ブグループと一対一に対応する制御サブグループ番号を
選択順序に従って格納する第2の記憶回路と、該第2の
記憶回路が出力する制御サブグループ番号を受けて、該
制御サブグループ番号に属するタップ番号の上限および
下限を出力する制御タップ範囲計算回路と、前記第1の
記憶回路から取り出されたタップ番号が前記上限および
下限の範囲内にあるかを判定し、範囲内にない場合には
該取り出されたタップ番号を前記第1の記憶回路に帰還
する判定回路と、前記タップ番号算出回路が出力するタ
ップ番号と前記複数の係数発生回路が出力するタップ係
数とを受けて、各制御サブグループ毎の係数情報で定め
られる順序で制御サブグループ番号を出力する制御サブ
グループ係数情報抽出回路と、前記タップ番号算出回路
の出力するタップ番号と前記係数発生回路が出力するタ
ップ係数とを受けて、各制御サブグループ毎に絶対値最
大の係数値を検出し、その最大絶対係数値および制御サ
ブグループ番号を出力する最大係数検出回路と、該最大
係数検出回路から前記最大係数絶対値および制御サブグ
ループ番号を受けて係数修正回数が定められた回数に達
する毎に前記第2の記憶回路に対し制御サブグループ番
号変更のための指示信号を供給する第1のカウンタと、
該第1のカウンタの指示信号が予め定められた回数出力
される毎に、制御サブグループ順序の変更信号を出力す
る第2のカウンタと、該第2のカウンタの出力する変更
信号により前記制御サブグループ係数情報抽出回路の出
力する制御サブグループ番号を前記第2の記憶回路に書
込む制御サブグループ更新回路とから構成され、 前記第1のカウンタは、前記最大係数検出回路から受け
た各制御サブグループ番号に対応する最大係数絶対値を
用いて前記指示信号を供給するためのカウント数を定め
ることを特徴とする適応フィルタによる未知システム同
定の装置。21. An apparatus for identifying an unknown system by using an adaptive filter that corrects a coefficient using an error signal obtained by subtracting an identification signal output by an adaptive filter from an output signal of the unknown system. A plurality of cascaded delay elements that give a delay to the signal, a path switch that selects and outputs a part of the delay signal that is the delay element output, an output signal of the path switch, the error signal, and a coefficient. A plurality of coefficient generation circuits that generate tap coefficients in response to the clear signal, a plurality of multipliers that multiply each tap coefficient output by the coefficient generation circuit and the output signal of the path switch, and the multipliers. An adder that adds the output and outputs the identification signal, and a subtractor that subtracts the identification signal from the output signal of the unknown system to obtain the error signal; A tap control circuit that receives a tap coefficient value output from a coefficient generation circuit and generates a control signal for the path switch and the coefficient clear signal, the coefficient generation circuit including the delay signal and the error signal. A first multiplier for multiplying by, a second multiplier for multiplying an output signal of the first multiplier by a predetermined constant, and an output signal of the second multiplier and a feedback signal. And an adder for adding and holding an output signal of the adder as the tap coefficient, feeding back to the adder as the feedback signal, and a storage circuit reset to zero by the coefficient clear signal, The tap control circuit has a first-in first-out structure.
And a tap number calculation circuit for calculating the remaining tap numbers excluding the tap numbers held by the first storage circuit from all tap numbers of the adaptive filter and outputting the tap numbers to the path switch, and the tap numbers. A minimum coefficient detection circuit that receives the tap number output from the calculation circuit and the tap coefficient output from the coefficient generation circuit and transmits the tap number corresponding to the coefficient value having the smallest absolute value to the first storage circuit, and the minimum coefficient detection circuit. A coefficient clearing circuit that supplies the coefficient clearing signal to a coefficient generating circuit corresponding to the tap number output by the coefficient detecting circuit;
A second storage circuit that stores a control subgroup number corresponding to the tap control subgroup composed of a plurality of consecutive tap numbers on a one-to-one basis according to a selection order, and a control subgroup number output by the second storage circuit In response, the control tap range calculation circuit that outputs the upper limit and the lower limit of the tap numbers belonging to the control subgroup number, and whether the tap numbers extracted from the first storage circuit are within the range of the upper limit and the lower limit. And a tap number output from the tap number calculation circuit and a tap number output from the plurality of coefficient generation circuits when the tap number is not within the range. Control subgroup coefficient information that outputs the control subgroup number in the order determined by the coefficient information for each control subgroup In response to the output circuit, the tap number output by the tap number calculation circuit and the tap coefficient output by the coefficient generation circuit, the maximum absolute coefficient value is detected for each control subgroup, and the maximum absolute coefficient value is detected. And a maximum coefficient detection circuit for outputting a control subgroup number, and the second storage each time the number of times of coefficient correction reaches a predetermined number by receiving the maximum absolute coefficient value and the control subgroup number from the maximum coefficient detection circuit. A first counter for supplying an indication signal for changing a control subgroup number to the circuit;
Each time the instruction signal of the first counter is output a predetermined number of times, a second counter that outputs a change signal of the control subgroup order, and a change signal that is output by the second counter And a control sub-group updating circuit for writing the control sub-group number output from the group coefficient information extracting circuit to the second storage circuit, wherein the first counter is provided for each control sub-group received from the maximum coefficient detecting circuit. An apparatus for identifying an unknown system using an adaptive filter, wherein a count number for supplying the instruction signal is determined using a maximum coefficient absolute value corresponding to a group number.
を用いる請求項20または21に記載の適応フィルタに
よる未知システム同定の装置。22. The apparatus for identifying an unknown system using an adaptive filter according to claim 20, wherein a sum of absolute values of coefficients is used as the coefficient information.
を用いることを請求項20または21に記載の適応フィ
ルタによる未知システム同定の装置。23. The apparatus for identifying an unknown system using an adaptive filter according to claim 20, wherein a sum of coefficient square values is used as the coefficient information.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5045145A JP2669291B2 (en) | 1993-03-05 | 1993-03-05 | Method and apparatus for identifying unknown system using adaptive filter |
CA002117035A CA2117035C (en) | 1993-03-05 | 1994-03-04 | Method and apparatus for rapid identification of an unknown system based on an echo signal having a plurality of dispersive portions |
US08/206,657 US5455819A (en) | 1993-03-05 | 1994-03-07 | Method and apparatus capable of quickly identifying an unknown system even on occurrence of a plurality of dispersive portions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5045145A JP2669291B2 (en) | 1993-03-05 | 1993-03-05 | Method and apparatus for identifying unknown system using adaptive filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06260971A JPH06260971A (en) | 1994-09-16 |
JP2669291B2 true JP2669291B2 (en) | 1997-10-27 |
Family
ID=12711117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5045145A Expired - Fee Related JP2669291B2 (en) | 1993-03-05 | 1993-03-05 | Method and apparatus for identifying unknown system using adaptive filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2669291B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464545A (en) * | 1981-07-13 | 1984-08-07 | Bell Telephone Laboratories, Incorporated | Echo canceller |
JPH0650829B2 (en) * | 1986-09-16 | 1994-06-29 | 日本電気株式会社 | Eco-Cancerra Modem |
JP3173017B2 (en) * | 1990-12-28 | 2001-06-04 | 日本電気株式会社 | Adaptive filter |
-
1993
- 1993-03-05 JP JP5045145A patent/JP2669291B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06260971A (en) | 1994-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3185709B2 (en) | Adaptive filter and adaptation method thereof | |
EP0561133B1 (en) | Multi-channel echo cancellation with adaptive filters having selectable coefficient vectors | |
JP2850814B2 (en) | Method and apparatus for identifying unknown system using adaptive filter | |
JP2924762B2 (en) | Adaptive filter and adaptation method thereof | |
JP4104663B2 (en) | Echo circuit delay estimation | |
CA2051147C (en) | Echo canceller using impulse response estimating method | |
JP2625613B2 (en) | Adaptive echo cancellation method | |
US6442274B1 (en) | Method and apparatus of canceling echoes in multi-channel | |
CA2020804C (en) | Adaptive echo canceller | |
JP2581458B2 (en) | Adaptive filter adaptation method and apparatus | |
KR20000070020A (en) | Adaptive filter system having mixed fixed point or floating point and block scale floating point operators | |
JP2001251167A (en) | Adaptive filter | |
JP2540974B2 (en) | Adaptive filter adaptation method and apparatus | |
JP3180739B2 (en) | Method and apparatus for identifying unknown system by adaptive filter | |
JP2669291B2 (en) | Method and apparatus for identifying unknown system using adaptive filter | |
JP2888121B2 (en) | Method and apparatus for identifying unknown system using adaptive filter | |
JP2002009675A (en) | Method and device for canceling echo for multiplex channel | |
JP2541378B2 (en) | Method and apparatus for unknown system approximation by adaptive filter | |
JP3173017B2 (en) | Adaptive filter | |
JP2569979B2 (en) | Method and apparatus for estimating system characteristics | |
JPH06237147A (en) | Method and device for applying adapting processing to active filter | |
JP2841952B2 (en) | Echo cancellation device | |
JPS6334646B2 (en) | ||
JPH03284010A (en) | Estimating system for adaptive communication path impulse response | |
JPH0677859A (en) | Echo canceller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |
|
LAPS | Cancellation because of no payment of annual fees |