JP2666479B2 - クロック切換回路及びクロック切換方法 - Google Patents
クロック切換回路及びクロック切換方法Info
- Publication number
- JP2666479B2 JP2666479B2 JP1155312A JP15531289A JP2666479B2 JP 2666479 B2 JP2666479 B2 JP 2666479B2 JP 1155312 A JP1155312 A JP 1155312A JP 15531289 A JP15531289 A JP 15531289A JP 2666479 B2 JP2666479 B2 JP 2666479B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- level
- circuit
- output
- mode setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ひとつの発振源から成る周波数の異なる２
つのクロックを安定に切換えることを特徴とするクロッ
ク切換回路及びクロック切換方法に関するものである。
つのクロックを安定に切換えることを特徴とするクロッ
ク切換回路及びクロック切換方法に関するものである。
従来の技術 従来のクロック切換回路の例を第３図に示す。101,10
2はひとつの発振源（図示せず）から成る周波数の異な
るクロック、103はモード設定信号入力端子、104,105は
切換回路、106は切換回路104,105を逆極性に設定するた
めのインバータである。第４図では、第３図の回路のタ
イミングチャートの例を示す。A,Bはひとつの発振源か
ら成る周波数の異なるクロック、Ｃはモード設定信号、
Ｄは出力信号である。波形Ａの周期をtf,波形Ｂの周期
をtsとし、切換えた後のパルスＤの周期をtexとする
と、tf≦tex≦tsの関係を満足しなければならない。波
形ＣがＬレベルの時、クロック波形Ａが選択され、Ｈレ
ベルの時、クロックＢが選択される。波形Ｃが、Ｌレベ
ルからＨレベルに変わると、クロックA,Bのエッヂに無
関係に切換るため、tex＜tfとなってしまう。
2はひとつの発振源（図示せず）から成る周波数の異な
るクロック、103はモード設定信号入力端子、104,105は
切換回路、106は切換回路104,105を逆極性に設定するた
めのインバータである。第４図では、第３図の回路のタ
イミングチャートの例を示す。A,Bはひとつの発振源か
ら成る周波数の異なるクロック、Ｃはモード設定信号、
Ｄは出力信号である。波形Ａの周期をtf,波形Ｂの周期
をtsとし、切換えた後のパルスＤの周期をtexとする
と、tf≦tex≦tsの関係を満足しなければならない。波
形ＣがＬレベルの時、クロック波形Ａが選択され、Ｈレ
ベルの時、クロックＢが選択される。波形Ｃが、Ｌレベ
ルからＨレベルに変わると、クロックA,Bのエッヂに無
関係に切換るため、tex＜tfとなってしまう。
発明が解決しようとする課題 以上のように構成されたクロック切換回路では、クロ
ック101、あるいはクロック102に、非同期に、モード設
定信号103により切換るため、エッヂがずれ、動作させ
ようとする回路の動作可能なクロック周波数範囲外にな
り、つまり動作範囲を越えた高い周波数または動作範囲
を下回る低い周波数となり、動作限界を越え動作保証が
できなくなり、誤動作を生じるなどの不都合が生じる。
ック101、あるいはクロック102に、非同期に、モード設
定信号103により切換るため、エッヂがずれ、動作させ
ようとする回路の動作可能なクロック周波数範囲外にな
り、つまり動作範囲を越えた高い周波数または動作範囲
を下回る低い周波数となり、動作限界を越え動作保証が
できなくなり、誤動作を生じるなどの不都合が生じる。
課題を解決するための手段 本発明は、クロック切換回路において、切換回路を制
御する回路として、ひとつの発振源から成る周波数の異
なるクロックと、モード設定信号から成る論理回路を有
するものである。
御する回路として、ひとつの発振源から成る周波数の異
なるクロックと、モード設定信号から成る論理回路を有
するものである。
作用 この構成によって、ひとつの発振源から成る周波数の
異なるクロックの切換えを行う際、クロックに同期し
て、動作させようとする回路の動作可能なクロック周波
数内で切換えることができる。
異なるクロックの切換えを行う際、クロックに同期し
て、動作させようとする回路の動作可能なクロック周波
数内で切換えることができる。
実施例 本発明の一実施例として、第１図は回路構成のブロッ
ク図であり、第２図Ａ〜Ｈにそのタイミングチャートを
示し、動作説明を行う。第１図において21,22は周波数
の異なるクロック信号、23は初期値を設定する信号、24
はモード設定信号である。33は制御回路であり、クロッ
ク21,22がＬレベル、モード設定信号がＨレベルのと
き、制御回路33の出力はＨレベルとなる。また34も制御
回路であり、クロック21,22がＬレベル、モード設定信
号がＬレベルのとき制御回路34の出力はＨレベルとな
る。35はＲ−Ｓフリップフロップであり、出力が切換回
路31と、インバータ36の入力となる。インバータ36の出
力が切換回路32の入力となる。
ク図であり、第２図Ａ〜Ｈにそのタイミングチャートを
示し、動作説明を行う。第１図において21,22は周波数
の異なるクロック信号、23は初期値を設定する信号、24
はモード設定信号である。33は制御回路であり、クロッ
ク21,22がＬレベル、モード設定信号がＨレベルのと
き、制御回路33の出力はＨレベルとなる。また34も制御
回路であり、クロック21,22がＬレベル、モード設定信
号がＬレベルのとき制御回路34の出力はＨレベルとな
る。35はＲ−Ｓフリップフロップであり、出力が切換回
路31と、インバータ36の入力となる。インバータ36の出
力が切換回路32の入力となる。
第２図においてａ、ｂは各々周波数の異なるクロック
を示す。ｃは第２図でのモード設定信号24を示す。ｃで
ＬレベルからＨレベルに変わり、クロックa,bがＬレベ
ルの時出力ｄはクロックａからクロックｂに切換わる。
e,g,iについてもモード設定信号24を示し,f,h,jは、各
々e,g,iに対応する出力を示す。出力d,f,h,jが切換るの
は、クロックa,bが共にＬレベルで、クロックａの立下
がりエッヂを保持し、次の立上がりエッヂはクロックｂ
の立上がちエッヂに従う。k,m,o,qは第１図でのモード
設定信号24がＨレベルからＬレベルに変わったことを示
す。その時の出力を各々l,n,p,rで示す。Ｈレベルから
Ｌレベルに変わり、クロックa,bがともにＬレベルのと
き、出力はクロックｂからクロックａに切換わる。この
場合、出力l,n,p,rはクロックa,bが共にＬレベルの時切
換るのでクロックｂの立上がりエッヂを保持し、次の立
上がりエッヂはクロックａの立上りエッヂに従う。
を示す。ｃは第２図でのモード設定信号24を示す。ｃで
ＬレベルからＨレベルに変わり、クロックa,bがＬレベ
ルの時出力ｄはクロックａからクロックｂに切換わる。
e,g,iについてもモード設定信号24を示し,f,h,jは、各
々e,g,iに対応する出力を示す。出力d,f,h,jが切換るの
は、クロックa,bが共にＬレベルで、クロックａの立下
がりエッヂを保持し、次の立上がりエッヂはクロックｂ
の立上がちエッヂに従う。k,m,o,qは第１図でのモード
設定信号24がＨレベルからＬレベルに変わったことを示
す。その時の出力を各々l,n,p,rで示す。Ｈレベルから
Ｌレベルに変わり、クロックa,bがともにＬレベルのと
き、出力はクロックｂからクロックａに切換わる。この
場合、出力l,n,p,rはクロックa,bが共にＬレベルの時切
換るのでクロックｂの立上がりエッヂを保持し、次の立
上がりエッヂはクロックａの立上りエッヂに従う。
以上のように、ひとつの発振源から成る周波数の異な
るクロックの切換回路を制御する回路として、ひとつの
発振源から成る周波数の異なるクロック自身とモード設
定信号から成る制御回路と、それを入力とするＲ−Ｓフ
リップフロップを設けることにより、エッヂがずれるこ
となくクロックに同期して、動作させようとする回路の
動作可能なクロック周波数内で切換えることができる。
るクロックの切換回路を制御する回路として、ひとつの
発振源から成る周波数の異なるクロック自身とモード設
定信号から成る制御回路と、それを入力とするＲ−Ｓフ
リップフロップを設けることにより、エッヂがずれるこ
となくクロックに同期して、動作させようとする回路の
動作可能なクロック周波数内で切換えることができる。
なお、第１図の実施例において、クロック21,22がＬ
レベル、モード設定信号がＨレベルのとき、制御回路33
の出力がＨレベル、クロック21,22がＬレベル、モード
設定信号がＬレベルのとき、制御回路34の出力がＨレベ
ルとしたが、クロック21,22がＨレベル、モード設定信
号がＨレベルのとき、制御回路33の出力がＨレベル、ク
ロック21,22がＨレベル、モード設定信号がＬレベルの
とき、制御回路34の出力がＨレベルとしてもよい。また
クロック21,22がＬレベル、モード設定信号がＬレベル
のとき、制御回路33の出力がＨレベル、クロック21,22
がＬレベル、モード設定信号がＨレベルのとき、制御回
路34の出力がＨレベル、あるいはクロック21,22がＨレ
ベル、モード設定信号がＬレベルのとき、制御回路33の
出力がＨレベル、クロック21,22がＨレベル、モード設
定信号がＬレベルのとき、制御回路34の出力がＨレベル
としても同様である。
レベル、モード設定信号がＨレベルのとき、制御回路33
の出力がＨレベル、クロック21,22がＬレベル、モード
設定信号がＬレベルのとき、制御回路34の出力がＨレベ
ルとしたが、クロック21,22がＨレベル、モード設定信
号がＨレベルのとき、制御回路33の出力がＨレベル、ク
ロック21,22がＨレベル、モード設定信号がＬレベルの
とき、制御回路34の出力がＨレベルとしてもよい。また
クロック21,22がＬレベル、モード設定信号がＬレベル
のとき、制御回路33の出力がＨレベル、クロック21,22
がＬレベル、モード設定信号がＨレベルのとき、制御回
路34の出力がＨレベル、あるいはクロック21,22がＨレ
ベル、モード設定信号がＬレベルのとき、制御回路33の
出力がＨレベル、クロック21,22がＨレベル、モード設
定信号がＬレベルのとき、制御回路34の出力がＨレベル
としても同様である。
発明の効果 本発明のクロック切換回路及びクロック切換方法によ
れば、クロックに同期して、かつ切換時に動作させよう
とする回路の動作可能なクロック周波数範囲内でクロッ
ク信号が換わるため、エッヂずれがなく所望の周波数の
クロックが得られる。
れば、クロックに同期して、かつ切換時に動作させよう
とする回路の動作可能なクロック周波数範囲内でクロッ
ク信号が換わるため、エッヂずれがなく所望の周波数の
クロックが得られる。
第１図は本発明の実施例におけるクロック切換回路図、
第２図（Ａ）〜（Ｈ）は第１図の回路のタイミングチャ
ート、第３図は従来のクロック切換回路図、第４図は第
３図の回路のタイミングの一例を示すタイミングチャー
トである。 21,22……ひとつの発振源から成る周波数の異なるクロ
ック、101,102……ひとつの発振源から成る周波数の異
なるクロック、23……初期値設定信号、24,103……モー
ド設定信号、31,32,104,105……切換回路、33,34……制
御回路、35……Ｒ−Ｓフリップフロップ、36,106……イ
ンバータ。
第２図（Ａ）〜（Ｈ）は第１図の回路のタイミングチャ
ート、第３図は従来のクロック切換回路図、第４図は第
３図の回路のタイミングの一例を示すタイミングチャー
トである。 21,22……ひとつの発振源から成る周波数の異なるクロ
ック、101,102……ひとつの発振源から成る周波数の異
なるクロック、23……初期値設定信号、24,103……モー
ド設定信号、31,32,104,105……切換回路、33,34……制
御回路、35……Ｒ−Ｓフリップフロップ、36,106……イ
ンバータ。
Claims (2)
- 【請求項１】同一の発振源から生成された第一の周波数
のクロック信号ａと第二の周波数のクロック信号ｂと、
モード設定信号とが入される制御回路と、 前記制御回路の出力を、セット、リセットの入力とする
フリップフロップ回路と、前記フリップフロップ回路の
出力によって前記クロック信号ａと前記クロック信号ｂ
の一方が選択され、出力されるクロック切換回路におい
て、 前記制御回路の出力は前記クロック信号ａと前記クロッ
ク信号ｂと前記モード設定信号の各々の論理値の組み合
わせによって決定されることを特徴とするクロック切換
回路。 - 【請求項２】同一の発振源から生成された第一の周波数
のクロック信号ａと第二の周波数のクロック信号ｂと
が、前記２つのクロック信号のうち一方を選択する信号
によって、切換え出力されるクロック切換回路におい
て、 前記クロック信号ａ又は前記クロック信号ｂの一方が選
択され、前記第一の周波数と前記第二の周波数の範囲内
の周波数で切換わり、出力されることを特徴とするクロ
ック切換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155312A JP2666479B2 (ja) | 1989-06-16 | 1989-06-16 | クロック切換回路及びクロック切換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155312A JP2666479B2 (ja) | 1989-06-16 | 1989-06-16 | クロック切換回路及びクロック切換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0320809A JPH0320809A (ja) | 1991-01-29 |
| JP2666479B2 true JP2666479B2 (ja) | 1997-10-22 |
Family
ID=15603139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155312A Expired - Fee Related JP2666479B2 (ja) | 1989-06-16 | 1989-06-16 | クロック切換回路及びクロック切換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666479B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074138A2 (en) * | 2004-01-29 | 2005-08-11 | Koninklijke Philips Electronics N.V. | Programmable and pausable clock generation unit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128729U (ja) * | 1985-01-29 | 1986-08-12 | ||
| JPS63271514A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Epson Corp | クロツク信号の切り替え回路 |
-
1989
- 1989-06-16 JP JP1155312A patent/JP2666479B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320809A (ja) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| KR940005006B1 (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JPS63260218A (ja) | 制御発振器 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JPH0339275B2 (ja) | ||
| JPH03204222A (ja) | クロックドライバー回路 | |
| SU1197132A2 (ru) | Частотно-фазовый манипул тор | |
| JPH0262963B2 (ja) | ||
| JPH02126717A (ja) | デュティー変換回路 | |
| JPH0376421A (ja) | ２クロック切換回路 | |
| KR940012090A (ko) | 클럭분주회로 | |
| JP2595103Y2 (ja) | 差動ゲートによるタイミング調整回路 | |
| JPH01166633A (ja) | ビット位相同期回路 | |
| JPH03192923A (ja) | クロック発生回路 | |
| JPS6416013A (en) | Clock distribution circuit | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH05257566A (ja) | ディジタル信号同期化回路 | |
| JPH07295513A (ja) | 液晶表示装置用制御回路 | |
| JPS6038786B2 (ja) | 磁気バブルメモリ駆動回路 | |
| JPH0712140B2 (ja) | 信号切替回路 | |
| JPS61224521A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |