JP2664746B2 - Charge beam writing method - Google Patents
Charge beam writing methodInfo
- Publication number
- JP2664746B2 JP2664746B2 JP30093888A JP30093888A JP2664746B2 JP 2664746 B2 JP2664746 B2 JP 2664746B2 JP 30093888 A JP30093888 A JP 30093888A JP 30093888 A JP30093888 A JP 30093888A JP 2664746 B2 JP2664746 B2 JP 2664746B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- region
- stripe
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 57
- 238000001459 lithography Methods 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、LSI等の半導体集積回路のパターンをマス
クやウェハ等の試料に高速・高精度に描画するための荷
電ビーム描画方法に係わり、特に単位描画領域の幅が異
なるLSIチップが混在して配置された試料の描画処理の
改良を図った荷電ビーム描画方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to a charged beam for drawing a pattern of a semiconductor integrated circuit such as an LSI on a sample such as a mask or a wafer with high speed and high accuracy. The present invention relates to a writing method, and more particularly to a charged beam writing method for improving a writing process of a sample in which LSI chips having different widths of unit writing regions are arranged in a mixed manner.
(従来の技術) 近年、LSIのパターンは益々微細かつ複雑になってお
り、このようなパターンを形成する装置として電子ビー
ム描画装置が用いられている。この装置を用いて所望の
パターンを描画する場合、CADを始めとするLSIのパター
ン設計ツールを用いて作成される設定パターンデータ
を、そのままの形式で上記描画装置の描画パターンデー
タとして供給することはできない。即ち、設計パターン
データは一般的に非常に自由度の高いデータ体系として
作成されているため、電子ビーム描画装置に受容可能な
データ体系とするには、以下に示すような制限を満足さ
せなければならない。(Prior Art) In recent years, LSI patterns have become increasingly finer and more complex, and electron beam lithography systems have been used as devices for forming such patterns. When drawing a desired pattern using this apparatus, it is not possible to supply setting pattern data created using an LSI pattern design tool such as CAD as drawing pattern data of the above-described drawing apparatus in the same format. Can not. That is, since the design pattern data is generally created as a data system having a very high degree of freedom, in order to make the data system acceptable to the electron beam writing apparatus, the following restrictions must be satisfied. No.
電子ビーム描画装置で受容可能な台形や矩形といった
基本図形群のみで構成される図形体系とすること。A graphic system consisting of only basic graphic groups such as trapezoids and rectangles that can be accepted by the electron beam lithography system.
ビームの多重露光となってパターン精度を低下させて
しまう図形相互の重なりを除去すること。Eliminating the overlap between figures that results in multiple beam exposures and reduces pattern accuracy.
電子ビーム描画装置の描画方式と密接に関係する単位
描画領域に領域分割された図形体系とすること。A figure system divided into unit drawing areas closely related to the drawing method of the electron beam drawing apparatus.
従って、上記設計パターンデータとして定義されてい
る図形パターン相互の多重露光領域の除去処理を行い、
その後ビームの偏向領域により決定される固有の単位描
画領域(フレーム領域,サブフィールド領域)毎に矩形
・台形等の基本図形群に分割することにより、電子ビー
ム描画装置にとって受容可能な図形データ体系とする。
このような工程によって集積回路に係わる描画パターン
データを生成し、このデータを磁気ディスク等の記憶媒
体に記憶させて描画処理に供している。Therefore, the removal processing of the multiple exposure area between the graphic patterns defined as the design pattern data is performed,
After that, by dividing into basic figure groups such as rectangles and trapezoids for each unique unit drawing area (frame area, subfield area) determined by the beam deflection area, a graphic data system that can be accepted by the electron beam drawing apparatus is obtained. I do.
Through these steps, drawing pattern data relating to the integrated circuit is generated, and this data is stored in a storage medium such as a magnetic disk and used for drawing processing.
そして、描画処理工程では上記描画パターンデータを
フレーム領域毎に読出して一時的にパターンデータバッ
ファに蓄積し、このデータを解読すると共に前記基本図
形群をビーム成形手段により形成可能な描画単位図形の
集まりとする。そして結果を基にビーム位置及びビーム
形状を制御する一方、試料を載置したテーブルをX方向
若しくはY方向に連続的に移動してフレーム領域内に所
望パターンを描画する。次いで、テーブル連続移動方向
と直交する方向にフレーム領域の幅分だけテーブルをス
テップ移動し、上記処理を繰返すことにより所望領域全
体の描画処理が行われる。In the drawing processing step, the drawing pattern data is read out for each frame area and temporarily stored in a pattern data buffer. The data is decoded, and a group of drawing unit figures that can form the basic figure group by beam forming means. And Then, while controlling the beam position and beam shape based on the result, the table on which the sample is placed is continuously moved in the X direction or the Y direction to draw a desired pattern in the frame area. Next, the table is moved stepwise by the width of the frame area in a direction orthogonal to the table continuous movement direction, and the above processing is repeated to perform the drawing processing of the entire desired area.
なお、主偏向手段により副偏向位置を制御し、副偏向
手段により描画を行う2段偏向方式では、サブフィール
ドの集合体ではフレーム領域を構成し、フレーム領域の
幅は主偏向手段のビーム偏向幅で規定している。この方
式でも上記と同様にフレーム領域毎に描画パターンデー
タを読出しテーブルを連続移動しながら描画処理が行わ
れる。In the two-stage deflection system in which the main deflection unit controls the sub-deflection position and the sub-deflection unit performs drawing, a frame region is formed by a set of sub-fields, and the width of the frame region is determined by the beam deflection width of the main deflection unit. Stipulated. Also in this method, the drawing processing is performed while reading out the drawing pattern data for each frame area and continuously moving the table in the same manner as described above.
しかしながら、この種の方法にあっては次のような問
題があった。即ち、前記描画パターンデータを生成する
に当たっては、LSIチップのフレーム領域の幅は必ずし
も前記ビーム偏向手段により偏向可能な最大の領域とな
るように設定してデータ生成されるものではない。例え
ば、メモリーデバイスのように繰返しパターンが支配的
なLSIチップの描画パターンデータを生成するような場
合には、その繰返しパターンの繰返しピッチを考慮し、
データの圧縮効率が最大に生かせるようなフレーム領域
の幅を設定して、該LSIチップに対する描画パターンデ
ータを生成している。However, this type of method has the following problems. That is, in generating the drawing pattern data, the data is not necessarily generated by setting the width of the frame area of the LSI chip to be the maximum area that can be deflected by the beam deflector. For example, in the case of generating drawing pattern data of an LSI chip in which a repetitive pattern is dominant as in a memory device, a repetition pitch of the repetitive pattern is taken into consideration,
The width of the frame area is set so that the data compression efficiency can be maximized, and the drawing pattern data for the LSI chip is generated.
このため、1枚のマスクやウェハに配置されたLSIチ
ップのフレーム領域の幅は種々の幅が存在することとな
る。従って、このようなマスクやウェハの描画処理に際
しては、描画処理に先立つてマスクやウェハ等の試料が
載置されたテーブルの連続移動する方向と直交するX若
しくはY方向の描画位置と該方向のLSIチップのサイズ
が等しいLSIチップを集め、更にそのLSIチップ群の中か
らチップ内の全てのフレーム領域の幅が等しいチップだ
けを集めて1カラム領域を設定する。そして、このカラ
ム領域を1描画単位とし、そこに包含されているそれぞ
れのチップのフレーム領域をテーブル連続移動方向と直
交する描画位置が等しいものについて抽出し、1描画ス
トライプ領域を構成して描画処理に供されるものとなっ
ている。For this reason, the width of the frame area of the LSI chip arranged on one mask or wafer has various widths. Therefore, in such a mask or wafer drawing process, prior to the drawing process, the drawing position in the X or Y direction perpendicular to the direction of continuous movement of the table on which the sample such as the mask or the wafer is placed is determined. LSI chips having the same LSI chip size are collected, and only the chips having the same width of all the frame regions in the chip are collected from the LSI chip group to set one column area. The column area is defined as one drawing unit, and the frame area of each chip included in the column area is extracted for an area whose drawing position orthogonal to the table continuous movement direction is equal, and one drawing stripe area is formed. It has been provided to.
従って、このような描画処理では1カラム領域として
構成されるLSIチップの制限に起因して、1描画試料に
おけるカラム領域の数が増大しカラム領域の移動に要す
るテーブル移動時間の増大を招くこととなる。以上の結
果として、電子ビーム描画装置の稼働率を低下させると
共に、LSIの生産性が低下してしまう等の問題があっ
た。また、上記のような問題は、今後LSIの急速な進歩
でパターンの微細化及び集積度の向上により、上記電子
ビーム描画装置で描画されたLSIパターンに対する信頼
性及び装置の稼働率を高める上での大きな問題となる。Therefore, in such a drawing process, the number of column regions in one drawing sample increases due to the limitation of the LSI chip configured as one column region, and the table movement time required for moving the column region increases. Become. As a result, there are problems such as a decrease in the operating rate of the electron beam writing apparatus and a decrease in LSI productivity. In addition, the above-mentioned problems are likely to occur in the future with the rapid advancement of LSIs, in order to improve the reliability and the operating rate of the LSI pattern drawn by the above-mentioned electron beam writing apparatus due to the miniaturization of the pattern and the improvement of the integration degree. Becomes a big problem.
(発明が解決しようとする課題) このような従来、マスクやウェハ等の描画試料に配置
されたLSIチップを描画処理するに際して、1カラム領
域を構成するための種々の制限から描画試料内のカラム
領域数が増大してしまうと共に、カラム領域間でのテー
ブル移動時間が増加してしまう。さらに、上記カラム領
域を基に作成される描画ストライプ領域の数についても
増加するので、描画時間が増大してしまうという問題が
あった。(Problems to be Solved by the Invention) Conventionally, when performing a drawing process on an LSI chip arranged on a drawing sample such as a mask or a wafer, the columns in the drawing sample are subject to various restrictions for forming one column area. As the number of areas increases, the table movement time between column areas increases. Further, since the number of drawing stripe regions created based on the column regions also increases, there is a problem that the drawing time increases.
また、上記の問題は電子ビーム描画方法に限るもので
はなく、イオンビームを用いて試料上に所望パターンを
描画するイオンビーム描画方法についても同様に言える
ことである。Further, the above problem is not limited to the electron beam writing method, but can be similarly applied to an ion beam writing method for writing a desired pattern on a sample using an ion beam.
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、LSIチップのフレーム領域への分
割幅が異なるチップが混在する描画領域の描画処理に際
して、カラム領域間のテーブル移動時間及びLSIチップ
の描画パターンデータとチップ配置データから得られる
描画ストライプ領域の数を低減することができ、描画速
度の高速化及び描画スループットの向上をはかり得る荷
電ビーム描画方法を提供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to move a table between column areas in a drawing process in which chips having different division widths into LSI chip frame regions are mixed. It is an object of the present invention to provide a charged beam writing method capable of reducing the time and the number of writing stripe regions obtained from writing pattern data and chip arrangement data of an LSI chip, thereby increasing the writing speed and improving the writing throughput. .
[発明の構成] (課題を解決するための手段) 本発明の骨子は、マスクやウェハ等の描画試料に配置
されたLSIチップの描画パターンデータ及びその配置デ
ータを基に得られる、カラム領域及び該カラム領域内の
描画ストライプ領域を最適化して描画処理に供すること
にある。[Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is a column area and a pattern area obtained based on drawing pattern data of an LSI chip placed on a drawing sample such as a mask or a wafer and its placement data. An object of the present invention is to optimize a drawing stripe region in the column region and to provide the drawing stripe region for drawing processing.
即ち本発明は、試料上に配置されたLSIチップの集合
である描画領域を所定幅の描画ストライプ領域に分割
し、この描画ストライプ領域毎に試料を載置したテーブ
ルを一方向に連続移動しながら、ビーム偏向手段により
ビームの位置決めを行うと共に、ビーム成形手段により
形成可能な描画単位図形の集まりとして表現された所望
パターンを描画処理する荷電ビーム描画方法において、
前記描画領域に包含されるLSIチップのうちテーブル連
続移動方向と直交する方向の基準位置が等しいLSIチッ
プ同士を集めたカラム領域を設定し、該カラム領域に包
含されるそれぞれのLSIチップを構成している単位描画
領域のうちテーブル連続移動方向と直交する方向の基準
位置が等しい単位描画領域同士を集めて前記描画ストラ
イプ領域とし、該描画ストライプ領域の描画処理を順次
繰返して試料上の全描画領域を描画処理するようにした
方法である。That is, the present invention divides a writing area, which is a set of LSI chips arranged on a sample, into writing stripe areas having a predetermined width, and continuously moves a table on which a sample is placed in each of the writing stripe areas in one direction. In a charged beam drawing method for performing beam positioning by a beam deflecting unit and performing a drawing process of a desired pattern expressed as a group of drawing unit figures that can be formed by a beam forming unit,
A column area is set by collecting LSI chips having the same reference position in the direction orthogonal to the table continuous movement direction among the LSI chips included in the drawing area, and each LSI chip included in the column area is configured. The unit drawing regions of the same unit drawing region having the same reference position in the direction orthogonal to the table continuous movement direction are collected to form the drawing stripe region, and the drawing process of the drawing stripe region is sequentially repeated to obtain the entire drawing region on the sample. Is a drawing process.
(作 用) 本発明方法によれば、記憶媒体に蓄積されたLSIチッ
プの描画パターンデータと該LSIチップの描画試料への
配置データを基に描画処理する場合、前記したカラム領
域数を低減することができ、カラム領域間のテーブル移
動に要する時間を短縮できる。しかも、カラム領域内に
配置されるLSIチップのフレーム領域への分割幅に依存
することなく1カラム領域内へのチップ配置を定義する
ことが可能であるため、1回のテーブル連続移動にて描
画処理する領域である描画ストライプ領域の数を低減す
ることができ、描画時間の大幅な短縮が可能となる。(Operation) According to the method of the present invention, when performing the drawing process based on the drawing pattern data of the LSI chip stored in the storage medium and the arrangement data of the LSI chip on the drawing sample, the number of column regions is reduced. Therefore, the time required for moving the table between the column areas can be reduced. Moreover, since the chip arrangement in one column area can be defined without depending on the division width of the LSI chip arranged in the column area into the frame area, drawing is performed by one continuous table movement. It is possible to reduce the number of drawing stripe regions to be processed, and it is possible to greatly reduce the drawing time.
その結果として、荷電ビーム描画装置の稼働率を高め
ると共に、LSIの生産性を向上させることが可能とな
る。さらに、上記の描画方法は今後のLSIの急速な進歩
に伴う微細化及び高集積化により、より有効な効果を発
揮すると期待される。As a result, it is possible to increase the operation rate of the charged beam writing apparatus and to improve the productivity of the LSI. Furthermore, the above-described drawing method is expected to exhibit more effective effects due to miniaturization and high integration accompanying the rapid progress of LSI in the future.
(実施例) 以下、本発明の詳細を図示の実施例によって説明す
る。(Examples) Hereinafter, details of the present invention will be described with reference to the illustrated examples.
第1図は、本発明の一実施例方法に使用した電子ビー
ム描画装置を示す概略構成図である。図中10は試料室で
あり、この試料室10内には半導体ウェハ若しくはガラス
マスク等の試料11を載置したテーブル12が収容されてい
る。テーブル12は、テーブル駆動回路13によりX方向
(紙面左右方向)及びY方向(紙面表裏方向)に駆動さ
れる。そして、テーブル12の移動位置は、レーザー測長
計等を用いた位置回路14により測定されるものとなって
いる。FIG. 1 is a schematic configuration diagram showing an electron beam writing apparatus used in a method according to one embodiment of the present invention. In the figure, reference numeral 10 denotes a sample chamber, in which a table 12 on which a sample 11 such as a semiconductor wafer or a glass mask is placed is accommodated. The table 12 is driven by a table driving circuit 13 in the X direction (left and right directions on the paper) and the Y direction (front and back directions on the paper). The moving position of the table 12 is measured by a position circuit 14 using a laser length meter or the like.
試料室10の上方には、電子ビーム光学系20が配置され
ている。この光学系20は、電子銃21,各種レンズ22〜26,
ブランキング用偏向器31,ビーム寸法可変用偏向器32,ビ
ーム走査用の主偏向器33,ビーム走査用の副偏向器34及
びビーム成形アパーチャ35,36等から構成されている。
そして、主偏向器33により所定の副偏向領域(サブフィ
ールド)に位置決めし、副偏向器34によりサブフィール
ド内での図形描画位置の位置決めを行うと共に、ビーム
寸法可変用偏向器32及び成形アパーチャ35,36によりビ
ーム形状を制御して、テーブル12を一方向に連続移動し
ながら描画ストライプ領域を描画処理する。さらに、テ
ーブル12を連続移動方向と直交する方向にステップ移動
し、上記処理を繰返して各描画ストライプ領域を順次描
画するものとなっている。Above the sample chamber 10, an electron beam optical system 20 is arranged. The optical system 20 includes an electron gun 21, various lenses 22 to 26,
It comprises a blanking deflector 31, a beam size varying deflector 32, a beam scanning main deflector 33, a beam scanning sub deflector 34, and beam shaping apertures 35 and 36.
The main deflector 33 determines the position in a predetermined sub-deflection area (sub-field). The sub-deflector 34 determines the position of the graphic drawing in the sub-field. The beam size changing deflector 32 and the shaping aperture 35 are also used. , 36, the drawing stripe area is drawn while the table 12 is continuously moved in one direction. Further, the table 12 is step-moved in a direction orthogonal to the continuous movement direction, and the above processing is repeated to sequentially draw each drawing stripe region.
一方、制御計算機40には磁気ディスク(記録媒体)41
が接続されており、このディスク41にLSIチップの描画
パターンデータと上記チップの描画試料への配置位置が
記述されている配置データが格納されている。磁気ディ
スク41から読出された上記LSIチップの描画パターンデ
ータと配置データは、制御計算機40により上記描画スト
ライプ領域のチップ配置と描画パターンデータで構成さ
れる描画ストライプデータに加工され、前記描画ストラ
イプ領域毎にパターンメモリ(データバッファ部)42に
一時的に格納される。そして、データバッファ部42に格
納された描画ストライプ領域毎のパターンデータ、つま
り描画位置及び基本図形データ等で構成される描画スト
ライプデータは、データ解析部であるパターンデータデ
コーダ43及び描画データデコーダ44により解析され、ブ
ランキング回路45,ビーム成形器ドライバ46,主偏向器ド
ライバ47及び副偏向器ドライバ48に送られる。On the other hand, the control computer 40 has a magnetic disk (recording medium) 41.
The disk 41 stores the drawing pattern data of the LSI chip and the layout data describing the layout position of the chip on the drawing sample. The drawing pattern data and the arrangement data of the LSI chip read from the magnetic disk 41 are processed by the control computer 40 into drawing stripe data composed of the chip arrangement of the drawing stripe area and the drawing pattern data. Is temporarily stored in the pattern memory (data buffer unit) 42. Then, the pattern data for each drawing stripe area stored in the data buffer unit 42, that is, the drawing stripe data composed of the drawing position and the basic graphic data, etc., is processed by the pattern data decoder 43 and the drawing data decoder 44 which are the data analysis units. The data is analyzed and sent to a blanking circuit 45, a beam shaper driver 46, a main deflector driver 47 and a sub deflector driver 48.
即ち、パターンデータデコーダ43では上記データを入
力し、描画ストライプデータとして定義されている基本
図形データを前記成形アパーチャ35,36の組み合わせに
より成形可能な描画単位図形群に図形分割して、このデ
ータに基づいてブランキングデータが作成されブランキ
ングデータ回路45に送られる。そして、更に希望するビ
ーム寸法データがビーム成形器ドライバ46に送られる。
次に、ビーム成形器ドライバ46から前記電子光学系20の
ビーム寸法可変用偏向器32に所定の偏向信号が印加さ
れ、これにより電子ビームの寸法が制御されるものとな
っている。That is, the pattern data decoder 43 receives the above data, divides basic figure data defined as drawing stripe data into drawing unit figure groups that can be formed by a combination of the forming apertures 35 and 36, and forms this data. Blanking data is created based on the blanking data and sent to the blanking data circuit 45. Then, the desired beam size data is sent to the beam shaper driver 46.
Next, a predetermined deflection signal is applied from the beam shaper driver 46 to the beam size changing deflector 32 of the electron optical system 20 , whereby the size of the electron beam is controlled.
また、描画データデコーダ44では上記描画ストライプ
データに基づいてサブフィールドの位置決めデータが作
成され、このデータが主偏向器ドライバ47に送られる。
そして、主偏向器ドライバ47から前記電子光学系20の主
偏向器33に所定の信号が印加され、これにより電子ビー
ムは指定のサブフィールド位置に偏向走査される。さら
に、描画データデコーダ44では副偏向走査のコントロー
ル信号が発生され、この信号が副偏向器ドライバ48に送
られる。そして、副偏向器ドライバ48から副偏向器34に
所定の副偏向信号が印加されこれによりサブフィールド
毎の描画処理が行われるものとなっている。The drawing data decoder 44 creates subfield positioning data based on the drawing stripe data, and sends this data to the main deflector driver 47.
Then, a predetermined signal is applied from the main deflector driver 47 to the main deflector 33 of the electron optical system 20 , whereby the electron beam is deflected and scanned to a designated subfield position. Further, the drawing data decoder 44 generates a control signal for sub-deflection scanning, and this signal is sent to the sub-deflector driver 48. Then, a predetermined sub-deflection signal is applied from the sub-deflector driver 48 to the sub-deflector 34, so that a drawing process for each sub-field is performed.
次に、上記構成された電子ビーム描画装置を用いた描
画方法について説明する。描画処理を行うためのデータ
の生成工程を示したのが第2図である。LSIのパターン
は、通常LSIのチップ領域単位にCADシステムにより設計
〜作成され、その設計パターンデータはホスト計算機に
より描画パターンデータにデータ変換されると共に、ホ
スト計算機若しくは制御計算機により上記LSIチップの
マスクやウェハ等の描画試料への配置データが作成され
る。そして、この描画パターンデータとチップ配置デー
タを基に実際の描画処理に対応するところの描画ストラ
イプ領域への分割及び該領域の描画パターンデータと配
置データを示す描画ストライプデータを作成し、このデ
ータを読出して電子ビームによる描画処理が行われるこ
ととなる。Next, a writing method using the electron beam writing apparatus configured as described above will be described. FIG. 2 shows a process of generating data for performing a drawing process. An LSI pattern is usually designed or created by a CAD system for each LSI chip area, and the design pattern data is converted into drawing pattern data by a host computer. Placement data for a drawing sample such as a wafer is created. Then, based on the drawing pattern data and the chip arrangement data, division into drawing stripe areas corresponding to the actual drawing processing and drawing stripe data indicating the drawing pattern data and the arrangement data of the area are created. The readout and the drawing process by the electron beam are performed.
ここで、CADシステムにより設計〜作成される設計パ
ターンデータは、通常パターンが多角形の図形群により
構成され、パターン相互に重なりが許容されている図形
データ体系となっている。このような形式のLSIの設計
パターンデータを前記電子ビーム描画装置で受容可能な
データ体系とするため、ホスト計算機で図形の輪郭化処
理を施してビームの多重露光領域の除去を行う。続い
て、第3図(a)に示すようにLSIのチップ領域を、前
記ビームを偏向せられる単位描画領域であるフレーム領
域53a〜53dとサブフィールド領域54への領域分割を行
う。第3図(b)はビーム多重露光領域の除去により多
角形51,52とされたサブフィールド領域54内の描画図形
を示している。Here, the design pattern data designed to be created by the CAD system has a figure data system in which a normal pattern is constituted by a group of polygonal figures and the patterns are allowed to overlap each other. In order to make the LSI design pattern data of such a format into a data system that can be accepted by the electron beam lithography apparatus, the host computer performs a contouring process on the graphic to remove multiple exposure regions of the beam. Subsequently, as shown in FIG. 3A, the chip area of the LSI is divided into frame areas 53a to 53d, which are unit drawing areas in which the beam can be deflected, and subfield areas 54. FIG. 3B shows a drawing figure in a subfield area 54 which is made polygons 51 and 52 by removing the beam multiple exposure area.
次にこの描画図形を第3図(c)に示すように矩形及
び台形図形で構成される基本図形群56への図形分割処理
を行う。このようなデータ生成工程により得た図形デー
タを、図形形状フラグ・図形位置及び図形サイズで表現
し、サブフィールド領域ならびにフレーム領域単位の図
形データ群として定義して前記磁気ディスク41に格納す
る。上記フレーム領域53a〜53dの幅は、通常主偏向ドラ
イバ47及び副偏向ドライバ48により偏向可能な最大幅が
設定される。その理由は描画試料を載置したテーブルの
折り返し時間を極力抑制して描画スループットの向上を
はかるためである。Next, as shown in FIG. 3 (c), this drawing figure is subjected to figure division processing into a basic figure group 56 composed of rectangular and trapezoidal figures. The graphic data obtained by such a data generation process is represented by a graphic shape flag, a graphic position, and a graphic size, defined as a graphic data group for each subfield area and frame area, and stored in the magnetic disk 41. The width of each of the frame regions 53a to 53d is generally set to the maximum width that can be deflected by the main deflection driver 47 and the sub deflection driver 48. The reason is that the turn-back time of the table on which the writing sample is placed is minimized to improve the writing throughput.
しかし、第4図(a)(b)に示すように、上記LSI
チップの領域の一部若しくは全体を上記ビーム偏向手段
により偏向可能な最大幅ではなく、この最大偏向幅以内
の任意の幅でフレーム領域の幅を規定する場合がある。
その1つは第4図(a)に示すようにLSIチップ領域に
メモリーパターンに代表される繰返しパターン領域が存
在する場合であり、そのメモリーパターン自体若しくは
幾つかのメモリーパターンを集めて1つのサブフィール
ド領域を構築し、該サブフィールド領域の集合体として
フレーム領域を構築するような場合である。このような
場合には、上記ビーム偏向手段による最大偏向幅以内で
上記サブフィールド領域の整数倍となるフレーム幅を設
定するのが、パターンの規則性をフレーム境界領域で損
ねることなく効率の良いデータ圧縮のなされた描画パタ
ーンデータとすることができる。However, as shown in FIGS.
There is a case where the width of the frame region is defined by an arbitrary width within the maximum deflection width instead of the maximum width in which a part or the whole of the chip region can be deflected by the beam deflection unit.
One is a case where a repetitive pattern area represented by a memory pattern exists in the LSI chip area as shown in FIG. 4 (a), and the memory pattern itself or several memory patterns are collected to form one sub-pattern. This is the case where a field area is constructed and a frame area is constructed as an aggregate of the subfield areas. In such a case, setting a frame width that is an integral multiple of the sub-field area within the maximum deflection width by the beam deflecting means makes it possible to obtain efficient data without impairing the regularity of the pattern in the frame boundary area. This can be compressed drawing pattern data.
また、もう1つは第4図(b)に示すようにLSIチッ
プの領域の中の特定の領域だけをユーザーが指定する上
記ビーム偏向手段により偏向可能な偏向幅より小さい任
意のフレーム幅に規定しようとするものであり、それは
該LSIチップの特定領域のフレーム領域に係わるフレー
ムデータを所定のデータ量以内に収めようとした場合に
生ずるものである。The other is to define an arbitrary frame width smaller than the deflection width deflected by the beam deflector specified by the user only in a specific area of the area of the LSI chip as shown in FIG. 4 (b). This is caused when frame data related to a frame area of a specific area of the LSI chip is to be contained within a predetermined data amount.
このようにして生成されるLSIチップを描画するため
に必要な描画パターンデータは、それぞれ異なるチップ
サイズやフレーム領域幅を有するデータ体系となってい
る。このようなLSIチップ群は、第5図に示すようにLSI
チップA〜Eが混在して1ウェハに配置され、その配置
データが制御計算機40若しくはホスト計算機により作成
〜修正されて、最終的上記描画パターンデータと共に描
画処理に供給されることとなる。The drawing pattern data necessary for drawing the LSI chip generated in this manner has a data system having different chip sizes and different frame area widths. Such an LSI chip group includes an LSI chip as shown in FIG.
Chips A to E are mixed and arranged on one wafer, and the arrangement data is created or corrected by the control computer 40 or the host computer, and finally supplied to the drawing processing together with the above-mentioned drawing pattern data.
そして、実際の描画処理では第5図に示すようなLSI
チップの配置からウェハを載置したテーブルが、描画ス
トライプ領域毎にステップ移動する方向(テーブル連続
移動方向と直交する方向;紙面左右方向)の基準位置が
等しいLSIチップだけ(チップサイズには無関係)をグ
ループ分けして第6図に示すようなカラム領域60a〜60e
とし、このカラム領域を1描画単位として60a〜60eが順
次描画処理される。この実施例では、前記基準位置は各
LSIチップの角(ここでは紙面左上の角)に設定し、前
記LSIチップの角のX方向位置が等しいLSIチップをカラ
ム領域としたが、LSIチップの中心を基準位置にする
等、他の箇所を基準位置としてもよい。Then, in the actual drawing process, an LSI as shown in FIG.
Only the LSI chips that have the same reference position in the direction in which the table on which the wafer is placed from the chip arrangement moves stepwise in each drawing stripe area (direction perpendicular to the table continuous movement direction; horizontal direction on the paper) (irrespective of chip size) Are grouped into column areas 60a to 60e as shown in FIG.
The drawing process is sequentially performed on 60a to 60e using this column area as one drawing unit. In this embodiment, the reference position is
The corner is set to the corner of the LSI chip (here, the upper left corner of the paper), and the LSI chip having the same corner position of the LSI chip in the X direction is set as the column area. May be set as the reference position.
次に、第7図に示すようにフレーム領域の幅やチップ
サイズが異なるLSIチップA,B,Cが包含されているカラム
領域(ここでは60c)の描画処理は、第8図に示すよう
にそれぞれのLSIチップから上記ステップ移動方向の基
準位置が等しいフレーム領域を選択的にグループ分けす
る。例えば、第7図に示すチップAのフレーム領域61a,
チップBのフレーム領域62a及びチップCのフレーム領
域63aを集めて1描画ストライプ領域を構築し、テーブ
ル12を第8図に示すFWD方向に連続的に移動して描画ス
トライプ領域64aを描画処理する。そして、さらにテー
ブルをステップ移動したのちBWD方向に連続移動させ
て、描画ストライプ領域64aの次のチップ内のフレーム
描画位置が小さいフレーム領域63bのみを描画ストライ
プ領域64bとして描画処理するという処理を繰返して、
第8図に示すカラム領域60cを描画する。このような手
順の繰返しにより、1ウェハ内に包含される全てのカラ
ム領域60a〜60eを描画処理する。Next, as shown in FIG. 7, the drawing processing of the column area (here, 60c) including the LSI chips A, B, and C having different frame area widths and chip sizes is performed as shown in FIG. Frame regions having the same reference position in the step moving direction are selectively grouped from each LSI chip. For example, the frame area 61a of the chip A shown in FIG.
The frame area 62a of the chip B and the frame area 63a of the chip C are collected to construct one drawing stripe area, and the table 12 is continuously moved in the FWD direction shown in FIG. 8 to perform the drawing processing of the drawing stripe area 64a. Then, after further moving the table stepwise, the table is continuously moved in the BWD direction, and a process of performing a drawing process of only the frame region 63b where the frame drawing position in the chip next to the drawing stripe region 64a is small as the drawing stripe region 64b is repeated. ,
The column area 60c shown in FIG. 8 is drawn. By repeating such a procedure, the drawing process is performed on all the column regions 60a to 60e included in one wafer.
なお、描画ストライプ領域の設定に関しては、カラム
領域に包含されるそれぞれのLSIチップを構成している
単位描画領域(フレーム)のテーブル連続移動方向と直
交する方向の基準位置として各フレームの角(ここでは
紙面左上の角)が等しい単位描画領域同士を集めて描画
ストライプ領域とする。さらに、カラム領域の描画処理
に際しては、描画ストライプ領域のテーブル連続移動方
向と直交する方向の基準位置が小さい領域若しくは大き
い領域から順次描画処理するようにしている。With respect to the setting of the drawing stripe area, the corner of each frame (here, the reference position in the direction orthogonal to the table continuous movement direction of the unit drawing area (frame) constituting each LSI chip included in the column area) is set. In this case, unit drawing areas having the same upper left corner of the drawing) are collected to form a drawing stripe area. Further, in the drawing process of the column region, the drawing process is sequentially performed from the region where the reference position in the direction orthogonal to the table continuous movement direction of the drawing stripe region is small or large.
これにより、チップサイズやチップ領域内のフレーム
分割幅が異なるLSIチップが混在して配置されているウ
ェハやマスクの描画処理を行うに際して、描画処理の単
位領域であるカラム領域の数を低減することができ、そ
のカラム領域の移動に要する描画時間を短縮することが
できると共に、1回のテーブル連続移動により描画可能
な単位領域である描画ストライプ領域の数についても低
減することができる。従って、描画ストライプ間の移動
時間と実際に描画ストライプ領域の描画処理に要する時
間を短縮することができ、その結果として描画処理のス
ループット向上をはかることができる。This reduces the number of column areas, which are unit areas for drawing processing, when performing drawing processing for wafers and masks in which LSI chips with different chip sizes and different frame division widths in chip areas are mixed. Thus, the drawing time required for moving the column region can be reduced, and the number of drawing stripe regions, which are unit regions that can be drawn by one continuous table movement, can be reduced. Therefore, it is possible to reduce the moving time between the drawing stripes and the time actually required for the drawing process of the drawing stripe region, and as a result, it is possible to improve the throughput of the drawing process.
かくして本実施例方法によれば、描画スループット向
上の観点から極めて効率の良き描画カラム領域及び描画
ストライプ領域を構築することができ、描画スループッ
トの大幅な向上をはかることができる。また、チップサ
イズやフレーム幅に関係なく前記ステップ移動方向の基
準位置が小さい順若しくは大きい順に描画処理が行われ
るため、描画処理中に生ずるビームドリフトの描画パタ
ーンへの影響を低減することができる。Thus, according to the method of the present embodiment, it is possible to construct a drawing column region and a drawing stripe region which are extremely efficient from the viewpoint of improving the drawing throughput, and it is possible to greatly improve the drawing throughput. Further, regardless of the chip size or the frame width, the drawing process is performed in the order of smaller or larger reference position in the step moving direction, so that the influence of beam drift occurring during the drawing process on the drawing pattern can be reduced.
そして、装置自体は従来のものをそのまま用いること
ができチップの配置データと描画パターンデータから描
画カラム領域及び描画ストライプ領域を作成する工程を
変更するのみで容易に実現し得るなどの利点がある。The apparatus itself can be used as it is, and has the advantage that it can be easily realized only by changing the process of creating the drawing column region and the drawing stripe region from the chip arrangement data and the drawing pattern data.
なお、本発明は上述した実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変形して実施す
ることができる。例えば、前記チップデータ及びチップ
の配置データを格納するものとしては磁気ディスクに限
るものではなく磁気テープその他の記録媒体を用いるこ
とができる。また、電子ビーム描画装置の構成は第1図
に何等限定されるものでなく適宜変更可能である。さら
に、本実施例では電子ビームを例にとり説明したが、ビ
ームも電子ビームに限定されることなくイオンビームを
含む荷電ビームに対し適用可能である。また、描画方式
についても主・副偏向手段を組み合わせた2段偏向方式
の他1段偏向方式でもよく、可変成形ビームを用いたシ
ョット方式のほか円形ビームを用いた走査方式について
も適用可能である。Note that the present invention is not limited to the above-described embodiment, and can be implemented with various modifications without departing from the scope of the invention. For example, the storage of the chip data and the chip arrangement data is not limited to a magnetic disk, but may be a magnetic tape or other recording medium. The configuration of the electron beam writing apparatus is not limited to that shown in FIG. 1 and can be changed as appropriate. Further, in the present embodiment, an electron beam has been described as an example, but the beam is not limited to the electron beam, but is applicable to a charged beam including an ion beam. The drawing method may be a one-stage deflection system other than the two-stage deflection system combining the main and sub-deflection means, and may be applied to a scanning system using a circular beam in addition to a shot system using a variable shaped beam. .
[発明の効果] 以上詳述したように本発明によれば、描画処理におけ
る無駄時間を最小限に抑制し、描画速度の向上をはかる
と共に、ビームドリフトのパターンへの影響を抑制し
て、荷電ビーム描画装置の稼働率を高め、それらの結果
として描画したパターンの信頼性向上及びLSIの生産性
向上をはかることができる。[Effects of the Invention] As described above in detail, according to the present invention, it is possible to minimize the dead time in the writing process, improve the writing speed, and suppress the influence of the beam drift on the pattern. The operating rate of the beam drawing apparatus can be increased, and as a result, the reliability of the drawn pattern and the productivity of the LSI can be improved.
第1図は本発明の一実施例方法に使用した電子ビーム描
画装置を示す概略構成図、第2図は描画パターンデータ
の生成工程を示す模式図、第3図は描画パターンデータ
を生成するまでの図形分割及び領域分割を示す模式図、
第4図はフレーム領域の分割例を示す模式図、第5図は
ウェハへのチップ配置を示す模式図、第6図は描画カラ
ム領域の領域体系を示す模式図、第7図は1カラム領域
内のチップ配置及びフレーム分割を示す模式図、第8図
は1カラム領域内の描画ストライプ領域の分割体系及び
描画順序を示す模式図である。 10……試料室、11……試料、12……テーブル、20……電
子光学系、40……制御計算機、41……磁気ディスク(記
憶媒体)、42……パターンメモリ(データバッファ
部)、43……パターンデータデコーダ、44……描画デー
タデコーダ、51,52……設計パターン、53a〜53d,57a〜5
7e,59a〜59f……フレーム領域、54……サブフィールド
領域、56……基本図形群、58……最大偏向可能なフレー
ム幅、60a〜60e……描画カラム領域、61a〜61d……チッ
プAのフレーム分割幅、62a〜62f……チップBのフレー
ム分割幅、63a〜63d……チップCのフレーム分割幅、64
a〜64i……描画ストライプ領域。FIG. 1 is a schematic configuration diagram showing an electron beam lithography apparatus used in the method of one embodiment of the present invention, FIG. 2 is a schematic diagram showing a generation process of lithography pattern data, and FIG. Schematic diagram showing pattern division and region division of
FIG. 4 is a schematic diagram showing an example of dividing a frame region, FIG. 5 is a schematic diagram showing chip arrangement on a wafer, FIG. 6 is a schematic diagram showing a region system of a drawing column region, and FIG. FIG. 8 is a schematic diagram showing a chip arrangement and a frame division in FIG. 8, and FIG. 8 is a schematic diagram showing a division system and a drawing order of a drawing stripe region in one column region. 10 ... sample chamber, 11 ... sample, 12 ... table, 20 ... electron optical system, 40 ... control computer, 41 ... magnetic disk (storage medium), 42 ... pattern memory (data buffer), 43 ... pattern data decoder, 44 ... drawing data decoder, 51, 52 ... design pattern, 53a to 53d, 57a to 5
7e, 59a to 59f: frame area, 54: subfield area, 56: basic figure group, 58: maximum deflectable frame width, 60a to 60e: drawing column area, 61a to 61d: chip A , Frame division width of chip B, 63a to 63d frame division width of chip C, 64
a to 64i: Drawing stripe area.
Claims (3)
る描画領域を所定幅の描画ストライプ領域に分割し、こ
の描画ストライプ領域毎に試料を載置したテーブルを一
方向に連続移動しながら、ビーム偏向手段によりビーム
の位置決めを行うと共に、ビーム成形手段により形成可
能な描画単位図形の集まりとして表現された所望パター
ンを描画処理する荷電ビーム描画方法において、 前記描画領域に包含されるLSIチップのうちテーブル連
続移動方向と直交する方向の基準位置が等しいLSIチッ
プ同士を集めたカラム領域を設定し、該カラム領域に包
含されるそれぞれのLSIチップを構成している単位描画
領域のうちテーブル連続移動方向と直交する方向の基準
位置が等しい単位描画領域同士を集めて前記描画ストラ
イプ領域とし、該描画ストライプ領域の描画処理を順次
繰返して試料上の全描画領域を描画処理することを特徴
とする荷電ビーム描画方法。1. A drawing area, which is a set of LSI chips arranged on a sample, is divided into writing stripe areas of a predetermined width, and a table on which a sample is placed is continuously moved in one direction for each of the writing stripe areas. In a charged beam drawing method for performing beam positioning by a beam deflecting unit and performing a drawing process on a desired pattern expressed as a group of drawing unit figures that can be formed by a beam forming unit, Of these, a column area is set by collecting LSI chips having the same reference position in the direction orthogonal to the table continuous movement direction, and the table continuous movement in the unit drawing area constituting each LSI chip included in the column area is set. The unit drawing areas having the same reference position in the direction orthogonal to the direction are collected to form the drawing stripe area, and A charged beam lithography method characterized by sequentially performing a lithography process on a region to perform a lithography process on an entire lithography region on a sample.
動方向と直交する方向の単位描画領域の幅が異なる複数
個のLSIチップが包含されていることを特徴とする請求
項1記載の荷電ビーム描画方法。2. The charged beam according to claim 1, wherein the column area includes a plurality of LSI chips having different widths of a unit drawing area in a direction orthogonal to the table continuous movement direction. Drawing method.
記描画ストライプ領域の前記テーブル連続移動方向と直
交する方向の基準位置が小さい領域若しくは大きい領域
から順次描画処理することを特徴とする請求項1記載の
荷電ビーム描画方法。3. The drawing process of the column region, wherein the drawing process is performed sequentially from a region where a reference position of the drawing stripe region in a direction orthogonal to the table continuous movement direction is small or large. Charged beam drawing method as described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30093888A JP2664746B2 (en) | 1988-11-30 | 1988-11-30 | Charge beam writing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30093888A JP2664746B2 (en) | 1988-11-30 | 1988-11-30 | Charge beam writing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02148825A JPH02148825A (en) | 1990-06-07 |
JP2664746B2 true JP2664746B2 (en) | 1997-10-22 |
Family
ID=17890914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30093888A Expired - Fee Related JP2664746B2 (en) | 1988-11-30 | 1988-11-30 | Charge beam writing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2664746B2 (en) |
-
1988
- 1988-11-30 JP JP30093888A patent/JP2664746B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02148825A (en) | 1990-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4878177A (en) | Method for drawing a desired circuit pattern using charged particle beam | |
JP3457474B2 (en) | Charged beam drawing equipment | |
JP4054445B2 (en) | Charged beam drawing method | |
US4989156A (en) | Method of drawing a pattern on wafer with charged beam | |
JP2786676B2 (en) | Charged beam drawing method | |
JPH10284392A (en) | Charged particle beam lithography | |
JP2664746B2 (en) | Charge beam writing method | |
JP2538899B2 (en) | Charged beam drawing method and drawing apparatus | |
JP3454974B2 (en) | Charged beam drawing method | |
JP3274149B2 (en) | Charged beam drawing method | |
JPH0574693A (en) | Charged-beam plotting method | |
JP3319519B2 (en) | Charged beam drawing method | |
JP3004034B2 (en) | Charged beam drawing method | |
JP2894746B2 (en) | Charged beam drawing method | |
JPH01152726A (en) | Charged particle beam lithography | |
JP3964606B2 (en) | Charged beam drawing apparatus, charged beam drawing method, and computer-readable recording medium | |
JPH03283423A (en) | Charged beam drawing method | |
JPH025406A (en) | Charged particle beam lithography | |
JP2786671B2 (en) | Charged beam drawing method | |
JP2839587B2 (en) | Charged beam drawing method | |
JPS63127532A (en) | Charged-beam lithography | |
JPH09293669A (en) | Charged particle-beam drawing device and method | |
JPH0212809A (en) | Charged beam drawing method | |
JPS6272124A (en) | Charged particle beam lithography | |
JPH04302413A (en) | Charged particle beam lithography equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |