JP2663178B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2663178B2 JP2663178B2 JP24452989A JP24452989A JP2663178B2 JP 2663178 B2 JP2663178 B2 JP 2663178B2 JP 24452989 A JP24452989 A JP 24452989A JP 24452989 A JP24452989 A JP 24452989A JP 2663178 B2 JP2663178 B2 JP 2663178B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- transmission
- semiconductor device
- signal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10W72/50—
-
- H10W72/07551—
-
- H10W72/932—
-
- H10W90/754—
-
- H10W90/756—
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に適用して有効な技術に関する
もので、特に、超高速、大電流切換え出力型の半導体装
置に利用して有効な技術に関するものである。Description: BACKGROUND OF THE INVENTION The present invention relates to a technology that is effective when applied to a semiconductor device, and is particularly effective when applied to an ultra-high-speed, large-current switching output type semiconductor device. It is about technology.
［従来の技術］ パッケージ内に納められる半導体チップと該パッケー
ジ外との電気的信号のやり取りは伝送線により行なわれ
ている。[Related Art] Transmission and reception of electrical signals between a semiconductor chip contained in a package and the outside of the package are performed by transmission lines.
この伝送線を備える半導体装置については、例えば19
85年に株式会社日経マグロウヒル社から発行された「日
経エレクトロニクス」11月号第111頁〜第117頁等に数多
く記載されている。For a semiconductor device having this transmission line, for example, 19
Many are described in "Nikkei Electronics" November issue, pages 111 to 117, published by Nikkei McGraw-Hill Co., Ltd. in 1985.
この伝送線を備える半導体装置の一例を示したのが第
３図、第４図である。3 and 4 show an example of a semiconductor device having the transmission line.
第３図における半導体装置は、例えばセラミックパッ
ケージにより封止される半導体装置を示しており、符号
１は半導体チップを、２は該半導体チップ上のボンディ
ングパッド（端子；図示せず）にその一端が接続される
ボンディングワイヤをそれぞれ示している。このボンデ
ィングワイヤ２の他端には、伝送線をなす、例えばＷよ
りなるリード３が接続されており、そのアウター部は下
方に析曲され、実装基板上に形成されるメタライズ部
（図示せず）に接続されるようになっている。The semiconductor device in FIG. 3 shows a semiconductor device sealed with, for example, a ceramic package. Reference numeral 1 denotes a semiconductor chip, 2 denotes a bonding pad (terminal; not shown) on the semiconductor chip, one end of which is provided. Each of the bonding wires to be connected is shown. The other end of the bonding wire 2 is connected to a lead 3 made of, for example, W, which forms a transmission line, and its outer portion is bent downward to form a metallized portion (not shown) formed on a mounting substrate. ).
また、第４図に示されるリード23の如く、リード３を
一体物とせず、折曲部前後のリード3a,3bに分割し、こ
れらを接続線をなすバイアメタル４により接続するよう
にした半導体装置も知られている。Also, as in the lead 23 shown in FIG. 4, the lead 3 is not integrated, but is divided into leads 3a and 3b before and after the bent portion, and these are connected by the via metal 4 forming a connection line. Devices are also known.
何れにしても、従来の半導体装置においては、チップ
との電気的信号のやり取りを行なう伝送線3,23は単一層
の導体で構成されており、従って、電気的信号の伝送経
路は一つのみとなっている。In any case, in the conventional semiconductor device, the transmission lines 3 and 23 for exchanging electric signals with the chip are formed of a single-layer conductor, so that there is only one electric signal transmission path. It has become.
なお、図が煩雑になるのを避けるために、半導体チッ
プ１には一端子しか描かれていないが、実際には、外郭
に沿って多数の端子及びこれらに接続される多数のリー
ドが配設されており、また同様に図が煩雑になるのを避
けるために、半導体チップ１、ボンディングパッド２、
リード3,23以外の部位の描写は省略されている。Although only one terminal is illustrated on the semiconductor chip 1 to avoid complicating the drawing, in practice, a large number of terminals and a large number of leads connected thereto are provided along the outer periphery. In order to avoid complicating the drawing, the semiconductor chip 1, the bonding pads 2,
Depiction of parts other than the leads 3 and 23 is omitted.
［発明が解決しようとする課題］ しかしながら、上記従来技術の半導体装置においては
以下の問題点がある。[Problems to be Solved by the Invention] However, the above-described conventional semiconductor device has the following problems.
すなわち、伝送線3,23はインダクタンス成分を有して
おり、このインダクタンス成分により誘起される逆起電
力並びに特性インピーダンスの不整合によって生じる反
射等により、伝送波形のリンギング、歪等が発生し、回
路の誤動作を招くという問題がある。That is, the transmission lines 3 and 23 have an inductance component, and ringing and distortion of the transmission waveform occur due to the back electromotive force induced by the inductance component and reflection caused by the mismatch of the characteristic impedance. There is a problem that this causes a malfunction.
この問題点は、高速（高周波）の大電流パルスを伝送
する場合における切換え時に特に生じる畏れがある。This problem may occur particularly at the time of switching when transmitting a high-speed (high-frequency) large current pulse.
ここで、上記伝送線3,23のインダクタンスを低減すべ
く、該伝送線3,23を太線化、短線化することが考えられ
る。Here, in order to reduce the inductance of the transmission lines 3, 23, the transmission lines 3, 23 may be made thicker and shorter.
しかしながら、近年における半導体装置の高集積化に
よりパッケージの取出しピン（アウタリード）数が増大
し、パッケージの外形寸法が大きくなってきており、パ
ッケージ内の伝送線の線路長が増大の傾向にあるので、
該伝送線の短線化を図ることは困難である。However, with the recent increase in the degree of integration of semiconductor devices, the number of pins (outer leads) of the package has increased, and the outer dimensions of the package have been increasing, and the line length of transmission lines in the package tends to increase.
It is difficult to shorten the transmission line.
また、上記多ピン化により伝送線間の距離も短くなっ
てきているので、伝送線の断面積を大きくし、該伝送線
の太線化を図ることも困難である。Further, since the distance between the transmission lines is becoming shorter due to the increase in the number of pins, it is also difficult to increase the cross-sectional area of the transmission lines and make the transmission lines thicker.
本発明は係る問題点に鑑みなされたものであって、波
形劣化を生ぜしめず、信頼性の向上された半導体装置を
提供することを目的としている。The present invention has been made in view of the above problems, and has as its object to provide a semiconductor device which does not cause waveform deterioration and has improved reliability.
［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。[Means for Solving the Problems] The outline of a typical invention among the inventions disclosed in the present application is as follows.
すなわち、半導体チップに設けられる一端子との電気
的信号の授受を行う伝送線を２層以上の階層構造にし、
各組の上層伝送線と下層伝送線との間に少なくとも２個
以上の接続線を所定間隔で設け、当該各接続線によって
前記上層伝送線と下層伝送線とを電気的に接続するとと
もに、前記階層構造を成す伝送線の前記各接続線を経由
する複数の各伝送経路の伝播遅延時間は互いに同一に設
定されるようにしたものである。また、前記半導体チッ
プは、信号立上り時間、信号立下り時間がともに100ps
以下で、電流出力レベルが50〜100mAである高速，大電
流の電気的信号を上記伝送線を介して出力するレーザー
ドライバーICチップとすることができる。That is, a transmission line for transmitting and receiving an electric signal to and from one terminal provided on a semiconductor chip has a hierarchical structure of two or more layers,
At least two or more connection lines are provided at predetermined intervals between the upper transmission line and the lower transmission line of each set, and the upper transmission line and the lower transmission line are electrically connected by the respective connection lines, Propagation delay times of a plurality of transmission paths passing through the connection lines of the transmission line having a hierarchical structure are set to be the same. The semiconductor chip has a signal rise time and a signal fall time of 100 ps.
Hereinafter, a laser driver IC chip that outputs a high-speed, large-current electrical signal having a current output level of 50 to 100 mA via the transmission line can be provided.
［作用］ 上記した手段によれば、伝送線を階層構造にし、各組
の上層伝送線と下層伝送線との間に少なくとも２個以上
の接続線を所定間隔で設け、当該各接続線によって前記
上層伝送線と下層伝送線とを電気的に接続するととも
に、前記階層構造を成す伝送線の前記各接続線を経由す
る複数の各伝送経路の伝播遅延時間は互いに同一に設定
されるようにしたので、伝送経路を複数取り得るように
なり、コイルを並列接続したのと等価となって伝送線の
インダクタンスの低減がなされるようになるという作用
により、波形劣化を生ぜしめず、信頼性を向上するとい
う上記目的が達成されることになる。[Operation] According to the above-described means, the transmission lines are arranged in a hierarchical structure, and at least two or more connection lines are provided at predetermined intervals between the upper transmission line and the lower transmission line of each set, and The upper transmission line and the lower transmission line are electrically connected, and the propagation delay times of a plurality of transmission paths passing through the connection lines of the transmission line forming the hierarchical structure are set to be the same. As a result, multiple transmission paths can be taken, and the effect of reducing the inductance of the transmission line is equivalent to connecting the coils in parallel, thereby improving the reliability without causing waveform deterioration. This achieves the above-mentioned purpose.
しかも、信号伝送経路の伝播遅延時間は互いに同一に
なっているので、各々の電流成分の位相が同一となり、
位相シフトによる波形歪を生ずることが防止される。ま
た、前記半導体チップを信号立上り時間、信号立下り時
間がともに100ps以下で、電流出力レベルが50〜100mAで
ある高速，大電流の電気的信号を上記伝送線を介して出
力するレーザードライバーICチップとした場合には、高
周波電流パルスを波形劣化せしめることなく伝送するこ
とが可能である。Moreover, the propagation delay times of the signal transmission paths are the same, so that the phases of the respective current components are the same,
Waveform distortion due to the phase shift is prevented. A laser driver IC chip for outputting a high-speed, large-current electrical signal through the transmission line, wherein the semiconductor chip has a signal rise time and a signal fall time of 100 ps or less and a current output level of 50 to 100 mA. In this case, the high-frequency current pulse can be transmitted without deteriorating the waveform.
［実施例］ 以下、本発明に係る半導体装置の実施例を図面を参照
しながら説明する。Example An example of a semiconductor device according to the present invention will be described below with reference to the drawings.
第１図には本発明に係る半導体装置の実施例が示され
ている。FIG. 1 shows an embodiment of a semiconductor device according to the present invention.
この実施例の半導体装置は所謂レーザードライバーIC
チップを構成しており、tr（ライズタイム）、tf（フォ
ールタイム）が各々100ps以下に、電流出力レベルが50
〜100mAにそれぞれなっており、超高速、大電流切換え
出力型の半導体装置となっている。The semiconductor device of this embodiment is a so-called laser driver IC.
The chip consists of tr (rise time) and tf (fall time) of less than 100 ps each, and a current output level of 50
It is about 100 mA each, and it is an ultra-high-speed, large-current switching output type semiconductor device.
このレーザードライバーICチップにおいては、半導体
チップ１は図示されないセラミックパッケージにより封
止されており、半導体チップ１上に形成されるボンディ
ングパッド（端子；図示せず）にはボンディングワイヤ
２の一端が接続されている。In this laser driver IC chip, the semiconductor chip 1 is sealed by a ceramic package (not shown), and one end of a bonding wire 2 is connected to a bonding pad (terminal; not shown) formed on the semiconductor chip 1. ing.
そして、この実施例のレーザードライバーICチップに
あっては、該ボンディングワイヤ２の他端には、本実施
例の特徴をなす２層階層構造をなす伝送線13が接続され
ている。この２層階層構造をなす伝送線13は、上層の伝
送線31と下層の伝送線32及びこれら上下層の伝送線31,3
2とを両端において接続するバイアメタル（接続線）41,
42により構成されており、上下層の伝送線31,32及びバ
イアメタル41,42は、例えばＷ等の同材質でそれぞれ形
成されている。In the laser driver IC chip of this embodiment, the other end of the bonding wire 2 is connected to a transmission line 13 having a two-layer hierarchical structure which is a feature of this embodiment. The transmission line 13 having the two-layer hierarchical structure includes an upper transmission line 31, a lower transmission line 32, and upper and lower transmission lines 31,3.
Via metal (connection line) 41, which connects 2 to both ends,
The upper and lower transmission lines 31 and 32 and the via metals 41 and 42 are formed of the same material such as W, for example.
従って、半導体チップ１から発せられる高周波電流パ
ルスは、ボンディングワイヤ２−上層の伝送線31−バイ
アメタル41−下層の伝送線32という伝送経路Ａと、ボン
ディングワイヤ２−上層の伝送線31−バイアメタル42−
下層の伝送線32という伝送経路Ｂの２通りを流れること
になる。Therefore, the high-frequency current pulse emitted from the semiconductor chip 1 is transmitted to the transmission path A of the bonding wire 2 -the upper transmission line 31 -the via metal 41 -the lower transmission line 32 and the bonding wire 2 -the upper transmission line 31 -the via metal. 42−
It will flow through two transmission paths B, namely, the lower transmission line 32.
なお、本実施例においては、伝送線13における高周波
電流パルスのループは考えていない。In this embodiment, a loop of a high-frequency current pulse in the transmission line 13 is not considered.
このように構成されるレーザードライバーICチップに
よれば次のような効果を得ることができる。According to the laser driver IC chip configured as described above, the following effects can be obtained.
すなわち、伝送線13を２層階層構造にし、上層の伝送
線31と下層の伝送線32とを２個のバイアメタル41,42に
より接続するようにしたので、伝送経路を伝送経路A,B
というように２通り取り得るようになり、コイルを並列
接続したのと等価となって伝送線のインダクタンスの低
減がなされるようになるという作用により、波形劣化が
生じなくなり、信頼性の向上が図られるようになる。That is, the transmission line 13 has a two-layer structure, and the upper transmission line 31 and the lower transmission line 32 are connected by the two via metals 41 and 42.
As a result, the effect of reducing the inductance of the transmission line is equivalent to connecting the coils in parallel, thereby preventing waveform deterioration and improving reliability. Will be able to
ここで、本実施例においては、伝送経路A,Bの長さ、
上下層の伝送線31,32の厚さ、バイアメタル41,42の径は
全てそれぞれ等しくなっており、しかも、上述のよう
に、上下層の伝送線31,32及びバイアメタル41,42の材質
は全て同材質となっているので、伝送経路A,Bの伝播遅
延時間（ｔpd）は互いに同一になっており、従って、各
々の電流成分の位相が同一で、位相シフトによる波形歪
が生じないようになっている。Here, in the present embodiment, the length of the transmission paths A and B,
The thicknesses of the upper and lower transmission lines 31 and 32 and the diameters of the via metals 41 and 42 are all equal, and, as described above, the materials of the upper and lower transmission lines 31 and 32 and the via metals 41 and 42 Are all made of the same material, the propagation delay times (tpd) of the transmission paths A and B are the same, so that the phases of the respective current components are the same, and no waveform distortion occurs due to the phase shift. It has become.
換言すれば、伝送線13は、この位相シフトによる波形
歪が生じないような構成となっている。In other words, the transmission line 13 is configured so that waveform distortion due to this phase shift does not occur.
ところで、高周波電流パルスを波形劣化をさせること
なく伝送するには、伝送線の特性インピーダンスZ0を小
さくすることも有効である。Incidentally, the transmission without the waveform deterioration of the high-frequency current pulses, it is effective to reduce the characteristic impedance Z 0 of the transmission line.
ここで、伝送線の特性インピーダンスZ0は次式で与え
られる。Here, the characteristic impedance Z 0 of the transmission line is given by the following equation.
従って、特性インピーダンスZ0を小さくするには、イ
ンダクタンスＬを小さくするだけでなく、キャパシタン
スＣを大きくすることも効果的である。 Therefore, in order to reduce the characteristic impedance Z 0 is not only to reduce the inductance L, and is also effective to increase the capacitance C.
ここで、本実施例においては、伝送線13は２層階層構
造を採用しており、上下層の伝送線31,32間に従来にな
い新たなキャパシタンスが形成されているので、特性イ
ンピーダンスZ0の低減が可能となっており、高周波電流
パルスをさらに波形劣化せしめることなく伝送すること
が可能となっている。In the present embodiment, the transmission line 13 has adopted a two-layer hierarchical structure, the new capacitance unprecedented between transmission lines 31 and 32 of the upper and lower layers are formed, the characteristic impedance Z 0 This makes it possible to transmit the high-frequency current pulse without further deteriorating the waveform.
なお、上記実施例における２層階層構造部分は、周知
の積層セラミック法による多層配線技術または薄膜多層
配線技術等を用いることにより製造されている。The two-layer hierarchical structure in the above embodiment is manufactured by using a multi-layer wiring technique or a thin-film multi-layer wiring technique by a well-known laminated ceramic method.
第２図には本発明に係るレーザードライバーICチップ
の他の実施例が示されている。FIG. 2 shows another embodiment of the laser driver IC chip according to the present invention.
この実施例のレーザードライバーICチップが先の実施
例のそれと違う点は、伝送線14を３層階層構造とし、上
方における上下層の伝送線31,33とを３個のバイアメタ
ル41a,42a,43aにより接続し、下方における上下層の伝
送線33,32とを３個のバイアメタル41b,42b,43bにより接
続するようにした点である。The laser driver IC chip of this embodiment is different from that of the previous embodiment in that the transmission line 14 has a three-layer structure and the upper and lower transmission lines 31, 33 are connected to three via metals 41a, 42a, 43a, and the lower and upper transmission lines 33, 32 are connected by three via metals 41b, 42b, 43b.
従って、半導体チップ１から発せられる高周波電流パ
ルスは、ボンディングワイヤ２−上層の伝送線31−バイ
アメタル41a,41b−下層の伝送線32という伝送経路と、
ボンディングワイヤ２−上層の伝送線31−バイアメタル
43a,43b−下層の伝送線32という伝送経路と、ボンディ
ングワイヤ２−上層の伝送線31−バイアメタル42a,42b
−下層の伝送線32という伝送経路と、ボンディングワイ
ヤ２−上層の伝送線31−バイアメタル41a−中間の伝送
線33−バイアメタル43b−下層の伝送線32という伝送系
路と、ボンディングワイヤ２−上層の伝送線31−バイア
メタル41a−中間の伝送線33−バイアメタル42b−下層の
伝送線32という伝送経路及び、ボンディングワイヤ２−
上層の伝送線31−バイアメタル43a−中間の伝送線33−
バイアメタル42b−下層の伝送線32という伝送経路の６
通りを流れることになり、先の実施例よりコイルの並列
個数が増えることになって、さらに伝送線14のインダク
タンスの低減がなされるようになっており、信頼性の向
上がさらに図られるようになっている。Accordingly, a high-frequency current pulse emitted from the semiconductor chip 1 is transmitted through a transmission path of a bonding wire 2-upper transmission line 31-via metal 41a, 41b-lower transmission line 32,
Bonding wire 2-upper layer transmission line 31-via metal
43a, 43b-transmission path of lower transmission line 32, bonding wire 2-upper transmission line 31-via metal 42a, 42b
A transmission path of a lower transmission line 32; a bonding wire 2; an upper transmission line 31; a via metal 41a; an intermediate transmission line 33; a via metal 43b; a transmission path of a lower transmission line 32; The transmission path of the upper layer transmission line 31-via metal 41a-the middle transmission line 33-the via metal 42b-the lower layer transmission line 32 and the bonding wire 2-
Upper transmission line 31-Via metal 43a-Intermediate transmission line 33-
Via metal 42b-lower transmission line 32 of transmission path 6
As the number of coils increases in parallel with the previous embodiment, the inductance of the transmission line 14 is further reduced, and the reliability is further improved. Has become.
また、伝送線14においては、上下３層の伝送線31,32,
33間にキャパシタンスがそれぞれ形成されるので、先の
実施例に比べてさらに特性インピーダンスZ0の低減が可
能となっており、高周波電流パルスをさらに波形劣化せ
しめることなく伝送することができるようになってい
る。In the transmission line 14, the transmission lines 31, 32,
Since capacitance is formed respectively between 33, and enables further reduction of the characteristic impedance Z 0 as compared with the previous embodiment, so it can be transmitted without allowed to deteriorate further waveform frequency current pulses ing.
なお、本実施例においても先の実施例と同様に、各伝
送経路の長さ、各伝送線31,32,33の厚さ、バイアメタル
41a,41b,42a,42b,43a,43bの径は全てそれぞれ等しくな
っており、しかも各伝送線31,32,33及びバイアメタル41
a,41b,42a,42b,43a,43bの材質は全て同材質となってお
り、位相シフトによる波形歪が生じないようになってい
る。In this embodiment, similarly to the previous embodiment, the length of each transmission path, the thickness of each transmission line 31, 32, 33, the via metal
The diameters of 41a, 41b, 42a, 42b, 43a, 43b are all the same, and each transmission line 31, 32, 33 and via metal 41
The materials of a, 41b, 42a, 42b, 43a, and 43b are all the same, so that waveform distortion due to phase shift does not occur.
因に、本発明者の実験によれば、第１図、第２図に示
される伝送路13,14のインダクタンスは、従来の単一層
の導体よりなる伝送路3,23のそれに比べてそれぞれ約30
％、約50％低減されることが確かめられた。According to the experiments of the present inventor, the inductance of the transmission lines 13 and 14 shown in FIGS. 1 and 2 is approximately smaller than that of the transmission lines 3 and 23 of the conventional single-layer conductor. 30
%, About 50%.
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and various changes can be made without departing from the gist of the invention. Nor.
例えば、上記実施例においては、伝送線13,14を２
層、３層階層構造にそれぞれしているが、４層以上の階
層構造にすることも可能である。For example, in the above embodiment, the transmission lines 13 and 14
Although each layer has a three-layer hierarchical structure, a four-layer or more hierarchical structure is also possible.
また、上記実施例においては、超高速、大電流切換え
出力型の半導体装置に特に有効なことから、tr（ライズ
タイム）、tf（フォールタイム）が各々100ps以下で、
電流出力レベルが50〜100mAのレーザードライバーICチ
ップに対する適用例が述べられているが、本発明の適用
範囲は上記装置並びに上記数値に限定されるものではな
く、半導体チップに設けられる一端子との電気的信号の
やり取りを行なう伝送線を備える半導体装置全てに対し
てである。Further, in the above embodiment, since it is particularly effective for an ultra-high-speed, large-current switching output type semiconductor device, tr (rise time) and tf (fall time) are 100 ps or less, respectively.
Although an example of application to a laser driver IC chip having a current output level of 50 to 100 mA is described, the applicable range of the present invention is not limited to the above-described device and the above-described numerical values. This is for all semiconductor devices provided with transmission lines for exchanging electrical signals.
［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。[Effects of the Invention] The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、半導体チップに設けられる一端子との電気
的信号の授受を行う伝送線を２層以上の階層構造にし、
各組の上層伝送線と下層伝送線との間に少なくとも２個
以上の接続線を所定間隔で設け、当該各接続線によって
前記上層配送線と下層伝送線とを電気的に接続するとと
もに、前記階層構造を成す伝送線の前記各接続線を経由
する複数の各伝送経路の伝播遅延時間は互いに同一に設
定されるようにしたので、伝送経路を複数取り得るよう
になり、コイルを並列接続したのと等価となって伝送線
のインダクタンスの低減がなされるようになる。その結
果、波形劣化が生じなくなり、信頼性の向上が図られる
ようになる。That is, a transmission line for transmitting and receiving an electric signal to and from one terminal provided on a semiconductor chip has a hierarchical structure of two or more layers,
At least two or more connection lines are provided at predetermined intervals between the upper transmission line and the lower transmission line of each set, and the upper distribution line and the lower transmission line are electrically connected by the respective connection lines, Propagation delay times of a plurality of transmission paths passing through the connection lines of the transmission line having a hierarchical structure are set to be the same, so that a plurality of transmission paths can be taken, and coils are connected in parallel. Is equivalent to the above, and the inductance of the transmission line is reduced. As a result, waveform deterioration does not occur, and reliability is improved.
しかも、信号伝送経路の伝播遅延時間は互いに同一に
なっているので、各々の電流成分の位相が同一となり、
位相ソフトによる波形歪を生ずることが防止される。ま
た、前記半導体チップを信号立上り時間、信号立下り時
間がもとに100ps以下で、電流出力レベルが50〜100mAで
ある高速，大電流の電気的信号を上記伝送線を介して出
力するレーザードライバーICチップとした場合には、高
周波電流パルスを波形劣化せしめることなく伝送するこ
とが可能となる。Moreover, the propagation delay times of the signal transmission paths are the same, so that the phases of the respective current components are the same,
Waveform distortion due to phase software is prevented. A laser driver for outputting a high-speed, large-current electrical signal through the transmission line, the semiconductor chip having a signal rise time and a signal fall time of 100 ps or less and a current output level of 50 to 100 mA. When an IC chip is used, high-frequency current pulses can be transmitted without causing waveform deterioration.
第１図は本発明に係る半導体装置の実施例の要部のみを
示す概略図、 第２図は本発明に係る半導体装置の他の実施例の要部の
みを示す概略図、 第３図、第４図は従来技術に係る半導体装置の要部のみ
をそれぞれ示す概略図である。 １……半導体チップ、13,14……伝送線、31,（33）……
上層の伝送線、32,（33）……下層の伝送線、41,41a,41
b,42,42a,42b,43a,43b……接続線（バイアメタル）。FIG. 1 is a schematic diagram showing only a main part of an embodiment of the semiconductor device according to the present invention, FIG. 2 is a schematic diagram showing only a main part of another embodiment of the semiconductor device according to the present invention, FIG. FIG. 4 is a schematic diagram showing only a main part of a semiconductor device according to the prior art. 1 ... Semiconductor chip, 13,14 ... Transmission line, 31, (33) ...
Upper layer transmission line, 32, (33) ... Lower layer transmission line, 41, 41a, 41
b, 42,42a, 42b, 43a, 43b ... Connection line (via metal).
Claims (2)
た一端子に接続されて電気的信号の伝送を行なう伝送線
とを含む半導体装置であって、 前記伝送線は、２層以上の階層構造を有し、 各組の上層伝送線と下層伝送線との間には少なくとも２
個以上の接続線が所定間隔で設けられ、 当該各接続線によって前記上層伝送線と下層伝送線とが
電気的に接続されるとともに、 前記階層構造を成す伝送線の前記各接続線を経由する複
数の信号伝送経路の伝播遅延時間が互いに同一に設定さ
れたことを特徴とする半導体装置。1. A semiconductor device comprising a semiconductor chip and a transmission line connected to one terminal provided on the semiconductor chip for transmitting an electric signal, wherein the transmission line has a hierarchical structure of two or more layers. And at least 2 between each pair of upper and lower transmission lines.
At least a plurality of connection lines are provided at predetermined intervals, and the connection lines electrically connect the upper transmission line and the lower transmission line, and pass through the connection lines of the transmission line forming the hierarchical structure. A semiconductor device, wherein propagation delay times of a plurality of signal transmission paths are set to be equal to each other.
号立下り時間がともに100ps以下で、電流出力レベルが5
0〜100mAである高速，大電流の電気的信号を上記伝送線
を介して出力するレーザードライバーICチップであるこ
とを特徴とする特許請求の範囲第１項記載の半導体装
置。2. The semiconductor chip according to claim 1, wherein both the signal rise time and the signal fall time are 100 ps or less and the current output level is 5 ps.
2. The semiconductor device according to claim 1, wherein the semiconductor device is a laser driver IC chip that outputs a high-speed, large-current electrical signal of 0 to 100 mA via the transmission line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24452989A JP2663178B2 (en) | 1989-09-20 | 1989-09-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24452989A JP2663178B2 (en) | 1989-09-20 | 1989-09-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03106047A JPH03106047A (en) | 1991-05-02 |
| JP2663178B2 true JP2663178B2 (en) | 1997-10-15 |
Family
ID=17120050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24452989A Expired - Fee Related JP2663178B2 (en) | 1989-09-20 | 1989-09-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663178B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4540249B2 (en) * | 2001-04-24 | 2010-09-08 | 京セラ株式会社 | Ceramic terminal and semiconductor device storage package |
| JP4502543B2 (en) * | 2001-04-24 | 2010-07-14 | 京セラ株式会社 | Ceramic terminal and semiconductor device storage package |
| JP2006210777A (en) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | Semiconductor device |
| US9312593B2 (en) * | 2012-05-30 | 2016-04-12 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with novel transmission lines |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146874A (en) * | 1974-10-18 | 1976-04-21 | Mitsubishi Electric Corp | Handotaisochino seizohoho |
-
1989
- 1989-09-20 JP JP24452989A patent/JP2663178B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03106047A (en) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414222A (en) | Multilayer IC semiconductor package | |
| US5089878A (en) | Low impedance packaging | |
| US5459284A (en) | Twisted-pair wire bond and method thereof | |
| JP2001203470A (en) | Wiring board, semiconductor package, and semiconductor device | |
| JPH04180401A (en) | High frequency transmission line | |
| JPS61205001A (en) | Transmission line | |
| US11348894B2 (en) | High-frequency module | |
| JP2663178B2 (en) | Semiconductor device | |
| JP2002252300A (en) | Substrate and semiconductor chip package | |
| JP2001203300A (en) | Wiring substrate, semiconductor device, and method of manufacturing wiring substrate | |
| JP2904123B2 (en) | Method for producing multilayer film carrier | |
| US4674808A (en) | Signal ground planes for tape bonded devices | |
| US20160240487A1 (en) | Semiconductor device | |
| JP2002270722A (en) | Electric connection structure and semiconductor chip package | |
| JP3116782B2 (en) | Circuit board with inductive cancellation capacitor | |
| JP2001177046A (en) | Semiconductor device and method of manufacturing the same | |
| US11688678B2 (en) | Wiring board and semiconductor device | |
| JPH08274127A (en) | Semiconductor device | |
| CN100517691C (en) | Chip interconnection structure and system | |
| US10840179B2 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP2005327903A (en) | Semiconductor device | |
| JPS5854646A (en) | Hybrid integrated circuit device | |
| JPH0590427A (en) | Semiconductor integrated circuit device | |
| JP2617013B2 (en) | Lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |