JP2655638B2 - 薄膜能動素子基板 - Google Patents
薄膜能動素子基板Info
- Publication number
- JP2655638B2 JP2655638B2 JP60161248A JP16124885A JP2655638B2 JP 2655638 B2 JP2655638 B2 JP 2655638B2 JP 60161248 A JP60161248 A JP 60161248A JP 16124885 A JP16124885 A JP 16124885A JP 2655638 B2 JP2655638 B2 JP 2655638B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- line
- film transistor
- auxiliary wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多数の薄膜能動素子を行列電極の交差点近傍
に配置した薄膜能動素子基板に関する。
に配置した薄膜能動素子基板に関する。
［従来の技術］ 最近OA機器端末やポータブルテレビ等への要求から薄
形表示装置の開発が盛んに行われている。その中でも大
容量グラフィック表示に対応するために行列状に電極を
配置し、その電極交差点部に能動素子を配して駆動を行
うアクティブマトリックス方式の表示装置が研究されて
いる。
形表示装置の開発が盛んに行われている。その中でも大
容量グラフィック表示に対応するために行列状に電極を
配置し、その電極交差点部に能動素子を配して駆動を行
うアクティブマトリックス方式の表示装置が研究されて
いる。
第２図に薄膜能動素子として薄膜トランジスタを用い
た液晶表示装置の概念図を示す。（21）が液晶層であ
り、（22）が前記液晶層を駆動するためのスイッチング
用の薄膜トランジスタである。（23）は液晶を駆動する
ために必要な電圧を印加するためのデータ線であり、
（24）は薄膜トランジスタ（22）のゲートを制御する選
択信号線である。（25）及び（26）は、透明電極であ
る。
た液晶表示装置の概念図を示す。（21）が液晶層であ
り、（22）が前記液晶層を駆動するためのスイッチング
用の薄膜トランジスタである。（23）は液晶を駆動する
ために必要な電圧を印加するためのデータ線であり、
（24）は薄膜トランジスタ（22）のゲートを制御する選
択信号線である。（25）及び（26）は、透明電極であ
る。
第３図に、従来より知られているコープレナ構造を有
する薄膜トランジスタの平面図を示す。第３図の切断線
ａ−ａにおける一部断面図を第６図に示す。第３図と第
６図において、（１）は、アモルファスシリコン等から
なる半導体層を、（２）はソースラインを、（３）は各
薄膜トランジスタのソース電極を示す。これらは、アル
ミニウム等の金属により形成されている。
する薄膜トランジスタの平面図を示す。第３図の切断線
ａ−ａにおける一部断面図を第６図に示す。第３図と第
６図において、（１）は、アモルファスシリコン等から
なる半導体層を、（２）はソースラインを、（３）は各
薄膜トランジスタのソース電極を示す。これらは、アル
ミニウム等の金属により形成されている。
（５）はドレイン電極でソース電極と同様にアルミニ
ウム等の金属により形成されている。（７）はゲートラ
インで、ソース電極と同様にアルミニウム等の金属によ
り形成されている。（８）はコンタクトホールでソース
電極（３）とゲートライン（７）を絶縁するための絶縁
膜にあけられており、ドレイン電極（５）と表示画素電
極（10）とを接続するためのものである。（10）は表示
画素電極で、ITO,SnO2等の透明導電膜により形成され
る。
ウム等の金属により形成されている。（７）はゲートラ
インで、ソース電極と同様にアルミニウム等の金属によ
り形成されている。（８）はコンタクトホールでソース
電極（３）とゲートライン（７）を絶縁するための絶縁
膜にあけられており、ドレイン電極（５）と表示画素電
極（10）とを接続するためのものである。（10）は表示
画素電極で、ITO,SnO2等の透明導電膜により形成され
る。
また、各表示画素電極に２以上の薄膜能動素子を形成
して用いることもあり、例えばエレクトロクロミック表
示素子（ECD）では、その駆動に液晶表示素子（LCD）に
比して大電流を要するため、１画素に２個の薄膜トラン
ジスタを用いたりする。
して用いることもあり、例えばエレクトロクロミック表
示素子（ECD）では、その駆動に液晶表示素子（LCD）に
比して大電流を要するため、１画素に２個の薄膜トラン
ジスタを用いたりする。
［発明の解決しようとする問題点］ 上記のように、薄膜能動素子を用いることで視認性の
良い高密度情報表示が可能となるが、１画素に少なくと
も１個の割合で薄膜能動素子が必要なため数多くの薄膜
能動素子を無欠陥で作ることが非常に困難となる。
良い高密度情報表示が可能となるが、１画素に少なくと
も１個の割合で薄膜能動素子が必要なため数多くの薄膜
能動素子を無欠陥で作ることが非常に困難となる。
薄膜能動素子に起因する欠陥としては、電極間相互の
短絡、各電極の断線といった構造的欠陥や、薄膜能動素
子特性の不良といった欠陥等がある。
短絡、各電極の断線といった構造的欠陥や、薄膜能動素
子特性の不良といった欠陥等がある。
電極間相互は短絡は、電極間絶縁膜中の塵等の原因に
より発生するが、短絡がある場合には、一方の電極の信
号が短絡点を通じて逃げてしまうために線欠陥等の表示
欠陥の原因となってしまう。
より発生するが、短絡がある場合には、一方の電極の信
号が短絡点を通じて逃げてしまうために線欠陥等の表示
欠陥の原因となってしまう。
また薄膜能動素子の電気的特性が不良の場合には、信
号電圧が印加されても薄膜能動素子が充分な動作をしな
いために選択時に非点灯欠陥となる。
号電圧が印加されても薄膜能動素子が充分な動作をしな
いために選択時に非点灯欠陥となる。
以上のような欠陥の数は、製造プロセスの管理状態に
より異なるが、表示品位として要求されるレベルでは、
線欠陥は１本も許されず、点欠陥としても、全画素の0.
01％以下にする必要があるが、現状としては、200本以
上のラインを持つ基板中では、０〜数本の線欠陥や数個
の点欠陥が含まれることが多く、セル歩留りが低く、薄
膜能動素子を用いた情報表示装置の実用化を妨げる主な
問題点となっていた。
より異なるが、表示品位として要求されるレベルでは、
線欠陥は１本も許されず、点欠陥としても、全画素の0.
01％以下にする必要があるが、現状としては、200本以
上のラインを持つ基板中では、０〜数本の線欠陥や数個
の点欠陥が含まれることが多く、セル歩留りが低く、薄
膜能動素子を用いた情報表示装置の実用化を妨げる主な
問題点となっていた。
このような基板の欠陥の修復方法としては欠陥部位の
切断及び接続の２工程が必要となる。切断方法として
は、レーザトリマ、超音波カッタ等による方法がある。
また接続方法としては、焦点イオンビームによる蒸着、
レーザCVD法を用いた方法等があげられる。切断方法に
関しては比較的容易にできるが、接続方法に関しては、
装置が大掛かりになり、また真空引きとかガス導入とい
ったプロセスを必要とするため基板処理能力の点で問題
となっていた。
切断及び接続の２工程が必要となる。切断方法として
は、レーザトリマ、超音波カッタ等による方法がある。
また接続方法としては、焦点イオンビームによる蒸着、
レーザCVD法を用いた方法等があげられる。切断方法に
関しては比較的容易にできるが、接続方法に関しては、
装置が大掛かりになり、また真空引きとかガス導入とい
ったプロセスを必要とするため基板処理能力の点で問題
となっていた。
本発明の目的は薄膜能動素子基板において、あらかじ
め補助配線を設けこれを用いて線欠陥および点欠陥の修
復を行えるようにすることである。
め補助配線を設けこれを用いて線欠陥および点欠陥の修
復を行えるようにすることである。
［問題点を解決するための手段］ 本発明は、絶縁性基板上に行列状にソースラインとゲ
ートラインとが配置され、ソースラインとゲートライン
の交差点に対応して表示画素電極が設けられ、該交差点
近傍に一画素あたりに第１の薄膜トランジスタと第２の
薄膜トランジスタとが備えられてなる薄膜能動素子基板
において、第１の薄膜トランジスタと第２の薄膜トラン
ジスタはゲートラインの方向に沿って併設され、ゲート
ライン自体がゲート電極として用いられ、ソースライン
と第２の薄膜トランジスタのソース電極の両方に重なる
ように第１の補助配線が絶縁膜を介して配置され、第２
の薄膜トランジスタのソース電極と絶縁膜と第１の補助
配線、および、ソースラインと絶縁膜と第１の補助配線
から構成された第１の三層構造が設けられ、第１の補助
配線はゲートラインと同時に形成され、表示画素電極と
第２の薄膜トランジスタのドレイン電極とそれらの間の
絶縁膜とから構成された第２の三層構造が設けられ、第
１の薄膜トランジスタに欠陥のあった場合には第１の薄
膜トランジスタのソース電極とソースラインとの接続、
および第１の薄膜トランジスタのドレイン電極と表示画
素電極との接続が、ゲートラインとほぼ平行方向にレー
ザ照射により切断され、第１の三層構造にレーザ照射が
行われて上下方向の導通がとられ、ソースラインと第２
の薄膜トランジスタのソース電極とが第１の補助配線を
介して導通せしめられ、かつ、第２の三層構造にレーザ
照射が行われて上下方向の導通がとられ、該表示画素電
極を駆動する第２の薄膜トランジスタが設けられたこと
を特徴とする薄膜能動素子基板である。
ートラインとが配置され、ソースラインとゲートライン
の交差点に対応して表示画素電極が設けられ、該交差点
近傍に一画素あたりに第１の薄膜トランジスタと第２の
薄膜トランジスタとが備えられてなる薄膜能動素子基板
において、第１の薄膜トランジスタと第２の薄膜トラン
ジスタはゲートラインの方向に沿って併設され、ゲート
ライン自体がゲート電極として用いられ、ソースライン
と第２の薄膜トランジスタのソース電極の両方に重なる
ように第１の補助配線が絶縁膜を介して配置され、第２
の薄膜トランジスタのソース電極と絶縁膜と第１の補助
配線、および、ソースラインと絶縁膜と第１の補助配線
から構成された第１の三層構造が設けられ、第１の補助
配線はゲートラインと同時に形成され、表示画素電極と
第２の薄膜トランジスタのドレイン電極とそれらの間の
絶縁膜とから構成された第２の三層構造が設けられ、第
１の薄膜トランジスタに欠陥のあった場合には第１の薄
膜トランジスタのソース電極とソースラインとの接続、
および第１の薄膜トランジスタのドレイン電極と表示画
素電極との接続が、ゲートラインとほぼ平行方向にレー
ザ照射により切断され、第１の三層構造にレーザ照射が
行われて上下方向の導通がとられ、ソースラインと第２
の薄膜トランジスタのソース電極とが第１の補助配線を
介して導通せしめられ、かつ、第２の三層構造にレーザ
照射が行われて上下方向の導通がとられ、該表示画素電
極を駆動する第２の薄膜トランジスタが設けられたこと
を特徴とする薄膜能動素子基板である。
本発明は、電気的に絶縁された補助配線を形成してお
くか、また意図的に電気的接触を取らずにおく部分を作
り、それらの部分でレーザ照射により上下方向の導通を
とることによって、電気的に接続することを特徴として
いる。
くか、また意図的に電気的接触を取らずにおく部分を作
り、それらの部分でレーザ照射により上下方向の導通を
とることによって、電気的に接続することを特徴として
いる。
ここで本発明におけるレーザ照射による上下方向の導
通に関しての簡単な説明を加える。三層構造部分の断面
図を第４図（ａ）に示す。（41）はガラス基板を、（4
2），（44）は導電性薄膜を、（43）は絶縁性薄膜を示
す。この構造の基板に対し上方からレーザを照射する
と、（ｂ）に示すような形状になる。この時上部もしく
は、下部の導電性材料が絶縁膜露出面を覆い、上下の導
電性薄膜の導通がとれるようになる。このような状態の
物は洗浄工程、通電試験等にも何ら変化を示さなかっ
た。
通に関しての簡単な説明を加える。三層構造部分の断面
図を第４図（ａ）に示す。（41）はガラス基板を、（4
2），（44）は導電性薄膜を、（43）は絶縁性薄膜を示
す。この構造の基板に対し上方からレーザを照射する
と、（ｂ）に示すような形状になる。この時上部もしく
は、下部の導電性材料が絶縁膜露出面を覆い、上下の導
電性薄膜の導通がとれるようになる。このような状態の
物は洗浄工程、通電試験等にも何ら変化を示さなかっ
た。
またこの補助配線は、行列状に配したライン状の電極
のうちいずれか一方の電極と同時に形成できるので、工
程的には増やさずに修復機能を付加しているばかりでな
く、あらかじめ接続しやすいようにパターン形状を工夫
して種々の欠陥に対応できるように補助配線を配してお
くことで、この方法をより容易で確実なものにすること
ができるといった特徴を有する。本発明の第１の補助配
線は、ゲートラインと同時に形成する。
のうちいずれか一方の電極と同時に形成できるので、工
程的には増やさずに修復機能を付加しているばかりでな
く、あらかじめ接続しやすいようにパターン形状を工夫
して種々の欠陥に対応できるように補助配線を配してお
くことで、この方法をより容易で確実なものにすること
ができるといった特徴を有する。本発明の第１の補助配
線は、ゲートラインと同時に形成する。
また、本発明は、従来の修復方法と比較して、切断に
用いるレーザトリマをそのまま転用することができ、１
台の装置で切断、接続の方法の機能を持たせることがで
きる。さらに真空引き、ガス導入等は必要としないので
基板処理能力も大幅に向上させることができる。
用いるレーザトリマをそのまま転用することができ、１
台の装置で切断、接続の方法の機能を持たせることがで
きる。さらに真空引き、ガス導入等は必要としないので
基板処理能力も大幅に向上させることができる。
また、本発明の好ましい実施態様においては、ライン
状に配した行列状電極の重なり部分で発生した短絡を修
復するために、補助配線を形成しておき、短絡が発生し
た場合には、短絡部分を電気的に切断し補助配線を介し
て接続することにより表示欠陥をなくすことが可能とな
る。
状に配した行列状電極の重なり部分で発生した短絡を修
復するために、補助配線を形成しておき、短絡が発生し
た場合には、短絡部分を電気的に切断し補助配線を介し
て接続することにより表示欠陥をなくすことが可能とな
る。
さらに、種々の薄膜能動素子基板を作成した結果、欠
陥の発生場所は任意であり、近接した能動素子が欠陥と
なる確率は極めて低いので、１つの画素に複数の能動素
子を設けることにより第１の能動素子に欠陥がある場合
には欠陥部分を削除して第２の能動素子を用いることが
できるように接続し、線欠陥、点欠陥をなくして薄膜能
動素子基板の歩留りを向上することを可能にする。
陥の発生場所は任意であり、近接した能動素子が欠陥と
なる確率は極めて低いので、１つの画素に複数の能動素
子を設けることにより第１の能動素子に欠陥がある場合
には欠陥部分を削除して第２の能動素子を用いることが
できるように接続し、線欠陥、点欠陥をなくして薄膜能
動素子基板の歩留りを向上することを可能にする。
本発明は薄膜ダイオード等の能動素子にも適応が可能
であるが、以下の説明は薄膜トランジスタ（以下トラン
ジスタとも略記する）を例にとって説明する。以下図面
を参照しつつ説明する。
であるが、以下の説明は薄膜トランジスタ（以下トラン
ジスタとも略記する）を例にとって説明する。以下図面
を参照しつつ説明する。
第１図は本発明の薄膜能動素子基板の一つの表示画素
付近の代表的構造を示す平面図である。全体はコープレ
ナ構造のトランジスタ２個と補助配線を有する構造とな
っている。（１）はアモルファスシリコン、多結晶シリ
コン、微結晶シリコン等からなる半導体層を、（２）は
アルミニウム等の金属からなるソースラインを、（３）
は各画素の第１のトランジスタのソース電極を、（４）
は第２のトランジスタのソース電極を示す。（５），
（６）はそれぞれ第１及び第２のトランジスタのドレイ
ン電極を示す。
付近の代表的構造を示す平面図である。全体はコープレ
ナ構造のトランジスタ２個と補助配線を有する構造とな
っている。（１）はアモルファスシリコン、多結晶シリ
コン、微結晶シリコン等からなる半導体層を、（２）は
アルミニウム等の金属からなるソースラインを、（３）
は各画素の第１のトランジスタのソース電極を、（４）
は第２のトランジスタのソース電極を示す。（５），
（６）はそれぞれ第１及び第２のトランジスタのドレイ
ン電極を示す。
（７）はソース、ドレイン電極と同様にアルミニウム
等の金属からなるゲートラインを示す。（８）は（10）
の表示画素電極とドレイン電極（５）との間の接続をと
るためのコンタクトホールである。（9A）及び（9B）は
本発明に用いられる補助配線であり、それぞれ第１の補
助配線、第３の補助配線と呼び、ゲート電極と同様にア
ルミニウム等の金属から形成できる。第１の補助配線は
ゲート電極と同時に形成して用いる。また（11）はアル
ミニウム等の金属からなる第２の補助配線でソース電極
と同時に形成されればよい。
等の金属からなるゲートラインを示す。（８）は（10）
の表示画素電極とドレイン電極（５）との間の接続をと
るためのコンタクトホールである。（9A）及び（9B）は
本発明に用いられる補助配線であり、それぞれ第１の補
助配線、第３の補助配線と呼び、ゲート電極と同様にア
ルミニウム等の金属から形成できる。第１の補助配線は
ゲート電極と同時に形成して用いる。また（11）はアル
ミニウム等の金属からなる第２の補助配線でソース電極
と同時に形成されればよい。
薄膜能動素子基板の配線部材としては、アルミニウ
ム,Cr等の金属電極、ITO,SnO2等の透明電極等がある。
そして、蒸着、スパッタ等周知の方法で導通性薄膜とし
て形成され用いられる。本発明の第１の補助配線は、ゲ
ートラインの形成と同時に形成することにより、製造プ
ロセスの追加の必要がないという利点を有している。
ム,Cr等の金属電極、ITO,SnO2等の透明電極等がある。
そして、蒸着、スパッタ等周知の方法で導通性薄膜とし
て形成され用いられる。本発明の第１の補助配線は、ゲ
ートラインの形成と同時に形成することにより、製造プ
ロセスの追加の必要がないという利点を有している。
そして、第２のトランジスタのソース電極（４）とソ
ースライン（２）上にゲートラインの形成と同時に第１
の補助配線（9A）を形成しており、これも第１の補助配
線（9A）とソースライン（２）、ソース電極（４）の両
方とも短絡を生じるかレーザで導通をとらない限り、第
２のトランジスタはソースラインに接続されないため、
不良を生じることはない。
ースライン（２）上にゲートラインの形成と同時に第１
の補助配線（9A）を形成しており、これも第１の補助配
線（9A）とソースライン（２）、ソース電極（４）の両
方とも短絡を生じるかレーザで導通をとらない限り、第
２のトランジスタはソースラインに接続されないため、
不良を生じることはない。
本発明における第２の三層構造は、第２のトランジス
タのドレイン電極と表示画素電極（10）との間に絶縁膜
を挟んで重ねるように配置して三層構造を設ける。
タのドレイン電極と表示画素電極（10）との間に絶縁膜
を挟んで重ねるように配置して三層構造を設ける。
また、本発明の実施態様の一つにおいては、ゲートラ
インとソースラインの交差する重なり部分（12）での短
絡の修復のためにソースラインの形成と同時にゲートラ
インを横切る位置に第２の補助配線（11）を形成し、ゲ
ートラインの形成と同時にソースラインと第２の補助配
線（11）上にその両端が位置するように第３の補助配線
（9B）を重なり部分１個に対し２個形成する。
インとソースラインの交差する重なり部分（12）での短
絡の修復のためにソースラインの形成と同時にゲートラ
インを横切る位置に第２の補助配線（11）を形成し、ゲ
ートラインの形成と同時にソースラインと第２の補助配
線（11）上にその両端が位置するように第３の補助配線
（9B）を重なり部分１個に対し２個形成する。
このような構成をとることにより、第３の補助配線
（9B）とソースライン（２）、第３の補助配線（9B）と
第２の補助配線（11）は絶縁されており、万一第２の補
助配線（11）とゲートライン（７）が短絡を生じていて
も第２の補助配線（11）とソースライン（２）を導通さ
せない限り、ソースラインには何ら影響を与えなく不良
を増加させない。
（9B）とソースライン（２）、第３の補助配線（9B）と
第２の補助配線（11）は絶縁されており、万一第２の補
助配線（11）とゲートライン（７）が短絡を生じていて
も第２の補助配線（11）とソースライン（２）を導通さ
せない限り、ソースラインには何ら影響を与えなく不良
を増加させない。
この実施態様は、第１のトランジスタにおいて、ゲー
ト・ドレイン短絡、ゲート・ソース短絡、特性の不良が
おこった場合には、第１図に示すＡもしくはＢの部分ま
たは両方の部分において、このトランジスタをレーザト
リマ等により切断し、その後ソースライン（２）と第２
のトランジスタのソース電極（４）とを第１の補助配線
（9A）との重なり部分で上下方向に導通させることによ
り第１の補助配線（9A）を介して接続し、さらにＣの表
示画素電極（10）／絶縁膜／ドレイン電極（６）の三層
構造の部分でレーザにより上下方向に導通をとることに
よって接続し、この第２のトランジスタを用いて、動作
させるようにすることができる。
ト・ドレイン短絡、ゲート・ソース短絡、特性の不良が
おこった場合には、第１図に示すＡもしくはＢの部分ま
たは両方の部分において、このトランジスタをレーザト
リマ等により切断し、その後ソースライン（２）と第２
のトランジスタのソース電極（４）とを第１の補助配線
（9A）との重なり部分で上下方向に導通させることによ
り第１の補助配線（9A）を介して接続し、さらにＣの表
示画素電極（10）／絶縁膜／ドレイン電極（６）の三層
構造の部分でレーザにより上下方向に導通をとることに
よって接続し、この第２のトランジスタを用いて、動作
させるようにすることができる。
第１図の切断線ｂ−ｂ、ｃ−ｃ、ｄ−ｄ、ｅ−ｅ、及
びｆ−ｆにおける各一部断面図を第７図、第８図、第９
図、第10図、及び第11図に示す。
びｆ−ｆにおける各一部断面図を第７図、第８図、第９
図、第10図、及び第11図に示す。
第７図と第８図は第１のトランジスタ近傍の断面を示
し、まず第７図では第１のトランジスタの構成要素であ
るソース電極（３）、半導体層（１）、ドレイン電極
（５）、ゲートライン（７）が配置され、表示画素電極
（10）は絶縁膜を介してドレイン電極の上方に設けられ
ている。また、第１の補助配線（9A）が絶縁膜の上に配
置されている。
し、まず第７図では第１のトランジスタの構成要素であ
るソース電極（３）、半導体層（１）、ドレイン電極
（５）、ゲートライン（７）が配置され、表示画素電極
（10）は絶縁膜を介してドレイン電極の上方に設けられ
ている。また、第１の補助配線（9A）が絶縁膜の上に配
置されている。
第８図では、ソース電極（３）が短く設けられ、ま
た、表示画素電極（10）はドレイン電極（５）に直接接
続されている。
た、表示画素電極（10）はドレイン電極（５）に直接接
続されている。
第９図〜第11図はソースライン近傍の断面図を示す。
第９図では、アルミニウムからなる第２の補助配線（1
1）の上に絶縁膜、ゲートライン（７）、表示画素電極
（10）が配置されている。第10図では、ゲートライン
（７）の両側に第３の補助配線（9B）が配置されてい
る。第11図では、ソースライン（２）の上に絶縁膜、ゲ
ートライン（７）、第３の補助配線（9B）が配置されて
いる。ゲートライン（７）とソースライン（２）との重
なり部（12）が示されている。
第９図では、アルミニウムからなる第２の補助配線（1
1）の上に絶縁膜、ゲートライン（７）、表示画素電極
（10）が配置されている。第10図では、ゲートライン
（７）の両側に第３の補助配線（9B）が配置されてい
る。第11図では、ソースライン（２）の上に絶縁膜、ゲ
ートライン（７）、第３の補助配線（9B）が配置されて
いる。ゲートライン（７）とソースライン（２）との重
なり部（12）が示されている。
次に、修復後の状態を第５図に示す。A,Bの部分で電
極が切断され、（13）にはレーザによる上下導通時の穴
が開いている。Ｃの部分でも同様に穴が開いている。こ
の部分では、コンタクトを確実にするために複数回、レ
ーザを照射している状態を示す。
極が切断され、（13）にはレーザによる上下導通時の穴
が開いている。Ｃの部分でも同様に穴が開いている。こ
の部分では、コンタクトを確実にするために複数回、レ
ーザを照射している状態を示す。
また、ゲートライン（７）とソースライン（２）との
重なり部分（12）においてゲートソース短絡が発生した
ような場合には、Ｄの部分でソースラインを切断し、第
３の補助配線（9B）及び第２の補助配線（11）の重なり
部分（14）及びソースライン（２）と第３の補助配線
（9B）の重なり部分（15）において、レーザにより上下
方向導通をとることで欠陥を回避し表示欠陥をなくすこ
とが可能になる。
重なり部分（12）においてゲートソース短絡が発生した
ような場合には、Ｄの部分でソースラインを切断し、第
３の補助配線（9B）及び第２の補助配線（11）の重なり
部分（14）及びソースライン（２）と第３の補助配線
（9B）の重なり部分（15）において、レーザにより上下
方向導通をとることで欠陥を回避し表示欠陥をなくすこ
とが可能になる。
第５図の切断線ｇ−ｇ、ｈ−ｈ、ｉ−ｉ、ｊ−ｊ、ｋ
−ｋ、ｌ−l,及びｍ−ｍにおける各一部断面図を第12
図、第13図、第14図、第15図、第16図、第17図、及び第
18図に示す。第12図は第１のトランジスタ近傍の断面を
示し、Ｂの部分でドレイン電極（５）が第１のトランジ
スタと切り離されている。
−ｋ、ｌ−l,及びｍ−ｍにおける各一部断面図を第12
図、第13図、第14図、第15図、第16図、第17図、及び第
18図に示す。第12図は第１のトランジスタ近傍の断面を
示し、Ｂの部分でドレイン電極（５）が第１のトランジ
スタと切り離されている。
そして、上下導通時の穴（13h）がレーザ照射によっ
て形成され、第１の補助配線（9A）とソース電極（４）
とが導通されている。第13図では第２のトランジスタの
断面が示されている。第14図では、上下導通時の穴（13
h）がレーザ照射によって形成され、ドレイン電極
（６）が表示画素電極（10）と導通されている。
て形成され、第１の補助配線（9A）とソース電極（４）
とが導通されている。第13図では第２のトランジスタの
断面が示されている。第14図では、上下導通時の穴（13
h）がレーザ照射によって形成され、ドレイン電極
（６）が表示画素電極（10）と導通されている。
第15図〜第18図はソースライン近傍の修復後の状態を
示す。まず第15図では第２の補助配線（11）の上に絶縁
膜とゲートライン（７）、及び表示画素電極（10）が配
置されている。第16図では、ゲートライン（７）の両側
に上下導通時の穴（14h）がレーザ照射によって形成さ
れ、ゲートライン（７）を迂回するソースラインの導通
路、すなわち、第18図の紙面右側のソースライン
（２）、レーザ照射によって形成された穴（15h）と第
３の補助配線（9B）、第17図の紙面右側の第３の補助配
線（9B）、第16図の紙面右側の第３の補助配線（9B）と
穴（14h）、第２の補助配線（11）、紙面左側の穴（14
h）と第３の補助配線（9B）、第17図の紙面左側の第３
の補助配線（9B）、第18図の紙面左側の第３の補助配線
（9B）と穴（15h）、紙面左側のソースライン（２）に
至るものである。このとき、交差点近傍の重なり部分
（12）はＤの位置で切断されて電気的に絶縁される。
示す。まず第15図では第２の補助配線（11）の上に絶縁
膜とゲートライン（７）、及び表示画素電極（10）が配
置されている。第16図では、ゲートライン（７）の両側
に上下導通時の穴（14h）がレーザ照射によって形成さ
れ、ゲートライン（７）を迂回するソースラインの導通
路、すなわち、第18図の紙面右側のソースライン
（２）、レーザ照射によって形成された穴（15h）と第
３の補助配線（9B）、第17図の紙面右側の第３の補助配
線（9B）、第16図の紙面右側の第３の補助配線（9B）と
穴（14h）、第２の補助配線（11）、紙面左側の穴（14
h）と第３の補助配線（9B）、第17図の紙面左側の第３
の補助配線（9B）、第18図の紙面左側の第３の補助配線
（9B）と穴（15h）、紙面左側のソースライン（２）に
至るものである。このとき、交差点近傍の重なり部分
（12）はＤの位置で切断されて電気的に絶縁される。
以上の説明は、コープレナ型薄膜トランジスタの場合
について説明したが、スタガー型、逆スタガー型、ダブ
ルゲート型やユーロディスプレイ'84プロシーディング
ズ252頁（Eurodisplay '84 Proceedings p.252）に示さ
れているような簡素化プロセスの薄膜トランジスタにも
応用でき、特に薄膜トランジスタの構造に制限されるも
のではない。
について説明したが、スタガー型、逆スタガー型、ダブ
ルゲート型やユーロディスプレイ'84プロシーディング
ズ252頁（Eurodisplay '84 Proceedings p.252）に示さ
れているような簡素化プロセスの薄膜トランジスタにも
応用でき、特に薄膜トランジスタの構造に制限されるも
のではない。
さらにこの他遮光膜、液晶配向膜、カラーフィルタ、
偏向板等を形成したりしてもよく、種々の応用が可能で
ある。
偏向板等を形成したりしてもよく、種々の応用が可能で
ある。
［作用］ 本発明の薄膜能動素子基板によれば、第３図のような
従来の技術と比較して、プロセス的には、まったく変え
ることなく、第１のトランジスタにおける電極間相互の
短絡、例えば、ゲート電極とソース電極との間、ゲート
電極とドレイン電極との間に発生する欠陥を容易に修復
し、無欠陥表示を行うことが可能になる。この方法によ
れば製造歩留りを容易に100％に近づけられるので、薄
膜トランジスタ−マトリッスパネルを情報表示装置とし
て用いる際に、従来から用いられているドットマトリッ
クス等と比べた時の製造コストが高いといった欠点を充
分補うことができる。
従来の技術と比較して、プロセス的には、まったく変え
ることなく、第１のトランジスタにおける電極間相互の
短絡、例えば、ゲート電極とソース電極との間、ゲート
電極とドレイン電極との間に発生する欠陥を容易に修復
し、無欠陥表示を行うことが可能になる。この方法によ
れば製造歩留りを容易に100％に近づけられるので、薄
膜トランジスタ−マトリッスパネルを情報表示装置とし
て用いる際に、従来から用いられているドットマトリッ
クス等と比べた時の製造コストが高いといった欠点を充
分補うことができる。
［実施例］ 以下に本発明による補助配線を用いた薄膜能動素子基
板の実施例を示す。薄膜能動素子基板の製造は前出の第
１図に示したものと同一である。ガラス基板上にプラズ
マCVD法により2000Åの非晶質酸化シリコンをシランガ
スと笑気ガスの混合ガスにより形成した。
板の実施例を示す。薄膜能動素子基板の製造は前出の第
１図に示したものと同一である。ガラス基板上にプラズ
マCVD法により2000Åの非晶質酸化シリコンをシランガ
スと笑気ガスの混合ガスにより形成した。
その後、アモルファスシリコン層を100％シランガス
を用いて2000Å形成した。このアモルファスシリコン層
をフォトリソグラフィーの工程により図に示すような形
状にパターニングした後にアルミニウムを3000ÅEB蒸着
法により蒸着した。この後、パターニングによりソース
ライン（２）、ソース電極（３），（４），ドレイン電
極（５），（６）及び第２の補助配線（11）を形成し
た。
を用いて2000Å形成した。このアモルファスシリコン層
をフォトリソグラフィーの工程により図に示すような形
状にパターニングした後にアルミニウムを3000ÅEB蒸着
法により蒸着した。この後、パターニングによりソース
ライン（２）、ソース電極（３），（４），ドレイン電
極（５），（６）及び第２の補助配線（11）を形成し
た。
この上に絶縁膜として非晶質酸化シリコン層2000Åを
プラズマCVD法により、またアルミニウム層5000ÅをEB
蒸着法によって蒸着した。この後、まずパターニングに
より、ゲートライン（７）及び第１の補助配線（9A），
第３の補助配線（9B）を形成したのちに、ドライエッチ
ング法によりコンタクトホール（８）をあけた。この後
ITO膜をEB蒸着法により形成し、リフトオフを用いて表
示画素電極（10）をパターニングした。
プラズマCVD法により、またアルミニウム層5000ÅをEB
蒸着法によって蒸着した。この後、まずパターニングに
より、ゲートライン（７）及び第１の補助配線（9A），
第３の補助配線（9B）を形成したのちに、ドライエッチ
ング法によりコンタクトホール（８）をあけた。この後
ITO膜をEB蒸着法により形成し、リフトオフを用いて表
示画素電極（10）をパターニングした。
上記のような手法を用いて、800μｍピッチ、50本×5
0本のマトリクスパネルを10枚製作し、第３図のような
薄膜能動素子基板と比較した。
0本のマトリクスパネルを10枚製作し、第３図のような
薄膜能動素子基板と比較した。
本発明の補助配線等を形成したことによる開口率の減
少は、数％程度であり、表示品質の点ではまったく問題
はなかった。また従来の薄膜トランジスタと比較しても
補助配線の形成に伴う欠陥の増加、トランジスタ特性の
劣化等はまったく見られなかった。この基板について短
絡検査を行った結果は従来と同レベルの０〜３個／枚で
あった。
少は、数％程度であり、表示品質の点ではまったく問題
はなかった。また従来の薄膜トランジスタと比較しても
補助配線の形成に伴う欠陥の増加、トランジスタ特性の
劣化等はまったく見られなかった。この基板について短
絡検査を行った結果は従来と同レベルの０〜３個／枚で
あった。
短絡の種類は、ゲートライン・ソースライン間短絡が
２ヶ所、第１のトランジスタのゲート電極・ドレイン電
極間短絡が１ヶ所であった。ゲート電極・ドレイン電極
間短絡の発生場所においては、短絡点のソース電極の根
本Ａとドレイン電極のＢの位置とをレーザで切断後、第
１の補助配線（9A）とソースライン（２）及びソース電
極（４）との重なり部分及び第２のトランジスタのドレ
イン電極（６）と表示画素電極（10）との重なり部分Ｃ
に５μｍ角のレーザを照射し上下の導通をとり、第２の
トランジスタを用いることができるように接続して修復
を行った。
２ヶ所、第１のトランジスタのゲート電極・ドレイン電
極間短絡が１ヶ所であった。ゲート電極・ドレイン電極
間短絡の発生場所においては、短絡点のソース電極の根
本Ａとドレイン電極のＢの位置とをレーザで切断後、第
１の補助配線（9A）とソースライン（２）及びソース電
極（４）との重なり部分及び第２のトランジスタのドレ
イン電極（６）と表示画素電極（10）との重なり部分Ｃ
に５μｍ角のレーザを照射し上下の導通をとり、第２の
トランジスタを用いることができるように接続して修復
を行った。
ゲートライン・ソースライン間短絡の発生場所におい
ては、短絡点ソースラインのゲートラインとの交差点の
両側Ｄをレーザで切断跡、第３の補助配線（9B）とソー
スライン（２）との重なり部分（15）及び第３の補助配
線（9B）と第２の補助配線（11）との重なり部分（14）
に５μｍ角のレーザを照射して上下の導通をとり、ゲー
トライン・ソースライン間短絡点を迂回してソースライ
ンを接続して修復を行った。
ては、短絡点ソースラインのゲートラインとの交差点の
両側Ｄをレーザで切断跡、第３の補助配線（9B）とソー
スライン（２）との重なり部分（15）及び第３の補助配
線（9B）と第２の補助配線（11）との重なり部分（14）
に５μｍ角のレーザを照射して上下の導通をとり、ゲー
トライン・ソースライン間短絡点を迂回してソースライ
ンを接続して修復を行った。
これにより欠陥がなくなった基板をセル化して表示品
位を確認したが、修復部分での表示は他の部分と比べ、
何ら遜色のないものであり、通電による信頼性試験でも
特性の劣化も修復しなかった部位と差はなかった。
位を確認したが、修復部分での表示は他の部分と比べ、
何ら遜色のないものであり、通電による信頼性試験でも
特性の劣化も修復しなかった部位と差はなかった。
［発明の効果］ 以上のように本発明は、薄膜トランジスタ等薄膜能動
素子を用いた表示欠陥を完全に、かつ容易に修復できる
ようになる。これにより製品の不良品率を著しく低減す
ることができ、従来から用いられているドットマトリッ
クスタイプと比べ、アクティブマトリックスタイプの問
題点であった製造歩留りを上げ、製造コストを低く抑え
ることができる。本発明はアクティブマトリックスパネ
ルの実用化に大きく貢献できるものである。
素子を用いた表示欠陥を完全に、かつ容易に修復できる
ようになる。これにより製品の不良品率を著しく低減す
ることができ、従来から用いられているドットマトリッ
クスタイプと比べ、アクティブマトリックスタイプの問
題点であった製造歩留りを上げ、製造コストを低く抑え
ることができる。本発明はアクティブマトリックスパネ
ルの実用化に大きく貢献できるものである。
第１図は本発明の薄膜能動素子基板の代表例の導通をと
る前の状態を示す平面図。 第２図はアクティブマトリックスパネルの代表例の概念
図。 第３図は従来のTFTの例を示す平面図。 第４図は本発明により上下方向の導通をとる前の状態
（ａ）ととった後の状態（ｂ）を示す断面図。 第５図は修復後の薄膜トランジスタの接続状態を示す平
面図。 第６図は第３図の切断線ａ−ａにおける一部断面図。 第７図は第１図の切断線ｂ−ｂにおける一部断面図。 第８図は第１図の切断線ｃ−ｃにおける一部断面図。 第９図は第１図の切断線ｄ−ｄにおける一部断面図。 第10図は第１図の切断線ｅ−ｅにおける一部断面図。 第11図は第１図の切断線ｆ−ｆにおける一部断面図。 第12図は第５図の切断線ｇ−ｇにおける一部断面図。 第13図は第５図の切断線ｈ−ｈにおける一部断面図。 第14図は第５図の切断線ｉ−ｉにおける一部断面図。 第15図は第５図の切断線ｊ−ｊにおける一部断面図。 第16図は第５図の切断線ｋ−ｋにおける一部断面図。 第17図は第５図の切断線ｌ−ｌにおける一部断面図。 第18図は第５図の切断線ｍ−ｍにおける一部断面図。 1:半導体層 2:ソースライン 3,4:ソース電極 5,6:ドレイン電極 7:ゲートライン 8:コンタクトホール 9A:第１の補助配線 9B:第３の補助配線 10:表示画素電極 11:第２の補助配線
る前の状態を示す平面図。 第２図はアクティブマトリックスパネルの代表例の概念
図。 第３図は従来のTFTの例を示す平面図。 第４図は本発明により上下方向の導通をとる前の状態
（ａ）ととった後の状態（ｂ）を示す断面図。 第５図は修復後の薄膜トランジスタの接続状態を示す平
面図。 第６図は第３図の切断線ａ−ａにおける一部断面図。 第７図は第１図の切断線ｂ−ｂにおける一部断面図。 第８図は第１図の切断線ｃ−ｃにおける一部断面図。 第９図は第１図の切断線ｄ−ｄにおける一部断面図。 第10図は第１図の切断線ｅ−ｅにおける一部断面図。 第11図は第１図の切断線ｆ−ｆにおける一部断面図。 第12図は第５図の切断線ｇ−ｇにおける一部断面図。 第13図は第５図の切断線ｈ−ｈにおける一部断面図。 第14図は第５図の切断線ｉ−ｉにおける一部断面図。 第15図は第５図の切断線ｊ−ｊにおける一部断面図。 第16図は第５図の切断線ｋ−ｋにおける一部断面図。 第17図は第５図の切断線ｌ−ｌにおける一部断面図。 第18図は第５図の切断線ｍ−ｍにおける一部断面図。 1:半導体層 2:ソースライン 3,4:ソース電極 5,6:ドレイン電極 7:ゲートライン 8:コンタクトホール 9A:第１の補助配線 9B:第３の補助配線 10:表示画素電極 11:第２の補助配線
Claims (5)
- 【請求項１】絶縁性基板上に行列状にソースラインとゲ
ートラインとが配置され、ソースラインとゲートライン
の交差点に対応して表示画素電極が設けられ、該交差点
近傍に一画素あたりに第１の薄膜トランジスタと第２の
薄膜トランジスタとが備えられてなる薄膜能動素子基板
において、 第１の薄膜トランジスタと第２の薄膜トランジスタはゲ
ートラインの方向に沿って併設され、ゲートライン自体
がゲート電極として用いられ、ソースラインと第２の薄
膜トランジスタのソース電極の両方に重なるように第１
の補助配線が絶縁膜を介して配置され、第２の薄膜トラ
ンジスタのソース電極と絶縁膜と第１の補助配線、およ
び、ソースラインと絶縁膜と第１の補助配線から構成さ
れた第１の三層構造が設けられ、第１の補助配線はゲー
トラインと同時に形成され、表示画素電極と第２の薄膜
トランジスタのドレイン電極とそれらの間の絶縁膜とか
ら構成された第２の三層構造が設けられ、第１の薄膜ト
ランジスタに欠陥のあった場合には第１の薄膜トランジ
スタのソース電極とソースラインとの接続、および第１
の薄膜トランジスタのドレイン電極と表示画素電極との
接続が、ゲートラインとほぼ平行方向にレーザ照射によ
り切断され、第１の三層構造にレーザ照射が行われて上
下方向の導通がとられ、ソースラインと第２の薄膜トラ
ンジスタのソース電極とが第１の補助配線を介して導通
せしめられ、かつ、第２の三層構造にレーザ照射が行わ
れて上下方向の導通がとられ、該表示画素電極を駆動す
る第２の薄膜トランジスタが設けられたことを特徴とす
る薄膜能動素子基板。 - 【請求項２】ソースラインとゲートラインとの交差点近
傍に、ソースラインとゲートラインのうちのいずれか一
方の第１のラインにほぼ平行にかつ残る第２のラインを
横切るように第２のラインと絶縁されて第２の補助配線
がさらに配置され、第２の補助配線と第１のラインの両
方に重なるように第３の補助配線が絶縁膜を介して配置
されて第３の三層構造が設けられ、第３の補助配線が第
２のラインを挟んで二つ設けられて第１のラインのバイ
パスを形成しうるようにしてなる特許請求の範囲第１項
記載の薄膜能動素子基板。 - 【請求項３】ソースラインとゲートラインとの交差点近
傍に欠陥が発生した場合に、バイパスされる方のライン
を切断し、第３の三層構造がレーザ照射により上下方向
の導通がとられ、バイパスによって欠陥が修復される特
許請求の範囲第２項記載の薄膜能動素子基板。 - 【請求項４】第１の薄膜トランジスタと第２の薄膜トラ
ンジスタがコープレナ型である特許請求の範囲第１項、
第２項、または第３項記載の薄膜能動素子基板。 - 【請求項５】第１の薄膜トランジスタと第２の薄膜トラ
ンジスタが逆スタガー型である特許請求の範囲第１項、
第２項、または第３項記載の薄膜能動素子基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161248A JP2655638B2 (ja) | 1985-07-23 | 1985-07-23 | 薄膜能動素子基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161248A JP2655638B2 (ja) | 1985-07-23 | 1985-07-23 | 薄膜能動素子基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222455A JPS6222455A (ja) | 1987-01-30 |
| JP2655638B2 true JP2655638B2 (ja) | 1997-09-24 |
Family
ID=15731468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161248A Expired - Lifetime JP2655638B2 (ja) | 1985-07-23 | 1985-07-23 | 薄膜能動素子基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655638B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125951A (ja) * | 1987-11-11 | 1989-05-18 | Hitachi Ltd | トランジスタ回路装置 |
| US5076666A (en) * | 1988-12-06 | 1991-12-31 | Sharp Kabushiki Kaisha | Active matrix display apparatus with drain electrode extensions |
| JPH02157828A (ja) * | 1988-12-12 | 1990-06-18 | Hosiden Electron Co Ltd | 液晶表示素子 |
| JPH0317614A (ja) * | 1989-06-15 | 1991-01-25 | Sharp Corp | アクティブマトリクス表示装置の製造方法 |
| JPH0786620B2 (ja) * | 1989-05-10 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置の製造方法 |
| JPH02193114A (ja) * | 1989-01-23 | 1990-07-30 | Sharp Corp | 表示装置の製造方法 |
| JP2552368B2 (ja) * | 1989-09-27 | 1996-11-13 | シャープ株式会社 | アクティブマトリクス表示装置 |
| US5392143A (en) * | 1989-11-30 | 1995-02-21 | Kabushiki Kaisha Toshiba | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
| KR920006894A (ko) * | 1990-09-27 | 1992-04-28 | 쓰지 하루오 | 액티브 매트릭스 표시장치 |
| DE69111968T2 (de) * | 1990-09-27 | 1996-02-22 | Sharp Kk | Anzeigeeinrichtung mit aktiver Matrix. |
| US6313889B1 (en) | 1993-03-04 | 2001-11-06 | Samsung Electronics Co., Ltd. | Matrix-type display device capable of being repaired in pixel unit |
| KR100430800B1 (ko) * | 1996-12-31 | 2004-09-04 | 삼성전자주식회사 | 평면구동방식의액정표시장치 |
| KR20020091697A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
-
1985
- 1985-07-23 JP JP60161248A patent/JP2655638B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6222455A (ja) | 1987-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| JP3376379B2 (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| US4902638A (en) | Thin film transistor, method of repairing the thin film transistor and display apparatus having the thin film transistor | |
| US6259494B1 (en) | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus | |
| US20070081108A1 (en) | Array substrate and its manufacturing method | |
| JP2655638B2 (ja) | 薄膜能動素子基板 | |
| KR20010049823A (ko) | 표시 장치 및 그 결함 복구 방법 | |
| JPH1026771A (ja) | 液晶表示パネルおよびその補修方法 | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| CN108646476B (zh) | 一种液晶面板的断线修复方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP3884625B2 (ja) | 液晶表示装置及びその欠陥修復方法 | |
| JPH0435050B2 (ja) | ||
| KR100919192B1 (ko) | 리페어 배선을 포함하는 액정표시장치와 그 제조방법 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| KR100293503B1 (ko) | 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP2004264726A (ja) | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 | |
| JPH06289426A (ja) | アクティブマトリクス表示装置の修正方法 | |
| JP2002031811A (ja) | 表示装置および表示装置の断線修復方法 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| KR20060020474A (ko) | 리던던시 구조를 구비한 액정표시장치 및 그 제조방법 | |
| JPH0627918B2 (ja) | 画像表示装置 |