JP2654169B2 - Long packet control method - Google Patents
Long packet control methodInfo
- Publication number
- JP2654169B2 JP2654169B2 JP5116789A JP5116789A JP2654169B2 JP 2654169 B2 JP2654169 B2 JP 2654169B2 JP 5116789 A JP5116789 A JP 5116789A JP 5116789 A JP5116789 A JP 5116789A JP 2654169 B2 JP2654169 B2 JP 2654169B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- general
- long
- packets
- long packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims 3
- 238000012790 confirmation Methods 0.000 claims 2
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はロングパケット制御方式に関し、特にマルチ
プロセッサ型パケット交換機におけるロングパケット制
御方式に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a long packet control system, and more particularly to a long packet control system in a multiprocessor type packet switch.
従来、この種のマルチプロセッサ型パケット交換機
は、メモリ容量の制限によるリソースサイズの制御およ
び内部バスの機能の制限により、パケットサイズ256オ
クテットまでのパケットしか取扱えなかった。Conventionally, this type of multiprocessor type packet switch can only handle packets up to 256 octets in packet size due to resource size control due to memory capacity limitations and internal bus function limitations.
上述した従来のマルチプロセッサ型パケット交換機
は、メモリ容量の制限によるリソースサイズの制限およ
び内部バスの機能の制限により、パケットサイズ256オ
クテットまでのパケットしか取扱えないので、大テキス
トや大量のファイル転送を必要とするユーザーに対して
効率の良いサービスが提供できないという問題点があっ
た。The conventional multiprocessor packet switch described above can handle only packets up to 256 octets in packet size due to resource size limitations due to memory capacity limitations and internal bus function limitations, so large texts and large file transfers can be handled. There has been a problem that an efficient service cannot be provided to a user who needs it.
本発明によれば、パケットサイズ256オクテットまで
を取扱うことができるマルチプロセッサ型パケット交換
機において、回線から受信した256オクテットを超える
サイズのロングパケットを256オクテットの一般パケッ
トに分割して交換機内を一般パケットのモア・データ制
御によるパケットシーケンスとして送信する第１の手段
と、逆に受信した前記一般パケットを前記ロングパケッ
トに組立てて前記回線に送信する第２の手段と、送達確
認表示付きロングパケットを受信したときこれを分割し
て生成した前記一般パケットのうち最終パケットにのみ
送達確認表示ビットを付けて受信した前記ロングパケッ
トと前記交換機内のシステムバスに送出されるこれらの
一般パケットの送信データ番号を対応づけ、逆にこれら
の一般パケットを組立てて生成したロングパケットの送
信データ番号を対応づけて前記送達確認表示付きロング
パケットとして前記回線に送出し、これに対して前記回
線から受信する受信可パケットの受信可データ番号を前
記対応づけに従って変換して前記交換機内を通して反対
側の回線に送出する第３の手段とを備えることを特徴と
するロングパケット制御方式が得られる。According to the present invention, in a multiprocessor type packet switch capable of handling a packet size of up to 256 octets, a long packet having a size exceeding 256 octets received from a line is divided into 256 octet general packets, and the general First means for transmitting as a packet sequence by the more data control, second means for assembling the received general packet into the long packet, and transmitting the long packet to the line, and receiving the long packet with delivery confirmation display When the long packet received with the acknowledgment indicator bit attached only to the last packet among the general packets generated by dividing the packet and the transmission data numbers of these general packets transmitted to the system bus in the exchange, Associating, and conversely, assembling these general packets The transmission data number of the generated long packet is correlated and transmitted to the line as the long packet with the delivery confirmation display, and the receivable data number of the receivable packet received from the line is converted according to the correlation. And a third means for transmitting to the line on the opposite side through the exchange.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すマルチプロセッサ型
パケット交換システムのブロック図で、（ａ），
（ｂ），（ｃ）はそれぞれ基本的なロングパケット制
御,Mビット付きロングパケット制御,Dビット付きロング
パケット制御の場合を示し、第２図（ａ），（ｂ），
（ｃ）はそれぞれ第１図（ａ），（ｂ），（ｃ）におけ
るパケットシーケンス図である。FIG. 1 is a block diagram of a multiprocessor type packet switching system showing one embodiment of the present invention.
(B) and (c) show the basic long packet control, long packet control with M bit, and long packet control with D bit, respectively, and FIGS. 2 (a), (b),
(C) is a packet sequence diagram in FIGS. 1 (a), (b) and (c), respectively.
第１図（ａ）において、それぞれロングパケット制御
機能を有するプロセッサ（以下PA,PB）1,2はシステムバ
ス（以下sb）５に接続されてマルチプロセッサ型パケッ
ト交換機の一部を構成し、端末装置（以下A,B）3,4はそ
れぞれPA1,PB2に接続されている。In FIG. 1 (a), processors (hereinafter, PA and PB) 1, 2 each having a long packet control function are connected to a system bus (hereinafter, sb) 5 to constitute a part of a multiprocessor type packet switch, Devices (hereinafter A and B) 3 and 4 are connected to PA1 and PB2, respectively.
A3がロングパケットPKL0を送出すると、PA1はこれを
ｎ個の一般パケットPK1,PK2,…,PKn-1,PKnに分割し、１
番目からｎ−１番目までの一般パケットPK1,…,PKn-1の
モア・データ（以下Ｍビット）に１を、ｎ番目の一般パ
ケットPKnのＭビットに０を設定し、一般パケットシー
ケンスとしてsb5を通してPB2に転送する。これらの一般
パケットを受信するPB2はＭビットが０になるまで順次
一般パケットを受信，蓄積し、これを結合して元のロン
グパケットPKL0を作成してB4に送出する。When A3 sends out a long packet PK L0 , PA1 divides it into n general packets PK 1 , PK 2 ,..., PK n−1 , PK n and
.., PK n−1 of the general packets PK 1 ,..., PK n−1 are set to 1 and the M bits of the n-th general packet PK n are set to 0. The sequence is transferred to PB2 through sb5. PB2 which receives these general packets sequentially receives and accumulates the general packets until the M bit becomes 0, combines them to create an original long packet PK L0 , and sends it to B4.
第２図（ａ）に示すパケットシーケンス例ではA3が送
信したロングパケットをPA1が８個の一般パケットに分
割し、一般パケットシーケンスとしてPB2に送出し、こ
れらのパケットを受信したPB2がロングパケットを組立
ててB4に送出する場合を示している。In the example of the packet sequence shown in FIG. 2 (a), the long packet transmitted by A3 is divided into eight general packets by PA1 and transmitted to PB2 as a general packet sequence. The case where the assembly is sent to B4 is shown.
ここでA3−PA1間、PA1−sb5−PB2間およびPB2−B4間
におけるデータパケットDT,受信可パケットRRのやりと
りはリンク・バイ・リンクとなる。例えば、A3がロング
パケットDT（0,0）,M＝0,D＝０をPA1に送出すると、PA1
はこれを８個の一般パケットDT（0,0）,M＝1,D＝0,…,D
T（6,0）,M＝0,D＝０およびDT（7,0）,M＝0,D＝０に分
割してsb5を通してPB2に送出する。PB2では受信可パケ
ットRR（２）,RR（４），…,RR（８）をPA1に返送する
とともに一般パケットDT（0,0）,M＝1,D＝0,…,DT（7,
0）,M＝0,D＝０をロングパケットDT（0,0）,M＝0,D＝０
を組立ててB4に送出する。なお、第２図（ａ）において
データパケットDT（i,j）,M＝0,D＝０および受信可パケ
ットRR（ｊ）のｉは送信データ番号を、ｊは受信可デー
タ番号を示し、ＭはＭビットを、Ｄは送達確認表示ビッ
ト（以下Ｄビット）をそれぞれ表す。Here, the exchange of the data packet DT and the receivable packet RR between A3-PA1, between PA1-sb5-PB2, and between PB2-B4 is link-by-link. For example, if A3 sends a long packet DT (0,0), M = 0, D = 0 to PA1, PA1
Divides this into eight general packets DT (0,0), M = 1, D = 0, ..., D
It is divided into T (6,0), M = 0, D = 0 and DT (7,0), M = 0, D = 0 and sent to PB2 through sb5. PB2 returns the receivable packets RR (2), RR (4),..., RR (8) to PA1 and general packets DT (0,0), M = 1, D = 0,.
0), M = 0, D = 0 is a long packet DT (0,0), M = 0, D = 0
Is assembled and sent to B4. In FIG. 2A, i of the data packet DT (i, j), M = 0, D = 0 and the receivable packet RR (j) indicates a transmission data number, j indicates a receivable data number, M represents M bits, and D represents an acknowledgment indication bit (hereinafter, D bit).
次に、第１図（ｂ），第２図（ｂ）においてA3がＭビ
ット付きロングパケットPKLMを送出すると、PA1はこれ
をｎ個の一般パケットPK1,…,PKnに分割し、１番目から
ｎ−１番目までの一般パケットPK1,…,PKn-1のＭビット
に１を、更にｎ番目の一般パケットPKnのＭビットにも
１を設定し、一般パケットシーケンスとしてsb5を通し
てPB2に転送する。これらの一般パケットを受信するPB2
は呼設定時に決定されたパケットサイズが満たされるま
で順次一般パケットを受信，蓄積し、これを結合して元
のロングパケットPKLMを作成するが、この時一般パケッ
トPKnに設定されているＭビットを作成したロングパケ
ットPKLMのＭビットとして設定することにより、A3から
送信されたロングパケットを復元してB4に送出する。Next, FIG. 1 (b), the second view (b) in the A3 sends out M bits with long packet PK LM, General Packet PK 1 this of n is PA1, ..., divided into PK n, general packet PK 1 from first to n-1 th, ..., a 1 to M-bit PK n-1, further also set to 1 M bit of the n th general packet PK n, as a general packet sequence sb5 Through to PB2. PB2 receiving these general packets
Receives and accumulates general packets sequentially until the packet size determined at the time of call setup is satisfied, and combines them to create the original long packet PK LM . At this time, the M set in the general packet PK n By setting the bit as the M bit of the created long packet PK LM , the long packet transmitted from A3 is restored and transmitted to B4.
第２図（ｂ）に示すパケットシーケンス例ではA3が送
信したロングパケットをPA1が８個の一般パケットに分
割し、８番目の一般パケットのＭビットにも１を設定
し、一般パケットシーケンスとしてPB2に送出し、これ
らのパケットを受信したPB2がＭビット付きロングパケ
ットを組立ててB4に送出する場合を示している。In the example of the packet sequence shown in FIG. 2B, the long packet transmitted by A3 is divided into eight general packets by PA1, and the M bit of the eighth general packet is set to 1, and PB2 is set as the general packet sequence. , And PB2 which receives these packets assembles a long packet with M bits and sends it to B4.
ここでA3−PA1間、PA1−sb5−PB2間およびPB2−B4間
におけるデータパケットDT,受信可パケットRRのやりと
りはリンク・バイ・リンクとなる。なお第２図（ｂ）の
シーケンスは第２図（ａ）と同様である。Here, the exchange of the data packet DT and the receivable packet RR between A3-PA1, between PA1-sb5-PB2, and between PB2-B4 is link-by-link. The sequence shown in FIG. 2B is the same as that shown in FIG.
次に、第１図（ｃ），第２図（ｃ）においてA3がＤビ
ット付きロングパケットPKLDを送出すると、PA1はこれ
をｎ個の一般パケットPK1,…,PKnに分割し、１番目から
ｎ−１番目までの一般パケットPK1,…,PKn-1のＭビット
に１を、Ｄビットに０を、更にｎ番目の一般パケットPK
nのＭビットに０を、Ｄビットに１を設定し、一般パケ
ットシーケンスとしてsb5を通してPB2に転送する。これ
らの一般パケットを受信するPB2はＭビットが０になる
まで順次一般パケットを受信，蓄積し、これを結合して
元のロングパケットPKLDを作成するが、この時一般パケ
ットPKnに設定されているＤビットを作成したロングパ
ケットPKLDのＤビットとして設定することにより、A3か
ら送信されたロングパケットを復元してB4に送出する。Next, FIG. 1 (c), when A3 is in the second diagram (c) sends the D bit with the long packet PK LD, general packet PK 1 this of n is PA1, ..., divided into PK n, .., PK n−1 from the first to the (n−1) -th general packets PK 1 , 1 to the D bit, and the n-th general packet PK
The M bit of n is set to 0 and the D bit is set to 1, and transferred to PB2 through sb5 as a general packet sequence. PB2 which receives these general packets sequentially receives and accumulates the general packets until the M bit becomes 0, and combines them to create an original long packet PK LD . At this time, the general packet PK n is set. By setting the corresponding D bit as the D bit of the created long packet PK LD , the long packet transmitted from A3 is restored and transmitted to B4.
第２図（ｃ）に示すパケットシーケンス例ではA3が送
信したロングパケットをPA1が８個の一般パケットに分
割し、８番目の一般パケットのＤビットに１を設定し、
一般パケットシーケンスとしてPB2に送出し、これらの
パケットを受信したPB2がＤビット付きロングパケット
を組立ててB4に送出する場合を示している。In the packet sequence example shown in FIG. 2C, PA1 divides the long packet transmitted by A3 into eight general packets, sets 1 to the D bit of the eighth general packet,
A case is shown in which a packet is transmitted to PB2 as a general packet sequence, and PB2 that receives these packets assembles a long packet with D bits and transmits it to B4.
ここでA3−PA1間、PA1−sb5−PB2間およびPB2−B4間
におけるデータパケットDT,受信可パケットRRのやりと
りはリンク・バイ・リンクとなる。すなわち、PA1で作
成した８個の一般パケットの内、７番目までの一般パケ
ットのＤビットを０に設定していることにより、PA1−P
B2間はリンク・バイ・リンクのフロー制御が行われ、８
個の一般パケットをすべてPB2に送達することができ
る。また、Ｄビット付きロングパケットを受信したB4が
その送達確認として受信可パケット（以下RRパケット）
をPB2に送信すると、PB2はB4から通知された受信可デー
タ番号をPA1に対する受信可データ番号に変換し、これ
をRRパケットによりPA1に通知する。更にこれを受信し
たPA1はPB2から通知された受信可データ番号をA3に対す
る受信可データ番号に変換してこれをRRパケットにより
A3に通知する。これによりA3−B4間においての送達確認
制御を可能としている。Here, the exchange of the data packet DT and the receivable packet RR between A3-PA1, between PA1-sb5-PB2, and between PB2-B4 is link-by-link. That is, among the eight general packets created in PA1, the D bits of the seventh general packet are set to 0, so that PA1-P
Link-by-link flow control is performed between B2 and 8
Can be delivered to PB2. In addition, B4, which has received a long packet with a D-bit, is a receivable packet (hereinafter an RR packet) as a delivery confirmation.
Is transmitted to PB2, PB2 converts the receivable data number notified from B4 into a receivable data number for PA1, and notifies PA1 of this by an RR packet. Further, PA1 receiving this converts the receivable data number notified from PB2 into a receivable data number for A3, and converts this into an RR packet.
Notify A3. This enables delivery confirmation control between A3-B4.
以上説明したように本発明は、パケットサイズ256オ
クテットまでを取扱うことができるマルチプロセッサ型
パケット交換機において、回線から受信した256オクテ
ットを超えるサイズのロングパケットを256オクテット
の一般パケットに分割して交換機内を一般パケットのモ
ア・データ制御によるパケットシーケンスとして送信す
る第１の手段と、逆に受信した一般パケットをロングパ
ケットに組立てて回線に送信する第２の手段と、送達確
認表示付きロングパケットを受信したときこれを分割し
て生成した一般パケットのうち最終パケットにのみ送達
確認表示ビットを付けて受信したロングパケットと交換
機内のシステムバスに送出されるこれらの一般パケット
の送信データ番号を対応づけ、逆にこれらの一般パケッ
トを組立てて生成したロングパケットの送信データ番号
を対応づけて送達確認表示付きロングパケットとして回
線に送出し、これに対して前記回線から受信する受信可
パケットの受信可データ番号を対応づけに従って変換し
て交換機内を通して反対側の回線に送出する第３の手段
とを備えることにより、つまりロングパケットを一般パ
ケットに分割する機能，一般パケットをロングパケット
に組立てる機能およびロングパケットに対するＤビット
制御,Mビット制御を含めたフロー制御機能を有すること
により、従来のマルチプロセッサ型パケット交換機のハ
ードウェアおよびリソース環境を変更することなくロン
グパケットを取扱うことができるという効果を有する。As described above, the present invention provides a multiprocessor type packet switch capable of handling packet sizes up to 256 octets, by dividing a long packet having a size exceeding 256 octets received from a line into a general packet of 256 octets, and Means for transmitting a general packet as a packet sequence by the more data control of general packets, second means for assembling a received general packet into a long packet and transmitting it to a line, and receiving a long packet with a delivery confirmation display When a long packet received with the acknowledgment indicator bit attached only to the last packet among the general packets generated by dividing the general packet and the transmission data number of these general packets transmitted to the system bus in the exchange, Conversely, the long generated by assembling these general packets The transmission data number of the packet is correlated and transmitted to the line as a long packet with a delivery confirmation display, and the receivable data number of the receivable packet received from the line is converted according to the correlation, and the packet is transmitted through the exchange to the opposite side. The function of dividing long packets into general packets, the function of assembling general packets into long packets, and the flow control including D-bit control and M-bit control for long packets. Having the function has the effect that long packets can be handled without changing the hardware and resource environment of the conventional multiprocessor type packet switch.
第１図は本発明の一実施例を示すマルチプロセッサ型パ
ケット交換システムのブロック図で、（ａ），（ｂ），
（ｃ）はそれぞれ基本的なロングパケット制御,Mビット
付きロングパケット制御,Dビット付きロングパケット制
御の場合を示し、第２図（ａ），（ｂ），（ｃ）はそれ
ぞれ第１図（ａ），（ｂ），（ｃ）におけるパケットシ
ーケンス図である。 1,2……ロングパケット制御機能を有するプロセッサ（P
A,PB）、3,4……端末装置（A,B）、５……システムバス
（sb）。FIG. 1 is a block diagram of a multiprocessor type packet switching system showing one embodiment of the present invention, wherein (a), (b),
(C) shows the case of basic long packet control, long packet control with M bits, and long packet control with D bits, respectively, and FIGS. 2 (a), (b) and (c) show the case of FIG. It is a packet sequence figure in a), (b), and (c). 1,2 ... Processor with long packet control function (P
A, PB), 3, 4 ... terminal devices (A, B), 5 ... system bus (sb).
Claims (1)
うことができるマルチプロセッサ型パケット交換機にお
いて、回線から受信した256オクテットを超えるサイズ
のロングパケットを256オクテットの一般パケットに分
割して交換機内を一般パケットのモア・データ制御によ
るパケットシーケンスとして送信する第１の手段と、逆
に受信した前記一般パケットを前記ロングパケットに組
立てて前記回線に送信する第２の手段と、送達確認表示
付きロングパケットを受信したときこれを分割して生成
した前記一般パケットのうち最終パケットにのみ送達確
認表示ビットを付けて受信した前記ロングパケットと前
記交換機内のシステムバスに送出されるこれらの一般パ
ケットの送信データ番号を対応づけ、逆にこれらの一般
パケットを組立てて生成したロングパケットの送信デー
タ番号を対応づけて前記送達確認表示付きロングパケッ
トとして前記回線に送出し、これに対して前記回線から
受信する受信可パケットの受信可データ番号を前記対応
づけに従って変換して前記交換機内を通して反対側の回
線に送出する第３の手段とを備えることを特徴とするロ
ングパケット制御方式。In a multiprocessor type packet switch capable of handling a packet size of up to 256 octets, a long packet having a size exceeding 256 octets received from a line is divided into 256 octet general packets, and the inside of the switch is converted into general packets. First means for transmitting as a packet sequence by more data control, conversely, second means for assembling the received general packet into the long packet and transmitting it to the line, and receiving a long packet with a delivery confirmation display When the long packet received with the acknowledgment indicator bit added only to the last packet among the general packets generated by dividing this, the transmission data numbers of these general packets transmitted to the system bus in the exchange correspond to Conversely, these general packets are assembled and generated The transmission data number of the long packet is transmitted to the line as the long packet with the delivery confirmation display in association with the transmission data number of the long packet, and the reception data number of the reception packet received from the line is converted according to the association. And a third means for transmitting to the line on the opposite side through the inside of the exchange.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116789A JP2654169B2 (en) | 1989-03-02 | 1989-03-02 | Long packet control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116789A JP2654169B2 (en) | 1989-03-02 | 1989-03-02 | Long packet control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228844A JPH02228844A (en) | 1990-09-11 |
| JP2654169B2 true JP2654169B2 (en) | 1997-09-17 |
Family
ID=12879267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116789A Expired - Fee Related JP2654169B2 (en) | 1989-03-02 | 1989-03-02 | Long packet control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654169B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4160642B2 (en) * | 1995-09-08 | 2008-10-01 | 株式会社日立製作所 | Network data transfer method |
| US6470391B2 (en) | 1995-09-08 | 2002-10-22 | Hitachi, Ltd. | Method for transmitting data via a network in a form of divided sub-packets |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299632A (en) * | 1987-05-29 | 1988-12-07 | Nec Corp | Packet switching system |
-
1989
- 1989-03-02 JP JP5116789A patent/JP2654169B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02228844A (en) | 1990-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1265860A (en) | Communications network | |
| Velten et al. | Reliable data protocol | |
| EP1009132A3 (en) | Variable length packet communication device | |
| WO2000002347A3 (en) | System and method for switching packets in a network | |
| CN1264234A (en) | Priority enhanced information transfer device and its method | |
| JP2654169B2 (en) | Long packet control method | |
| Shoch et al. | Interconnecting local networks via the packet radio network | |
| JP2561022B2 (en) | Transmission channel selection system by destination address | |
| US20050111357A1 (en) | Internet endpoint system | |
| JPH11261586A (en) | CBR band sharing apparatus and method | |
| EP0705013A1 (en) | Data communication system with adaptive concatenation | |
| JPH04172039A (en) | Packet communication device | |
| JPS61105945A (en) | Method of packeting process | |
| Tuma et al. | A hands-on approach to teaching the basic OSI reference model | |
| JP2669442B2 (en) | First select facility control system | |
| JPS63299631A (en) | Data packet re-sending timing determining system | |
| JPH0481049A (en) | Packet assembling/disassembling system | |
| JPH01258525A (en) | Data transfer system | |
| JPH03126368A (en) | Facsimile store and forward switching equipment | |
| Willebeek-LeMair et al. | Isochronous versus synchronous traffic in FDDI | |
| JP2550910B2 (en) | Communication proxy method in computer-to-computer communication system | |
| JPS63240237A (en) | Communication controller for packet switching | |
| JPH03208149A (en) | Computer system | |
| Panziere et al. | A structured description of protocols for the cambridge ring | |
| JPS61135259A (en) | Packet assembling system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |