[go: up one dir, main page]

JP2638285B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2638285B2
JP2638285B2 JP29154190A JP29154190A JP2638285B2 JP 2638285 B2 JP2638285 B2 JP 2638285B2 JP 29154190 A JP29154190 A JP 29154190A JP 29154190 A JP29154190 A JP 29154190A JP 2638285 B2 JP2638285 B2 JP 2638285B2
Authority
JP
Japan
Prior art keywords
film
mask
aluminum
semiconductor device
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29154190A
Other languages
Japanese (ja)
Other versions
JPH04164319A (en
Inventor
直史 大門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP29154190A priority Critical patent/JP2638285B2/en
Publication of JPH04164319A publication Critical patent/JPH04164319A/en
Application granted granted Critical
Publication of JP2638285B2 publication Critical patent/JP2638285B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にイオン注
入工程におけるマスクの形成方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a mask in an ion implantation step.

〔従来の技術〕[Conventional technology]

従来、イオン注入工程用のマスクとしてはフォトレジ
スト膜を使用するのが一般的であるが、特にMOSLSIの製
造方法においてはチャージアップによるゲート部破壊を
防止するために金属膜をマスクとして使用することも多
い。従来のMOSLSIの製造方法のゲート形成後におけるア
ルミニウム膜をマスクとした場合のイオン注入工程につ
いて図を参照して説明する。
Conventionally, a photoresist film is generally used as a mask for the ion implantation process.However, especially in a MOS LSI manufacturing method, a metal film should be used as a mask to prevent gate destruction due to charge-up. There are many. The ion implantation step in the conventional method of manufacturing a MOS LSI using an aluminum film as a mask after gate formation will be described with reference to the drawings.

第2図(a)に示すようにシリコン半導体基板1上の
酸化シリコン膜3−1上にポリシリコン膜からなるゲー
ト電極2を形成し、更に、熱処理によりゲート電極2を
厚さ20〜50nmの酸化シリコン膜3−2で覆う。ゲート電
極2の厚さは0.5〜1.0μm程度である。このようにして
準備された凸状の段部のある基板上に、第2図(b)に
示すように、アルミニウム膜4を膜厚0.5〜1.5μm程度
スパッタリング法で被着し、ゲート部を横切ってフォト
レジスト膜4を選択的に被着する。第2図(c)に示す
ように、フォトレジスト膜5をマスクにアルミニウム膜
4のウェットエッチングを行ない、フォトレジスト膜を
剥離してアルミニウムマスクを形成し、イオン注入を行
なってシリコン半導体基板に選択的に不純物を導入し、
ソース・ドレイン領域を形成する。
As shown in FIG. 2A, a gate electrode 2 made of a polysilicon film is formed on a silicon oxide film 3-1 on a silicon semiconductor substrate 1, and the gate electrode 2 is further heat-treated to a thickness of 20 to 50 nm. Cover with silicon oxide film 3-2. The thickness of the gate electrode 2 is about 0.5 to 1.0 μm. As shown in FIG. 2 (b), an aluminum film 4 having a thickness of about 0.5 to 1.5 μm is deposited on the thus prepared substrate having a convex step portion by a sputtering method, and a gate portion is formed. A photoresist film 4 is selectively applied transversely. As shown in FIG. 2C, the aluminum film 4 is wet-etched using the photoresist film 5 as a mask, the photoresist film is peeled off to form an aluminum mask, and ion implantation is performed to select a silicon semiconductor substrate. Introducing impurities,
Form source / drain regions.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、上述した従来の半導体装置の製造方法ではゲ
ート電極の形状が悪く、逆テーパー状になっている場
合、ゲートのエッジ部にアルミニウムのスパッタリング
時のシャドー部にボイド6ができてしまい、ゲート状の
アルミニウム膜のカバレッジも悪い状態となる。よって
後工程のアルミニウム膜のウェットエッチングに、フォ
トレジスト膜のエッジ部からアルミニウムが浸食された
ボイドが拡大しいわゆるマウスホール7が形成されてし
まう。この状態でイオン注入工程を行うと、マウスホー
ル部のアルミニウム膜厚が薄く、マスク性が不十分なた
めこの部分の下部にも不純物がドープされてしまう。
However, in the above-described conventional method of manufacturing a semiconductor device, when the shape of the gate electrode is poor and the gate electrode is inversely tapered, voids 6 are formed in the shadow portion at the time of aluminum sputtering at the edge portion of the gate, and the gate shape is formed. The coverage of the aluminum film is also poor. Therefore, in the wet etching of the aluminum film in the later step, the void in which the aluminum is eroded from the edge of the photoresist film expands, and a so-called mouse hole 7 is formed. If the ion implantation process is performed in this state, the aluminum film thickness in the mouth hole portion is thin and the maskability is insufficient, so that the lower portion of this portion is also doped with impurities.

即ち従来法では、マウスホールによって所定領域以外
にも不純物がドープされ、この部分が他の拡散層領域と
短絡してしまい、半導体装置の歩留が低下し安定に製造
できないという欠点があった。
That is, in the conventional method, the impurity is doped in a region other than the predetermined region by the mouse hole, and this portion is short-circuited with another diffusion layer region, so that the yield of the semiconductor device is reduced and the semiconductor device cannot be manufactured stably.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置の製造方法は、凸状の段部のある
基板上に窒化シリコン膜を成長する工程と、金属膜を被
着しフォトリソグラフィー及びウェットエッチングによ
り前記金属膜をパターニングする工程と、不活性ガス雰
囲気中で前記金属膜を少なくともその融点で熱処理する
工程と、前記金属膜をマスクにイオン注入する工程とを
有している。
The method for manufacturing a semiconductor device of the present invention includes a step of growing a silicon nitride film on a substrate having a convex step, a step of applying a metal film and patterning the metal film by photolithography and wet etching, A step of heat-treating the metal film at least at its melting point in an inert gas atmosphere; and a step of ion-implanting the metal film using the mask as a mask.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(a)〜(d)は本発明の一実施例を説明する
ための工程順断面図である。
1 (a) to 1 (d) are sectional views in the order of steps for explaining an embodiment of the present invention.

まず、第1図(a)に示すように、従来例と同様にし
て、シリコン半導体基板1上に厚さ25nm程度の酸化シリ
コン膜3−1、ゲート電極1(厚さ1.0μm程度のポリ
シリコン膜)、厚さ25nm程度の酸化シリコン膜3−2を
形成する。
First, as shown in FIG. 1A, a silicon oxide film 3-1 having a thickness of about 25 nm and a gate electrode 1 (polysilicon having a thickness of about 1.0 μm) are formed on a silicon semiconductor substrate 1 in the same manner as in the conventional example. Film), and a silicon oxide film 3-2 having a thickness of about 25 nm is formed.

次に、第1図(b)に示すように、減圧CVD法にて窒
化シリコン膜8を厚さ10〜50nm程度成長させた後従来法
と同様にアルミニウム膜4を膜厚1.0μm程度スパッタ
リング法で被着し、ゲート部を横切ってフォトレジスト
膜5を選択的に形成する。
Next, as shown in FIG. 1 (b), after growing a silicon nitride film 8 to a thickness of about 10 to 50 nm by a low pressure CVD method, an aluminum film 4 is sputtered to a thickness of about 1.0 μm in the same manner as in the conventional method. And a photoresist film 5 is selectively formed across the gate portion.

次に、第1図(c)に示すように、従来法と同様にフ
ォトレジスト膜をマスクにアルミニウム膜4をウェット
エッチングし、フォトレジスト膜を剥離する。この状態
では、当然ながら従来法と同様にゲート形状が悪い場合
にはマウスホール7があいた状態となっている。
Next, as shown in FIG. 1 (c), the aluminum film 4 is wet-etched using the photoresist film as a mask and the photoresist film is peeled off, as in the conventional method. In this state, when the gate shape is bad as in the conventional method, the mouse hole 7 is formed.

次に熱拡散炉にて、温度661〜800℃、不活性ガスN
2(又はAr)中で熱処理を行なう。すると、第1図
(d)に示すようにアルミニウムがメルト状になりマウ
スホール部7にもアルミニウムが埋設され、且アルミニ
ウム膜表面も平坦化された状態となる。
Next, in a heat diffusion furnace, a temperature of 661 to 800 ° C., an inert gas N
2 Heat treatment in (or Ar). Then, as shown in FIG. 1 (d), the aluminum is in a melt state, the aluminum is buried in the mouth hole portion 7, and the aluminum film surface is also flattened.

この工程を経た後イオン注入を行なえば、所定領域の
みに不純物をドープすることができ、従来法における様
なマウスホール部下部即ち所定領域以外に注入されると
いう欠点は全くなくなる。又、熱処理工程においてはア
ルミニウム膜4と酸化シリコン膜3−1,3−2の間に窒
化シリコン膜8を設け、アルミニウム膜と酸化シリコン
膜との熱反応を防止している。この時、窒化シリコン膜
はアルミニウムとわずかに反応するが、これはイオン注
入のマスク用のアルミニウム膜を除去した後熱リン酸等
により容易に選択エッチングすることができる。
If ion implantation is performed after this step, impurities can be doped only in the predetermined region, and the disadvantage that the ion implantation is performed in the lower portion of the mouse hole, that is, in the region other than the predetermined region as in the conventional method, is completely eliminated. In the heat treatment step, a silicon nitride film 8 is provided between the aluminum film 4 and the silicon oxide films 3-1 and 3-2 to prevent a thermal reaction between the aluminum film and the silicon oxide film. At this time, the silicon nitride film slightly reacts with the aluminum, which can be easily selectively etched with hot phosphoric acid or the like after removing the aluminum film for the mask for ion implantation.

なお、熱処理工程に熱拡散炉でなく、ランプアニーラ
ーを使用してもよい。この時の温度は661〜900℃、雰囲
気ガスとしてはN2又はArが良い。拡散炉を使用した場合
は大気のまわりこみによりアルミニウム膜表面がアルミ
ナに変質してマスク用アルミニウム膜をエッチングしず
らいが、ランプアニーラーを使用した場合はアルミニウ
ム膜表面の変質がなく、マスク用アルミニウム膜のエッ
チングが容易であるという利点がある。
Note that a lamp annealing may be used in the heat treatment step instead of the heat diffusion furnace. At this time, the temperature is preferably 661 to 900 ° C., and N 2 or Ar is preferable as the atmosphere gas. When a diffusion furnace is used, the surface of the aluminum film is transformed into alumina due to the air and it is difficult to etch the aluminum film for the mask, but when a lamp annealer is used, the surface of the aluminum film is not deteriorated and the aluminum film for the mask is not deteriorated. There is an advantage that etching of the film is easy.

以上の実施例によると、拡散層の短絡不良が減少し、
従来例より歩留が30%前後向上することが判明した。
According to the above embodiment, the short-circuit failure of the diffusion layer is reduced,
It was found that the yield was improved by about 30% compared to the conventional example.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明はゲート形状が悪くイオ
ン注入用の金属マスク形成時のウェットエッチングでマ
ウスホールが形成された場合でも熱処理により金属膜を
メルト状にしてマウスホールを削減させたのちにイオン
注入するため、所定領域のみに不純物をドープすること
ができ、高歩留で信頼性の高い半導体装置を安定に製造
できる効果がある。
As described above, in the present invention, even when a mouse hole is formed by wet etching at the time of forming a metal mask for ion implantation due to poor gate shape, the metal film is melted by heat treatment to reduce the mouse hole. Since ions are implanted, only predetermined regions can be doped with impurities, which has the effect of stably manufacturing a semiconductor device with high yield and high reliability.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(d)は本発明の一実施例を説明するた
めの工程順断面図、第2図(a)〜(c)は従来例を説
明するための工程順断面図である。 1……シリコン半導体基板、2……ゲート電極、3−1,
3−2……酸化シリコン膜、4……マスク用アルミニウ
ム膜、5……フォトレジスト膜、6……ボイド、7……
マウスホール、8……窒化シリコン膜。
1 (a) to 1 (d) are cross-sectional views in the order of steps for explaining an embodiment of the present invention, and FIGS. 2 (a) to 2 (c) are cross-sectional views in the order of steps for explaining a conventional example. is there. 1 .... silicon semiconductor substrate, 2 .... gate electrode, 3-1,
3-2: silicon oxide film, 4: aluminum film for mask, 5: photoresist film, 6: void, 7 ...
Mouse hole, 8: silicon nitride film.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】凸状の段部のある基板上に窒化シリコン膜
を成長する工程と、金属膜を被着しフォトリソグラフィ
ー及びウェットエッチングにより前記金属膜をパターニ
ングする工程と、不活性ガス雰囲気中で前記金属膜を少
なくともその融点で熱処理する工程と、前記金属膜をマ
スクにイオン注入する工程とを含むことを特徴とする半
導体装置の製造方法。
A step of growing a silicon nitride film on a substrate having a convex step; a step of depositing a metal film and patterning the metal film by photolithography and wet etching; A step of heat-treating the metal film at least at its melting point, and a step of implanting ions using the metal film as a mask.
JP29154190A 1990-10-29 1990-10-29 Method for manufacturing semiconductor device Expired - Lifetime JP2638285B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29154190A JP2638285B2 (en) 1990-10-29 1990-10-29 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29154190A JP2638285B2 (en) 1990-10-29 1990-10-29 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04164319A JPH04164319A (en) 1992-06-10
JP2638285B2 true JP2638285B2 (en) 1997-08-06

Family

ID=17770244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29154190A Expired - Lifetime JP2638285B2 (en) 1990-10-29 1990-10-29 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2638285B2 (en)

Also Published As

Publication number Publication date
JPH04164319A (en) 1992-06-10

Similar Documents

Publication Publication Date Title
JPH05109737A (en) Method of manufacturing thin film transistor
JPH01274470A (en) Bipolar transistor device and its manufacturing method
JP2638285B2 (en) Method for manufacturing semiconductor device
JPH10150188A (en) Manufacture of semiconductor device
JP3284415B2 (en) Method for manufacturing semiconductor device
JPH023244A (en) Manufacturing method of semiconductor device
JP2647842B2 (en) Method for manufacturing semiconductor device
JPS63275181A (en) Manufacture of semiconductor device
JPH0150098B2 (en)
JPS62104078A (en) Manufacture of semiconductor integrated circuit device
KR100265824B1 (en) Method for manufacturing transistor of LED structure
JPH10125623A (en) Method for manufacturing semiconductor device
JP2632159B2 (en) Method for manufacturing semiconductor device
JP3052489B2 (en) Method for manufacturing thin film transistor
JPH0353774B2 (en)
JPH0330293B2 (en)
JPH10223561A (en) Method for manufacturing semiconductor device
JP3373839B2 (en) Semiconductor device
JPH11289092A (en) Semiconductor device and its manufacture
JPS60224276A (en) Manufacturing method of MIS type field effect transistor
JPH01218017A (en) Manufacturing method of semiconductor device
JPH0750274A (en) Formation of pattern selective tungsten growth
JPS5947466B2 (en) Manufacturing method of semiconductor device
JPS60192363A (en) Manufacture of schottky barrier junction
JPH05211165A (en) Forming method of diffused layer