JP2632762B2 - 半導体素子搭載用基板の製造方法 - Google Patents
半導体素子搭載用基板の製造方法Info
- Publication number
- JP2632762B2 JP2632762B2 JP22346992A JP22346992A JP2632762B2 JP 2632762 B2 JP2632762 B2 JP 2632762B2 JP 22346992 A JP22346992 A JP 22346992A JP 22346992 A JP22346992 A JP 22346992A JP 2632762 B2 JP2632762 B2 JP 2632762B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- base material
- element mounting
- lead
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 12
- 239000000843 powder Substances 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 239000012790 adhesive layer Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 13
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 241000287531 Psittacidae Species 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Chemically Coating (AREA)
- ing And Chemical Polishing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、特定の機能を有する電
子機能素子が搭載される半導体素子搭載用基板の製造方
法に関する。
子機能素子が搭載される半導体素子搭載用基板の製造方
法に関する。
【０００２】
【従来の技術】従来の半導体装置に使用するリードフレ
ームは、中央部に半導体素子を搭載する素子搭載部と、
該素子搭載部を中心にして放射状に形成した複数のイン
ナーリードと、該インナーリードに接続されるアウター
リードとを有し、前記素子搭載部に半導体素子を搭載し
た後、該半導体素子のパットと前記インナーリードとを
金属ワイヤを介して連結し、外周を樹脂封止していた
が、このようなリードフレームにおいては、最近の半導
体装置の高集積化、多機能化、小型化に伴って以下に説
明するような種々な問題点を生じた。即ち、従来の半導
体装置においては、更に半導体素子の集積度が高くなり
接続の為にインナーリードの数が増した場合、インナー
リードの先端を半導体素子の近くに配置するか、あるい
はインナーリードと半導体素子との間をあけて金属ワイ
ヤの長さを長くして結線することになるが、インナーリ
ードと半導体素子との距離を近づけると、インナーリー
ドの先端を細くする必要があって、加工が難しくなり、
更にはインナーリードと半導体素子との間隔をあけると
金属ワイヤの長さが長くなって、搬送時あるいはモール
ド時に隣合う金属ワイヤの接触によって不測の短絡を生
じる等の問題点があった。そこで、半導体素子搭載部及
びその周囲のインナーリード部分を備える半導体素子搭
載用基板だけを製造する場合には、絶縁樹脂上に貼着し
た金属箔をエッチング加工によってリードパターンを形
成して製造し、組立時にアウターリードと接合して樹脂
封止する半導体装置が提案されていた。
ームは、中央部に半導体素子を搭載する素子搭載部と、
該素子搭載部を中心にして放射状に形成した複数のイン
ナーリードと、該インナーリードに接続されるアウター
リードとを有し、前記素子搭載部に半導体素子を搭載し
た後、該半導体素子のパットと前記インナーリードとを
金属ワイヤを介して連結し、外周を樹脂封止していた
が、このようなリードフレームにおいては、最近の半導
体装置の高集積化、多機能化、小型化に伴って以下に説
明するような種々な問題点を生じた。即ち、従来の半導
体装置においては、更に半導体素子の集積度が高くなり
接続の為にインナーリードの数が増した場合、インナー
リードの先端を半導体素子の近くに配置するか、あるい
はインナーリードと半導体素子との間をあけて金属ワイ
ヤの長さを長くして結線することになるが、インナーリ
ードと半導体素子との距離を近づけると、インナーリー
ドの先端を細くする必要があって、加工が難しくなり、
更にはインナーリードと半導体素子との間隔をあけると
金属ワイヤの長さが長くなって、搬送時あるいはモール
ド時に隣合う金属ワイヤの接触によって不測の短絡を生
じる等の問題点があった。そこで、半導体素子搭載部及
びその周囲のインナーリード部分を備える半導体素子搭
載用基板だけを製造する場合には、絶縁樹脂上に貼着し
た金属箔をエッチング加工によってリードパターンを形
成して製造し、組立時にアウターリードと接合して樹脂
封止する半導体装置が提案されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、前記半
導体装置においては、絶縁樹脂上に金属箔を貼着した基
材をエッチングすることによって、インナーリード等を
形成しているので、製造工程中に前記金属箔が剥離し易
いという問題点があった。また、前記絶縁樹脂は一定の
厚みを有するので、半導体装置全体が薄型化が困難とな
り、更には半導体素子の熱放散も悪いという問題点があ
った。本発明はかかる事情に鑑みてなされたもので、表
面に形成される導体層と基材との結合が強固で、更には
薄型化も可能で、半導体素子の熱放散も向上できる半導
体素子搭載用基板の製造方法を提供することを目的とす
る。
導体装置においては、絶縁樹脂上に金属箔を貼着した基
材をエッチングすることによって、インナーリード等を
形成しているので、製造工程中に前記金属箔が剥離し易
いという問題点があった。また、前記絶縁樹脂は一定の
厚みを有するので、半導体装置全体が薄型化が困難とな
り、更には半導体素子の熱放散も悪いという問題点があ
った。本発明はかかる事情に鑑みてなされたもので、表
面に形成される導体層と基材との結合が強固で、更には
薄型化も可能で、半導体素子の熱放散も向上できる半導
体素子搭載用基板の製造方法を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体素子搭載用基板の製造方法は、薄板条材の
側部にパイロット孔を形成すると共に、その内部に、複
数の連結片によって内外が部分的に連結された分離用透
孔によって囲まれる四角形の基材を形成し、該基材上の
特定領域に絶縁性のある接着剤を塗布し、該接着剤が未
硬化の内に更に金属粉を散布固着した後、該散布された
金属粉上にめっきを行って導体層を形成し、更に、全体
をレジスト膜で覆った後に、前記導体層上に写真法によ
って所定のリードパターンを露光・現像した後、エッチ
ング処理によって前記導体層をリードパターンに形成す
るようにして構成されている。ここで、前記薄板条材に
は銅板あるいは銅合金板を使用するのが好ましが、他の
金属板であっても本発明は適用される。また、前記金属
粉およびめっきには銅粉および銅めっきを行うのが好ま
しいが、エッチングが可能な金属粉、金属めっき（例え
ば、ニッケル粉、ニッケルめっき）であれば、本発明は
適用される。また、前記連結片にはＶノッチを設けるこ
とも可能である。
記載の半導体素子搭載用基板の製造方法は、薄板条材の
側部にパイロット孔を形成すると共に、その内部に、複
数の連結片によって内外が部分的に連結された分離用透
孔によって囲まれる四角形の基材を形成し、該基材上の
特定領域に絶縁性のある接着剤を塗布し、該接着剤が未
硬化の内に更に金属粉を散布固着した後、該散布された
金属粉上にめっきを行って導体層を形成し、更に、全体
をレジスト膜で覆った後に、前記導体層上に写真法によ
って所定のリードパターンを露光・現像した後、エッチ
ング処理によって前記導体層をリードパターンに形成す
るようにして構成されている。ここで、前記薄板条材に
は銅板あるいは銅合金板を使用するのが好ましが、他の
金属板であっても本発明は適用される。また、前記金属
粉およびめっきには銅粉および銅めっきを行うのが好ま
しいが、エッチングが可能な金属粉、金属めっき（例え
ば、ニッケル粉、ニッケルめっき）であれば、本発明は
適用される。また、前記連結片にはＶノッチを設けるこ
とも可能である。
【０００５】
【作用】請求項１記載の半導体素子搭載用基板の製造方
法は、薄板条材の側部にパッロット孔を設け、その内部
に連結片によって一部連結されているが、分離用透孔に
囲まれる四角形の基材を形成し、この上に接着剤を塗布
して、該接着剤が未硬化の内に金属粉を散布固着した
後、めっきを行うようにしているので、基材に強固に金
属粉とめっきによる導体層を形成することができる。次
に、全体をレジスト膜で覆った後、写真法によって所定
のリードパターンを露光・現像し、エッチング処理によ
ってリードパターンを形成するようにしているので、リ
ードパターンの細かい部分を再現することができ、これ
によって半導体に、より近い高い密度のパターンを造る
ことができ、更には作られたリードパターンの剥離が生
じにくいという作用を有する。そして、前記半導体素子
搭載用基板は、金属の薄板条材の中央に半導体素子を搭
載することになるので、半導体素子によって発生する熱
は基材を介して放散される。また、半導体素子の搭載及
びワイヤリングにあっては、前記薄板条材の側面に設け
られたパイロット孔を基準にして、該薄板条材を正確に
位置決めしながら作業が行なえるので、正確なワイヤリ
ングが可能となる。
法は、薄板条材の側部にパッロット孔を設け、その内部
に連結片によって一部連結されているが、分離用透孔に
囲まれる四角形の基材を形成し、この上に接着剤を塗布
して、該接着剤が未硬化の内に金属粉を散布固着した
後、めっきを行うようにしているので、基材に強固に金
属粉とめっきによる導体層を形成することができる。次
に、全体をレジスト膜で覆った後、写真法によって所定
のリードパターンを露光・現像し、エッチング処理によ
ってリードパターンを形成するようにしているので、リ
ードパターンの細かい部分を再現することができ、これ
によって半導体に、より近い高い密度のパターンを造る
ことができ、更には作られたリードパターンの剥離が生
じにくいという作用を有する。そして、前記半導体素子
搭載用基板は、金属の薄板条材の中央に半導体素子を搭
載することになるので、半導体素子によって発生する熱
は基材を介して放散される。また、半導体素子の搭載及
びワイヤリングにあっては、前記薄板条材の側面に設け
られたパイロット孔を基準にして、該薄板条材を正確に
位置決めしながら作業が行なえるので、正確なワイヤリ
ングが可能となる。
【０００６】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係る半導体素子
搭載用基板の製造方法の工程を示す平面図、図２は同側
面図、図３は同部分拡大図、図４は本発明の他の実施例
方法によって製造された半導体素子搭載用基板の平面図
である。
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係る半導体素子
搭載用基板の製造方法の工程を示す平面図、図２は同側
面図、図３は同部分拡大図、図４は本発明の他の実施例
方法によって製造された半導体素子搭載用基板の平面図
である。
【０００７】図１（Ａ）及び図２（Ａ）に示すように、
銅、銅合金からなる薄板条材１０に所定のパイロット孔
１１を形成すると共に、その内部に複数の連結片１２に
よって部分的に接合した分離用透孔１３によって囲まれ
る四角形の基材１４をプレス加工によって形成する。前
記連結片１２の表面及び／又は裏面には後工程で、該基
材１４の分離が容易なように、Ｖノッチ１５を同じくプ
レス加工によって形成しておく。
銅、銅合金からなる薄板条材１０に所定のパイロット孔
１１を形成すると共に、その内部に複数の連結片１２に
よって部分的に接合した分離用透孔１３によって囲まれ
る四角形の基材１４をプレス加工によって形成する。前
記連結片１２の表面及び／又は裏面には後工程で、該基
材１４の分離が容易なように、Ｖノッチ１５を同じくプ
レス加工によって形成しておく。
【０００８】次に、図１（Ｂ）及び図２（Ｂ）に示すよ
うに、基材１４にその縁部分を残して絶縁性の接着剤を
塗布し、接着剤層１６を形成する。この処理はスクリー
ン印刷法によって行う。そして、この接着剤層１６が乾
かない内に、図１（Ｂ）、図２（Ｃ）に示すようにその
やや内側に金属粉の一例である銅粉１７を塗布する。こ
の銅粉１７の塗布は基材１４の上に適当なマスキングを
行って、該銅粉１７を吹きつけても良いが、通常は底部
にスクリーンを備えた升内に銅粉１７を入れて、これを
前記接着剤層１６の上に乗せて、前記スクリーンを通じ
て銅粉１７を散布する。これによって銅粉１７は接着剤
層１６の内部に食い込むので、銅粉１７が充分な強度を
有して接着剤層１６に固着される。
うに、基材１４にその縁部分を残して絶縁性の接着剤を
塗布し、接着剤層１６を形成する。この処理はスクリー
ン印刷法によって行う。そして、この接着剤層１６が乾
かない内に、図１（Ｂ）、図２（Ｃ）に示すようにその
やや内側に金属粉の一例である銅粉１７を塗布する。こ
の銅粉１７の塗布は基材１４の上に適当なマスキングを
行って、該銅粉１７を吹きつけても良いが、通常は底部
にスクリーンを備えた升内に銅粉１７を入れて、これを
前記接着剤層１６の上に乗せて、前記スクリーンを通じ
て銅粉１７を散布する。これによって銅粉１７は接着剤
層１６の内部に食い込むので、銅粉１７が充分な強度を
有して接着剤層１６に固着される。
【０００９】前記接着剤層１６が充分に乾いた後、図１
（Ｃ）、図２（Ｄ）に示すように、他の部分はレジスト
膜でマスキングして、前記銅粉１７の上に無電解銅めっ
きを行い、これによって、銅粉１７と銅めっき層が一体
となって、前記接着剤層１６の上に剥離困難な導体層１
８を形成する。
（Ｃ）、図２（Ｄ）に示すように、他の部分はレジスト
膜でマスキングして、前記銅粉１７の上に無電解銅めっ
きを行い、これによって、銅粉１７と銅めっき層が一体
となって、前記接着剤層１６の上に剥離困難な導体層１
８を形成する。
【００１０】次に全体をレジスト膜で覆った後、前記導
体層１８の上にインナーリード１９のリードパターンを
露光・現像し、エッチングして、図１（Ｄ）、図２
（Ｅ）及び図３に示すように、前記接着剤層１６の上に
インナーリード１９を形成する。この後、中央の素子搭
載部２０に絶縁テープを介して所定の半導体素子を固着
し、導電性ワイヤによって所定のワイヤリングを行い、
前記Ｖノッチ１５の部分から該基材１４を切離し、前記
インナーリード１９と、例えばプレス加工によって形成
されたアウターリードとを、半田、圧着、ワイヤリン
グ、導電性接着剤を用いたボンディング等によって固着
した後、樹脂封止を行って半導体装置が完成する。
体層１８の上にインナーリード１９のリードパターンを
露光・現像し、エッチングして、図１（Ｄ）、図２
（Ｅ）及び図３に示すように、前記接着剤層１６の上に
インナーリード１９を形成する。この後、中央の素子搭
載部２０に絶縁テープを介して所定の半導体素子を固着
し、導電性ワイヤによって所定のワイヤリングを行い、
前記Ｖノッチ１５の部分から該基材１４を切離し、前記
インナーリード１９と、例えばプレス加工によって形成
されたアウターリードとを、半田、圧着、ワイヤリン
グ、導電性接着剤を用いたボンディング等によって固着
した後、樹脂封止を行って半導体装置が完成する。
【００１１】図４には、本発明の他の実施例によって製
造された半導体素子搭載用基板２１を示すが、図に示す
ように前記方法によって複数のインナーリード２２、２
３が薄板条材２４に接着剤層２５を介して設けられてい
る。これによって、半導体装置の小型化を図ることがで
きると共に、薄型化を図ることができる。なお、前記実
施例と同一の構成要素については、同一の番号を付して
その説明を省略する。
造された半導体素子搭載用基板２１を示すが、図に示す
ように前記方法によって複数のインナーリード２２、２
３が薄板条材２４に接着剤層２５を介して設けられてい
る。これによって、半導体装置の小型化を図ることがで
きると共に、薄型化を図ることができる。なお、前記実
施例と同一の構成要素については、同一の番号を付して
その説明を省略する。
【００１２】なお、以上の実施例においては、前記イン
ナーリードの先端部あるいは後端部に、ワイヤリングあ
るいは圧着性の向上の為、貴金属めっきをすることも可
能である。この場合も前記パイロット孔を利用して位置
決めするが可能であるので、正確なめっきを行うことが
できる。更に、インナーリードと同一平面上に設けた電
源用、接地用のバスリードを備えたＬＯＣやＣＯＬタイ
プの半導体装置に用いる半導体素子搭載用基板にも本発
明は適用できる。
ナーリードの先端部あるいは後端部に、ワイヤリングあ
るいは圧着性の向上の為、貴金属めっきをすることも可
能である。この場合も前記パイロット孔を利用して位置
決めするが可能であるので、正確なめっきを行うことが
できる。更に、インナーリードと同一平面上に設けた電
源用、接地用のバスリードを備えたＬＯＣやＣＯＬタイ
プの半導体装置に用いる半導体素子搭載用基板にも本発
明は適用できる。
【００１３】
【発明の効果】本発明に係る半導体素子搭載用基板の製
造方法は、以上の説明からも明らかなように、薄板条材
の上に接着剤層を形成し、その上に金属粉を塗布し、更
にめっきを行って、導体層を形成しているので、該導体
層によって形成されるリードパターンと薄板条材の接着
性が極めて良好である。そして、接着剤層及び導体層を
極めて薄く形成できるので、薄型の半導体装置を構成す
ることが可能である。また、薄板条材が半導体素子の放
熱板として働くので、半導体素子に熱破壊が生じ難いと
いう利点を有する。
造方法は、以上の説明からも明らかなように、薄板条材
の上に接着剤層を形成し、その上に金属粉を塗布し、更
にめっきを行って、導体層を形成しているので、該導体
層によって形成されるリードパターンと薄板条材の接着
性が極めて良好である。そして、接着剤層及び導体層を
極めて薄く形成できるので、薄型の半導体装置を構成す
ることが可能である。また、薄板条材が半導体素子の放
熱板として働くので、半導体素子に熱破壊が生じ難いと
いう利点を有する。
【図１】本発明の一実施例に係る半導体素子搭載用基板
の製造方法の工程を示す平面図である。
の製造方法の工程を示す平面図である。
【図２】同側面図である。
【図３】同部分拡大図である。
【図４】本発明の他の実施例方法によって製造された半
導体素子搭載用基板の平面図である。
導体素子搭載用基板の平面図である。
１０ 薄板条材 １１ パイロット孔 １２ 連結片 １３ 分離用透孔 １４ 基材 １５ Ｖノッチ １６ 接着剤層 １７ 銅粉 １８ 導体層 １９ インナーリード ２０ 素子搭載部 ２１ 半導体素子搭載用基板 ２２ インナーリード ２３ インナーリード ２４ 薄板条材 ２５ 接着剤層
Claims (1)
- 【請求項１】 薄板条材の側部にパイロット孔を形成す
ると共に、その内部に、複数の連結片によって内外が部
分的に連結された分離用透孔によって囲まれる四角形の
基材を形成し、該基材上の特定領域に絶縁性のある接着
剤を塗布し、該接着剤が未硬化の内に更に金属粉を散布
固着した後、該散布された金属粉上にめっきを行って導
体層を形成し、更に、全体をレジスト膜で覆った後に、
前記導体層上に写真法によって所定のリードパターンを
露光・現像した後、エッチング処理によって前記導体層
をリードパターンに形成することを特徴とする半導体素
子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22346992A JP2632762B2 (ja) | 1992-07-29 | 1992-07-29 | 半導体素子搭載用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22346992A JP2632762B2 (ja) | 1992-07-29 | 1992-07-29 | 半導体素子搭載用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653383A JPH0653383A (ja) | 1994-02-25 |
| JP2632762B2 true JP2632762B2 (ja) | 1997-07-23 |
Family
ID=16798631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22346992A Expired - Fee Related JP2632762B2 (ja) | 1992-07-29 | 1992-07-29 | 半導体素子搭載用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632762B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213755A3 (en) | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
| JP3413191B2 (ja) * | 1994-03-18 | 2003-06-03 | 日立化成工業株式会社 | 半導体パッケージの製造法及び半導体パッケージ |
| US6528164B1 (en) | 1999-09-03 | 2003-03-04 | Sumitomo Chemical Company, Limited | Process for producing aromatic liquid crystalline polyester and film thereof |
| JP4663172B2 (ja) * | 2001-07-31 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-07-29 JP JP22346992A patent/JP2632762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653383A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3097653B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JP2632762B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JPH025014B2 (ja) | ||
| JP2740977B2 (ja) | 半導体装置 | |
| JP2794262B2 (ja) | 電子回路パッケージ | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0378793B2 (ja) | ||
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JP2795280B2 (ja) | 電子部品搭載用基板 | |
| JPH01173694A (ja) | 両面スルホールフィルムキャリアの製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP4643055B2 (ja) | Ｔａｂテープキャリアの製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| KR930007520B1 (ko) | 리드프레임 및 그 제조방법 | |
| JP2818904B2 (ja) | 電子部品搭載用基板 | |
| JP2632761B2 (ja) | 半導体素子搭載用基板及び半導体素子搭載用基板の製造方法 | |
| KR100763963B1 (ko) | 티비지에이 반도체 패키지용 기판과 이의 제조방법 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH05251602A (ja) | ハイブリッドｉｃの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |