[go: up one dir, main page]

JP2626294B2 - Color image processing equipment - Google Patents

Color image processing equipment

Info

Publication number
JP2626294B2
JP2626294B2 JP3083230A JP8323091A JP2626294B2 JP 2626294 B2 JP2626294 B2 JP 2626294B2 JP 3083230 A JP3083230 A JP 3083230A JP 8323091 A JP8323091 A JP 8323091A JP 2626294 B2 JP2626294 B2 JP 2626294B2
Authority
JP
Japan
Prior art keywords
image processing
processor
image
processors
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3083230A
Other languages
Japanese (ja)
Other versions
JPH04294462A (en
Inventor
隆 奥崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP3083230A priority Critical patent/JP2626294B2/en
Publication of JPH04294462A publication Critical patent/JPH04294462A/en
Application granted granted Critical
Publication of JP2626294B2 publication Critical patent/JP2626294B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ファイルシステ
ム等に用いられ、カラー画像(静止画)を加工、処理
し、複数の画面を切り替えあるいは同時に表示可能とす
るカラー画像処理装置に係り、さらに詳しくはそのカラ
ー画像の加工、処理の高速化を図るカラー画像処理装置
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color image processing apparatus which is used in a file system or the like, processes and processes a color image (still image), and is capable of switching a plurality of screens or simultaneously displaying the same. The present invention relates to a color image processing apparatus for speeding up processing and processing of a color image.

【0002】[0002]

【従来の技術】特に、カラー画像処理においては、自然
画像の情報量が多くその画像データの処理に時間がかか
ることから、高速の画像処理プロセッサ用いたりもしく
は複数のプロセッサを用いその高速化を図るようにして
いる。この場合、高速の画像処理プロセッサとしては、
例えば非ノイマン型のデータフロー式プロセッサが知ら
れている。
2. Description of the Related Art In particular, in color image processing, since the amount of information of a natural image is large and it takes time to process the image data, a high-speed image processing processor or a plurality of processors is used to speed up the processing. Like that. In this case, as a high-speed image processor,
For example, a non-Neumann data flow processor is known.

【0003】これに対して、図2には複数のプロセッサ
エレメントPEを用いて画像処理を行なう場合の例が示
されており、これによればそのプロセッサエレメントP
Eの分担する機能と並べ方により、種々高速化方式を採
ることができる。その高速化方式の一例として、一定の
単位の画像処理を行ないながら、必要な段階で他のプロ
セッサとデータの授受を行ない、しかも全体としての処
理を並列に行なう並列型の画像処理プロセッサが実現さ
れている。
On the other hand, FIG. 2 shows an example in which image processing is performed using a plurality of processor elements PE.
Various high-speed schemes can be adopted depending on the functions and arrangements of E. As an example of such a high-speed method, a parallel type image processor that performs data processing in a certain unit while transmitting and receiving data to and from another processor at a necessary stage, and performs the overall processing in parallel is realized. ing.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、例えば
非ノイマン型のデータフロー型プロセッサなどの高速画
像処理プロセッサを使用するにしても、上記並列型の画
像処理プロセッサを用いて画像を並列処理するにして
も、アーキテクチャが複雑な構造となり、そのプログラ
ミングが難しくならざるを得ないという問題点がある。
However, even if a high-speed image processor such as a non-Neumann-type data flow processor is used, an image is processed in parallel using the parallel image processor. However, there is a problem that the architecture has a complicated structure and its programming must be difficult.

【0005】しかも、カラー画像の場合、その構成要素
(例えばR,G,B)ごとに画像処理を行なう必要があ
るため、上記処理プログラムをその構成要素ごとに独立
して作成しなければならない。また、処理結果の画像を
表示するにはその各構成要素の処理の同期をとる必要が
あるが、各構成要素を相互に同期をとることが困難であ
るという問題点がある。
In addition, in the case of a color image, since it is necessary to perform image processing for each component (for example, R, G, B), the above processing program must be created independently for each component. Further, in order to display an image of the processing result, it is necessary to synchronize the processing of each component, but there is a problem that it is difficult to synchronize the components with each other.

【0006】したがって、この発明の目的は、画像処理
のプログラム作成が容易であるとともに、カラー画像の
画像処理の高速化を図ることができ、また、カラー画像
の構成要素ごとの処理時に容易に同期をとることができ
るようにしたカラー画像処理装置を提供することにあ
る。
Accordingly, an object of the present invention is to make it easy to create a program for image processing, to speed up image processing for a color image, and to easily synchronize when processing each component of a color image. It is another object of the present invention to provide a color image processing apparatus which can take the following.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、この発明は、カラー画像データを所定処理して画像
メモリに書き込み、モニタ装置等の表示データとするカ
ラー画像処理装置において、上記カラー画像データを
R,G,Bの各構成要素ごとに処理する画像処理アーキ
テクチャが同一とされた第1、第2および第3のプロセ
ッサと、これら各プロセッサで画像処理された各構成要
素の画像データがそれに対応する各カラープレーンごと
に表示可能に書き込まれる第1、第2および第3の画像
メモリと、プログラム領域および作業領域を含み、当該
装置のメモリ内において上記各プロセッサに対して共通
に割り当てられたシステム共通領域と、上記各プロセッ
サを上記システム共通領域もしくは上記各画像メモリの
いずれかにバスを介して選択的に接続する第1、第2お
よび第3の切替手段と、上記各プロセッサの内の特定の
一つのプロセッサから上記システム共通領域へのアクセ
ス信号を監視し、そのアクセス信号の有無により上記各
切替手段の切り替え動作を制御するアクセス識別手段と
を備え、上記画像処理アーキテクチャが同一とされた第
1、第2および第3のプロセッサを上記R,G,Bの各
構成要素の画像処理に割り当てるとともに、上記特定の
一つのプロセッサに上記他のプロセッサを先導するマス
タプロセッサとしての機能を持たせ、画像処理に際して
上記特定の一つのプロセッサから上記他のプロセッサに
同時にリセット信号を与え、上記第1、第2および第3
のプロセッサにより、同一画像処理アーキテクチャで、
同一クロックおよび同一画像処理プログラムにて各構成
要素ごとの画像処理を同時に行なうようにしたことを特
徴としている。
In order to achieve the above object, the present invention relates to a color image processing apparatus which performs predetermined processing of color image data, writes the processed image data in an image memory, and uses the color image data as display data such as a monitor device. First, second, and third processors having the same image processing architecture for processing image data for each of R, G, and B components, and image data of each component that has been subjected to image processing by each of the processors. Includes first, second, and third image memories written so as to be displayable for each color plane corresponding thereto, a program area and a work area, and is commonly allocated to each of the processors in the memory of the apparatus. And the respective processors are connected to either the system common area or the respective image memories via a bus. First, second, and third switching means for selectively connecting the first and second processors and an access signal from a specific one of the processors to the system common area. An access identification unit for controlling a switching operation of each switching unit, wherein the first, second, and third processors having the same image processing architecture are used for the image processing of the R, G, and B components. And assigning a reset signal from the specific one processor to the other processor at the same time as the image processing, so that the specific one processor has a function as a master processor leading the other processor. , Second and third
Processor with the same image processing architecture,
It is characterized in that image processing for each component is performed simultaneously with the same clock and the same image processing program.

【0008】[0008]

【作用】上記構成によれば、カラー画像データをR,
G,Bの各構成要素毎に画像処理する際、マスタプロセ
ッサとしての例えば第1のプロセッサから他の第2およ
び第3のプロセッサに対してリセット信号が発生される
とともに、画像処理のための制御信号およびアドレスが
第2および第3のプロセッサに出力され、かつ、システ
ム共通領域がアクセスされる。このアクセス信号に基づ
いて、アクセス識別手段により上記各切替手段がシステ
ム共通領域側に切替えられ、各プロセッサにてそのシス
テム共通領域に格納されている画像処理プログラムのデ
ータにしたがって同時に画像処理が行なわれる。
According to the above arrangement, the color image data is represented by R,
When performing image processing for each of the components G and B, a reset signal is generated from, for example, a first processor as a master processor to other second and third processors, and control for image processing is performed. Signals and addresses are output to the second and third processors, and the system common area is accessed. Based on the access signal, the switching means switches to the system common area by the access identifying means, and each processor performs image processing simultaneously according to the data of the image processing program stored in the system common area. .

【0009】この場合、各プロセッサは同一の画像処理
アーキテクチャのもとで、同一クロックで同一プログラ
ムを実行し、処理手順が異ならないようになっているこ
とから、各プロセッサ間で同期がとられ、かつ、その同
期関係が維持される。
In this case, since each processor executes the same program at the same clock under the same image processing architecture and the processing procedure is not different, synchronization is established between the processors. In addition, the synchronous relationship is maintained.

【0010】また、各プロセッサで画像処理した各構成
要素のデータを第1、第2および第3の画像メモリに書
き込む際には、アクセス識別手段により第1ないし第3
の切替手段がそれぞれ画像メモリ側に切り替えられ、画
像処理された各R,G,Bのデータが第1ないし第3の
画像メモリに書き込まれる。
When writing data of each component processed by each processor to the first, second, and third image memories, the access identifying means may use the first to third data.
Are switched to the image memory side, and the R, G, and B data subjected to the image processing are written in the first to third image memories.

【0011】このデータ書き込みにあたって、上記と同
様に各R,G,Bプレーンの処理は同期がとられている
ことから、第1ないし第3の画像メモリの内容が同期的
に書き替えられる。これにより、第1ないし第3の画像
メモリに書き込まれたデータをD/A変換部でR,G,
Bのアナログ信号に変換することにより、モニタ装置等
にはその画像処理された画像が表示される。
In writing the data, the processing of each of the R, G, and B planes is synchronized in the same manner as described above, so that the contents of the first to third image memories are synchronously rewritten. As a result, the data written in the first to third image memories is converted by the D / A converter into R, G,
The converted image is displayed on a monitor device or the like by converting the analog signal into a B analog signal.

【0012】[0012]

【発明の実施の形態】次に、図1を参照しながら、この
発明の好適な実施例について説明する。同図に示されて
いるように、このカラー画像処理装置は、少なくとも画
像処理のアーキテクチャが同一とされ、画像データを
R,G,Bの各構成要素ごとに画像処理する第1ないし
第3のプロセッサ1,2,3を備えている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a preferred embodiment of the present invention will be described with reference to FIG. As shown in the figure, this color image processing apparatus has at least the same image processing architecture, and performs first to third image processing of image data for each of R, G, and B components. Processors 1, 2, and 3 are provided.

【0013】また、このカラー画像処理装置はそのメモ
リ内に各プロセッサ1〜3に対して共通のプログラム領
域と作業領域を含むシステム共通領域4を有するととも
に、これとは別に各プロセッサ1〜3にてカラー構成要
素毎に画像処理されたデータを表示可能に記憶する第1
ないし第3の画像メモリ(プレーン)5,6,7および
そのデータをモニタ等に表示可能なアナログ信号に変換
するD/A変換部8,9,10とを備えている。
The color image processing apparatus has a system common area 4 including a common program area and a work area for each of the processors 1 to 3 in its memory. First storing image-processed data for each color component in a displayable manner.
And D / A converters 8, 9, and 10 for converting the image data (planes) 5, 6, and 7 into analog signals that can be displayed on a monitor or the like.

【0014】第1ないし第3のプロセッサ1,2,3
と、システム共通領域4および第1ないし第3の画像メ
モリ5,6,7との間には、各プロセッサ1,2,3を
バスを介してそのいずれかに選択的に接続する第1ない
し第3の切替回路11,12,13が設けられており、
その切り替えはアクセス識別回路14によって行なわれ
る。
First to third processors 1, 2, 3
And the system common area 4 and the first to third image memories 5, 6, and 7, the first to third processors selectively connecting each of the processors 1, 2, 3 to any of them via a bus. Third switching circuits 11, 12, 13 are provided,
The switching is performed by the access identification circuit 14.

【0015】このアクセス識別回路14は、プロセッサ
1〜3の内のいずれか一つのプロセッサ、この実施例で
は第1のプロセッサ1からシステム共通領域4へのアク
セス信号を監視し、アクセス信号有りの場合には第1な
いし第3の切替回路11,12,13をシステム共通領
域4側に切り替える。これに対して、アクセス信号無し
で第1ないし第3の画像メモリ5,6,7に処理済みの
データ書き込み時には第1ないし第3の切替回路11,
12,13をそれぞれ第1ないし第3の画像メモリ5,
6,7側に切り替える。
The access identification circuit 14 monitors an access signal from any one of the processors 1 to 3, in this embodiment, from the first processor 1 to the system common area 4, and when there is an access signal, First, the first to third switching circuits 11, 12, and 13 are switched to the system common area 4 side. On the other hand, when writing processed data in the first to third image memories 5, 6, and 7 without an access signal, the first to third switching circuits 11,
12 and 13 are first to third image memories 5,
Switch to 6,7 side.

【0016】なお、システム共通領域4には第1ないし
第3のプロセッサ1,2,3に対して共通に割り当てら
れる画像処理プログラムなどの処理データへの依存性の
ないデータが記憶されており、これにより第1ないし第
3のプロセッサ1,2,3にて同時に各カラー構成要素
毎に画像処理が行なわれる際、それら各プロセッサ1,
2,3の同期が維持されるようになっている。
The system common area 4 stores data having no dependency on processing data such as an image processing program commonly assigned to the first to third processors 1, 2, and 3. Thus, when image processing is simultaneously performed for each color component by the first to third processors 1, 2, 3 respectively, the respective processors 1, 2, 3
A few synchronizations are maintained.

【0017】上記の構成において、入力カラー画像デー
タはR,G,Bの各カラー構成要素ごとに分離されて、
第1ないし第3のプロセッサ1,2,3にて画像処理さ
れるのであるが、この実施例では第1のプロセッサ1が
他の第2および第3のプロセッサ2,3に対してマスタ
プロセッサとして位置づけられ、この第1のプロセッサ
1からシステム共通領域4に対して画像処理に必要な制
御信号およびアドレス信号を含むアクセスがなされると
ともに、第2および第3のプロセッサ2,3に対してリ
セット信号が出力される。
In the above arrangement, the input color image data is separated for each of R, G, and B color components.
Image processing is performed by the first to third processors 1, 2, and 3. In this embodiment, the first processor 1 is used as a master processor with respect to the other second and third processors 2, 3. The first processor 1 accesses the system common area 4 including a control signal and an address signal necessary for image processing, and a reset signal to the second and third processors 2 and 3. Is output.

【0018】このようにして、第1のプロセッサ1から
システム共通領域4へのアクセス信号が出されることに
より、アクセス識別回路14にて各切替回路11〜13
がシステム共通領域4側に切り替えられ、その制御信号
およびアドレス信号に基づいてシステム共通領域4のプ
ログラム領域の画像処理プログラムデータが各切替回路
11〜13を介して第1ないし第3のプロセッサ1,
2,3にそれぞれ取り込まれる。
As described above, the access signal to the system common area 4 is output from the first processor 1 so that the access identification circuit 14 allows the switching circuits 11 to 13
Is switched to the system common area 4 side, and the image processing program data in the program area of the system common area 4 is switched via the switching circuits 11 to 13 to the first to third processors 1 and 2 based on the control signal and the address signal.
These are taken into 2 and 3, respectively.

【0019】これにより、各プロセッサ1,2,3は同
一の画像処理アーキテクチャのもとで上記画像処理プロ
グラムにしたがって各カラーの構成要素(Rプレーン、
Gプレーン、Bプレーン)に対応した画像処理プロセッ
サとして同時に動作する。したがって、カラー画像デー
タが多い場合においても、カラー構成要素(R,G,
B)毎に同時かつ高速に画像処理することができるとと
もに、各R,G,Bプレーンの画像処理が同一プログラ
ムで行なえることから、各カラー構成要素毎にプログラ
ムを作成する必要もない。
Thus, the processors 1, 2, and 3 operate under the same image processing architecture in accordance with the above-described image processing program.
(G plane, B plane). Therefore, even when there is a large amount of color image data, the color components (R, G,
Since image processing can be performed simultaneously and at high speed for each B), and image processing for each of the R, G, and B planes can be performed by the same program, there is no need to create a program for each color component.

【0020】また、上述したように第1のプロセッサ1
をマスタプロセッサとして位置づけて、この第1のプロ
セッサ1から他の第2および第3のプロセッサ2,3に
リセットをかけるようにしたことにより、各プロセッサ
1〜3は同一の画像処理アーキテクチャのもとで、同一
クロックで同一プログラムが実行され、すなわち画像デ
ータ処理が同一手順で行なわれるため、各プロセッサ
1,2,3間の同期がとられ、しかもその同期関係が維
持される。
Further, as described above, the first processor 1
Is positioned as a master processor, and the first processor 1 resets the other second and third processors 2 and 3 so that each of the processors 1 to 3 can operate under the same image processing architecture. Since the same program is executed at the same clock, that is, the image data processing is performed in the same procedure, synchronization between the processors 1, 2, 3 is maintained, and the synchronization relationship is maintained.

【0021】このようにして、第1ないし第3のプロセ
ッサ1,2,3にて各カラー構成要素が画像処理される
と、次にその画像処理したデータを第1ないし第3の画
像メモリ5,6,7に書き込む処理が実行される。すな
わち、システム共通領域4へのアクセスが終了すると、
アクセス識別回路14にて各切替回路11〜13がそれ
ぞれ第1ないし第3の画像メモリ5,6,7側に切り替
えられ、各カラー構成要素毎に画像処理されたデータが
同時に第1ないし第3の画像メモリ5,6,7に書き込
まれる。
When each color component is image-processed by the first to third processors 1, 2, 3 as described above, the image-processed data is then stored in the first to third image memory 5 , 6, 7 are executed. That is, when the access to the system common area 4 is completed,
Each of the switching circuits 11 to 13 is switched to the first to third image memories 5, 6, and 7 by the access identification circuit 14, and the data processed for each color component is simultaneously processed in the first to third images. Are written to the image memories 5, 6, 7.

【0022】この場合においても、第1ないし第3の画
像メモリ5,6,7に対するアドレス制御、すなわちア
クセスはマスタプロセッサとしての第1のプロセッサ1
で行なわれる。これにより、第1ないし第3の画像メモ
リ5,6,7に画像処理されたデータが同期的に書き込
まれ、かつ、その各メモリ内のデータが同時に変化する
ことになる。
Also in this case, the address control, that is, access to the first to third image memories 5, 6, 7 is performed by the first processor 1 as a master processor.
It is done in. Thus, the image-processed data is synchronously written in the first to third image memories 5, 6, and 7, and the data in each of the memories changes simultaneously.

【0023】データの書き込み後、第1ないし第3の画
像メモリ5,6,7においては、例えばスクリーンリフ
レッシュ信号が出力され、記憶したデータがそれぞれD
/A変換部8,9,10に出力され、そのR,G,Bの
各アナログ信号による画像がモニタ装置に表示される
が、各アナログ信号が同期していることから、例えばそ
の画像の切り替えに際し、スムーズに画像が切り替えら
れる。
After the data is written, the first to third image memories 5, 6, and 7 output, for example, a screen refresh signal and store the stored data in the respective D memories.
Are output to the A / A converters 8, 9, and 10, and the images based on the R, G, and B analog signals are displayed on the monitor device. Since the analog signals are synchronized, for example, switching of the images is performed. In this case, the images can be switched smoothly.

【0024】[0024]

【発明の効果】以上説明したように、この発明のカラー
画像処理装置によれば、カラー画像の各構成要素の画像
処理を画像処理アーキテクチャを同一とした第1ないし
第3のプロセッサに割り当てるとともに、それら各プロ
セッサの内の特定のものをマスタプロセッサとして位置
づけ、同マスタプロセッサにより他のプロセッサに対し
てリセットをかけて、そのマスタプロセッサを含む各プ
ロセッサにおいて、同一クロックで、かつ、同一の画像
処理プログラムを実行させるようにしたことにより、各
プロセッサごとに画像処理プログラムを組むことなく、
カラー画像の画像処理をより高速に行なうことができ
る。
As described above, according to the color image processing apparatus of the present invention, the image processing of each component of the color image is allocated to the first to third processors having the same image processing architecture. A specific one of the processors is positioned as a master processor, and the other processors are reset by the same master processor. In each processor including the master processor, the same clock and the same image processing program are used. , Without having to build an image processing program for each processor,
Image processing of a color image can be performed at higher speed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を示すカラー画像処理装置
の概略的ブロック線図。
FIG. 1 is a schematic block diagram of a color image processing apparatus according to an embodiment of the present invention.

【図2】複数のプロセッサによる並列処理方式の従来例
を説明するための模式図。
FIG. 2 is a schematic diagram for explaining a conventional example of a parallel processing method using a plurality of processors.

【符号の説明】[Explanation of symbols]

1 第1のプロセッサ(マスタプロセッサ) 2 第2のプロセッサ 3 第3のプロセッサ 4 システム共通領域 5 第1の画像メモリ 6 第2の画像メモリ 7 第3の画像メモリ 11 第1の切替回路 12 第2の切替回路 13 第3の切替回路 14 アクセス識別回路 DESCRIPTION OF SYMBOLS 1 1st processor (master processor) 2 2nd processor 3 3rd processor 4 System common area 5 1st image memory 6 2nd image memory 7 3rd image memory 11 1st switching circuit 12 2nd Switching circuit 13 third switching circuit 14 access identification circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ラー画像データを所定処理して画像メ
モリに書き込み、モニタ装置等の表示データとするカラ
ー画像処理装置において、上記カラー画像データをR,G,Bの各構成要素ごとに
処理する画像処理アーキテクチャが同一とされた第1、
第2および第3のプロセッサと、これら各プロセッサで
画像処理された各構成要素の画像データがそれに対応す
る各カラープレーンごとに表示可能に書き込まれる第
1、第2および第3の画像メモリと、プログラム領域お
よび作業領域を含み、当該装置のメモリ内において上記
各プロセッサに対して共通に割り当てられたシステム共
通領域と、上記各プロセッサを上記システム共通領域も
しくは上記各画像メモリのいずれかにバスを介して選択
的に接続する第1、第2および第3の切替手段と、上記
各プロセッサの内の特定の一つのプロセッサから上記シ
ステム共通領域へのアクセス信号を監視し、そのアクセ
ス信号の有無により上記各切替手段の切り替え動作を制
御するアクセス識別手段とを備え、 上記画像処理アーキテクチャが同一とされた第1、第2
および第3のプロセッサを上記R,G,Bの各構成要素
の画像処理に割り当てるとともに、上記特定の一つのプ
ロセッサに上記他のプロセッサを先導するマスタプロセ
ッサとしての機能を持たせ、画像処理に際して上記特定
の一つのプロセッサから上記他のプロセッサに同時にリ
セット信号を与え、上記第1、第2および第3のプロセ
ッサにより、同一画像処理アーキテクチャで、同一クロ
ックおよび同一画像処理プログラムにて各構成要素ごと
画像処理を同時に行なうようにしたことを特徴とする
カラー画像処理装置。
Writes 1. A color image data to a predetermined processing to the image memory, a color image processing apparatus according to the display data of the monitor device or the like, the color image data R, G, for each component of B
The first is the same image processing architecture for processing.
Second and third processors, and each of these processors
The image data of each component subjected to image processing
Of each color plane
First, second and third image memories, a program area and
And the work area, and
System shared for each processor
Communication area and the processor common area
Or select one of the above image memories via a bus
First, second, and third switching means that are electrically connected to each other;
The above system is executed from a specific one of the processors.
Monitors access signals to the system common area and
The switching operation of each switching means is controlled by the presence or absence of
A first and a second image processing architecture having the same image processing architecture.
And a third processor, each of the above R, G, B components
To the image processing of
The master processor that leads the other processors to the processor
Function as an imager and specify the above when processing images.
From one processor to the other processor at the same time.
A set signal is supplied, and the first, second and third processes are performed.
The same image processing architecture and the same
And each component with the same image processing program
A color image processing apparatus wherein the image processing is performed simultaneously.
JP3083230A 1991-03-22 1991-03-22 Color image processing equipment Expired - Lifetime JP2626294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3083230A JP2626294B2 (en) 1991-03-22 1991-03-22 Color image processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3083230A JP2626294B2 (en) 1991-03-22 1991-03-22 Color image processing equipment

Publications (2)

Publication Number Publication Date
JPH04294462A JPH04294462A (en) 1992-10-19
JP2626294B2 true JP2626294B2 (en) 1997-07-02

Family

ID=13796517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3083230A Expired - Lifetime JP2626294B2 (en) 1991-03-22 1991-03-22 Color image processing equipment

Country Status (1)

Country Link
JP (1) JP2626294B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262253A (en) * 1984-06-07 1985-12-25 Agency Of Ind Science & Technol Memory data processing circuit
JPH0797401B2 (en) * 1986-05-29 1995-10-18 ソニー株式会社 Color image data processing device

Also Published As

Publication number Publication date
JPH04294462A (en) 1992-10-19

Similar Documents

Publication Publication Date Title
EP0366871B1 (en) Apparatus for processing video signal
JPH09288477A (en) Picture display controller
JP2626294B2 (en) Color image processing equipment
US5125044A (en) Image processing apparatus and method in which a plurality of access circuits can simultaneously perform access operations
JP2757634B2 (en) Color image processing equipment
JPS62208766A (en) Video synthesizer
JP2530880B2 (en) Graphic display device
JP2922519B2 (en) Video synthesizer
JP2513371B2 (en) Color image processing device
KR100382956B1 (en) Image Processor and Image Display
JPH05159043A (en) Color picture processor
JPH02137070A (en) Picture processor
EP0242139A2 (en) Display controller
JP2776125B2 (en) Image playback device
JPH04365180A (en) Color picture processor
JP2637519B2 (en) Data transfer control device
JP2820068B2 (en) Image data synthesis display device
JPS59223880A (en) Picture input device
JP3265791B2 (en) OHP display device
JP2858831B2 (en) Bitmap display method
JPS6362465A (en) Picture display device
JPH0683294A (en) Display control device
JPH02105387A (en) Picture memory
JPS6332588A (en) Display controller
JPH0225895A (en) Display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970218