JP2621338B2 - 液晶テレビ駆動回路 - Google Patents
液晶テレビ駆動回路Info
- Publication number
- JP2621338B2 JP2621338B2 JP11991388A JP11991388A JP2621338B2 JP 2621338 B2 JP2621338 B2 JP 2621338B2 JP 11991388 A JP11991388 A JP 11991388A JP 11991388 A JP11991388 A JP 11991388A JP 2621338 B2 JP2621338 B2 JP 2621338B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- shift register
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶テレビの駆動回路に関する。特には、
液晶テレビをビデオレコーダーや光ディスク、光磁気デ
ィスク、ICカード等の記憶メディアのシステムに取り付
けて使う場合の駆動回路に関する。
液晶テレビをビデオレコーダーや光ディスク、光磁気デ
ィスク、ICカード等の記憶メディアのシステムに取り付
けて使う場合の駆動回路に関する。
従来の液晶テレビ用の大容量液晶パネルの駆動は、多
岐に渡っているが、ビデオ信号の加え方で分類すると、
ビデオ信号をアナログのままパネルに与えるアナログ方
式とビデオ信号をA/D変換器によりデジタル化して処理
するデジタル方式とに大別さされる。TFT（薄膜トラン
ジスタ）を用いた液晶パネルは、アナログ方式が主流で
ある。しかし、MIM等の２端子素子を用いたパネルや、
単純マトリクスパネルは、デジタル方式が主流となって
いる。
岐に渡っているが、ビデオ信号の加え方で分類すると、
ビデオ信号をアナログのままパネルに与えるアナログ方
式とビデオ信号をA/D変換器によりデジタル化して処理
するデジタル方式とに大別さされる。TFT（薄膜トラン
ジスタ）を用いた液晶パネルは、アナログ方式が主流で
ある。しかし、MIM等の２端子素子を用いたパネルや、
単純マトリクスパネルは、デジタル方式が主流となって
いる。
第７図は、アナログ方式の一例を示す回路ブロック図
である。ビデオ信号は、ビデオライン73から入力し、ア
ナログスイッチ76によりサンプリングされる。サンプリ
ングのタイミングは、シフトレジスト74からの出力によ
り制御される。アナログスイッチ76によりサンプリング
された信号は、保持コンデンサ710により保持され、バ
ッファー77を通してパネル78に供給される。パネル内で
は、バッファー77からの信号は、ソースライン711、画
素トランジスタ713を通して画素電極714に移動する。画
素トランジスタ713は、信号の読み込みと保持をコント
ロールするスイッチとして機能し、その制御は、ゲート
ライン712上の信号により行われる。
である。ビデオ信号は、ビデオライン73から入力し、ア
ナログスイッチ76によりサンプリングされる。サンプリ
ングのタイミングは、シフトレジスト74からの出力によ
り制御される。アナログスイッチ76によりサンプリング
された信号は、保持コンデンサ710により保持され、バ
ッファー77を通してパネル78に供給される。パネル内で
は、バッファー77からの信号は、ソースライン711、画
素トランジスタ713を通して画素電極714に移動する。画
素トランジスタ713は、信号の読み込みと保持をコント
ロールするスイッチとして機能し、その制御は、ゲート
ライン712上の信号により行われる。
第８図は、デジタル方式の一例を示す回路ブロック図
である。ビデオ信号81をコントロール回路82により色毎
に分離し、画素の色並び順に出力する。この出力をA/D
変換器83に入力し階調レベルを数ビットのデジタル信号
84に変換する。この信号をシフトレジスタ85に入力し、
クロック812により転送する。転送された信号をラッチ
パルス813によりラッチ86に移し、パルス幅変更回路87
によりデジタル信号をパルス幅信号に変換し、さらに電
圧レベル変換器88により電圧レベルを変えてパネル89に
入力する。縦ライン810に入力されるこの信号と、横ラ
イン811の信号により液晶パネルは駆動される。
である。ビデオ信号81をコントロール回路82により色毎
に分離し、画素の色並び順に出力する。この出力をA/D
変換器83に入力し階調レベルを数ビットのデジタル信号
84に変換する。この信号をシフトレジスタ85に入力し、
クロック812により転送する。転送された信号をラッチ
パルス813によりラッチ86に移し、パルス幅変更回路87
によりデジタル信号をパルス幅信号に変換し、さらに電
圧レベル変換器88により電圧レベルを変えてパネル89に
入力する。縦ライン810に入力されるこの信号と、横ラ
イン811の信号により液晶パネルは駆動される。
しかし従来の駆動回路のうちアナログ方式の駆動回路
では、文字と画像を表示する時文字情報と画像情報と
を、駆動回路に入力する前のビデオ信号の時点から合成
して入力しないと、文字と画像の両方を描くことができ
なかった。従って、アナログ方式は次のような欠点を有
していた。
では、文字と画像を表示する時文字情報と画像情報と
を、駆動回路に入力する前のビデオ信号の時点から合成
して入力しないと、文字と画像の両方を描くことができ
なかった。従って、アナログ方式は次のような欠点を有
していた。
文字情報が一つの画像情報として入力するので、文字
情報を記憶するのにテレビ画面分のメモリー容量を必要
とした。
情報を記憶するのにテレビ画面分のメモリー容量を必要
とした。
文字情報がコード化されていないので、文字情報をデ
ータ処理することが困難であった。
ータ処理することが困難であった。
一方、デジタル方式でも文字と画像の両方をテレビに
映す時、従来の駆動回路では、駆動回路に入力するビデ
オ信号の時点で合成した信号でないと、テレビに出力す
ることができなかった。従って、デジタル方式でも、従
来のアナログ方式と全く同様の欠点を有していた。
映す時、従来の駆動回路では、駆動回路に入力するビデ
オ信号の時点で合成した信号でないと、テレビに出力す
ることができなかった。従って、デジタル方式でも、従
来のアナログ方式と全く同様の欠点を有していた。
以上の様な従来の問題点を解決するために、本発明の
液晶テレビ駆動回路は、 デジタル信号を直列並列変換するシフトレジスタを有
してなる液晶テレビ駆動回路において、 ビデオ信号を複数ビツトの第１のデジタル信号に変換
する手段と、 前記第１のデジタル信号が入力される第１の前記シフ
トレジスタと、 ビデオ信号とは別に入力されるか又はビデオ信号から
分離されたデジタルコードを第２のデジタル信号に変換
する手段と、 前記第２のデジタル信号が入力される第２の前記シフ
トレジスタと、 前記第１のシフトレジスタの並列出力と前記第２のシ
フトレジスタの並列出力とを出力毎に合成する合成回路
と を有することを特徴とする。
液晶テレビ駆動回路は、 デジタル信号を直列並列変換するシフトレジスタを有
してなる液晶テレビ駆動回路において、 ビデオ信号を複数ビツトの第１のデジタル信号に変換
する手段と、 前記第１のデジタル信号が入力される第１の前記シフ
トレジスタと、 ビデオ信号とは別に入力されるか又はビデオ信号から
分離されたデジタルコードを第２のデジタル信号に変換
する手段と、 前記第２のデジタル信号が入力される第２の前記シフ
トレジスタと、 前記第１のシフトレジスタの並列出力と前記第２のシ
フトレジスタの並列出力とを出力毎に合成する合成回路
と を有することを特徴とする。
第１図は、本発明の参考例となる回路ブロック図であ
る。入力ビデオ信号11は、コントロール回路12により色
毎に分離され、画素の色並び順に出力される。この出力
をA/D変換器13に入力し、階調レベルを数ビットのデジ
タル信号14に変換する。この部分は従来の駆動回路と同
様である。
る。入力ビデオ信号11は、コントロール回路12により色
毎に分離され、画素の色並び順に出力される。この出力
をA/D変換器13に入力し、階調レベルを数ビットのデジ
タル信号14に変換する。この部分は従来の駆動回路と同
様である。
一方、ビデオ信号とは別の入力されるか、またはビデ
オ信号から分離されたデジタルコード（デジタル信号の
符号列）１はキャラクタジェネレータ２でキャラクタデ
ータに変換され、更に並直変換回路（並列−直列変換回
路）３でシリアルにキャラクタ用デジタル信号７として
送られる。
オ信号から分離されたデジタルコード（デジタル信号の
符号列）１はキャラクタジェネレータ２でキャラクタデ
ータに変換され、更に並直変換回路（並列−直列変換回
路）３でシリアルにキャラクタ用デジタル信号７として
送られる。
このようにして得られたデジタル信号14とキャラクタ
用デジタル信号を７を合成回路４によって合成し、しか
る後に、ジフトレジスタ15に入力する。
用デジタル信号を７を合成回路４によって合成し、しか
る後に、ジフトレジスタ15に入力する。
以降は、従来回路と同じように、この信号をクロック
112により転送し、転送された信号をラッチパルス113に
よりラッチ16に移し、パルス幅変換回路17によりデジタ
ル信号をパネル幅信号に変換し、さらに電圧レベル変換
回路18により電圧レベルを変えてパネル19に入力する。
縦ライン110に入力されるこの信号と、横ライン111の信
号により、液晶パネル19が駆動される。
112により転送し、転送された信号をラッチパルス113に
よりラッチ16に移し、パルス幅変換回路17によりデジタ
ル信号をパネル幅信号に変換し、さらに電圧レベル変換
回路18により電圧レベルを変えてパネル19に入力する。
縦ライン110に入力されるこの信号と、横ライン111の信
号により、液晶パネル19が駆動される。
第２図は、第１図の合成回路の一例を示したものであ
る。この例は、ビデオ信号をA/Dへ変換器により４ビッ
トのデータに変換した場合のものである。画面にキャラ
クタを出すかどうかをキャラクタ選択信号８で行い、キ
ャラクタ用デジタル信号７とビデオ信号をA/D変換した
デジタル信号14とを合成した信号を９に出力する。キャ
ラクタ信号８がＨの時、キャラクタが表示され、Ｌの時
ビデオ画像が表示される。
る。この例は、ビデオ信号をA/Dへ変換器により４ビッ
トのデータに変換した場合のものである。画面にキャラ
クタを出すかどうかをキャラクタ選択信号８で行い、キ
ャラクタ用デジタル信号７とビデオ信号をA/D変換した
デジタル信号14とを合成した信号を９に出力する。キャ
ラクタ信号８がＨの時、キャラクタが表示され、Ｌの時
ビデオ画像が表示される。
第３図は、本発明の実施例である。ビデオ信号とは別
に入力されるか、またはビデオ信号から分離されたデジ
タルコード（デジタル信号の符号列）１はキャラクタジ
ェネレータ２に入力される。キャラクタジェネレータ２
の出力は並直変換回路３でシリアルデータ７に変換さ
れ、シフトレジスタ５に入力される。一方、入力ビデオ
信号31の処理は第１図と同様の構成であり、コントロー
ル回路32により色毎に分離され、画素の色並び順に出力
される。この出力をA/D変換器33に入力し階調レベルを
数をビットのデジタル信号34に変換し、シフトレジスタ
35に入力する。シフトレジスタ35はクロック312により
デジタル信号34を転送する。シフトレジスタ５の並列出
力とシフトレジスタ35の並列出力とを合成回路６により
出力毎に合成し、合成したした信号をラッチパルス313
によりラッチ36に移す。ラッチした信号は、パルス幅変
換回路37によりパルス幅変換され、電圧変換回路38を通
してパネル39に文字と画像とが合成された信号か供給さ
れる。
に入力されるか、またはビデオ信号から分離されたデジ
タルコード（デジタル信号の符号列）１はキャラクタジ
ェネレータ２に入力される。キャラクタジェネレータ２
の出力は並直変換回路３でシリアルデータ７に変換さ
れ、シフトレジスタ５に入力される。一方、入力ビデオ
信号31の処理は第１図と同様の構成であり、コントロー
ル回路32により色毎に分離され、画素の色並び順に出力
される。この出力をA/D変換器33に入力し階調レベルを
数をビットのデジタル信号34に変換し、シフトレジスタ
35に入力する。シフトレジスタ35はクロック312により
デジタル信号34を転送する。シフトレジスタ５の並列出
力とシフトレジスタ35の並列出力とを合成回路６により
出力毎に合成し、合成したした信号をラッチパルス313
によりラッチ36に移す。ラッチした信号は、パルス幅変
換回路37によりパルス幅変換され、電圧変換回路38を通
してパネル39に文字と画像とが合成された信号か供給さ
れる。
第４図は、デジタルコードを用いて時刻制御信号を発
生する手段を示す回路ブロック図である。キャラクタジ
ェネレータ２に入力する前のデジタルコード１と書き込
み信号46とによりデジタルコード１中に含まれる時刻デ
ータをメモリー43に読み込む。一方、発振回路44と分周
回路45により時刻をカウントする回路を有し、この分周
回路の出力とメモリーの内容を比較回路41にて比較し一
致した時に端子42,47から時刻制御信号を発生する。ま
た分周回路45の出力をディスプレイ49に印加するため、
エンドコード回路48を設けてある。
生する手段を示す回路ブロック図である。キャラクタジ
ェネレータ２に入力する前のデジタルコード１と書き込
み信号46とによりデジタルコード１中に含まれる時刻デ
ータをメモリー43に読み込む。一方、発振回路44と分周
回路45により時刻をカウントする回路を有し、この分周
回路の出力とメモリーの内容を比較回路41にて比較し一
致した時に端子42,47から時刻制御信号を発生する。ま
た分周回路45の出力をディスプレイ49に印加するため、
エンドコード回路48を設けてある。
第５図，第６図には、本発明の実施例による画像表示
例を示す。第５図は、文字部51と画像部52を同一画面上
に表示した例であり、メモリー装置に百科辞典の内容を
入れて表示するような場合には、少量のメモリーで文字
を画像の両方を出すことが可能となる。また、教育用機
器のように、文字や数値のデータを使って処理するよう
な場合には、文字データがコード化されているため、処
理しやすい。また、第６図は、時刻データを表示した例
であり、時刻データ61とその時刻に対応した内容62が表
示され、個人の時刻管理、例えば、○○時△△分より会
議といった内容を表示する個人用情報端末のディスプレ
イに使用できる。また、ビデオレコーダーに本液晶装置
を取り付けて用いて、テレビ時刻欄をICカードやその他
のメモリー等からデジタルコードで入力し、本液晶表示
装置に表示することができると共に、このデジタルコー
ドの内容を使ってビデオレコーダーの録画のスタート、
ストップを制御することが可能となる。
例を示す。第５図は、文字部51と画像部52を同一画面上
に表示した例であり、メモリー装置に百科辞典の内容を
入れて表示するような場合には、少量のメモリーで文字
を画像の両方を出すことが可能となる。また、教育用機
器のように、文字や数値のデータを使って処理するよう
な場合には、文字データがコード化されているため、処
理しやすい。また、第６図は、時刻データを表示した例
であり、時刻データ61とその時刻に対応した内容62が表
示され、個人の時刻管理、例えば、○○時△△分より会
議といった内容を表示する個人用情報端末のディスプレ
イに使用できる。また、ビデオレコーダーに本液晶装置
を取り付けて用いて、テレビ時刻欄をICカードやその他
のメモリー等からデジタルコードで入力し、本液晶表示
装置に表示することができると共に、このデジタルコー
ドの内容を使ってビデオレコーダーの録画のスタート、
ストップを制御することが可能となる。
以上のように本発明によれば、ビデオ信号を複数ビッ
トの第１のデジタル信号に変換する手段と、第１のデジ
タル信号が入力される第１のシフトレジスタと、ビデオ
信号とは別に入力されるか又はビデオ信号から分離され
たデジタルコードを第２のデジタル信号を変換する手段
と、第２のデジタル信号が入力される第２のシフトレジ
スタと、第１のシフトレジスタの並列出力と第２のシフ
トレジスタの並列出力とを出力毎に合成する合成回路と
を有することにより、デジタルコードで入力する文字デ
ータと画像情報を容易に同一画像上に表示することがで
き、画像上に文字データを上書き表示することが簡単な
回路で簡単な回路で容易に行える。また、文字がコード
化されているので複雑な回路を使うことなく時刻制御等
を行うことができるという効果を有する。
トの第１のデジタル信号に変換する手段と、第１のデジ
タル信号が入力される第１のシフトレジスタと、ビデオ
信号とは別に入力されるか又はビデオ信号から分離され
たデジタルコードを第２のデジタル信号を変換する手段
と、第２のデジタル信号が入力される第２のシフトレジ
スタと、第１のシフトレジスタの並列出力と第２のシフ
トレジスタの並列出力とを出力毎に合成する合成回路と
を有することにより、デジタルコードで入力する文字デ
ータと画像情報を容易に同一画像上に表示することがで
き、画像上に文字データを上書き表示することが簡単な
回路で簡単な回路で容易に行える。また、文字がコード
化されているので複雑な回路を使うことなく時刻制御等
を行うことができるという効果を有する。
第１図は、本発明の参考例となる回路ブロック図であ
る。 第２図は、第１図の合成回路の部分の一例を示す回路図
である。 第３図は、本発明の実施例を示す回路ブロック図であ
る。 第４図は、本発明のデジタルコードを用いて時刻制御信
号を発生する手段を示す回路ブロック図である。 第５図は、本発明の文字と画像を同一画面上に表示した
例の平面図。 第６図は、本発明の時刻データを表示した例の平面図。 第７図は、従来の液晶テレビの駆動回路の例を示す回路
ブロック図。 第８図は、従来の液晶テレビの駆動回路の例を示す回路
ブロック図。
る。 第２図は、第１図の合成回路の部分の一例を示す回路図
である。 第３図は、本発明の実施例を示す回路ブロック図であ
る。 第４図は、本発明のデジタルコードを用いて時刻制御信
号を発生する手段を示す回路ブロック図である。 第５図は、本発明の文字と画像を同一画面上に表示した
例の平面図。 第６図は、本発明の時刻データを表示した例の平面図。 第７図は、従来の液晶テレビの駆動回路の例を示す回路
ブロック図。 第８図は、従来の液晶テレビの駆動回路の例を示す回路
ブロック図。
Claims (1)
- 【請求項１】デジタル信号を直列並列変換するシフトレ
ジスタを有してなる液晶テレビ駆動回路において、 ビデオ信号を複数ビツトの第１のデジタル信号に変換す
る手段と、 前記第１のデジタル信号が入力される第１の前記シフト
レジスタと、 ビデオ信号とは別に入力されるか又はビデオ信号から分
離されたデジタルコードを第２のデジタル信号に変換す
る手段と、 前記第２のデジタル信号が入力される第２の前記シフト
レジスタと、 前記第１のシフトレジスタの並列出力と前記第２のシフ
トレジスタの並列出力とを出力毎に合成する合成回路と を有することを特徴とする液晶テレビ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11991388A JP2621338B2 (ja) | 1988-05-17 | 1988-05-17 | 液晶テレビ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11991388A JP2621338B2 (ja) | 1988-05-17 | 1988-05-17 | 液晶テレビ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01289383A JPH01289383A (ja) | 1989-11-21 |
| JP2621338B2 true JP2621338B2 (ja) | 1997-06-18 |
Family
ID=14773292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11991388A Expired - Lifetime JP2621338B2 (ja) | 1988-05-17 | 1988-05-17 | 液晶テレビ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621338B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0416550B1 (en) * | 1989-09-07 | 1996-04-24 | Hitachi, Ltd. | Image display apparatus using non-interlace scanning system |
| JPH1155569A (ja) | 1997-08-05 | 1999-02-26 | Sharp Corp | 表示制御回路 |
-
1988
- 1988-05-17 JP JP11991388A patent/JP2621338B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01289383A (ja) | 1989-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100454993B1 (ko) | 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기 | |
| US7190338B2 (en) | Data signal line drive circuit, drive circuit, image display device incorporating the same, and electronic apparatus using the same | |
| JP3704715B2 (ja) | 表示装置の駆動方法及び表示装置並びにそれを用いた電子機器 | |
| US7038673B2 (en) | LCD, and driving device and method thereof | |
| KR100415028B1 (ko) | 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기 | |
| JP2002032048A (ja) | 画像表示装置およびそれを用いた電子機器 | |
| EP0291252A3 (en) | Method of video display and video display device therefor | |
| ATE97285T1 (de) | Aufzeichnungsvorrichtung. | |
| US6340959B1 (en) | Display control circuit | |
| US7358952B2 (en) | Display device for displaying a plurality of images on one screen | |
| JP2621338B2 (ja) | 液晶テレビ駆動回路 | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JPH10240195A (ja) | 液晶表示装置 | |
| JP2001324970A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JPH0339317B2 (ja) | ||
| KR940008712B1 (ko) | 영상표시장치 구동용 집적회로 | |
| JPH10222133A (ja) | 液晶表示装置の駆動回路 | |
| JPH04291395A (ja) | 情報端末装置 | |
| JPH0950261A (ja) | 液晶駆動回路 | |
| JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JP3475682B2 (ja) | アクティブマトリクス表示装置 | |
| JP2620814B2 (ja) | 液晶表示装置における映像信号処理回路 | |
| JPS6240493A (ja) | カラ−液晶表示装置 | |
| JPH10293562A (ja) | カラー液晶表示装置およびその駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080404 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090404 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090404 |