JP2618034B2

JP2618034B2 - マトリクス基板及びその製造方法

Info

Publication number: JP2618034B2
Application number: JP9351189A
Authority: JP
Inventors: 清弘川崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-04-13
Filing date: 1989-04-13
Publication date: 1997-06-11
Anticipated expiration: 2012-06-11
Also published as: JPH02272430A

Description

【発明の詳細な説明】産業上の利用分野本発明はマトリクス基板に関するものであり、とりわ
け大面積のアクティブマトリクス編成の画像表示装置に
おいて有効な電極線の低抵抗化及び電極線間の高耐圧化
を可能としたマトリクス基板及びその製造方法を提供す
るものである。

従来の技術近年の微細加工技術、液晶材料及び実装技術等の進歩
により２−６インチ程度の小さなサイズではあるが、液
晶パネルで実用上支障ないテレビジョン画像が商用ベー
スで得られるようになってきた。液晶パネルを構成する
２枚のガラス板の一方にRGBの着色層を形成しておくこ
とによりカラー表示も容易に実現され、また絵素毎にス
イッチング素子を内蔵させた、いわゆるアクティブ型の
液晶パネルではクロストークも少なくかつ高いコントラ
スト比を有する画像が保証される。このような液晶パネ
ルは、走査線としては120-240本、信号線としては240-7
20本程度のマトリクス編成が標準的で、例えば第10図に
示すように液晶パネル１を構成する一方のガラス基板２
上に形成された走査線の電極端子群６に駆動信号を供給
する半導体集積回路チップ３を直接接続するCOG（Chip-
On-Glass）方式や、例えばポリイミド系樹脂薄膜をベー
スとし、金メッキされた銅箔の端子群（図示せず）を有
する接続フィルム４を信号線の電極端子群５に接着剤で
圧接しながら固定する方式などの実装手段によって電気
信号が画像表示部に供給される。ここでは便宜上二つの
実装方式を同時に図示しているが、実線にはいずれかの
実装方式が選ばれることは言うまでもない。なお、７、
８は液晶パネル１中央の画像表示部と信号線及び走査線
の電極端子群５、６との間を接続する配線路で、必ずし
も電極端子群と同じ導電材で構成される必要はない。

９は全ての絵素に共通の透明導電性の対抗電極を有す
るもう１枚のガラス板で、２枚のガラス板２、９は石英
ファイバやプラスチック・ビーズ等のスペーサによって
所定の距離を隔てて形成され、その間隙はシール材と封
口材で封止された閉空間になっており、閉空間には液晶
が充填されている。カラー表示を実現するには、ガラス
板９の閉空間側に着色層と称する染料または顔料のいず
れか一方もしくは両方を含む有機薄膜が被着されて色表
示機能が与えられるので、ガラス基板９は別名カラーフ
ィルタと呼ばれる。そして液晶材の性質によってはガラ
ス板９上面またはガラス板２下面のいずれかもしくは両
面上に偏光板が貼付され、液晶パネル１は電気光学素子
として機能する。

第11図は、スイッチング素子として絶縁ゲート型トラ
ンジスタ10を絵素毎に配置したアクティブ型液晶パネル
の等価回路図である。実線で描かれた素子は一方のガラ
ス基板２上に、そして破線で描かれた素子はもう一方の
ガラス基板９上に形成されている。走査線11（８）と信
号線12（７）は、例えば非晶質シリコンを半導体層と
し、シリコン窒化膜（Si₃N₄）をゲート絶縁膜とする薄
膜トランジスタ10の形成と同時にガラス基板２上に作製
される。液晶セル13はガラス基板２上に形成された透明
導電性の絵素電極と、カラーフィルタ９上に形成された
同じく透明導電性の対抗電極15と、２枚のガラス板で構
成された閉空間を満たす液晶とで構成され、電気的には
コンデンサと同じ扱いを受ける。液晶分子を所定の方向
に整列させるためには配向膜を対抗電極15上と絵素電極
上に形成する必要があるが、ここではその詳細について
は説明を省略する。

なお、第11図において蓄積容量16はアクティブ型の液
晶パネルとしては必ずしも必須の構成要素とは限らない
が、駆動用信号源の利用効率の向上、浮遊寄生容量の障
害の抑制及び高温動作時の画像のちらつき（フリッカ）
防止等には効果的存在で適宜採用される。17はすべての
蓄積容量16に共通する導電路で、一般的には対抗電極15
と共通する導電炉17は接続して使用される。

スイッチング素子である絶縁ゲート型トランジスタ10
は、材料・プロセス何れの面からみても工業的に確立し
たとは言い難い状況であるが、第12図、第13図の夫々に
は二つの典型的なパターン配置図を、また同図のＡ−
Ａ′、Ｂ−Ｂ′線上の断面図を第14図、第15図に示し、
絶縁ゲート型トランジスタの製造プロセスを以下に簡単
に説明する。

先ず、ガラス基板２の一主面上に絶縁ゲート型トラン
ジスタのゲート電極と走査線を兼ねる金属層11を例え
ば、スパッタ等の製膜装置を用いて0.1μｍの膜厚のク
ロム（Cr）で被着し、選択的パターン形成を行なう。次
に第12図、第14図の絶縁ゲート型トランジスタの場合に
は、P-CVD（プラズマ製膜）によりSiNx-a・Si-SiNxの３
層を例えば、0.4-0.05-0.1μｍの膜厚で連続的に堆積
し、エッチング・ストッパー層20たる上層のSiNx層を選
択的に残した後、全面に不純物を含む非晶質シリコン層
を同じくP-CVDで堆積する。そして不純物を含む非晶質
シリコン層（ｎ＋ａ・Si）と不純物を含まない非晶質シ
リコン層（ａ・Si）21、22を半導体層として島状に形成
し、ゲート絶縁層23を選択的に露出させる。走査線11へ
の接続のための開口部24をゲート絶縁層23に形成して走
査線11の一部を露出させた後、開口部24を含んで例えば
１μｍの膜厚のアルミニウム（Al）よりなるゲート配線
25と島状の半導体層上にソース・ドレイン配線26、27を
選択的に被着形成し、ソース・ドレイン配線26、27をマ
スクとしてエッチング・ストッパー層20上の不純物を含
む非晶質シリコン層を除去して絶縁ゲート型トランジス
タが完成する。

第13図、第15図の絶縁ゲート型トランジスタの場合に
は、P-CVD（プラズマ製膜）によりSiNx-a・Si-n＋ａ・S
iの３層を例えば、0.4-0.1-0.1μｍの膜厚で連続的に堆
積し、不純物を含む非晶質シリコン層（ｎ＋ａ・Si）と
不純物を含まない非晶質シリコン層（ａ・Si）を半導体
層21、22として島状に形成し、ゲート絶縁層23を選択的
に露出させる。走査線11への接続のための開口部24をゲ
ート絶縁層23に形成して走査線11の一部を露出させた
後、開口部24を含んで例えば１μｍの膜厚のアルミニウ
ムよりなるゲート配線25と島状の半導体層上にソース・
ドレイン配線26、27を選択的に被着形成し、ソース・ド
レイン配線26、27をマスクとして半導体層のうち不純物
を含む非晶質シリコン層21のみを選択的に除去して絶縁
ゲート型トランジスタが完成する。

絶縁ゲート型トランジスタの耐熱性を向上させるため
に、Alよりなるソース・ドレイン配線26、27と不純物を
含む非晶質シリコン層21との間にバリア・メタルとして
Ti（チタン）やCr等の金属薄膜層やシリサイド薄膜層を
介在させる技術や、開口部24内で露出した走査線を構成
する金属層が不動態を形成してAlよりなるゲート配線25
との間でコンタクト不良を起こさないようにするために
他の金属層やシリサイド層を重ねる技術、及びITOより
なる絵素電極の形成に関わる技術については、詳細な説
明を省略する。

発明が解決しようとする課題 P-CVD（プラズマ製膜）は製膜時の基板温度が300℃前
後と形成温度が低く、反応室内の壁あるいはRF電極等の
表面に被着したSiNxやａ・Siが剥離して１μｍ程度のダ
ストや異物として反応室内を漂い、ガラス基板等の被製
膜基板に付着する結果、形成された被膜中に多数のピン
・ホールが存在し、SiNxを介しての多層配線においては
短絡が発生し、歩留まりが上がらないことが知られてい
る。

この様に微少なダスト・異物を減少させるための取り
組みは一般的にはノウ・ハウとして扱われ、対外的に公
表されることは少ない。しかしながら、ダスト・異物に
対して強いデバイス構造や製作方法に関しては技術的な
観点から、いくつかの改善例が実証されており、それら
の中から二つのものを選び、第16図、第17図に基き説明
する。

第16図においては、ゲート絶縁層を厚く被着しても絶
縁ゲート型トランジスタの性能指数が低下しないよう
に、走査線（ゲート）11をTa（タンタル）で形成し、か
つその表面を陽極酸化によって誘電率の高いTa₂O₅層28
とした後、SiNx-a・Si-SiNxの３層堆積を経て、絶縁ゲ
ート型トランジスタが製作される。すなわち、ゲート絶
縁層をTa₂O₅層28とSiNx層23とで２層化している。

第17図においては、ゲート絶縁層を厚く被着しても絶
縁ゲート型トランジスタの性能指数が低下しないよう
に、走査線11上の第１のゲート絶縁層23′には開口部29
を設けた後、SiNx-a・Si-n＋ａ・Siの３層堆積を経て、
絶縁ゲート型トランジスタが製作される。すなわち、ゲ
ート絶縁層を23′と23のSiNxで２重化している。

これらの製造方法によれば、走査線11とソース・ドレ
イン配線26、27との間の絶縁耐圧が向上して歩留まりが
上がることは以下の理由により明かである。

一つにはゲート絶縁層の形成が２回に分割されるの
で、その間に洗浄工程を導入すればダスト・異物の除去
が促進されて確率的にピン・ホールが減少するからであ
る。そして二つには、第16図では走査線11の肩の部分が
陽極酸化によって丸められる結果ゲート絶縁層23のカバ
レージ特性が改善されて、また第17図では走査線11の肩
の部分のゲート絶縁層23が厚くなることによってダスト
・異物に強くなっているからである。

しかしながら絶縁耐圧の更なる向上に関しては、走査
線の段差が存在することから、また走査線の低抵抗化に
関しても走査線の構成材料をTaあるいはTaとMoとの合金
とする従来の改善例では不十分である。走査線の低抵抗
化は、画面サイズの向上とともに必須の設計事項となる
が、そのためには材料面からはより低抵抗の金属の採用
が必要となり、デバイス面からは配線路の膜厚の増大が
必要となるからである。とくに配線路の膜厚の増大につ
れて、必要とされるゲート絶縁層の膜厚の増大は絶縁ゲ
ート型トランジスタの性能指数の低下と、生産性の低下
の観点からはこれ以上は容認できない条件となってく
る。

課題を解決するための手段本発明は上記した現状に鑑みなされたもので、走査線
の形成に当り低抵抗でかつ陽極酸化によって絶縁体とな
る金属を選び、走査線の周囲を前記絶縁体で埋める事に
より、平坦化構造の走査線を得んとするものであり、そ
の具体的手段は特許請求の範囲に記載したとおりであ
る。

作用低抵抗の金属層よりなる走査線が、その表面及び側面
を絶縁体で埋められてほぼ平坦な表面となるので、引続
き被着される半導体層あるいは絶縁体と半導体層を介し
て形成される導電性配線路との間の絶縁耐圧は著しく向
上する。

実施例第１図〜第３図は本発明の第１の実施例によるアクテ
ィブマトリクス基板の製造工程の断面図である。まず第
１図に示したように、絶縁性基板、例えばガラス板２の
一主面上に0.1μｍの膜厚のAlを被着しAl層（金属層）3
0とし、走査線のパターンに対応した感光性樹脂パター
ン31をAl層30上に選択的に形成する。引続き第２図に示
したように化成液を入れた容器中の陽極酸化により、感
光性樹脂パターン31をマスクとしてAl層30を選択的に絶
縁化してAl₂O₃層32とすれば、感光性樹脂パターン31の
直下は走査線11となる。Alの選択的陽極酸化については
特公昭59-34798号を参照されたい。その後は感光性樹脂
パターン31を除去し、従来例と同様にSiNx-a・Si-SiNx
の３層堆積を経て、第３図に示したように絶縁ゲート型
トランジスタが完成する。なお言うまでも無いことであ
るが、Al₂O₃層32は透明な絶縁体であるから、透過型の
液晶パネルを構成するアクティブ基板への適用は何等支
障無いものである。第３図において、20はエッチングス
トッパー層、21、22は半導体層、23は絶縁層26、27はソ
ースドレイン配線でその形成方法は従来例と同様である
ので説明を省略する。

第１の実施例においては、陽極酸化によってAlがAl₂O
₃に変質するに際して膜厚が増大するので（0.1→0.15μ
ｍ）、引続き被着されるSiNx層（絶縁層）23にとって
は、走査線11の実効的な段差は0.1μｍから0.05μｍに
減少していることが分かる。

第４〜第６図に示す本発明の第２の実施例においては
更に段差の減少を可能ならしめることを目的としてお
り、感光性樹脂パターン31をマスクとしてAl層30を選択
的に陽極酸化するにあたり、第４図に示したように露出
しているAl層30が約0.1μｍほど酸化されてAl₂O₃層32′
になった時点で、一旦陽極酸化を中断する。そして感光
性樹脂パターン31を除去してから引続き走査線11の周囲
が完全にAl₂O₃層32になるまで陽極酸化を継続する。２
回目の陽極酸化時には、第５図に示すように走査線11上
にもAl₂O₃層33が成長して、実効的な段差はさらに減少
してほぼ平坦な表面となっている。その後は従来例と同
様にSiNx-a・Si-SiNxの３層堆積を経て、第６図に示し
たように絶縁ゲート型トランジスタが完成する（その他
の構成部分の詳細は従来例の説明を参照）。

第２の実施例においては、走査線11への電極取り出し
のための開口部24の形成時にゲート絶縁層がSiNxとAl₂O
₃の２層となり、しかも走査線11がAlのためAl₂O₃の食刻
の終点検出が難しいのと、AlとAl₂O₃との間で選択比の
大きい食刻方法がないので、この場合には感光性樹脂パ
ターン31を除去した後に、再び感光性樹脂によるマスク
を走査線上の所定の場所で導入し、陽極酸化を再開すれ
ばAl表面をそのまま残す事が可能で、ゲート絶縁層の食
刻は第１の実施例と同じくSiNxのみとすることができる
ことを補足しておく。

第７図〜第９図に示す本発明の第３の実施例において
は走査線11をAlと貴金属またはシリサイドとの２層膜と
することにより、第２の実施例において発生する不具合
点を回避せんとするものであり、第７図に示したように
ガラス基板２の一主面上に0.1μｍのAl層30と0.05μｍ
の貴金属例えば金（Pt）またはモリブデン・シリサイド
等のシリサイド層を被着し、感光性樹脂パターン31をマ
スクとして貴金属またはシリサイド層を選択的に除去し
て層34とし下地のAl層30を露出する。その後、貴金属で
あれば感光性樹脂パターン31を除去してから貴金属層を
マスクとして、シリサイド層であれば感光性樹脂パター
ンをマスクとしてAl層30の陽極酸化を行ってAl₂O₃層32
とし、第８図に示したようにほぼ平坦な表面のガラス基
板２を得る。その後は従来例と同様にSiNx-a・Si-SiNx
の３層堆積を経て、第９図に示したように絶縁ゲート型
トランジスタが完成するその他の構成部分の詳細は従来
例の説明を参照）。

発明の効果以上の説明からも明かなように、本発明によれば絶縁
性基板上でAlなどの金属よりなる走査線は、実効的な段
差を減少せしめるべくその周囲を表面上を陽極酸化によ
って絶縁体となった酸化金属、例えばAl₂O₃で埋められ
て形成されるだけでなく、その表面上にも絶縁体である
Al₂O₃等や導電体である貴金属やシリサイドが被着され
て周囲を埋めるAl₂O₃等とほぼ同じ高さとなって形成さ
れている。したがって引続き被着される半導体層あるい
は絶縁層と半導体層を介して走査線と直交する導電性線
路が形成されても、半導体層や絶縁層がカバレージ良く
被着されているので、走査線と導電性線路との間の絶縁
耐圧は高く、言い替えれば歩留まりの高いアクティブマ
トリクス基板が得られる。

低抵抗の配線路が絶縁体（例えばAl₂O₃）で周囲を埋
められてほぼ平坦となって形成されるマトリクス基板
は、本発明で取り上げた液晶パネルに限定されるもので
はなく、SiCやEL等の半導体発光材料を用いたマトリク
ス・デバイスにも有効であり、特に配線路が長くなる大
画面のディスプレイ・デバイスにおいては顕著な効果を
発揮する。なぜならば、配線路が長くなると配線路の低
抵抗化のためにはAl等の金属層のような低抵抗の材料を
用いても膜厚くなるのを避けることが困難となり、配線
路上に形成される絶縁層や半導体層のカバレージが悪く
なって、絶縁層や半導体層を介しての多層配線の絶縁耐
圧が急速に低下するからである。本発明によれば、Al等
の金属層の膜厚が増しても陽極酸化の時間が長くなる
か、化成電圧が高くなるだけで、周囲を絶縁体（例えば
Al₂O₃）で周囲を埋められてほぼ平坦な配線路が形成さ
れるので依然として高い絶縁耐圧を保つことが可能で、
その工業的な価値は著しく高いものである。

【図面の簡単な説明】

第１図から第３図は夫々本発明の第１の実施例における
マトリクス基板の製造工程における断面図、第４図から
第６図は夫々本発明の第２の実施例におけるマトリクス
基板の製造工程における断面図、第７図から第９図は夫
々本発明の第３の実施例におけるマトリクス基板の製造
工程における断面図、第10図は液晶パネルへの実装手段
を示す斜視図、第11図はアクティブ型の液晶パネルの等
価回路図、第12図及び第13図は従来の絶縁ゲート型トラ
ンジスタのパターン配置図、第14図及び第15図はその断
面図、第16図及び第17図は改善された絶縁ゲート型トラ
ンジスタの断面図を示す。１……液晶パネル、２……（アクティブ）マトリクス基
板、３……半導体チップ、４……接続フィルム、９……
カラーフィルタ、10……絶縁ゲート型トランジスタ、11
……走査線、12……信号線、13……液晶セル、20……
（エッチング・ストッパー用）SiNx層、21……不純物を
含む非晶質シリコン層、22……不純物を含まない非晶質
シリコン層、23……（SiNxの）ゲート絶縁層、25……ゲ
ート配線、26、27……ソース・ドレイン配線、28……Ta
₂O₅層、29……開口部、30……Al層、31……感光性樹脂
パターン、32・33……Al₂O₃層、34……貴金属またはシ
リサイド層。

Claims

(57)【特許請求の範囲】

【請求項１】絶縁性基板の一主面上に陽極酸化によって
絶縁体のAl₂O₃となるアルミニウムを主成分とする走査
線が、前記走査線上及び前記走査線の周囲を前記Al₂O₃
で埋められて前記走査線と前記走査線の周囲とを平坦化
して形成され、少なくともゲート絶縁層と半導体層及び
それらを介して前記走査線と直交する信号線とを含む薄
膜トランジスタが形成されていることを特徴とするマト
リクス基板。
【請求項２】絶縁性基板の一主面上に陽極酸化によって
絶縁体のAl₂O₃となるアルミニウムを主成分とする走査
線上に他の金属またはシリサイド層の何れかが形成され
ると共に周囲を前記Al₂O₃で埋められて前記走査線と前
記周囲とを平坦化して形成され、少なくともゲート絶縁
層と半導体層及びそれらを介して前記走査線と直交する
信号線とを含む薄膜トランジスタが形成されていること
を特徴とするマトリクス基板。
【請求項３】絶縁性基板上に陽極酸化によって絶縁体の
Al₂O₃となるアルミニウムを主成分とするゲート金属層
を被着する工程と、前記ゲート金属層上に感光性樹脂パ
ターンを選択的に形成する工程と、前記感光性樹脂パタ
ーンをマスクとして前記ゲート金属層を部分的に陽極酸
化する工程と、前記感光性樹脂パターンを除去した後引
続き陽極酸化を継続して前記ゲート金属層のパターン上
及び周囲を前記Al₂O₃で埋め前記ゲート金属層と前記周
囲とを平坦化する工程と、少なくともゲート絶縁層と半
導体層及びそれらを介して前記走査線と直交する信号線
とを含む薄膜トランジスタを形成する工程とからなるマ
トリクス基板の製造方法。